CN114167936B

CN114167936B - 宽工作电压范围的cmos电荷泵泵压装置

Info

Publication number: CN114167936B
Application number: CN202111472383.9A
Authority: CN
Inventors: 李加鹏; 李文昌; 王鸿志
Original assignee: Institute of Semiconductors of CAS
Current assignee: Institute of Semiconductors of CAS
Priority date: 2021-12-03
Filing date: 2021-12-03
Publication date: 2022-11-22
Anticipated expiration: 2041-12-03
Also published as: CN114167936A

Abstract

一种宽工作电压范围的CMOS电荷泵泵压装置，包括：时钟电路，用于生成时钟信号以及时钟信号的反相时钟信号，所述时钟信号的信号频率以及所述时钟信号的反相时钟信号的信号频率均与输入电源电压的大小成反比；电荷泵泵压电路，用于在所述时钟信号以及所述时钟信号的反相时钟信号的控制下，生成高于所述输入电源电压的稳定电压。宽工作电压范围的CMOS电荷泵泵压装置使存储器在低电源电压和低温条件下仍然可以获得高于所述输入电源电压的稳定电压，满足存储器的读写操作要求。

Description

宽工作电压范围的CMOS电荷泵泵压装置

技术领域

本发明涉及半导体领域，特别涉及基于CMOS时钟的宽工作电压范围供给泵泵压结构。

背景技术

存储器在写入数据过程中，需要在存储电子的器件上加高压，在高压的作用下产生隧道效应将电子写入或者引出。存储器工作在不同的电源电压下时，供给泵输出高压会有所不同，工作电源电压较低时泵压输出的高压也相对较低，工作电压高时泵压输出电压相对较高。供给泵泵压输出电压较低时有可能导致存储器写数据失败。

供给泵chargepump泵压电路利用电容作为储能器件，通过时钟信号CLK和控制电容充放电，通过电容对电荷的积累效应产生高压，使电流由低电势流向高电势的下一级电容，并对其进行充电，因此下一级电压被抬升，如此类推经过多级抬升后，输出电压被抬高到一个比较高的电压。在实际使用中，由于电路体积大小的限制，电容级次不能无限增加，在有限次抬高电压的过程中，工作电源电压较低时，供给泵电路中的时钟电路频率随电压的降低而降低，导致输出电压被抬高的次数减少，导致供给泵泵压输出电压较低，最终电压抬升的高度不能达到存储器写数据所需要的电压值。

现有技术可以通过增加电容数量的方法增加输出电压被抬高的次数，从而使输出的电压满足存储器写数据的需求，但是此方法增加了电气元件的数量，增加成本，抬高电压时间变长，降低使用效率。

发明内容

有鉴于此，本发明的主要目的在于提供一种微波光子滤波器及其滤波的方法，以期部分地解决上述提及的技术问题中的至少之一。

为了实现上述目的，本发明提供了一种宽工作电压范围的CMOS电荷泵泵压装置，包括：

时钟电路，用于生成时钟信号以及所述时钟信号的反相时钟信号，其中，所述时钟信号的信号频率以及所述时钟信号的反相时钟信号的信号频率均与输入电源电压的大小成反比；

电荷泵泵压电路，用于在所述时钟信号以及所述时钟信号的反相时钟信号的控制下，生成高于所述输入电源电压的稳定电压稳定高压。

根据本发明的一种实施例，所述时钟电路包括：

电流源模块，用于接收所述输入电源电压，生成第一电流信号；

电流镜模块，用于接收所述电流源模块生成的第一电流信号，并将所述第一电流信号复制成三份输出；

延时翻转模块，用于接收所述三份第一电流信号，生成所述时钟信号以及时钟信号的反相时钟信号。

根据本发明的一种实施例，所述延时翻转模块，包括：

第一延时翻转子模块、第二延时翻转子模块、第三延时翻转子模块，其中所述第一延时翻转子模块、所述第二延时翻转子模块、所述第三延时翻转子模块分别接收所述三份第一电流信号中的一份。

根据本发明的一种实施例，所述延时翻转模块的所述第一延时翻转子模块、所述第二延时翻转子模块、所述第三延时翻转子模块具有相同的电路结构；其中，所述第一延时翻转子模块用于生成第二电流信号；所述第二延时翻转子模块接收所述第二电流信号，生成第三电流信号；所述第三延时翻转子模块接收所述第三电流信号，生成第四电流信号。

根据本发明的一种实施例，所述延时翻转模块，包括：

两级反相器，用于接收所述第四电流信号，并将所述第四电流信号经过反馈后输入到所述第一延时翻转子模块。

根据本发明的一种实施例，所述延时翻转模块，包括：

反相器，用于接收所述第四电流信号，生成所述反相时钟信号，所述第四电流信号未经所述反相器输出为所述时钟信号。

根据本发明的一种实施例，所述第一延时翻转子模块、所述第二延时翻转子模块、所述第三延时翻转子模块各自包括：

第一NMOS晶体管、第一PMOS晶体管、第一反相器和第二反相器、电容；

其中第一PMOS晶体管的漏极与所述电流镜模块的输出端相连，第一PMOS晶体管的栅极与第一NMOS晶体管的栅极相连，接收其逻辑前端延时翻转子模块的电流信号，第一NMOS晶体管的源极接地，第一PMOS晶体管的源极、第一NMOS晶体管的漏极、第一反相器的输入端与电容的一端相连，电容的另一端接地；第一反相器的输出端与第二反相器的输入端相连，第二反相器的输出端与其逻辑后端延时翻转子模块相连。

根据本发明的一种实施例，所述电流源模块包括负载电阻，通过选择所述负载电阻的温度特性；其中，选择负温度系数的电阻，使得生成的所述第一电流信号与温度成反比关系。

根据本发明的一种实施例，所述电流源模块包括：

第二PMOS晶体管、第二NMOS晶体管、负载电阻；

其中第二PMOS晶体管的漏极与上拉电压源，第二PMOS晶体管的栅极、第二PMOS晶体管的源极与第二NMOS晶体管的漏极相连并输出所述第一电流信号，第二NMOS晶体管的栅极与所述输入电源电压相连，第二NMOS晶体管的源极与负载电阻的一端相连，负载电阻的另一端接地。

根据本发明的一种实施例，所述电流镜模块包括：

第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管；

其中第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管的栅极相连并接收所述第一电流信号，第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管的漏极与上拉电压源相连，第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管的源极作为所述电流镜模块的输出端分别与所述第一延时翻转子模块、所述第二延时翻转子模块、所述第三延时翻转子模块相连。

根据本发明上述实施例的宽工作电压范围的CMOS电荷泵泵压装置，在没有增加额外的电气元件时，使存储器在低电源电压和低温条件下仍然可以获得高于所述输入电源电压的稳定电压，满足存储器的读写操作要求。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示意性示出了本发明一实施例的宽工作电压范围的CMOS电荷泵泵压装置方框图；

图2示意性示出了本发明另一实施例的宽工作电压范围的CMOS电荷泵泵压装置方框图；

图3示意性示出了本发明又一实施例的宽工作电压范围的CMOS电荷泵泵压装置的延时翻转模块的方框图；

图4示意性示出了本发明再一实施例的宽工作电压范围的CMOS电荷泵泵压装置的时钟电路的电路图；

图5示意性示出了本发明一实施例的延时翻转模块的一子模块的电路图；

图6示意性示出了本发明一实施例的宽工作电压范围的CMOS电荷泵泵压装置的电荷泵泵压电路的电路图；

图7～图10示意性示出了本发明一实施例的宽工作电压范围的CMOS电荷泵泵压装置的仿真结果图。

100-时钟电路；

200-电荷泵泵压电路；

110-电流源模块；

120-电流镜模块；

130-延时翻转模块；

131-第一延时翻转子模块；

132-第二延时翻转子模块；

133-第三延时翻转子模块；

134-两级反相器；

135-反相器；

MN1-第一NMOS晶体管；

MP1-第一PMOS晶体管；

INV1-第一反相器；

INV2-第二反相器；

C1-电容；

111-第二PMOS晶体管；

112-第二NMOS晶体管；

113-负载电阻；

121-第三PMOS晶体管；

122-第四PMOS晶体管；

123-第五PMOS晶体管。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。

在此使用的术语仅仅是为了描述具体实施例，而并非意在限制本发明。在此使用的术语“包括”、“包含”等表明了所述特征、步骤、操作和/或部件的存在，但是并不排除存在或添加一个或多个其他特征、步骤、操作或部件。

在此使用的所有术语(包括技术和科学术语)具有本领域技术人员通常所理解的含义，除非另外定义。应注意，这里使用的术语应解释为具有与本说明书的上下文相一致的含义，而不应以理想化或过于刻板的方式来解释。

在使用类似于“A、B和C等中至少一个”这样的表述的情况下，一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释(例如，“具有A、B和C中至少一个的系统”应包括但不限于单独具有A、单独具有B、单独具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B、C的系统等)。

图1示意性示出了本发明一实施例的宽工作电压范围的CMOS电荷泵泵压装置方框图。

如图1所示，宽工作电压范围的CMOS电荷泵泵压装置，包括：

时钟电路100，用于生成时钟信号以及时钟信号的反相时钟信号，其中，时钟信号的信号频率以及时钟信号的反相时钟信号的信号频率均与输入电源电压的大小成反比；

电荷泵泵压电路200，用于在时钟信号以及时钟信号的反相时钟信号的控制下，生成高于输入电源电压的稳定电压稳定高压。

在一种示例性实施例中，通过调节时钟电路100中的电气元件的参数，实现输出的时钟信号频率与输入电源电压的大小成反比，与温度成反比，控制电荷泵泵压电路生成高于输入电源电压的稳定电压稳定高压。

图2示意性示出了本发明一实施例的宽工作电压范围的CMOS电荷泵泵压装置方框图。

如图2所示，宽工作电压范围的CMOS电荷泵泵压装置的时钟电路100包括：

电流源模块110，用于接收所述输入电源电压，生成第一电流信号；

电流镜模块120，用于接收所述电流源模块110生成的第一电流信号，并将所述第一电流信号复制成三份输出；

延时翻转模块130，用于接收所述三份第一电流信号，生成所述时钟信号以及时钟信号的反相时钟信号。

更具体的，设置有输入电源电压，输入电源电压施加在电流源模块110、电流镜模块120、电荷泵泵压电路200上，为宽工作电压范围的CMOS电荷泵泵压装置供电，使CMOS电荷泵泵压装置可以正常工作。

图3示意性示出了本发明又一实施例的宽工作电压范围的CMOS电荷泵泵压装置的延时翻转模块的方框图。

如图3所示，宽工作电压范围的CMOS电荷泵泵压装置的延时翻转模块130包括：

第一延时翻转子模块、第二延时翻转子模块、第三延时翻转子模块，其中第一延时翻转子模块、第二延时翻转子模块、第三延时翻转子模块分别接收所述三份第一电流信号中的一份。

在一种示例性实施例中，第一延时翻转子模块、第二延时翻转子模块、第三延时翻转子模块，具有相同的电路结构；其中，第一延时翻转子模块用于生成第二电流信号；第二延时翻转子模块接收所述第二电流信号，生成第三电流信号；第三延时翻转子模块接收所述第三电流信号，生成第四电流信号。

在一种示例性实施例中，延时翻转模块130包括两级反相器134，用于接收所述第四电流信号，并将所述第四电流信号经过反馈后输入到所述第一延时翻转子模块。

更具体的，时钟电路100开始工作后，第一延时翻转子模块、第二延时翻转子模块、第三延时翻转子模块通过输出给其逻辑后端延时翻转子模块的电流信号和接收其逻辑前端延时翻转子模块的电流信号形成一个奇数次延迟翻转闭环结构，实现振荡，最后在第三延时翻转子模块输出时钟信号以及所述时钟信号的反相时钟信号，其中，两级反相器134增加了时钟电路100信号产生的延时。

图4示意性示出了本发明再一实施例的宽工作电压范围的CMOS电荷泵泵压装置的时钟电路的电路图。

如图4所示，宽工作电压范围的CMOS电荷泵泵压装置的电流源模块110包括第二PMOS晶体管、第二NMOS晶体管、负载电阻113；其中第二PMOS晶体管的漏极与上拉电压源，第二PMOS晶体管的栅极、第二PMOS晶体管的源极与第二NMOS晶体管的漏极相连并输出所述第一电流信号，第二NMOS晶体管的栅极与所述输入电源电压相连，第二NMOS晶体管的源极与负载电阻113的一端相连，负载电阻113的另一端接地。

更具体的，负载电阻111的具有温度特性；其中，选择负温度系数的电阻，使得生成的所述第一电流信号与温度成反比关系。

如图4所示，宽工作电压范围的CMOS电荷泵泵压装置的电流镜模块120包括：第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管；

其中第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管的栅极相连并接收所述第一电流信号，121、122、123的漏极与上拉电压源相连，第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管的源极作为电流镜模块120的输出端分别与第一延时翻转子模块、第二延时翻转子模块、第三延时翻转子模块相连。

更具体的，电流镜模块120将电流源模块110生成的第一电流信号复制成三份输入到延时翻转模块130，复制的三份第一电流信号具有相同的性质。

如图4所示，宽工作电压范围的CMOS电荷泵泵压装置的延时翻转模块130包括反相器135，用于接收第三延时翻转子模块生成的第四电流信号，生成时钟信号的反相时钟信号，第四电流信号未经反相器135输出为时钟信号。

更具体的，反相器135可以提高延时翻转模块130的输出驱动，且经过反相器135生成了时钟信号的反相时钟信号，由同一个延时翻转模块130得到了互反的两个时钟信号，降低电路的复杂程度，降低成本。

图5示意性示出了本发明一实施例的延时翻转模块的一子模块的电路图。

如图5所示，宽工作电压范围的CMOS电荷泵泵压装置的第一延时翻转子模块、第二延时翻转子模块、第三延时翻转子模块各自包括：

第一NMOS晶体管、第一PMOS晶体管、两个反相器INV1和INV2、电容C1；其中MP1的漏极与所述电流镜模块120的输出端相连，MP1的栅极与MN1的栅极相连，接收其逻辑前端延时翻转子模块的电流信号，MN1的源极接地，MP1的源极、MN1的漏极、INV1的输入端与C1的一端相连，C1的另一端接地；INV1的输出端与INV2的输入端相连，INV2的输出端与其逻辑后端延时翻转子模块相连。

更具体的，当MP1和MN1的栅极接收其逻辑前端延时翻转子模块的电流信号为低电平时，MP1导通，MN1截止，此时电流镜复制的第一电流信号对C1进行充电，充电时间为t1，当充电到C1两端电压高于INV1的翻转阈值时，INV1输出的电流信号为低电平，INV2接收INV1输出的低电平电流信号，生成高电平电流信号。

当MP1和MN1的栅极接收其逻辑前端延时翻转子模块的电流信号为高电平时，MP1截止，MN1导通，此时电流镜复制的第一电流信号被MP1截止，C1内的电荷通过MN1接地，对地进行放电，放电时间为t2，当放电到C1两端降低到反相器INV1的输入阈值电压以下时，INV1输出的电流信号为高电平，INV2接收INV1输出的高电平电流信号，生成低电平电流信号。

从第一延时翻转子模块、第二延时翻转子模块、所述第三延时翻转子模块角度出发，这个过程可以为，第一延时翻转子模块接收低电平电流信号时，输出高电平的第二电流信号，高电平的第二电流信号经过延时翻转2，得到低电平的第三电流信号，低电平的第三电流信号经过延时翻转3，得到高电平的第四电流信号，高电平的第四电流信号直接输出生成时钟信号，输出到反相器135生成时钟信号的反相时钟信号，高电平的第四电流信号由两级反相器134反馈回第一延时翻转子模块，如此反复，实现在时钟电路100输出端输出具有高电平和低电平的时钟信号和时钟信号的反相时钟信号。

以时钟信号的高电平和低电平为例，时钟电路100输出时钟信号为高电平的时间为3t1和两级反相器134的延时的和时间，时钟信号为低电平的时间为3t2和两级反相器134的延时的和时间，通过在电路设计上调整电容C1的大小和INV1的阈值大小，实现在低输入电源电压条件下t1和t2短，高输入电源电压条件下t1和t2长，例如，将INV1的输入阈值电压高压VIH设置为0.7倍输入电源电压，INV1的输入阈值电压低压VIL设置为0.3倍输入电源电压，低输入电源电压条件下VIH与VIL的电压差小于高输入电源电压条件的下VIH与VIL的电压差，在C1低输入电源电压条件下充电时间t1较长时，有较低的翻转阈值，在C1高输入电源电压条件下充电时间t1较短时，有较高的翻转阈值，实现低工作电压下的延时时间短，高工作电压下的延时时间长。

图6示意性示出了本发明一实施例的宽工作电压范围的CMOS电荷泵泵压装置的电荷泵泵压电路的电路图。

如图6所示，电荷泵泵压电路利用电容作为储能器件，通过时钟信号和时钟信号的反相时钟信号控制电容充放电，电荷通过二极管对下一级的电容进行充电，因此下一级电压被抬升，如此类推经过多级抬升后，实现低电源电压和低温条件下仍然可以获得高于所述输入电源电压的稳定电压，满足存储器的读写操作要求的目的。

优选的，电荷泵泵压电路还可以使用以CMOS等电气元件代替电荷泵泵压电路中的二极管电气元件的电路。

如图7～图10所示，本发明一实施例的宽工作电压范围的CMOS电荷泵泵压装置实现输出的时钟频率与输入电源电压成反比，与温度成反比。

附图中的流程图和框图，图示了按照本发明各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，上述模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图或流程图中的每个方框、以及框图或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

本领域技术人员可以理解，本发明的各个实施例和/或权利要求中记载的特征可以进行多种组合或/或结合，即使这样的组合或结合没有明确记载于本发明中。特别地，在不脱离本发明精神和教导的情况下，本发明的各个实施例和/或权利要求中记载的特征可以进行多种组合和/或结合。所有这些组合和/或结合均落入本发明的范围。

以上对本发明的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。本发明的范围由所附权利要求及其等同物限定。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。

Claims

1.一种宽工作电压范围的CMOS电荷泵泵压装置，包括：

时钟电路(100)，用于生成时钟信号以及所述时钟信号的反相时钟信号，其中，所述时钟信号的信号频率以及所述时钟信号的反相时钟信号的信号频率均与输入电源电压的大小成反比；

其中，所述时钟电路(100)包括：

电流源模块(110)，用于接收所述输入电源电压，生成第一电流信号；

电流镜模块(120)，用于接收所述电流源模块(110)生成的第一电流信号，并将所述第一电流信号复制成三份输出；

延时翻转模块(130)，用于接收所述三份第一电流信号，生成所述时钟信号以及时钟信号的反相时钟信号；

所述延时翻转模块(130)包括第一延时翻转子模块(131)、第二延时翻转子模块(132)、第三延时翻转子模块(133)和两级反相器(134)；

所述第一延时翻转子模块(131)用于基于所述第一电流信号生成第二电流信号；所述第二延时翻转子模块(132)接收所述第二电流信号，生成第三电流信号；所述第三延时翻转子模块(133)接收所述第三电流信号，生成第四电流信号，所述两级反相器(134)，用于接收所述第四电流信号，并将所述第四电流信号经过反馈后输入到所述第一延时翻转子模块(131)；

基于所述第四电流信号生成所述时钟信号以及所述反相时钟信号；

其中所述第一延时翻转子模块(131)、所述第二延时翻转子模块(132)和所述第三延时翻转子模块(133)具有相同的电路结构；

所述第一延时翻转子模块(131)、所述第二延时翻转子模块(132)、所述第三延时翻转子模块(133)各自包括：

第一NMOS晶体管MN1、第一PMOS晶体管MP1、第一反相器INV1和第二反相器INV2、电容C1；

其中MP1的漏极与所述电流镜模块(120)的输出端相连，MP1的栅极与MN1的栅极相连，接收其逻辑前端延时翻转子模块的电流信号，MN1的源极接地，MP1的源极、MN1的漏极、INV1的输入端与C1的一端相连，C1的另一端接地；INV1的输出端与INV2的输入端相连，INV2的输出端与其逻辑后端延时翻转子模块相连；所述INV1在低输入电源电压条件有较低的翻转阈值，高输入电源电压条件下有较高的翻转阈值；

电荷泵泵压电路(200)，用于在所述时钟信号以及所述时钟信号的反相时钟信号的控制下，生成高于所述输入电源电压的稳定电压。

2.如权利要求1所述的CMOS电荷泵泵压装置，其中所述延时翻转模块(130)，包括：

所述第一延时翻转子模块(131)、所述第二延时翻转子模块(132)、所述第三延时翻转子模块(133)分别接收所述三份第一电流信号中的一份。

3.如权利要求1所述的CMOS电荷泵泵压装置，其中所述延时翻转模块(130)，包括：

反相器(135)，用于接收所述第四电流信号，生成所述时钟信号的反相时钟信号，所述第四电流信号未经所述反相器(135)输出为所述时钟信号。

4.如权利要求1所述的CMOS电荷泵泵压装置，其中所述电流源模块(110)包括负载电阻（ 113），负载电阻（ 113 ）具有温度特性；其中，选择负温度系数的电阻，使得生成的所述第一电流信号与温度成反比关系。

5.如权利要求1所述的CMOS电荷泵泵压装置，其中所述电流源模块(110)包括：

第二PMOS晶体管、第二NMOS晶体管、负载电阻（ 113）；

其中第二PMOS晶体管的漏极与上拉电压源，第二PMOS晶体管的栅极、第二PMOS晶体管的源极与第二NMOS晶体管的漏极相连并输出所述第一电流信号，第二NMOS晶体管的栅极与所述输入电源电压相连，第二NMOS晶体管的源极与负载电阻（ 113）的一端相连，负载电阻（ 113）的另一端接地。

6.如权利要求1所述的CMOS电荷泵泵压装置，其中所述电流镜模块(120)包括：

第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管；

其中第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管的栅极相连并接收所述第一电流信号，第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管的漏极与上拉电压源相连，第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管的源极作为所述电流镜模块(120)的输出端分别与所述第一延时翻转子模块(131)、所述第二延时翻转子模块(132)、所述第三延时翻转子模块(133)相连。