CN109785890B - Otp rom电路中的电源开关电路 - Google Patents
Otp rom电路中的电源开关电路 Download PDFInfo
- Publication number
- CN109785890B CN109785890B CN201711103710.7A CN201711103710A CN109785890B CN 109785890 B CN109785890 B CN 109785890B CN 201711103710 A CN201711103710 A CN 201711103710A CN 109785890 B CN109785890 B CN 109785890B
- Authority
- CN
- China
- Prior art keywords
- pmos transistor
- switch circuit
- drain
- power switch
- nmos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种OTP ROM电路中的电源开关电路，包括：高压检测模块、第一级电源开关电路和第二级电源开关电路。高压检测模块，用于检测外部输入的高压，并输出高压报警信号；第一级电源开关电路，用以根据所述的高压报警信号选择性的输出外部高压和电源电压；第二级电源开关电路，与所述的第一级电源开关电路的输出端连接，并根据烧录控制信号选择性的输出电源电压和所述的第一级电源开关电路的输出信号。采用上述OTP ROM电路中的电源开关电路，不仅使得该OTP ROM电路外部的高压引脚可以一直加载高压，还可加载工作电压或接地电压，在消除外部高压与电源电压之间的漏电流的同时，也省去了OTP ROM电路外部高压的输入控制电路，降低了电路成本。
Description
技术领域
本发明涉及集成电路领域，尤其涉及集成电路的开关控制领域，具体是指一种OTPROM电路中的电源开关电路。
背景技术
OTP ROM电路的工作模式主要有烧录、读取两种。烧录操作时，OTP ROM电路的高压引脚VPP需要输入高压；读取操作时，OTP ROM电路的高压引脚VPP则需要输入电源电压VDD。因此，高压引脚VPP的前一级需要电源开关电路。
而现有技术中，为了使得外部高压与电源电压之间不存在漏电流，需要一外部电路对高压输入引脚进行控制，增加了系统成本。
发明内容
本发明的目的是克服了上述至少一个现有技术的缺点，提供了一种无需外部控制电路的OTP ROM电路中的电源开关电路。
为了实现上述至少一个目的，本发明的OTP ROM电路中的电源开关电路具有如下构成：
该OTP ROM电路中的电源开关电路，其主要特点是，所述的电源开关电路包括：
高压检测模块，通过输入外部高压和电源电压来进行电压检测并输出高压报警信号；
第一级电源开关电路，与所述的高压检测模块、所述的外部高压和所述的电源电压连接，接收所述的高压报警信号并输出第一级电源开关输出信号；
第二级电源开关电路，与一烧录控制信号和所述的第一级电源开关电路、所述的电源电压连接，接收所述的第一级电源开关输出信号并输出第二级电源开关输出信号。
该OTP ROM电路中的电源开关电路的高压检测模块的第一输入端输入所述的外部高压，该高压检测模块的第二输入端输入所述的电源电压，该高压检测模块的输出端输出所述的高压报警信号；所述的第一级电源开关电路的第一输入端输入所述的外部高压，该第一级电源开关电路的第二输入端输入所述的电源电压，该第一级电源开关电路的第三输入端输入所述的高压报警信号，该第一级电源开关电路的输出端输出所述的第一级电源开关输出信号；所述的第二级电源开关电路的第一输入端输入所述的电源电压，该第二级电源开关电路的第二输入端输入所述的烧录控制信号，该第二级电源开关电路的第三输入端输入所述的第一级电源开关输出信号，该第二级电源开关电路的输出端输出所述的第二级电源开关输出信号；所述的高压检测模块、第一级电源开关电路和第二级电源开关电路均设有接地端。
该OTP ROM电路中的电源开关电路的高压检测模块包括电压比较电路和信号防抖电路，所述的电压比较电路用于输入所述的外部高压和所述的电源电压并进行电压检测，所述的信号防抖电路用于将所述的电压比较电路的输出信号进行平滑处理并输出所述的高压报警信号。
该OTP ROM电路中的电源开关电路的电压比较电路的结构包括：第一PMOS管、第一NMOS管、第二NMOS管和第三NMOS管，所述的第一PMOS管的源极和衬底均与所述的外部高压连接，该第一PMOS管的栅极与电源电压连接，该第一PMOS管的漏极、所述的第一NMOS管的漏极和栅极以及所述的第二NMOS管的漏极和栅极均与所述的信号防抖电路连接，该第一NMOS管的源极和该第二NMOS管的源极均与所述的第三NMOS管的漏极连接，该第三NMOS管的源极接地，该第三NMOS管的栅极与所述的电源电压连接，所述的第一NMOS管、所述的第二NMOS管和所述的第三NMOS管的衬底均接地；
所述的信号防抖电路包括：施密特触发器、第二PMOS管、第四NMOS管、第五NMOS管、第一或非门、第一反相器、第二反相器、第三反相器、第四反相器，所述的施密特触发器的输入端同时与所述的第一PMOS管的漏极、所述的第一NMOS管的漏极和所述的第二NMOS管的漏极连接，所述的施密特触发器的输出端与所述的第二PMOS管的栅极及所述的第四NMOS管的栅极连接，所述的第二PMOS管的源极和衬底均与所述的电源电压连接，所述的第二PMOS管的漏极、所述的第四NMOS管的漏极和所述的第五NMOS管的栅极均与所述的第一反相器的输入端连接，所述的第四NMOS管的源极与衬底以及所述的第五NMOS管的源极、漏极与衬底均接地，所述的第一或非门的第一输入端与所述的第一反相器的输出端连接，所述的第一或非门的第二输入端与和所述的施密特触发器的输出端连接，所述的第一或非门的输出端与所述的第二反相器的输入端连接，所述的第二反相器、所述的第三反相器和所述第四反相器依次连接，所述的第三反相器与所述的第四反相器的连接点连接于所述第二NMOS管的栅极，所述的第四反相器的输出端作为所述的信号防抖电路的输出端，并同时连接于所述第一NMOS管的栅极。
该OTP ROM电路中的电源开关电路的第五NMOS管可用电容代替，用于将所述的电源开关电路进行延时。
该OTP ROM电路中的电源开关电路的高压检测模块中，所述的第一PMOS管、第一NMOS管、第二NMOS管均为倒比管。
该OTP ROM电路中的电源开关电路的第一级电源开关电路包括第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第六NMOS管、第七NMOS管、第五反相器，所述的第三PMOS管的源极、所述的第六PMOS管的源极和衬底以及所述的第七PMOS管的源极和衬底均与所述的外部高压连接，所述的第三PMOS管的栅极与所述的第五反相器的输出端连接，所述的第三PMOS管的漏极和衬底和所述的第四PMOS管的源极和衬底连接后与所述的第一级电源开关电路的输出端连接，所述的第四PMOS管的栅极与所述的第七NMOS管的漏极连接，所述的第四PMOS管的漏极与所述的第五PMOS管的源极连接，所述的第五PMOS管的栅极与所述的高压报警信号连接，所述的第五PMOS管的漏极和衬底均与所述的电源电压连接，所述的第六PMOS管的漏极同时与所述的第七PMOS管的栅极和所述的第六NMOS管的漏极连接，所述的第六NMOS管的栅极与所述的高压报警信号连接，所述的第六NMOS管的源极和衬底均接地，所述的第六PMOS管的栅极同时与所述的第七PMOS管的漏极和第七NMOS管的漏极连接，第七NMOS管的栅极与所述的第五反相器的输出端连接，所述的第五反相器的输入端与所述的高压报警信号连接，所述的第七NMOS管的源极和衬底均接地。
该OTP ROM电路中的电源开关电路的第二级电源开关电路包括第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第八NMOS管、第九NMOS管、第六反相器，所述的第八PMOS管的源极和衬底、所述的第十一PMOS管的源极和衬底以及第十二PMOS管的源极和衬底均与所述的第一级电源开关输出信号连接，所述的第八PMOS管的栅极、所述的第十一PMOS管的漏极和所述的第十二PMOS管的栅极均与所述的第八NMOS管的漏极连接，所述的第八PMOS管的漏极和所述的第九PMOS管的源极和衬底均与所述的第二级电源开关电路的输出端连接，所述的第九PMOS管的栅极、所述的第十PMOS管的栅极、所述的第十一PMOS管的栅极以及所述的第十二PMOS管的漏极均与所述的第九NMOS管的漏极连接，所述的第九PMOS管的漏极与所述的第十PMOS管的源极连接，所述的第十PMOS管的漏极和衬底均与电源电压连接，所述的第九NMOS管的栅极与所述的第六反相器的输出端连接，所述的第九NMOS管的源极和衬底均接地，所述的第六反相器的输入端和所述的第八NMOS管的栅极均与所述的烧录控制信号连接，所述的第八NMOS管的源极和衬底均接地。
该OTP ROM电路中的电源开关电路的NMOS管为对称管。
该OTP ROM电路中的电源开关电路的PMOS管为对称管。
采用了该发明中的OTP ROM电路中的电源开关电路，不仅使得该OTP ROM电路外部的高压引脚可以一直加载高压，还可加载工作电压或接地电压。在消除外部高压与电源电压之间的漏电流的同时，还省去了OTP ROM电路的外部高压的输入控制电路，有效降低了电路成本。
附图说明
图1为本发明的OTP ROM电路中的电源开关电路的整体电路结构示意图。
图2为本发明的OTP ROM电路中的电源开关电路中高压检测模块的电路结构示意图。
图3为本发明的OTP ROM电路中的电源开关电路中第一级电源开关电路的结构示意图。
图4为本发明的OTP ROM电路中的电源开关电路中第二级电源开关电路的结构示意图。
具体实施方式
为了能够更清楚地描述本发明的技术内容，下面结合具体实施例来进行进一步的描述。
请参阅图1所示，其为本发明的OTP ROM电路中的电源开关电路的整体电路结构示意图。其中VPP_EXT为外部高压，VDD是电源电压，PPROG是OTP ROM电路的烧录控制信号，为高电平有效，VPPL是第一级电源开关输出信号，VPP_INT是第二级电源开关输出信号，第二级电源开关输出信号VPP_INT与OTP ROM电路的高压引脚连接。
在一具体实施方式中，该电源开关电路包括：
高压检测模块，通过输入外部高压VPP_EXT与电源电压VDD来进行电压检测，并输出高压报警信号VPPHIGH。其中，当外部高压VPP_EXT未加载高压时，高压报警信号VPPHIGH输出低电平；当外部高压VPP_EXT上升到1.7*VDD时，高压报警信号VPPHIGH由低电平变为高电平；当外部高压VPP_EXT下降到1.55*VDD时，高压报警信号VPPHIGH由高电平变为低电平；
第一级电源开关电路，与所述的高压检测模块的输出端连接，其输入端输入外部高压VPP_EXT和电源电压VDD，其输出端输出第一级电源开关输出信号VPPL，该第一级电源开关输出信号VPPL为根据高压报警信号VPPHIGH来选择性输出的外部高压VPP_EXT或电源电压VDD；
第二级电源开关电路，与所述的第一级电源开关电路的输出端连接，其输入端输入电源电压VDD和第一级电源开关输出信号VPPL，其输出端输出第二级电源开关输出信号VPP_INT，该第二级电源开关输出信号VPP_INT为根据烧录控制信号PPROG来选择性输出的电源电压VDD或第一级电源开关输出信号VPPL。
其中，该电源开关电路中的高压检测模块、第一级电源开关电路和第二级电源开关电路均接地。
请参阅图2所示，其为本发明的OTP ROM电路中的电源开关电路中高压检测模块的电路结构示意图。该高压检测模块对外部高压VPP_EXT进行电压检测，并输出高压报警信号VPPHIGH。当外部高压VPP_EXT没有加载高压时，则高压报警信号VPPHIGH输出低电平；当外部高压VPP_EXT上升到1.7*VDD时，高压报警信号VPPHIGH由低电平变为高电平；当外部高压VPP_EXT下降到1.55*VDD时，高压报警信号VPPHIGH由高电平变为低电平。高压检测模块中，第一PMOS管P1、第一NMOS管N1、第二NMOS管N2都是倒比管接地，当VDD＝3V且VPP_EXT＝7V时，工作电流仅有9μA；当VDD＝3V且VPP_EXT＝3V时，工作电流为0μA。
在一具体实施方式中，该高压检测模块包括电压比较电路和信号防抖电路，所述的电压比较电路包括：
第一PMOS管P1、第一NMOS管N1、第二NMOS管N2和第三NMOS管N3，所述的第一PMOS管P1的源极和衬底均与所述的外部高压连接，该第一PMOS管P1的栅极与电源电压连接，该第一PMOS管P1的漏极、所述的第一NMOS管N1的漏极和栅极以及所述的第二NMOS管N2的漏极和栅极均与所述的信号防抖电路连接，该第一NMOS管N1的源极和该第二NMOS管N2的源极均与所述的第三NMOS管N3的漏极连接，该第三NMOS管N3的源极接地，该第三NMOS管N3的栅极与所述的电源电压连接，所述的第一NMOS管N1、所述的第二NMOS管N2和所述的第三NMOS管N3的衬底均接地；
所述的信号防抖电路包括：
施密特触发器、第二PMOS管P2、第四NMOS管N4、第五NMOS管N5、第一或非门、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4，所述的施密特触发器的输入端同时与所述的第一PMOS管P1的漏极、所述的第一NMOS管N1的漏极和所述的第二NMOS管N2的漏极连接，所述的施密特触发器的输出端与所述的第二PMOS管P2的栅极及所述的第四NMOS管N4的栅极连接，所述的第二PMOS管P2的源极和衬底均与所述的电源电压连接，所述的第二PMOS管P2的漏极、所述的第四NMOS管N4的漏极和所述的第五NMOS管N5的栅极均与所述的第一反相器INV1的输入端连接，所述的第四NMOS管N4的源极与衬底以及所述的第五NMOS管N5的源极、漏极与衬底均接地，所述的第一或非门的第一输入端与所述的第一反相器INV1的输出端连接，所述的第一或非门的第二输入端与和所述的施密特触发器的输出端连接，所述的第一或非门的输出端与所述的第二反相器INV2的输入端连接，所述的第二反相器INV2、所述的第三反相器INV3和所述第四反相器INV4依次连接，所述的第三反相器INV3与所述的第四反相器INV4的连接点连接于所述第二NMOS管N2的栅极，所述的第四反相器INV4的输出端作为所述的信号防抖电路的输出端，并同时连接于所述第一NMOS管N1的栅极。
在一具体实施方式中，该OTP ROM电路中的电源开关电路的第五NMOS管N5可用电容代替，用于将所述的电源开关电路进行延时。
该OTP ROM电路中的电源开关电路的高压检测模块中，所述的第一PMOS管P1、第一NMOS管N1、第二NMOS管N2均为倒比管。
该OTP ROM电路中的电源开关电路的电压比较电路用于输入外部高压和电源电压进行电压检测，所述的信号防抖电路用于将所述电压比较电路的输出信号进行平滑处理并输出高压报警信号。
请参阅图3所示，其为本发明的OTP ROM电路中的电源开关电路中第一级电源开关电路的结构示意图，其中，外部高压VPP_EXT、电源电压VDD是本级电源开关电路的输入电源电压，高压报警信号VPPHIGH是高压检测模式的输出信号。
在一具体实施方式中，该OTP ROM电路中的电源开关电路的第一级电源开关电路包括第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第七PMOS管P7、第六NMOS管N6、第七NMOS管N7、第五反相器INV5，所述的第三PMOS管P3的源极、所述的第六PMOS管P6的源极和衬底以及所述的第七PMOS管P7的源极和衬底均与所述的外部高压连接，所述的第三PMOS管P3的栅极与所述的第五反相器INV5的输出端连接，所述的第三PMOS管P3的漏极和衬底和所述的第四PMOS管P4的源极和衬底连接后与所述的第一级电源开关电路的输出端连接，所述的第四PMOS管P4的栅极与所述的第七NMOS管N7的漏极连接，所述的第四PMOS管P4的漏极与所述的第五PMOS管P5的源极连接，所述的第五PMOS管P5的栅极与所述的高压报警信号连接，所述的第五PMOS管P5的漏极和衬底均与所述的电源电压连接，所述的第六PMOS管P6的漏极同时与所述的第七PMOS管P7的栅极和所述的第六NMOS管N6的漏极连接，所述的第六NMOS管N6的栅极与所述的高压报警信号连接，所述的第六NMOS管N6的源极和衬底均接地，所述的第六PMOS管P6的栅极同时与所述的第七PMOS管P7的漏极和第七NMOS管N7的漏极连接，第七NMOS管N7的栅极与所述的第五反相器INV5的输出端连接，所述的第五反相器INV5的输入端与所述的高压报警信号连接，所述的第七NMOS管N7的源极和衬底均接地。
在一具体实施方式中，在该第一级电源开关电路中，当VPP_EXT高于VDD的1.7倍时，即VPPHIGH为高电平，则该第一级电源开关电路中的P3导通，且P4和P5截止，此时该第一级电源开关电路的输出端的输出电压即为VPP_EXT，同时，该VPP_EXT和VDD之间不存在漏电流。
在一具体实施方式中，在该第一级电源开关电路中，当VPP_EXT低于VDD的1.55倍例如VPP_EXT等于VDD或接地端电压VSS时，即VPPHIGH为低电平，则该第一级电源开关电路中的第三PMOS管P3截止，且第四PMOS管P4和第五PMOS管P5导通，此时该第一级电源开关电路的输出端的输出电压即为VDD，同时，该VPP_EXT和VDD之间不存在漏电流，其中该第一级电源开关电路的输出端电压VDD为第二级电源开关电路提供电源，此时并不需要很高的驱动能力。
请参阅图4所示，其为本发明的OTP ROM电路中的电源开关电路中第二级电源开关电路的结构示意图，其中，第一级电源开关输出信号VPPL、电源电压VDD是本级电源开关电路的输入电源电压，PPROG是OTP ROM电路的烧录控制信号，高电平有效。
在一具体实施方式中，该第二级电源开关电路包括：第八PMOS管P8、第九PMOS管P9、第十PMOS管P10、第十一PMOS管P11、第十二PMOS管P12、第八NMOS管N8、第九NMOS管N9、第六反相器INV6，所述的第八PMOS管P8的源极和衬底、所述的第十一PMOS管P11的源极和衬底以及第十二PMOS管P12的源极和衬底均与所述的第一级电源开关输出信号连接，所述的第八PMOS管P8的栅极、所述的第十一PMOS管P11的漏极和所述的第十二PMOS管P12的栅极均与所述的第八NMOS管N8的漏极连接，所述的第八PMOS管P8的漏极和所述的第九PMOS管P9的源极和衬底均与所述的第二级电源开关电路的输出端连接，所述的第九PMOS管P9的栅极、所述的第十PMOS管P10的栅极、所述的第十一PMOS管P11的栅极以及所述的第十二PMOS管P12的漏极均与所述的第九NMOS管N9的漏极连接，所述的第九PMOS管P9的漏极与所述的第十PMOS管P10的源极连接，所述的第十PMOS管P10的漏极和衬底均与电源电压连接，所述的第九NMOS管N9的栅极与所述的第六反相器INV6的输出端连接，所述的第九NMOS管N9的源极和衬底均接地，所述的第六反相器INV6的输入端和所述的第八NMOS管N8的栅极均与所述的烧录控制信号连接，所述的第八NMOS管N8的源极和衬底均接地。
在一具体实施方式中，OTP ROM电路在烧录操作之前，外部高压输入引脚已经加载VPP_EXT，这样，高压检测模块的输出信号VPPHIGH为高电平，第一级电源开关输出信号VPPL等于VPP_EXT。
在一具体实施方式中，当OTP ROM电路的烧录控制信号PPROG为低电平时，则第二级电源开关电路的第八PMOS管P8截止，第九PMOS管P9和第十PMOS管P10导通，同时该第二级电源开关电路输出端口VPP_INT的电压为VDD，并且，VPPL、VDD之间不存在漏电流。
在一具体实施方式中，当OTP ROM电路的烧录控制信号PPROG为高电平时，则该第二级电源开关电路的第八PMOS管P8导通，第九PMOS管P9和第十PMOS管P10截止，同时该第二级电源开关电路输出端口VPP_INT的电压为VPPL用于对OTP ROM电路的烧录操作提供高压电源，并且，VPPL、VDD之间不存在漏电流。
在一具体实施方式中，该第一级电源开关电路和第二级电源开关电路中的外部高压输入引脚可以一直加载VPP_EXT，也可加载VSS或VDD。
在一具体实施方式中，该OTP ROM电路中的电源开关电路的NMOS管为对称管。
在一具体实施方式中，该OTP ROM电路中的电源开关电路的PMOS管为对称管。
采用了该发明中的OTP ROM电路中的电源开关电路，不仅使得该OTP ROM电路外部的高压引脚可以一直加载高压，还可加载工作电压或接地电压，在消除外部高压与电源电压之间的漏电流的同时，也省去了OTP ROM电路外部高压的输入控制电路，进一步降低了电路成本。
在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。
Claims (10)
1.一种OTP ROM电路中的电源开关电路，其特征在于，所述的电源开关电路包括：
高压检测模块，通过输入外部高压和电源电压来进行电压检测并输出高压报警信号；
第一级电源开关电路，与所述的高压检测模块、所述的外部高压和所述的电源电压连接，接收所述的高压报警信号并输出第一级电源开关输出信号；
第二级电源开关电路，与一烧录控制信号和所述的第一级电源开关电路、所述的电源电压连接，接收所述的第一级电源开关输出信号并输出第二级电源开关输出信号。
2.根据权利要求1所述的OTP ROM电路中的电源开关电路，其特征在于，所述的高压检测模块的第一输入端输入所述的外部高压，该高压检测模块的第二输入端输入所述的电源电压，该高压检测模块的输出端输出所述的高压报警信号；所述的第一级电源开关电路的第一输入端输入所述的外部高压，该第一级电源开关电路的第二输入端输入所述的电源电压，该第一级电源开关电路的第三输入端输入所述的高压报警信号，该第一级电源开关电路的输出端输出所述的第一级电源开关输出信号；所述的第二级电源开关电路的第一输入端输入所述的电源电压，该第二级电源开关电路的第二输入端输入所述的烧录控制信号，该第二级电源开关电路的第三输入端输入所述的第一级电源开关输出信号，该第二级电源开关电路的输出端输出所述的第二级电源开关输出信号；所述的高压检测模块、第一级电源开关电路和第二级电源开关电路均设有接地端。
3.根据权利要求2所述的OTP ROM电路中的电源开关电路，其特征在于，所述的高压检测模块包括电压比较电路和信号防抖电路，所述的电压比较电路用于将输入的所述的外部高压和所述的电源电压进行电压检测，所述的信号防抖电路用于将所述的电压比较电路的输出信号进行平滑处理并输出所述的高压报警信号。
4.根据权利要求3所述的OTP ROM电路中的电源开关电路，其特征在于，所述的电压比较电路的结构包括：第一PMOS管(P1)、第一NMOS管(N1)、第二NMOS管(N2)和第三NMOS管(N3)，所述的第一PMOS管(P1)的源极和衬底均与所述的外部高压连接，该第一PMOS管(P1)的栅极与电源电压连接，该第一PMOS管(P1)的漏极、所述的第一NMOS管(N1)的漏极和栅极以及所述的第二NMOS管(N2)的漏极和栅极均与所述的信号防抖电路连接，该第一NMOS管(N1)的源极和该第二NMOS管(N2)的源极均与所述的第三NMOS管(N3)的漏极连接，该第三NMOS管(N3)的源极接地，该第三NMOS管(N3)的栅极与所述的电源电压连接，所述的第一NMOS管(N1)、所述的第二NMOS管(N2)和所述的第三NMOS管(N3)的衬底均接地；
所述的信号防抖电路包括：施密特触发器、第二PMOS管(P2)、第四NMOS管(N4)、第五NMOS管(N5)、第一或非门、第一反相器(INV1)、第二反相器(INV2)、第三反相器(INV3)、第四反相器(INV4)，所述的施密特触发器的输入端同时与所述的第一PMOS管(P1)的漏极、所述的第一NMOS管(N1)的漏极和所述的第二NMOS管(N2)的漏极连接，所述的施密特触发器的输出端与所述的第二PMOS管(P2)的栅极及所述的第四NMOS管(N4)的栅极连接，所述的第二PMOS管(P2)的源极和衬底均与所述的电源电压连接，所述的第二PMOS管(P2)的漏极、所述的第四NMOS管(N4)的漏极和所述的第五NMOS管(N5)的栅极均与所述的第一反相器(INV1)的输入端连接，所述的第四NMOS管(N4)的源极与衬底以及所述的第五NMOS管(N5)的源极、漏极与衬底均接地，所述的第一或非门的第一输入端与所述的第一反相器(INV1)的输出端连接，所述的第一或非门的第二输入端与和所述的施密特触发器的输出端连接，所述的第一或非门的输出端与所述的第二反相器(INV2)的输入端连接，所述的第二反相器(INV2)、所述的第三反相器(INV3)和所述第四反相器(INV4)依次连接，所述的第三反相器(INV3)与所述的第四反相器(INV4)的连接点连接于所述第二NMOS管(N2)的栅极，所述的第四反相器(INV4)的输出端作为所述的信号防抖电路的输出端，并同时连接于所述第一NMOS管(N1)的栅极。
5.根据权利要求4所述的OTP ROM电路中的电源开关电路，其特征在于，所述的第五NMOS管(N5)用电容代替。
6.根据权利要求4所述的OTP ROM电路中的电源开关电路，其特征在于，所述的高压检测模块中，所述的第一PMOS管(P1)、第一NMOS管(N1)、第二NMOS管(N2)均为倒比管。
7.根据权利要求2所述的OTP ROM电路中的电源开关电路，其特征在于，所述的第一级电源开关电路包括第三PMOS管(P3)、第四PMOS管(P4)、第五PMOS管(P5)、第六PMOS管(P6)、第七PMOS管(P7)、第六NMOS管(N6)、第七NMOS管(N7)、第五反相器(INV5)，所述的第三PMOS管(P3)的源极、所述的第六PMOS管(P6)的源极和衬底以及所述的第七PMOS管(P7)的源极和衬底均与所述的外部高压连接，所述的第三PMOS管(P3)的栅极与所述的第五反相器(INV5)的输出端连接，所述的第三PMOS管(P3)的漏极和衬底和所述的第四PMOS管(P4)的源极和衬底连接后与所述的第一级电源开关电路的输出端连接，所述的第四PMOS管(P4)的栅极与所述的第七NMOS管(N7)的漏极连接，所述的第四PMOS管(P4)的漏极与所述的第五PMOS管(P5)的源极连接，所述的第五PMOS管(P5)的栅极与所述的高压报警信号连接，所述的第五PMOS管(P5)的漏极和衬底均与所述的电源电压连接，所述的第六PMOS管(P6)的漏极同时与所述的第七PMOS管(P7)的栅极和所述的第六NMOS管(N6)的漏极连接，所述的第六NMOS管(N6)的栅极与所述的高压报警信号连接，所述的第六NMOS管(N6)的源极和衬底均接地，所述的第六PMOS管(P6)的栅极同时与所述的第七PMOS管(P7)的漏极和第七NMOS管(N7)的漏极连接，第七NMOS管(N7)的栅极与所述的第五反相器(INV5)的输出端连接，所述的第五反相器(INV5)的输入端与所述的高压报警信号连接，所述的第七NMOS管(N7)的源极和衬底均接地。
8.根据权利要求2所述的OTP ROM电路中的电源开关电路，其特征在于，所述的第二级电源开关电路包括第八PMOS管(P8)、第九PMOS管(P9)、第十PMOS管(P10)、第十一PMOS管(P11)、第十二PMOS管(P12)、第八NMOS管(N8)、第九NMOS管(N9)、第六反相器(INV6)，所述的第八PMOS管(P8)的源极和衬底、所述的第十一PMOS管(P11)的源极和衬底以及第十二PMOS管(P12)的源极和衬底均与所述的第一级电源开关输出信号连接，所述的第八PMOS管(P8)的栅极、所述的第十一PMOS管(P11)的漏极和所述的第十二PMOS管(P12)的栅极均与所述的第八NMOS管(N8)的漏极连接，所述的第八PMOS管(P8)的漏极和所述的第九PMOS管(P9)的源极和衬底均与所述的第二级电源开关电路的输出端连接，所述的第九PMOS管(P9)的栅极、所述的第十PMOS管(P10)的栅极、所述的第十一PMOS管(P11)的栅极以及所述的第十二PMOS管(P12)的漏极均与所述的第九NMOS管(N9)的漏极连接，所述的第九PMOS管(P9)的漏极与所述的第十PMOS管(P10)的源极连接，所述的第十PMOS管(P10)的漏极和衬底均与电源电压连接，所述的第九NMOS管(N9)的栅极与所述的第六反相器(INV6)的输出端连接，所述的第九NMOS管(N9)的源极和衬底均接地，所述的第六反相器(INV6)的输入端和所述的第八NMOS管(N8)的栅极均与所述的烧录控制信号连接，所述的第八NMOS管(N8)的源极和衬底均接地。
9.根据权利要求4～8中任一权利要求所述的OTP ROM电路中的电源开关电路，其特征在于，所述的NMOS管为对称管。
10.根据权利要求4～8中任一权利要求所述的OTP ROM电路中的电源开关电路，其特征在于，所述的PMOS管为对称管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711103710.7A CN109785890B (zh) | 2017-11-10 | 2017-11-10 | Otp rom电路中的电源开关电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711103710.7A CN109785890B (zh) | 2017-11-10 | 2017-11-10 | Otp rom电路中的电源开关电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109785890A CN109785890A (zh) | 2019-05-21 |
| CN109785890B true CN109785890B (zh) | 2020-12-25 |
Family
ID=66485341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711103710.7A Active CN109785890B (zh) | 2017-11-10 | 2017-11-10 | Otp rom电路中的电源开关电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109785890B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6400605B1 (en) * | 2000-05-30 | 2002-06-04 | Summit Microelectronics, Inc. | Method and system for pulse shaping in test and program modes |
| CN101162611A (zh) * | 2006-10-12 | 2008-04-16 | 三星电子株式会社 | 电压生成电路、闪存器件、以及对闪存器件编程的方法 |
| CN105989894A (zh) * | 2015-02-12 | 2016-10-05 | 上海晟矽微电子股份有限公司 | 一种一次性可编程存储器控制器、集成电路及程序烧写方法 |
| CN106169309A (zh) * | 2016-07-01 | 2016-11-30 | 中国科学院上海高等研究院 | 调整读出电路参考电流的系统和方法、读出电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004342281A (ja) * | 2003-05-19 | 2004-12-02 | Sharp Corp | 同時読出しおよび書込み機能を有する半導体記憶装置、およびマイクロプロセッサ装置 |
| KR102294127B1 (ko) * | 2014-07-15 | 2021-08-26 | 삼성전자주식회사 | 누설 전류 감지 장치 및 이를 포함하는 비휘발성 메모리 장치 |
-
2017
- 2017-11-10 CN CN201711103710.7A patent/CN109785890B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6400605B1 (en) * | 2000-05-30 | 2002-06-04 | Summit Microelectronics, Inc. | Method and system for pulse shaping in test and program modes |
| CN101162611A (zh) * | 2006-10-12 | 2008-04-16 | 三星电子株式会社 | 电压生成电路、闪存器件、以及对闪存器件编程的方法 |
| CN105989894A (zh) * | 2015-02-12 | 2016-10-05 | 上海晟矽微电子股份有限公司 | 一种一次性可编程存储器控制器、集成电路及程序烧写方法 |
| CN106169309A (zh) * | 2016-07-01 | 2016-11-30 | 中国科学院上海高等研究院 | 调整读出电路参考电流的系统和方法、读出电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109785890A (zh) | 2019-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10176883B2 (en) | Power-up sequence protection circuit for avoiding unexpected power-up voltage | |
| CN106981304B (zh) | 非易失性存储器的驱动电路 | |
| JP5988062B2 (ja) | 半導体集積回路 | |
| CN110544495A (zh) | 电压控制装置及存储器系统 | |
| CN105788634B (zh) | 电源压降检测电路及其操作方法 | |
| KR100566308B1 (ko) | 반도체 메모리 소자의 내부전원 초기화 회로 및 그의구동방법 | |
| US7030684B2 (en) | High voltage switch circuit of semiconductor device | |
| KR20160025938A (ko) | 전원 제어장치 | |
| JPH1196749A (ja) | 電圧レベル変換回路 | |
| CN109427371B (zh) | 电源开关、存储器装置和提供电源开关电压输出的方法 | |
| CN109785890B (zh) | Otp rom电路中的电源开关电路 | |
| US11894843B2 (en) | Level shift circuit | |
| US9570977B2 (en) | Charge pump initialization device, integrated circuit having charge pump initialization device, and method of operation | |
| US6512698B2 (en) | Semiconductor device | |
| US7598791B2 (en) | Semiconductor integrated apparatus using two or more types of power supplies | |
| US20040000945A1 (en) | Pumping circuit | |
| CN110166040B (zh) | 一种io复用电路、集成电路和控制方法 | |
| KR100903273B1 (ko) | 반도체 소자의 전압 스위치 회로 | |
| CN108736878B (zh) | 电压电平移位器 | |
| CN107481760B (zh) | 负压输出电路 | |
| KR101840379B1 (ko) | 반도체 장치 | |
| JP4877332B2 (ja) | パルス昇圧回路 | |
| CN114050814A (zh) | 复位装置及电源装置 | |
| US6204576B1 (en) | High-voltage switch circuit | |
| US8629696B2 (en) | Semiconductor device and level shifting circuit for the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 214135 -6, Linghu Avenue, Wuxi Taihu international science and Technology Park, Wuxi, Jiangsu, China, 180 Patentee after: China Resources micro integrated circuit (Wuxi) Co., Ltd Address before: 214135 Jiangsu city of Wuxi province Taihu international science and Technology Park Linghu Road No. 180 -22 Patentee before: WUXI CHINA RESOURCES SEMICO Co.,Ltd. |