CN114050814A - 复位装置及电源装置 - Google Patents

Abstract

本申请提供一种复位装置及电源装置。复位装置包括：第一复位电路、第二复位电路、或门、第一反相器、第二反相器以及第三反相器；其中，所述第一复位电路和所述第二复位电路均连接至电源；第一反相器的输入端与第一复位电路的输出端连接，第一反相器的输出端与或门的第一输入端连接；第二反相器的输入端与第二复位电路的输出端连接，第二反相器的输出端与或门的第二输入端连接；或门的输出端连接第三反相器的输入端，第三反相器的输出端用于输出复位信号。本申请的方案，能够实现在不同场景的有效复位，提高复位的可靠性。

Description

复位装置及电源装置

技术领域

本申请涉及半导体集成电路技术，尤其涉及一种复位装置及电源装置。

背景技术

在集成电路设计中，电源系统给数字电路系统进行供电，经过几毫秒或者几十毫秒的时间才能达到稳定正常工作状态。电源电压的不稳定会导致数字电路无法正常工作，因此需要一个电源复位电路来保护电路系统稳定工作。

一种复位电路主要应用于SOC系统中，在芯片开始正常工作时，可以保证芯片在复杂的电磁环境下实现复位，保护整个系统的初始态。以上电复位场景为例，传统的复位电路可以选用晶体管阈值电压实现上电复位，也可以运用延迟电路实现上电复位，基于带隙基准的技术可以实现慢速上电复位功能。

目前复位电路的局限是，无法适用于多种场景的复位，降低了复位的可靠性。

发明内容

本申请提供一种复位装置及电源装置，用以实现不同场景下的复位电路，提高可靠性。

一方面，本申请提供一种复位装置，包括：第一复位电路、第二复位电路、或门、第一反相器、第二反相器以及第三反相器；其中，所述第一复位电路和所述第二复位电路均连接至电源；

所述第一复位电路，用于响应于电源快速上电和电源慢速上电，对应输出第一快速上电复位信号和第一慢速上电复位信号；以及，响应于电源慢速下电和电源快速下电，对应输出第一慢速下电跟随信号和第一快速下电跟随信号；

所述第二复位电路，用于响应于电源慢速上电、电源慢速下电以及电源快速下电，对应输出第二慢速上电复位信号、第二慢速下电复位信号以及第二快速下电复位信号；以及，响应于电源快速上电，输出第二快速上电跟随信号；

所述第一反相器的输入端与所述第一复位电路的输出端连接，所述第一反相器的输出端与所述或门的第一输入端连接；所述第二反相器的输入端与所述第二复位电路的输出端连接，所述第二反相器的输出端与所述或门的第二输入端连接；所述或门的输出端连接所述第三反相器的输入端，所述第三反相器的输出端用于输出复位信号。

在一种可能的设计中，所述第一复位电路，包括：电压生成电路和第一比较电路；其中，

所述电压生成电路的输入端连接电源，所述电压生成电路用于基于所述电源，分别通过第一输出端和第二输出端输出第一电压信号和第二电压信号；其中，第一电压信号和第二电压信号的大小关系反映所述电源的状态；

所述第一比较电路的第一输入端连接所述电压生成电路的第一输出端，所述第一比较电路的第二输入端连接所述电压生成电路的第二输出端；所述第一比较电路的输出端，作为所述第一复位电路的输出端，连接所述第一反相器的输入端；所述第一比较电路，用于基于所述第一电压信号和第二电压信号，输出信号。

在一种可能的设计中，所述第一比较电路包括：第一比较器和第四反相器；其中，

所述第一比较器的第一输入端，连接所述电压生成电路的第一输出端；所述第一比较器的第二输入端，连接所述电压生成电路的第二输出端；所述第一比较器的输出端与所述第四反相器的输入端连接；所述第四反相器的输出端，作为所述第一比较电路的输出端，连接至所述第一反相器的输入端；

所述电压生成电路，用于在电源上电后，输出第一电压信号和第二电压信号，且所述第一电压信号高于所述第二电压信号；以及，在电源下电后，输出第一电压信号和第二电压信号，且所述第一电压信号低于所述第二电压信号；

所述第一比较器，用于当所述第一电压信号高于所述第二电压信号时，输出低电平信号；以及，当所述第一电压信号低于所述第二电压信号时，输出高电平信号；所述第四反相器，用于基于所述第一比较器输出的信号，输出反相的信号。

在一种可能的设计中，所述电压生成电路，包括：第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管以及第一阻抗元件；其中，

所述第一PMOS晶体管的栅极与所述第二PMOS晶体管的栅极连接并接地，所述第一PMOS晶体管的源极与所述第二PMOS晶体管的源极连接，作为所述第一复位电路的输入端，连接至所述电源；

所述第一PMOS晶体管的漏极与所述第一NMOS晶体管的漏极连接和所述第一NMOS晶体管的栅极连接；所述第二PMOS晶体管的漏极与所述第二NMOS晶体管的漏极连接和所述第二NMOS晶体管的栅极连接；所述第一NMOS晶体管的源极与所述第一阻抗元件的第一端连接，所述第一阻抗元件的第二端接地；所述第二NMOS晶体管的源极接地；

所述第一NMOS晶体管的漏极，作为所述电压生成电路的第一输出端，连接至所述第一比较电路的第一输入端；所述第二NMOS晶体管的漏极，作为所述电压生成电路的第二输出端，连接至所述第一比较电路的第二输入端。

在一种可能的设计中，所述第一比较器包括：第三PMOS晶体管、第四PMOS晶体管、第三NMOS晶体管以及第四NMOS晶体管；其中，

所述第三PMOS晶体管的源极与所述第四PMOS晶体管的源极均和电源连接，所述第三PMOS晶体管的栅极与所述第三PMOS晶体管的漏极、所述第四PMOS晶体管的栅极、所述第三NMOS晶体管的漏极连接；所述第四PMOS晶体管的漏极与所述第四NMOS晶体管的漏极连接，作为所述第一比较器的输出端，连接至所述第四反相器的输入端；

所述第三NMOS晶体管的源极与所述第四NMOS晶体管的源极均接地；所述第四NMOS晶体管的栅极，作为所述第一比较器的第一输入端，连接至所述电压生成电路的第一输出端；所述第三NMOS晶体管的栅极，作为所述第一比较器的第二输入端，连接至所述电压生成电路的第二输出端。

在一种可能的设计中，所述第一复位电路还包括：设置在所述第一比较电路与所述第一复位电路的输出端之间的第一施密特触发器；其中，

所述第一比较电路的输出端与所述第一施密特触发器的输入端连接；所述第一施密特触发器的输出端连接至所述第一反相器的输入端。

在一种可能的设计中，所述第二复位电路，包括：电压检测模块、带隙基准电压源、以及第二比较电路；其中，

所述电压检测模块与所述电源连接，所述电压检测模块用于基于所述电源，输出检测电压；所述带隙基准电压源用于提供基准电压；其中，所述检测电压和所述基准电压的大小关系反映所述电源的状态；

所述第二比较电路的第一输入端与所述电压检测模块的输出端连接，所述第二比较电路的第二输入端与所述带隙基准电压源的输出端连接；所述第二比较电路的输出端，连接至所述第二反相器的输入端；所述第二比较电路用于基于所述检测电压和所述基准电压，输出信号。

在一种可能的设计中，所述电压检测模块包括：第二阻抗元件和第三阻抗元件；其中，

所述第二阻抗元件的第一端与所述电源连接；所述第二阻抗元件的第二端与所述第三阻抗元件的第一端连接，作为所述电压检测模块的输出端，连接至所述第二比较电路的第一输入端；所述第三阻抗元件的第二端接地。

在一种可能的设计中，所述第二比较电路包括：第二比较器和第五反相器；其中，

所述第二比较器的反相输入端与所述电压检测模块的输出端连接，所述第二比较器的同相输入端与所述带隙基准电压源的输出端连接；所述第五反相器的输入端与所述第二比较器的输出端连接；所述第五反相器的输出端，作为所述第二比较电路的输出端。

在一种可能的设计中，所述第二复位电路还包括：设置在所述第二比较电路与所述第二复位电路的输出端之间的第二延迟滤波电路；其中，

所述第二延迟滤波电路的输入端与所述第二比较电路的输出端连接，所述第二延迟滤波电路的输出端连接至所述第二反相器的输入端。

在一种可能的设计中，所述第二复位电路还包括：设置在所述第二比较电路与所述第二复位电路的输出端之间的第二施密特触发器；其中，

所述第二比较电路的输出端与所述第二施密特触发器的输入端连接；所述第二施密特触发器的输出端连接至所述第二反相器的输入端。

在一种可能的设计中，所述复位装置还包括：第六反相器和电平转换电路；其中，

所述第六反相器的输入端与所述或门的输出端连接，所述第六反相器的输出端连接至所述电平转换电路的输入端，所述电平转换电路用于对所述第六反相器输出的复位信号进行电平转换后输出。

另一方面，本申请提供一种电源装置，包括：电源、以及如上述中任一种所述的复位装置；其中，

所述电源与所述复位装置连接；所述复位装置响应于所述电源的上电和下电，输出对应的复位信号。

本申请提供的复位装置及电源装置，通过设置第一复位电路和第二复位电路，其中，第一复位电路用于响应电源快速上电和电源慢速上电，第二复位电路，用于响应电源慢速上电、电源慢速下电以及电源快速下电，利用反相器和或门对第一复位电路和第二复位电路的输出信号进行逻辑处理，针对不同场景输出复位信号。本方案设置适用不同场景的多个复位电路，通过对多个复位电路输出的信号进行逻辑运算，实现在不同场景的有效复位，提高复位的可靠性。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。

图1为相关技术中的一种复位电路的场景示意图；

图2为本申请实施例一提供的一种复位装置的结构示意图；

图3为本申请实施例二提供的一种第一复位电路的结构示意图；

图4a为本申请实施例三提供的一种第一复位电路的结构示意图；

图4b为本申请实施例三提供的一种第一复位电路的直流仿真结果示意图；

图5为本申请实施例四提供的一种第二复位电路的结构示意图；

图6a为本申请实施例五提供的一种第二复位电路的结构示意图；

图6b为本申请实施例五提供的一种第二复位电路的直流仿真结果示意图；

图7为本申请实施例五提供的一种延迟滤波电路的结构示意图；

图8a为本申请实施例六提供的一种复位装置的结构示意图；

图8b为本申请实施例六提供的一种复位装置的瞬态仿真结果示意图；

图8c为图8b中快速上电至快速下电过程的放大图；

图9为本申请实施例七提供的一种电源装置的结构示意图。

通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅代表本申请的一些方面相一致的装置和方法的例子。

本申请中的用语“包括”和“具有”用以表示开放式的包括在内的意思，并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”和“第二”等仅作为标记使用，不是对其对象的数量限制。此外，附图中的不同元件和区域只是示意性示出，因此本申请不限于附图中示出的尺寸或距离。

在集成电路设计中，电源电压的不稳定会导致数字电路无法正常工作，因此需要一个电源复位电路来保护电路系统稳定工作。图1为相关技术中的一种复位电路的结构示意图。如图1所示，包括：分压电路11、带隙基准电压源电路12、比较电路13和输出复位信号14。

复位电路，是一种用来使电路恢复到起始状态的电路设备。以电源复位为例，可能涉及的场景有多种。例如，上电复位和下电复位。其中，上电复位的场景进一步包括快速上电复位和慢速上电复位，下电复位的场景进一步包括快速下电复位和慢速下电复位。总的来说，在上电复位的场景下，期望复位电路延时至电压稳定后输出复位信号；在下电复位的场景下，期望在电源下电后尽快输出复位信号。

结合如图1所示的示例，通过分压电路11输出第一分压电压，通过带隙基准电压源12输出基准电压，上述两种电压通过比较电路13进行比较分析，当第一分压电压大于上述基准电压时，第一分压电压作为输出信号传送给输出复位信号14，通过输出复位信号14得到最终的复位信号，实现上电复位功能。

但是，上述举例的复位电路的局限是无法适用于多种场景的复位，降低了复位的可靠性。

对此，本申请实施例提出了一种复位装置及电源装置，实现不同场景下的复位。下面将结合示例，对本申请进行详细说明。下面具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图，对本申请的实施例进行描述。

实施例一

图2为本申请实施例一提供的一种复位装置的结构示意图。该实施例提供的复位装置用以实现不同场景下的复位。如图2所示，该复位装置包括：第一复位电路21、第二复位电路22、第一反相器23、第二反相器24、或门25以及第三反相器26。需要说明的是，图示只是一种示例，对各结构的数量、位置等不进行限制。其中，第一复位电路21与第二复位电路22均连接至电源。

第一复位电路21，用于响应于电源快速上电和电源慢速上电，对应输出第一快速上电复位信号和第一慢速上电复位信号；以及，响应于电源慢速下电和电源快速下电，对应输出第一慢速下电跟随信号和第一快速下电跟随信号。

第二复位电路22，用于响应于电源慢速上电、电源慢速下电以及电源快速下电，对应输出第二慢速上电复位信号、第二慢速下电复位信号以及第二快速下电复位信号；以及，响应于电源快速上电，输出第二快速上电跟随信号。

第一反相器23的输入端与第一复位电路21的输出端连接，第一反相器23的输出端与或门25的第一输入端连接；第二反相器24的输入端与第二复位电路22的输出端连接，第二反相器24的输出端与或门25的第二输入端连接；或门25的输出端连接第三反相器26的输入端，第三反相器26的输出端用于输出复位信号。

在一个示例中，定义有复位输出端27，如图2所示，复位输出端27用于接收第三反相器26输出的复位信号，实现低电平复位。结合图示结构，对不同场景下的复位过程进行举例说明：

在电源快速上电过程中，第一复位电路21响应于电源快速上电，输出第一快速上电复位信号；第二复位电路22响应于电源快速上电，输出第二快速上电跟随信号。在一个示例中，第一快速上电复位信号为响应于电源快速上电，由低电平信号翻转至高电平信号，且第一快速上电复位信号自电源上电稳定后输出。第二快速上电跟随信号为跟随电源快速上电而变化的信号。之后，第一快速上电复位信号经过第一反相器23反相，第二快速上电跟随信号经过第二反相器24反相，第一反相器23和第二反相器24输出的信号，通过或门25进行逻辑或运算，或门25输出的信号经过第三反相器26反相后，得到电源快速上电场景下的复位信号，经由复位输出端27输出，实现电源快速上电场景下的复位。

在电源快速下电过程中，

第一复位电路21响应于电源快速下电，输出第一快速下电跟随信号；

第二复位电路22响应于电源快速下电，输出第二快速下电复位信号。

在一个示例中，第二快速下电复位信号为响应于电源快速下电，即由高电平信号翻转至低电平信号，且第二快速下电复位信号自电源下电后即快速输出。第一快速下电跟随信号为跟随电源快速下电而变化的信号。之后，第一快速下电跟随信号经过第一反相器23反相，第二快速下电复位信号经过第二反相器24反相，第一反相器23和第二反相器24输出的信号，通过或门25进行逻辑或运算，或门25输出的信号经过第三反相器26反相后，得到电源快速下电场景下的复位信号，经由复位输出端27输出，实现电源快速下电场景下的复位。

在电源慢速上电过程中，第一复位电路21响应于电源慢速上电，输出第一慢速上电复位信号；第二复位电路22响应于电源慢速上电，输出第二慢速上电复位信号。在一个示例中，第二慢速上电复位信号为响应于电源慢速上电，即由低电平信号翻转至高电平信号，且第二慢速上电复位信号自电源上电后稳定输出。第一慢速上电复位信号为响应于电源慢速上电，由低电平信号翻转至高电平信号，且第一慢速上电复位信号自电源上电稳定后输出。之后，第一慢速上电复位信号经过第一反相器23反相，第二慢速上电复位信号经过第二反相器24反相，经过第一反相器23和第二反相器24输出的信号，通过或门25进行逻辑或运算，或门25输出的信号经过第三反相器26反相后，得到电源慢速上电场景下的复位信号，经由复位输出端27输出，实现电源慢速上电场景下的复位。

在电源慢速下电过程中，第一复位电路21响应于电源慢速下电，输出第一慢速下电跟随信号；第二复位电路22响应于电源慢速下电，输出第二慢速下电复位信号。在一个示例中，第一慢速下电跟随信号为跟随电源慢速下电而变化的信号。第二慢速下电复位信号为响应于电源慢速下电，即由高电平信号翻转至低电平信号，且第二慢速下电复位信号自电源下电后即快速输出。之后，第一慢速下电跟随信号经过第一反相器23反相，第二慢速下电复位信号经过第二反相器24反相，经过第一反相器23和第二反相器24输出的信号，通过或门25进行逻辑或运算，或门25输出的信号经过第三反相器26反相后，得到电源慢速下电场景下的复位信号，经由复位输出端27输出，实现电源慢速下电场景下的复位功能。

本实施例提供的复位装置，通过设置第一复位电路和第二复位电路，其中，第一复位电路用于响应电源快速上电和电源慢速上电，第二复位电路用于响应于电源慢速上电、电源慢速下电以及电源快速下电，利用反相器和或门对第一复位电路和第二复位电路的输出信号进行逻辑处理，以针对不同场景输出复位信号。本实施例提供的复位设置适用不同场景的多个复位电路，通过对多个复位电路输出的信号进行逻辑运算，实现在不同场景的有效复位，提高复位的可靠性。

实施例二

图3为本申请实施例二提供的一种第一复位电路的结构示意图。本实施例在实施例一的基础上，对第一复位电路的结构进行相关示例。如图3所示，在实施例一的基础上，第一复位电路包括：电压生成电路31和第一比较电路32；其中，

电压生成电路31的输入端连接电源，电压生成电路31用于基于电源，分别通过第一输出端和第二输出端输出第一电压信号和第二电压信号；其中，第一电压信号和第二电压信号的大小关系反映电源的状态。

第一比较电路32的第一输入端连接电压生成电路31的第一输出端，第一比较电路的第二输入端连接电压生成电路31的第二输出端；第一比较电路32的输出端，作为第一复位电路21的输出端，连接第一反相器23的输入端；第一比较电路32，用于基于第一电压信号和第二电压信号，输出信号。

在一个示例中，第一比较电路32包括：第一比较器321和第四反相器322；其中，

第一比较器321的第一输入端，连接电压生成电路31的第一输出端；第一比较器321的第二输入端，连接电压生成电路31的第二输出端；第一比较器321的输出端与第四反相器322的输入端连接；第四反相器322的输出端，作为第一比较电路32的输出端，连接至第一反相器23的输入端。

电压生成电路31，用于在电源上电后，输出第一电压信号和第二电压信号，且第一电压信号高于第二电压信号；以及，在电源下电后，输出第一电压信号和第二电压信号，且第一电压信号低于第二电压信号。

第一比较器321，用于当第一电压信号高于第二电压信号时，输出低电平信号；以及，当第一电压信号低于第二电压信号时，输出高电平信号；第四反相器322，用于基于第一比较器321输出的信号，输出反相的信号。

结合图示举例，在电源快速上电过程中，电压生成电路31会产生第一电压信号和第二电压信号。电源快速上电起始状态时，第一电压信号小于第二电压信号，通过将第一电压信号和第二电压信号输入第一比较器321进行比较后，输出高电平信号；然后将第一比较器321输出的高电平输入到反相器322得到低电平输出信号；随着电源电压的增加，第一电压信号快速增加，第二电压信号缓慢增加，当第一电压信号增加到大于第二电压信号时，通过输入到第一比较器321进行比较，输出得到低电平信号；然后将第一比较器321输出的低电平输入到反相器322得到高电平输出信号，此时通过第一比较电路32的输出电压发生变化，输出电压从低电平变为高电平，从而实现电路的快速上电复位功能。

在电源电压慢速上电过程中，电压生成电路31产生的第一电压信号和第二电压信号起始状态时，第一电压信号小于第二电压信号，通过将第一电压信号和第二电压信号输入第一比较器321进行比较后，输出高电平信号；然后将第一比较器321输出的高电平输入到反相器322得到低电平输出信号；随着电源电压的缓慢上升，第二电压信号缓慢增加，第一电压信号增加速度高于第二电压信号，当第一电压信号增加到大于第二电压信号时，通过输入到第一比较器321进行比较，输出得到低电平信号；然后将第一比较器321输出的低电平输入到反相器322得到高电平输出信号；此时通过第一比较电路32的输出电压发生变化，输出电压从低电平变为高电平，从而实现电路的慢速上电复位功能。

本实施例中，第一复位电路通过设置电压生成电路和第一比较电路，针对电源快速上电和电源慢速上电场景，对应输出不同大小关系的第一电压信号和第二电压信号，经过第一比较电路输出对应的信号并通过反相器反相，实现电源快速上电和电源慢速上电场景下的复位。

实施例三

图4a为本申请实施例三提供的一种第一复位电路的结构示意图。本实施例在实施例二的基础上，对第一复位电路中各电路的具体结构进行相关示例。如图4a所示，在实施例二的基础上，电压生成电路31包括：第一PMOS晶体管MP1、第二PMOS晶体管MP2、第一NMOS晶体管MN1、第二NMOS晶体管MN2以及第一阻抗元件41；其中，

第一PMOS晶体管MP1的栅极与第二PMOS晶体管MP2的栅极连接并接地，第一PMOS晶体管MP1的源极与第二PMOS晶体管MP2的源极连接，作为第一复位电路21的输入端，连接至电源。

第一PMOS晶体管MP1的漏极与第一NMOS晶体管MN1的漏极连接和第一NMOS晶体管MN1的栅极连接；第二PMOS晶体管MP2的漏极与第二NMOS晶体管MN2的漏极连接和第二NMOS晶体管MN2的栅极连接；第一NMOS晶体管MN1的源极与第一阻抗元件41的第一端连接，第一阻抗元件41的第二端接地；第二NMOS晶体管MN2的源极接地。

第一NMOS晶体管MN1的漏极，作为电压生成电路31的第一输出端，连接至第一比较电路32的第一输入端；第二NMOS晶体管MN2的漏极，作为电压生成电路31的第二输出端，连接至第一比较电路32的第二输入端。

作为一种可实施方式，MP1和MP2为倒比晶体管，例如，其沟道长度L远大于沟道宽度W；作为另一种可实施方式，MP1和MP2的宽长比W/L相等。

在一个示例中，在实施例二的基础上，第一比较器321包括：第三PMOS晶体管MP3、第四PMOS晶体管MP4、第三NMOS晶体管MN3以及第四NMOS晶体管MN4；其中，

第三PMOS晶体管MP3的源极与第四PMOS晶体管MP4的源极均和电源连接，第三PMOS晶体管MP3的栅极与第三PMOS晶体管MP3的漏极、第四PMOS晶体管MP4的栅极、第三NMOS晶体管MN3的漏极连接；第四PMOS晶体管MP4的漏极与第四NMOS晶体管MN4的漏极连接，作为第一比较器321的输出端，连接至第四反相器322的输入端。

第三NMOS晶体管MN3的源极与第四NMOS晶体管MN4的源极均接地；第四NMOS晶体管MN4的栅极，作为第一比较器321的第一输入端，连接至电压生成电路31的第一输出端；第三NMOS晶体管MN3的栅极，作为第一比较器321的第二输入端，连接至电压生成电路31的第二输出端。

在一个示例中，第一阻抗元件41包括电阻R1。

图4b为图4a所示的第一复位电路的直流仿真结果示意图。结合场景举例来说，图4b为第一复位电路在电源快速上电过程中的仿真结果。其中，I1为MP1路径上的电流，I2为MP2路径上的电流；V1为MN1的漏极处电压，V2为MN2的漏极处电压；VDD代表电源，POR1代表第一复位电路的输出信号。图4a中第一NMOS晶体管MN1和第二NMOS晶体管MN2漏极处的电压分别为电压V1和电压V2。结合图示结构，第一复位电路的具体工作过程示例如下：

在电源快速上电过程中：初始阶段，MP1和MP2的栅极接地，当电源电压大于MP1和MP2的阈值电压VTH时，MP1和MP2导通。在一个示例中，MP1和MP2宽长比W/L相等，故流过MN1和MN2的初始电流I1和I2较小且近似相等。相应的，电阻R1两端的电压VR1在初始时很小，可以忽略。在一个示例中，MN1的宽长比W/L大于MN2的宽长比，故MN1的栅源电压VGS1小于MN2的栅源电压VGS2。故快速上电开始时，电压V1约为VGS1，小于VGS2。随着电源快速上电，电源电压VDD增加，电流I1和I2逐渐增加，电压VR1随电流I1增加迅速增加，而MN1与MN2逐渐进入饱和区，VGS1和VGS2随电流I1和I2增加的速度较慢，并逐渐趋于稳定，此时电压V1为VGS1+VR1，逐渐增加，同时，电压V2为VGS2。当电压V1增大至大于电压V2时，比较电路输出的信号发生翻转，相应的，经过第四反相器322反相，输出信号POR1的电压由低变为高，即第一复位电路响应于电源快速上电，输出第一快速上电复位信号，完成复位过程。

在电源慢速上电过程中：初始阶段，电压V1小于电压V2，此时第一比较器输出高电平信号；通过第四反相器反相输出低电平信号；随着电源电压缓慢上升，通过电阻R1的电压缓慢上升，相应的，电压V1增加；当电压V1增加到大于V2时，第一比较器的比较电路的输出信号翻转，输出低电平，经过第四反相器322反相，输出高电平信号，输出信号POR1电压从低电平变为高电平，即第一复位电路响应于电源慢速上电，输出第一慢速上电复位信号，完成复位过程。

在一种可能的设计中，第一复位电路还包括：设置在第一比较电路与第一复位电路的输出端之间的第一延迟滤波电路42；其中，

第一延迟滤波电路42的输入端与第一比较电路32的输出端连接，第一延迟滤波电路42的输出端连接至第一反相器23的输入端。

在实际应用电源快速上电和电源慢速上电过程中，第一复位电路通过电压产生电路和第一比较电路得到输出复位信号，输出复位信号作为第一比较电路的输出信号连接至第一延迟滤波电路42的输入端，经过第一延迟滤波电路42，使得到的复位信号进行延迟滤波处理，获得更加稳定的输出信号，进一步提高复位的可靠性。

如图4a所示，第一复位电路还包括：设置在第一比较电路与第一复位电路的输出端之间的第一施密特触发器43；其中，

第一比较电路的输出端与第一施密特触发器43的输入端连接；第一施密特触发器43的输出端连接至第一反相器的输入端。

在实际应用场景中，当电源快速上电和电源慢速上电过程中，第一复位电路通过电压产生电路和第一比较电路得到输出复位信号，输出复位信号作为第一比较电路的输出信号连接至第一施密特触发器43的输入端，经过第一施密特触发器43处理得到抗干扰能力强的复位信号，并稳定输出，从而进一步提高复位的准确性和可靠性。

图中的结构仅作为示例，实际应用中还可以有其它可选的实现方式，比如，第一延迟滤波电路42和第一施密特触发器43的位置可以调换。

本实施例提供的复位装置中，第一复位电路能够实现在电源快速上电和电源慢速上电场景下，输出第一快速上电复位信号和第一慢速上电复位信号，从而保证后续实现不同场景下的复位功能。

实施例四

图5为本申请实施例四提供的一种第二复位电路的结构示意图。本实施例在任一实施例的基础上，对第二复位电路的结构进行相关示例。如图5所示，在任一实施例的基础上，第二复位电路包括：电压检测模块51、带隙基准电压源52以及第二比较电路53；其中，

电压检测模块51与电源连接，电压检测模块51用于基于电源，输出检测电压；带隙基准电压源52用于提供基准电压；其中，检测电压和基准电压的大小关系反映电源的状态。

第二比较电路53的第一输入端与电压检测模块51的输出端连接，第二比较电路53的第二输入端与带隙基准电压源52的输出端连接；第二比较电路53的输出端，连接至第二反相器24的输入端；第二比较电路53用于基于检测电压和基准电压，输出信号。

结合图示举例，在电源慢速上电过程中，电压检测模块51会产生检测电压，带隙基准电压源52会产生基准电压。在电源慢速上电起始状态时，检测电压小于基准电压，通过将基准电压信号和检测电压信号输入给第二比较电路53进行比较得到低电平输出信号，随着电源电压的缓慢增加，基准电压缓慢增加，检测电压增加速度高于基准电压，当检测电压增加到大于基准电压时，通过输入到第二比较电路53进行比较处理后，得到高电平输出信号，此时通过第二比较电路53的输出电压发生变化，输出电压从低电平变为高电平，从而实现电路的慢速上电复位功能。

在电源快速下电过程中，电压检测模块51产生的检测电压和带隙基准电压源52产生的基准电压在起始状态时，检测电压大于基准电压，通过将基准电压信号和检测电压信号输入给第二比较电路53进行比较得到高电平输出信号；随着电源电压的迅速下降，检测电压迅速下降，当检测电压下降到小于基准电压时，通过输入到第二比较电路53进行比较得到低电平输出信号，此时通过第二比较电路53的输出电压发生改变，输出电压从高电平变为低电平，从而实现电路的快速下电复位功能。

在电源慢速下电过程中，电压检测模块51产生的检测电压和带隙基准电压源52产生的基准电压在起始状态时，检测电压大于基准电压，通过将基准电压信号和检测电压信号输入给第二比较电路53进行比较得到高电平输出信号；随着电源电压的缓慢下降，检测电压迅速下降，当检测电压下降到小于基准电压时，通过输入到第二比较电路53进行处理，输出得到低电平输出信号，此时通过第二比较电路53的输出电压发生改变，输出电压从高电平变为低电平，从而实现电路的慢速下电复位功能。

本实施例中，第二复位电路通过设置电压检测模块、带隙基准电压源和第二比较电路，针对电源快速下电、电源慢速上电和电源慢速下电场景，对应输出不同大小关系的检测电压和基准电压，经过第二比较电路输出对应的信号，实现电源快速下电、电源慢速上电和电源慢速下电场景下的复位。在实现不同场景下复位的同时，第二复位电路无需依赖晶体管阈值实现信号翻转，避免PVT变化对复位的影响，改善复位精度。

实施例五

图6a为本申请实施例五提供的一种第二复位电路的结构示意图。本申请提供的实施例是在实施例四的基础上，对第二复位电路包括的具体结构进行相关示例。该实施例提供的复位装置用来实现电路复位，改善电压随PVT变化的影响，改善精度问题。如图6a所示，在实施例四的基础上，电压检测模块51包括：第二阻抗元件和第三阻抗元件；其中，

第二阻抗元件的第一端与电源连接；第二阻抗元件的第二端与第三阻抗元件的第一端连接，作为电压检测模块的输出端，连接至第二比较电路53的第一输入端；第三阻抗元件的第二端接地。

在一个示例中，第二比较电路53包括：第二比较器CMP和第五反相器61；其中，

第二比较器CMP的反相输入端与电压检测模块51的输出端连接，第二比较器CMP的同相输入端与带隙基准电压源BG的输出端连接；第五反相器61的输入端与第二比较器CMP的输出端连接；第五反相器61的输出端，作为第二比较电路53的输出端。

在一个示例中，第二阻抗元件包括电阻R2，第三阻抗元件包括电阻R3。

图6b为图6a所示的第二复位电路的直流仿真结果示意图。结合场景举例来说，图6b为第二复位电路在电源慢速上电过程中的仿真结果。图示中电压检测模块和带隙基准电压源BG输出端的电压分别为检测电压V3和带隙基准电压V4。图6b中表示检测电压V3与带隙基准电压V4的对应关系，VDD代表电源，POR2代表第二复位电路的输出信号。结合图示结构，第二复位电路的具体工作过程示例如下：

在电源慢速上电过程中：检测电压V3由电阻R2和电阻R3的分压提供，带隙基准电压V4由带隙基准电压源BG提供。初始阶段，检测电压V3小于带隙基准电压V4，检测电压V3随着电源电压增加而增加，带隙基准电压V4稳定后保持不变，当检测电压V3增加到大于带隙基准电压V4时，检测电压V3通过第二比较器CMP的反相输入端与通过第二比较器CMP的同相输入端的带隙基准电压V4进行比较处理，输出信号发生变化，相应的，经过第五反相器61反相，输出信号POR2电压由低变为高，即第二复位电路响应于电源慢速上电，输出第二慢速上电复位信号，完成复位过程。

在电源快速下电过程中：初始阶段，检测电压V3大于带隙基准电压V4，检测电压V3随着电源电压下降而迅速下降，带隙基准电压V4随电源电压下降而缓慢下降，当检测电压V3下降到小于带隙基准电压V4时，检测电压V3通过第二比较器CMP的反相输入端与通过CMP的同相输入端的带隙基准电压V4进行比较处理，输出信号发生变化，相应的，经过第五反相器61反相，输出信号POR2电压由高变为低，即第二复位电路响应于电源快速下电，输出第二快速下电复位信号，完成复位过程。

在电源慢速下电过程中：初始阶段，检测电压V3大于带隙基准电压V4，检测电压V3随着电源电压缓慢下降而迅速下降，带隙基准电压V4随电源电压下降而缓慢下降，当检测电压V3下降到小于带隙基准电压V4时，检测电压V3通过第二比较器CMP的反相输入端与通过CMP的同相输入端的带隙基准电压V4进行比较处理，输出信号发生变化，相应的，经过第五反相器61反相，输出电压POR2由高变为低，即第二复位电路响应于电源慢速下电，输出第二慢速下电复位信号，完成复位过程。

在一种可能的示例中，第二复位电路还包括：设置在第二比较电路53与第二复位电路的输出端之间的第二延迟滤波电路62；其中，

第二延迟滤波电路62的输入端与第二比较电路53的输出端连接，第二延迟滤波电路62的输出端连接至第二反相器的输入端。

在实际应用电源快速下电、电源慢速上电和电源慢速下电过程中，第二复位电路通过在电压检测模块、带隙基准电压源和第二比较电路后得到输出的复位信号，输出复位信号作为第二比较电路的输出信号连接至第二延迟滤波电路62的输入端，经过第二延迟滤波电路62，使得到的复位信号进行延迟滤波处理，获得更加稳定的输出信号，进一步提高复位的可靠性。

可选的，如图7示，第二延迟滤波电路包括：第五PMOS晶体管MP5、第五NMOS晶体管MN5和第一电容C1。其中，

第五PMOS晶体管MP5的栅极与第五NMOS晶体管MN5的栅极连接并作为第二延迟滤波电路的输入端，第五PMOS晶体管MP5的漏极与第五NMOS晶体管MN5的漏极连接并作为第二延迟滤波电路的输出端，第五PMOS晶体管MP5的源极与电源连接；第五NMOS晶体管MN5的源极连接第一电容C1的第二端并接地；第一电容C1的第一端连接第五NMOS晶体管MN5的漏极。

实际应用中，前述的第一延迟滤波电路可以采用本实施例中第二延迟滤波电路相类似的结构。

结合具体场景举例，如图7所示结构，延迟电路为非对称RC结构，PMOS和NMOS管的尺寸不同，PMOS为倒比管，W/L较小，NMOS管W/L较大，在电源快速上电和电源慢速上电过程中，上电延迟时间较长。在电源快速下电和电源慢速下电过程中，下电延迟时间较短，从而增强了复位电路在不同复位场景下的复位效果。

如图6a所示，第二复位电路还包括：设置在第二比较电路53与第二复位电路的输出端之间的第二施密特触发器63；其中，

第二比较电路53的输出端与第二施密特触发器63的输入端连接；第二施密特触发器63的输出端连接至第二反相器24的输入端。

在实际应用场景中，当电源快速下电、电源慢速上电和电源慢速下电过程中，第二复位电路通过在电压检测模块、带隙基准电压源和第二比较电路后得到输出的复位信号，输出复位信号作为第二比较电路的输出信号连接至第二施密特触发器的输入端，经过第二施密特触发器处理得到抗干扰能力强的复位信号，并稳定输出，从而进一步提高复位的准确性和可靠性。

图中的结构仅作为示例，实际应用中还可以有其它可选的实现方式，比如，第二延迟滤波电路62和第二施密特触发器63的位置可以调换。

本实施例提供的复位装置中，第二复位电路能够实现在电源快速下电、电源慢速上电和电源慢速下电场景下，输出第二快速下电复位信号、第二慢速上电复位信号和第二慢速下电复位信号，从而保证后续实现不同场景下的复位，无需依赖晶体管阈值实现信号翻转，改善了复位精度。

实施例六

图8a为本申请实施例六提供的一种复位装置的结构示意图。如图8a所示，本实施例在实施例一的基础上，该复位装置还包括：第六反相器81、电平转换电路82。需要说明的是，图示只是一种示例，对各结构的数量、位置等不进行限制。

其中，第六反相器81的输入端与或门25的输出端连接，第六反相器81的输出端连接至电平转换电路82的输入端，电平转换电路82用于对第六反相器81输出的复位信号进行电平转换后输出。在一个示例中，复位输出端27包括：高电压器件环境下的复位输出端POR_HV和低电压器件环境下的复位输出端POR_LV。

图8b为本申请实施例六提供的一种复位装置的瞬态仿真结果示意图，图8c为图8b中快速上电至快速下电过程的放大图。图8a和8b中，VDD代表电源，POR1代表通过第一复位电路输出信号，POR2代表通过第二复位电路输出信号，POR_HV代表高电压器件环境下通过复位装置得到的输出信号，POR_LV代表低电压器件环境下通过复位装置得到的输出信号。结合具体图示，图8a的电路结构的工作过程详细的说明如下：

在电源快速上电场景下，通过第一复位电路21得到第一快速上电复位信号，而第二复位电路22响应于电源快速上电后对应输出第二快速上电跟随信号；分别经过第一反相器23和第二反相器24反相后的输出信号通过或门25进行逻辑或运算，得到电源快速上电场景下的复位信号；针对高电压器件工作环境，通过第三反相器26得到复位信号POR_HV，实现高电压环境下的电路复位功能，提高了电路复位的高可靠性。同样的，针对低电压器件工作环境，通过第六反相器81得到的输出信号，在经过电平转换电路82作用，把器件工作环境从高电压转换为低电压器件工作环境，得到复位信号POR_LV，实现了低电压器件环境下的电路复位。

在电源快速下电场景下，通过第一复位电路21得到第一快速下电跟随信号，第二复位电路22响应于电源快速下电对应输出第二快速下电复位信号。分别经过第一反相器23和第二反相器24反相后，输出信号在或门25的逻辑运算作用下，得到电源快速下电场景下的复位信号；针对高电压器件工作环境场景时，通过第三反相器26得到复位信号POR_HV，实现高电压器件环境下的电路复位，提高了电路复位的高可靠性，改善了精度。同样的，针对低电压器件工作环境时，通过第六反相器81反相后输出信号，经过电平转换电路82作用，把器件工作环境从高电压转换为低电压器件工作环境，得到复位信号POR_LV，实现了低电压器件环境下的电路复位，提高了电路复位的高可靠性，改善了精度。

在电源慢速上电场景下，根据第一复位电路21响应于电源慢速上电输出第一慢速上电复位信号，第二复位电路22响应于电源慢速上电输出第二慢速上电复位信号。分别经过第一反相器23和第二反相器24反相后，输出信号在或门25的逻辑运算作用下，得到电源慢速上电场景下的复位信号。此时针对高电压器件工作环境时，通过第三反相器26得到复位信号POR_HV，实现高电压器件环境下的电路复位，提高了电路复位的高可靠性，改善了精度。同样的，针对低电压器件工作环境时，通过第六反相器81反相后输出信号，经过电平转换电路82作用，把器件工作环境从高电压转换为低电压器件工作环境，得到复位信号POR_LV，实现了低电压器件环境下的电路复位，提高了电路复位的高可靠性，改善了精度。

同样的，在电源慢速下电场景下，第一复位电路21响应于电源慢速下电输出第一慢速下电跟随信号，第二复位电路22响应于电源慢速下电得到第二慢速下电复位信号。两者分别经过第一反相器23和第二反相器24反相后，输出信号在或门25的逻辑运算作用下，得到电源慢速下电场景下的复位信号。此时针对高电压器件工作环境时，通过第三反相器26得到复位信号POR_HV，实现高电压器件环境下的电路复位，提高了电路复位的高可靠性，改善了精度。同样的，针对低电压器件工作环境时，通过第六反相器81反相后，输出信号经过电平转换电路82作用，把器件工作环境从高电压转换为低电压器件工作环境，得到复位信号POR_LV，实现了低电压器件环境下的电路复位，提高了电路复位的高可靠性，改善了精度。

本实施例提供的复位装置，通过第一复位电路和第二复位电路，在不同电源电压情况下得到不同输出信号，运用反相器和或门的逻辑关系，得到不同场景下的复位信号。再根据器件工作电压环境不同，通过反相器实现高电压器件环境下的电路复位；通过电平转换器实现低电压器件环境下的电路复位。本申请实施例提供的复位装置实现了在不同场景下的电路复位，同时也实现了在高压低压域均可正常复位的效果，丰富电路复位的应用场景。

实施例七

图9为本申请实施例七提供的一种电源装置的结构示意图。如图9所示，电源装置包括：电源91和前述任一实施例的复位装置92。其中，

电源91与复位装置92连接；复位装置92响应于电源91的上电和下电，输出对应的复位信号。

结合图示举例，在电源91快速上电过程中，复位装置响应于电源91的快速上电对应输出复位信号POR1，实现电源快速上电场景下的电路复位。

在电源91快速下电过程中，复位装置响应于电源91的快速下电对应输出复位信号POR2，实现电源快速下电场景下的电路复位。

在电源91慢速上电过程中，复位装置响应于电源91的快速上电对应输出复位信号POR2，实现电源慢速上电场景下的电路复位。

在电源91慢速下电过程中，复位装置响应于电源91的慢速下电对应输出复位信号POR2，实现电源慢速下电场景下的电路复位。

本实施例提供的电源装置，通过设置电源91的电压状态，使复位装置响应于电源快速上电、电源快速下电、电源慢速上电以及电源慢速下电过程，对应输出电源快速上电状态下的复位信号POR1、电源快速下电状态下的复位信号POR2、电源慢速上电状态下的复位信号POR2以及电源慢速下电状态下的复位信号POR2，实现针对不同场景下输出复位信号。本实施例提供的电源设置适用不同场景的多个复位电路，通过对复位装置的设置响应关系，实现在不同场景的有效复位，提高复位的可靠性，改善复位精度。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求书指出。

应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求书来限制。

Claims (14)

1.一种复位装置，其特征在于，包括：第一复位电路、第二复位电路、或门、第一反相器、第二反相器以及第三反相器；其中，所述第一复位电路和所述第二复位电路均连接至电源；

所述第一复位电路，用于响应于电源快速上电和电源慢速上电，对应输出第一快速上电复位信号和第一慢速上电复位信号；以及，响应于电源慢速下电和电源快速下电，对应输出第一慢速下电跟随信号和第一快速下电跟随信号；

所述第二复位电路，用于响应于电源慢速上电、电源慢速下电以及电源快速下电，对应输出第二慢速上电复位信号、第二慢速下电复位信号以及第二快速下电复位信号；以及，响应于电源快速上电，输出第二快速上电跟随信号；

所述第一反相器的输入端与所述第一复位电路的输出端连接，所述第一反相器的输出端与所述或门的第一输入端连接；所述第二反相器的输入端与所述第二复位电路的输出端连接，所述第二反相器的输出端与所述或门的第二输入端连接；所述或门的输出端连接所述第三反相器的输入端，所述第三反相器的输出端用于输出复位信号。

2.根据权利要求1所述的复位装置，其特征在于，所述第一复位电路，包括：电压生成电路和第一比较电路；其中，

所述电压生成电路的输入端连接电源，所述电压生成电路用于基于所述电源，分别通过第一输出端和第二输出端输出第一电压信号和第二电压信号；其中，第一电压信号和第二电压信号的大小关系反映所述电源的状态；

所述第一比较电路的第一输入端连接所述电压生成电路的第一输出端，所述第一比较电路的第二输入端连接所述电压生成电路的第二输出端；所述第一比较电路的输出端，作为所述第一复位电路的输出端，连接所述第一反相器的输入端；所述第一比较电路，用于基于所述第一电压信号和第二电压信号，输出信号。

3.根据权利要求2所述的复位装置，其特征在于，所述第一比较电路包括：第一比较器和第四反相器；其中，

所述第一比较器的第一输入端，连接所述电压生成电路的第一输出端；所述第一比较器的第二输入端，连接所述电压生成电路的第二输出端；所述第一比较器的输出端与所述第四反相器的输入端连接；所述第四反相器的输出端，作为所述第一比较电路的输出端，连接至所述第一反相器的输入端；

所述电压生成电路，用于在电源上电后，输出第一电压信号和第二电压信号，且所述第一电压信号高于所述第二电压信号；以及，在电源下电后，输出第一电压信号和第二电压信号，且所述第一电压信号低于所述第二电压信号；

所述第一比较器，用于当所述第一电压信号高于所述第二电压信号时，输出低电平信号；以及，当所述第一电压信号低于所述第二电压信号时，输出高电平信号；所述第四反相器，用于基于所述第一比较器输出的信号，输出反相的信号。

4.根据权利要求3所述的复位装置，其特征在于，所述电压生成电路，包括：第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管以及第一阻抗元件；其中，

所述第一PMOS晶体管的栅极与所述第二PMOS晶体管的栅极连接并接地，所述第一PMOS晶体管的源极与所述第二PMOS晶体管的源极连接，作为所述第一复位电路的输入端，连接至所述电源；

所述第一PMOS晶体管的漏极与所述第一NMOS晶体管的漏极连接和所述第一NMOS晶体管的栅极连接；所述第二PMOS晶体管的漏极与所述第二NMOS晶体管的漏极连接和所述第二NMOS晶体管的栅极连接；所述第一NMOS晶体管的源极与所述第一阻抗元件的第一端连接，所述第一阻抗元件的第二端接地；所述第二NMOS晶体管的源极接地；

所述第一NMOS晶体管的漏极，作为所述电压生成电路的第一输出端，连接至所述第一比较电路的第一输入端；所述第二NMOS晶体管的漏极，作为所述电压生成电路的第二输出端，连接至所述第一比较电路的第二输入端。

5.根据权利要求3所述的复位装置，其特征在于，所述第一比较器包括：第三PMOS晶体管、第四PMOS晶体管、第三NMOS晶体管以及第四NMOS晶体管；其中，

所述第三PMOS晶体管的源极与所述第四PMOS晶体管的源极均和电源连接，所述第三PMOS晶体管的栅极与所述第三PMOS晶体管的漏极、所述第四PMOS晶体管的栅极、所述第三NMOS晶体管的漏极连接；所述第四PMOS晶体管的漏极与所述第四NMOS晶体管的漏极连接，作为所述第一比较器的输出端，连接至所述第四反相器的输入端；

所述第三NMOS晶体管的源极与所述第四NMOS晶体管的源极均接地；所述第四NMOS晶体管的栅极，作为所述第一比较器的第一输入端，连接至所述电压生成电路的第一输出端；所述第三NMOS晶体管的栅极，作为所述第一比较器的第二输入端，连接至所述电压生成电路的第二输出端。

6.根据权利要求2-5中任一项所述的复位装置，其特征在于，所述第一复位电路还包括：设置在所述第一比较电路与所述第一复位电路的输出端之间的第一延迟滤波电路；其中，

所述第一延迟滤波电路的输入端与所述第一比较电路的输出端连接，所述第一延迟滤波电路的输出端连接至所述第一反相器的输入端。

7.根据权利要求2-5中任一项所述的复位装置，其特征在于，所述第一复位电路还包括：设置在所述第一比较电路与所述第一复位电路的输出端之间的第一施密特触发器；其中，

所述第一比较电路的输出端与所述第一施密特触发器的输入端连接；所述第一施密特触发器的输出端连接至所述第一反相器的输入端。

8.根据权利要求1所述的复位装置，其特征在于，所述第二复位电路，包括：电压检测模块、带隙基准电压源、以及第二比较电路；其中，

所述电压检测模块与所述电源连接，所述电压检测模块用于基于所述电源，输出检测电压；所述带隙基准电压源用于提供基准电压；其中，所述检测电压和所述基准电压的大小关系反映所述电源的状态；

所述第二比较电路的第一输入端与所述电压检测模块的输出端连接，所述第二比较电路的第二输入端与所述带隙基准电压源的输出端连接；所述第二比较电路的输出端，连接至所述第二反相器的输入端；所述第二比较电路用于基于所述检测电压和所述基准电压，输出信号。

9.根据权利要求8所述的复位装置，其特征在于，所述电压检测模块包括：第二阻抗元件和第三阻抗元件；其中，

所述第二阻抗元件的第一端与所述电源连接；所述第二阻抗元件的第二端与所述第三阻抗元件的第一端连接，作为所述电压检测模块的输出端，连接至所述第二比较电路的第一输入端；所述第三阻抗元件的第二端接地。

10.根据权利要求8所述的复位装置，其特征在于，所述第二比较电路包括：第二比较器和第五反相器；其中，

所述第二比较器的反相输入端与所述电压检测模块的输出端连接，所述第二比较器的同相输入端与所述带隙基准电压源的输出端连接；所述第五反相器的输入端与所述第二比较器的输出端连接；所述第五反相器的输出端，作为所述第二比较电路的输出端。

11.根据权利要求8-10中任一项所述的复位装置，其特征在于，所述第二复位电路还包括：设置在所述第二比较电路与所述第二复位电路的输出端之间的第二延迟滤波电路；其中，

所述第二延迟滤波电路的输入端与所述第二比较电路的输出端连接，所述第二延迟滤波电路的输出端连接至所述第二反相器的输入端。

12.根据权利要求8-10中任一项所述的复位装置，其特征在于，所述第二复位电路还包括：设置在所述第二比较电路与所述第二复位电路的输出端之间的第二施密特触发器；其中，

所述第二比较电路的输出端与所述第二施密特触发器的输入端连接；所述第二施密特触发器的输出端连接至所述第二反相器的输入端。

13.根据权利要求1所述的复位装置，其特征在于，所述复位装置还包括：第六反相器和电平转换电路；其中，

所述第六反相器的输入端与所述或门的输出端连接，所述第六反相器的输出端连接至所述电平转换电路的输入端，所述电平转换电路用于对所述第六反相器输出的复位信号进行电平转换后输出。

14.一种电源装置，其特征在于，包括：电源、以及如权利要求1-12中任一项所述的复位装置；其中，

所述电源与所述复位装置连接；所述复位装置响应于所述电源的上电和下电，输出对应的复位信号。

Images