JPS6019337A - デイジタル信号多重方法 - Google Patents

デイジタル信号多重方法

Info

Publication number
JPS6019337A
JPS6019337A JP58128338A JP12833883A JPS6019337A JP S6019337 A JPS6019337 A JP S6019337A JP 58128338 A JP58128338 A JP 58128338A JP 12833883 A JP12833883 A JP 12833883A JP S6019337 A JPS6019337 A JP S6019337A
Authority
JP
Japan
Prior art keywords
signal
section
multiplexing
frame synchronization
frame synchronizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58128338A
Other languages
English (en)
Other versions
JPS6410973B2 (ja
Inventor
Kuniaki Uchiumi
邦昭 内海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP58128338A priority Critical patent/JPS6019337A/ja
Priority to US06/630,015 priority patent/US4644536A/en
Publication of JPS6019337A publication Critical patent/JPS6019337A/ja
Publication of JPS6410973B2 publication Critical patent/JPS6410973B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/04Distributors combined with modulators or demodulators
    • H04J3/047Distributors with transistors or integrated circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0602Systems characterised by the synchronising information used
    • H04J3/0617Systems characterised by the synchronising information used the synchronising signal being characterised by the frequency or phase
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0685Clock or time synchronisation in a node; Intranode synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 ディジタル信号処理の分野において、同一伝送速度の複
数のディジタル信号を多重する場合に一つのチャネルの
信号のフレーム同期信号を多重後ノ信号ノフレーム同期
信号とするディジタル(fff多重方法に関するもので
ある。
従来例の構成とその問題点 光通信等の大容量通信の可能な通信路に適合させる為に
複数の同一伝送速度を有する低速信号を一つの高速信号
に多重することがよく行われるが、この場合多重に関す
る情報を何加する為に多重後′の伝送速度が低速信号の
伝送速度の整数信とはならない。この従来例を以下に図
面を参照しながら説明する。第1図は二つのディジクル
信号を多重する場合の信号の例を示している。(イ)、
(ロ)に多重すべき同一伝送速度の二つの信号を表わし
ており、ILO−7、2LD−8、−・−、a2−s 
、 1L2−6. bo−s。
bo−6,・・−・・、 b2−3 、 b2−4げデ
ータビットで、FHフレーム同期用ビットでらる。Fと
しては多くの場合、論理“1111. “′0゛の交番
が用いられる。本例でに信号は)、(ロ)は同じフレー
ム(1°シ成を有している。(ハ)に多重後の信号を表
わしており、a。
b、J−J:信号(イ)、(ロ)のデータビット及びフ
レーム同期用ビットに対応している。F′は信号(ハ)
のフレーム同期用ビットを表わし、二つの伯−号の多重
関係を明らかにし、多重分解の時に必要とするものでら
る。本例において信号(イ)、((2)の伝送速度を共
Kfb/Sとすると信号シ→げ9ビツトごとにフレーム
同jvJ用ビット全1ビット含むのでその伝送速度は(
f X −) b/sとなる。
以」二の機能を実現する回路のブロック図全第2図に示
す。発振部1ぼ原発振もしくに外部からのクロック(第
2図の点線で示した1′ )にクロック同期し、周波数
変換部2と多重部6へ基本となるクロックを供給する。
周波数変換部2に発振部1からのクロックの周波数を変
換し、バッファ3.4へ変換したクロックを供給する。
なお本例でに周波数変換部2[9/20 の分周を行う
。バッファ3,4は入力信号ら、7とクロックとの位置
調整を行い、多重部5での多重時との位AI」関係を最
適に保つ。多重部5げ伝送速度fb/s の二つのデー
タ信号をフレーム同期信号と共に多重し、伝送速度(f
 XT)b/sの多重信号8を出力する。
以上のように本方式では中途半端な9/2o分周を必要
とし、また多重回路も複雑で信号間の位イn関係も複4
′1[になるため、回路構成が複雑になる欠点があった
。また、この複雑てけ多1118分1fイ11.14に
も要求されるものである。
発明の目的 本発明げ上記欠点に鑑j・、多重すべき複数チャネル信
号の中の一つのチャネル信号のフレーム同Jilt]信
号以夕1のデータを変換し、該フレ・−ム同jlj]信
号を多重後の信号のフレーム同1(11信ぢ″と1−1
多重時に新たにフレーム同期信号を加えないことにより
、多重すべき信号と多重後の信号の伝送速度全整数比と
でき、容易な回路(11)成で多重できるディジタル信
号多重方法を提供するものである。
発明の(14成 本発明は、多重すべき同一伝送速度を有する複数チャネ
ル信号のうち、一つのチ・、・ネルのイ1;υのフレー
ム同期信−号をそのオーj多重後のイハ号のフレーA同
JνJ信号とし、多重時に新たにフレーJ・同1す[信
号を加えないディジクル仁8°S屯方法でらる。
これにより、多重すべき信号と多重後の信号の伝送速度
の比が整数となるので、周波数変換も容易で信号間の位
相関係も一定で回路構成が容易になる。但し、多重後の
信号における所望のフレーム同期信号と同じものが発生
する可能性があるので、多重すべき信号において上記の
多重後の信号のフレーム同期信号になる部分以外で定常
的に疑似のフレーム同期信号を発生する部分の変換を行
う。
該変換により変換後上記多重後の信号のフレーム同期信
号と定常的に同じものは発生せず、また該変換は元に戻
すことが可能な形式である。
実施例の説明 以下、本発明の実施例について図面全参照しながら説明
する。
第3図は本発明の第一の実施例におけるディジタル信号
の例であり、従来例における第1図と記号の対応するも
のは同じ要素である。信号(イ)、(ロ)にJ(に第1
図におけるものと同じで、ちり、同一の伝送速度を有し
た信号である。信号葎→は、信号(イ)。
(ロ)のビット多重後の信号である。信−号(イ)、(
ロ)が同じ形式のフレーム同期信@を持つ場合、(例え
ば論理+1111 、” □ 11の交番)多重後の信
号(ハ)においては18ビツトごとのフレーム同IU]
が二踵成り立ち、多重分解時に二つの信号の区別かでき
ない。
これに対し、信号に)は信号(ハ)のうち信号イ)のフ
レーム同期信号以外のデータ(a) 、 (b)をすべ
て変換したもので変換後のデータをすべて記号Cで表わ
している。この変換により信号に)げF以タトに定常的
にフレーム同期信号を持つことにないので、多重分解時
に二つの信号に確実に区別可能で8る。
第4図は」二記機能を実現する回路のブロック図て必る
。9に原発振、もしく(・1外部クロック9′((クロ
ック同期する発振部で信号(イ)、(ロ)の伝送法j9
−をf b/sとす乞と発振同波数に2fである。10
げ発振部9からのクロックを2分周して周波95fツク
ロツクを供給する分周部である。11に1フレーム同1
す1部で入力信号−6(第3図におけ/り信号(イ))
のフレームf検出し、データ変換部13でフレーム同期
信号全変換しないようにデータ変換部13ヘアレーン・
同期信号の位置を知らせる。多重部12げ二つの入力信
号6,7のピッ1−多重全イ1い、その出力は第3図に
よ?ける信号・(l′9に対応じている。
13は第3図に赴ける信号(ハ)の信号に)への変換を
行うデータ変換部で、変換しないフレーム同期信号の位
置はフレーム同期部11から知らされる。
七の出力信号14は第3図における信号に)(・6文1
1,1\している。分周部101d1つのDフリップフ
ロップから共に回路11′1f成げl’i’G易で、し
かも位4目関係も二種のクロックの周波数比が1対2で
ある為、安定である。
第5図は多重分解を行う回路のブロック図でらる。16
は入力信号19(第4図における出力信号14に等しい
)のフレーム同期をとるフレーム同期部で本実施例では
18ビツトごとの論理+E ll。
○゛の交番を検出し、フレーム同I411 ?とる。
16はフレーム同期がとれた時点で正確に多重時の逆変
換を行うデータ逆変換部でその出力は第3図における信
号(d)に対応している。周波R2fのクロック20に
、分周部18で2分周される・17はデータ逆変換部1
6からの信号をビット多重分解し、信号21 、22i
出力する。その出力信号21 、22に第4図における
入力11−;号6,7に対応している。
第6図は変換iM系列のスクランブラによって実現する
本発明の第二の実施例を実現する回路のブロック図であ
る。第一の実施例におけろデークン換RB 1 3 −
、、 リセット形のスクランブラで実現することも1:
+]能であるが、本実施例では一方の入力信号を自己同
期形のスクランブラで変換する形式併示す。発振部23
からの周波数21のクロックは分周部24て2分周され
る。−力、入力信号27 、28のうち一方の入力信号
28は自己間1す1形のスクランブラ25で変換され、
その出力にけ9ピノ1−ごとの論理I1111 、”O
”の交滑は含1れない。したがって多重時26でビット
多重すればその出力信号29は、入力(Mυ27のフレ
ーム同期信号をその11含み、18ピノ1−ごとの論理
“1゛1 、o l゛の交番をイTする。第一の実施例
でデータ変換部13をリセソ1〜形のスクランブラで実
現すれば、データ伝送の多くの伝送路の場合に必要とさ
れるスクランブラ全兼用できる利点をもち、一方、第二
の実施例の自己同期形スクランブラを用いれば、第4図
におけるフレーム同期部11’(i=必要とせず、より
隔成が簡易になる利点がある。
なお、信号変換は、2つのチャネルの信号を多重化して
から、一方のチャネルのフレーム同期信号は、そのまま
にしてスクランブラしてもよいし、また、初めに片方の
チ,Vネルをスクランブルしてから多重化してもよい。
さらに各々のチャネ)Vfスクランブルしてから多重化
してもよい、ただしこの場合は一方のチャネルのフレー
ム同期信号にスクランプ/L/ヲかけない。
発明の効果 以上のように本発明でに、多重ずべき複数チャネル信号
の中の一つのチャネル信号のフレーム同期信号以外のデ
ータを変換し、該フレーム同期信号を多重後の信号のフ
レーム同期信号とし、多重時に新たにフレーム同期信号
を加えないことにより、多重すべき信号と多重後の信号
の伝送速度の比に整数比となり、ディジタル信号の多重
を容易に実現でき、その効果に人なるものがある。
【図面の簡単な説明】
第1図(イ)〜ンjは従来例における信号例を示す図、
第2図は第1図の信号変換を行う回路例のブロック図1
第3図(イ)〜に)は本発明の一実施例1にお←Vる信
号を示す図、第4図に第3図の信号変換をイ1う回路例
のブロック図、第6図は第4図の回路i’!’j成で変
換部れた信号を復号するlEjl路のブロック図、第6
図に第4図とは異なる実施例のフ゛1コック図でろる・ 6、了・・・・・・入力信号、8・・・・・・多重信号
、9・・・・・・発振部、9′・・・・・・外部クロッ
ク、1Q・・・・・−分周部、11・・・・・・フレー
ム同Jv1部、12・・・・・・多j1イ部、13−・
・・・・データ変換部、14・・・・・・出力信号、1
ら・・・・−・フレーム同期部、16・・・・・・デー
タ逆変換部、17・・・・・多重分解部、18・・・・
・・分周部、19・・・・・・入力伯ー号、20・・・
・・・クロック、21.22・・・・・・出力信号゛。 代理人の氏名 ヅ」゛埋土 中 尾 敏 男 ほか1名
手続補正書 lj3和69年1月メQ口 昭和58年特許願第128338Q 2発明の名称 ディジタル信号多重方法 3補正をする者 事件との関係 特 許 出 願 人 住 所 大阪府門真市大字門真1006番地名 称 (
582)松下電器産業株式会社代表者 山 下 俊 彦 4代理人 〒571 住 所 大阪府門真市大字門真1006番地松下電器産
業株式会社内 6、補正の内容 (1)明細書の特許請求の範囲を別紙のとおり補IFし
甘す〇 (2)同2ペー′)第7行の「整数倍」を[整数倍−1
に補正します。 (3)同3ページ第14行の「位置調」を「位暑」]調
−1(で補正し捷す。 (4)同3ページ第15行の「多重時との」を「多重時
の」に補正し才ず。 (5)同9ページ第T行の「スクランブラ」を「スクラ
ンブル」に補正します、。 2、特許請求の範囲 個別にフレーム同期信号を有する同一伝送速度の複数チ
ャネルのシリアルディジタル信号を一つ/ のシリアル信号に多重する場合に、一つのチャネルのフ
レーム同期信号を除く他のディジタル信号を、元に戻す
ことが可能で変換後そのままではフレーム同期信号の検
出できない信号に変換し、該変換を施されない一つのチ
ャネルのディジタル信号の有するフレーム同期信号を多
重後の上記シリアル信号のフレーム同期信号とすること
を特徴とするディジタル信号多重方法。 手続補正書 n81.1159(iZ 8J] l mll昭和5隼 2発明の名称 ディジタル信号多重方法 3補正をする者 事イ′1との関係 111 許 出 願 人住 所 大
阪府門真市太字門真1006番地名 称 (582)松
下電器産業株式会社代表−と 山 下 俊 彦 4代理人 〒571 住 所 大阪バ■門真市大字門↓′↓1006番地松下
電器産業株式会社内 5補正の対象 6、補正の内容 (1)明細書の第3ページ第3行目の「9ビット」を「
20ビツト」に補正し寸す。 (2)同第3ページ第4行目の「1ピノl−Jを「2ビ
ツト」に補正し捷す。 (3)同第6ページ第12行目の「2fである。」をr
2fHzである。」に補正しまず。 (4)同第6ページ第13行目の「周波数f」を「周波
数fHzJ)に補正し寸す。 (6)同第7ページ第17行目の「信号(d)」を「信
号eつ」に補正し1す。 (6)同第7ページ第17行目の「2f」を「2fH2
」に守山正します。 (7ン 同第8ページ第9行目の「2 fの」をr2f
Hzの」に守山正し捷す。 (8)図面第1図を添イ」別紙のとおり補正し壕ず。

Claims (1)

    【特許請求の範囲】
  1. 個別にフレーム同期信号を有する同一伝送速度の複数チ
    ャネルのシリ□アルディジタル信号を一つのシリアル信
    号に多重する場合に、一つのチャネルのフレーム同期信
    号を除く他のディジタル信号を、元に戻すことが可能で
    変換後そのままではフレーム同期信号の検出できない信
    号に変換し、誤変換を施されない一つのチャネルのディ
    ジタル信号の有するフレーム同期信号全多重後の上記シ
    リアル信号のフレーム同期信号とすることを特徴とする
    ディジタル信号多重方法。
JP58128338A 1983-07-13 1983-07-13 デイジタル信号多重方法 Granted JPS6019337A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP58128338A JPS6019337A (ja) 1983-07-13 1983-07-13 デイジタル信号多重方法
US06/630,015 US4644536A (en) 1983-07-13 1984-07-12 Method and apparatus for multiplexing digital signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58128338A JPS6019337A (ja) 1983-07-13 1983-07-13 デイジタル信号多重方法

Publications (2)

Publication Number Publication Date
JPS6019337A true JPS6019337A (ja) 1985-01-31
JPS6410973B2 JPS6410973B2 (ja) 1989-02-22

Family

ID=14982322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58128338A Granted JPS6019337A (ja) 1983-07-13 1983-07-13 デイジタル信号多重方法

Country Status (2)

Country Link
US (1) US4644536A (ja)
JP (1) JPS6019337A (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4884267A (en) * 1986-12-27 1989-11-28 Kabushiki Kaisha Kenwood TDM transmission system
JPH0683172B2 (ja) * 1988-09-27 1994-10-19 日本電気株式会社 フレームアライメント方式
JPH04192828A (ja) * 1990-11-27 1992-07-13 Fujitsu Ltd ワードインタリーブ方式における同期方式
US5357249A (en) * 1991-10-21 1994-10-18 Trw Inc. Apparatus and method for high speed flexible multiplexing for fiber optic data transmissions
ATE149767T1 (de) * 1992-01-31 1997-03-15 Cit Alcatel Verfahren zur zeitschlitzenzuweisung in einem zeitmultiplex-vielfachzugriffübertragungssystem
FR2709626B1 (fr) * 1993-09-03 1995-10-13 Alcatel Mobile Comm France Transmission de messages au moyen d'une trame de longueur variable.
US5761209A (en) * 1996-03-15 1998-06-02 Nec Corporation Method of transmitting digital signals, transmitter and receiver used therefor
US5822328A (en) * 1996-05-15 1998-10-13 International Business Machines Corporation Frame synchronization mechanism for digital simultaneous voice/data modems
US7095758B2 (en) * 2000-06-16 2006-08-22 Nippon Telegraph And Telephone Corporation Multiplexing and transmission apparatus
WO2002059706A2 (en) * 2001-01-26 2002-08-01 True Circuits, Inc. Programmable current mirror
US20040135640A1 (en) * 2002-01-28 2004-07-15 Maneatis John G. Phase-locked loop with conditioned charge pump output
US7078977B2 (en) * 2002-09-06 2006-07-18 True Circuits, Inc. Fast locking phase-locked loop
CN100338875C (zh) * 2004-11-12 2007-09-19 鸿富锦精密工业(深圳)有限公司 时钟信号发生器
EP2620937A3 (en) * 2012-01-27 2014-11-05 Samsung Electronics Co., Ltd. Signal Processing Apparatus, Display Apparatus, Display System, Method for Processing Signal, and Method for Processing Audio Signal
CN103845747B (zh) * 2014-03-24 2016-09-14 洛阳华荣生物技术有限公司 一种脱色清液存储杀菌装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3781818A (en) * 1972-05-08 1973-12-25 Univ Johns Hopkins Data block multiplexing system
US3995120A (en) * 1975-05-30 1976-11-30 Gte Automatic Electric Laboratories Incorporated Digital time-division multiplexing system
JPS55127745A (en) * 1979-03-26 1980-10-02 Hitachi Denshi Ltd Bit buffer system
DE2930586A1 (de) * 1979-07-27 1981-02-12 Siemens Ag Schaltungsanordnung zur synchronisierung einer untergeordneten einrichtung, insbesondere einer digitalen teilnehmerstation, durch eine uebergeordnete einrichtung, insbesondere eine digitale vermittlungsstelle eines pcm-fernmeldenetzes
US4437183A (en) * 1981-01-12 1984-03-13 General Datacomm Industries, Inc. Method and apparatus for distributing control signals
US4445215A (en) * 1982-03-05 1984-04-24 Ampex Corporation Programmable frequency ratio synchronous parallel-to-serial data converter
JPS58200654A (ja) * 1982-05-18 1983-11-22 Nec Corp 通信装置
US4519073A (en) * 1983-06-20 1985-05-21 At&T Bell Laboratories Bit compression multiplexer

Also Published As

Publication number Publication date
JPS6410973B2 (ja) 1989-02-22
US4644536A (en) 1987-02-17

Similar Documents

Publication Publication Date Title
JPS6019337A (ja) デイジタル信号多重方法
JPH0786982A (ja) 同期式pn符号系列発生回路
JPH04211534A (ja) データ伝送方法
US4271508A (en) Method for transmitting data
JPS6310622B2 (ja)
JPS61500407A (ja) 自己同期形スクランブラ
US4744104A (en) Self-synchronizing scrambler
EP0481267A2 (en) Frame alignment circuit
US4669118A (en) Self-synchronizing descrambler
CA2073476A1 (en) Digital multiplexer with logically allocatable channels and bit rates
EP0197492A2 (en) A method and an apparatus for modeling bit rate justification
JPS6130142A (ja) デイジタル信号多重方法
RU2300842C2 (ru) Способ синхронизации кольцевой транспортной сети, построенной на базе системы передачи синхронной цифровой иерархии
JP3119956B2 (ja) 多重クロック伝送方法および装置
JP2719660B2 (ja) マルチメディア通信用暗号装置
KR0155718B1 (ko) 동기 데이타 발생장치
JP2541121B2 (ja) Ds3フレ―ム送受信装置
JP3730379B2 (ja) 通信回線データを端末へ出力する装置
JP2988120B2 (ja) ディジタル送信装置,ディジタル受信装置およびスタッフ同期多重伝送装置
JP2976906B2 (ja) 時分割多重化方式
JPH05218996A (ja) 多重化装置
JP2539096B2 (ja) ディジタル信号多重化装置及び分離化装置
JPH0411060B2 (ja)
JPS62151045A (ja) 多重変換装置の同期信号伝送方式
JPH1188284A (ja) 分離装置及び選択装置