JPH04192828A - ワードインタリーブ方式における同期方式 - Google Patents
ワードインタリーブ方式における同期方式Info
- Publication number
- JPH04192828A JPH04192828A JP2323704A JP32370490A JPH04192828A JP H04192828 A JPH04192828 A JP H04192828A JP 2323704 A JP2323704 A JP 2323704A JP 32370490 A JP32370490 A JP 32370490A JP H04192828 A JPH04192828 A JP H04192828A
- Authority
- JP
- Japan
- Prior art keywords
- word
- order group
- frame synchronization
- low
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 17
- 230000001360 synchronised effect Effects 0.000 claims description 13
- 101000821257 Homo sapiens Syncoilin Proteins 0.000 claims 2
- 102100021919 Syncoilin Human genes 0.000 claims 2
- 230000007257 malfunction Effects 0.000 abstract description 3
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- JLKIGFTWXXRPMT-UHFFFAOYSA-N sulphamethoxazole Chemical compound O1C(C)=CC(NS(=O)(=O)C=2C=CC(N)=CC=2)=N1 JLKIGFTWXXRPMT-UHFFFAOYSA-N 0.000 description 6
- 238000011084 recovery Methods 0.000 description 5
- 238000000926 separation method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
- H04J3/0608—Detectors therefor, e.g. correlators, state machines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の概要〕
低次群信号をワード単位に多重化して高次群信号を形成
するワードインタリーブ方式におけるフレーム同期方式
に関し、 迅速に同期化可能にすることを目的とし、ワードインタ
リーブ方式で多重化された高次群信号を元の複数の低次
群信号に分離するウィンドウを発生するのに、低次群側
に各低次群信号のフレーム同期ワードを検出する回路を
置き、このフレーム同期ワード検出回路では同期保護を
とらずに検出信号を出力し、これらの検出信号の多数決
で前記ウィンドウ発生のためのビットシフトを制御する
よう構成し、またワードインタリーブ方式で多重化され
た高次群信号を元の複数の低次群信号に分離するウィン
ドウを発生するのに、任意の低次群信号につき各低次群
信号のフレーム同期ワード検出を行ない、フレーム同期
ワードが検出されたら、そのフレーム同期ワードを当該
低次群信号に同期させるに必要なシフト数のビットソフ
トを連続して行なうよう構成し、またワードインタリー
ブ方式で多重化された高次群信号を元の複数の低次群信
号に分離するウィンドウを発生するのに、各低次群信号
のフレーム同期ワードの共通パターンを検出して、これ
によりワード同期をとり、その後、各低次群信号のフレ
ーム同期ワード検出回路の出力によりビットシフトして
フレーム同期をとるよう構成し、更にワードインタリー
ブ方式で多重化された高次群信号を元の複数の低次群信
号に分離するウィンドウを発生するのに、高次群信号で
ワード検出してワードに同期したウィンドウにし、この
ウィンドウを、各低次群信号のフレーム同期ワード検出
出力によりビットシフトしてフレームに同期させるよう
構成する。
するワードインタリーブ方式におけるフレーム同期方式
に関し、 迅速に同期化可能にすることを目的とし、ワードインタ
リーブ方式で多重化された高次群信号を元の複数の低次
群信号に分離するウィンドウを発生するのに、低次群側
に各低次群信号のフレーム同期ワードを検出する回路を
置き、このフレーム同期ワード検出回路では同期保護を
とらずに検出信号を出力し、これらの検出信号の多数決
で前記ウィンドウ発生のためのビットシフトを制御する
よう構成し、またワードインタリーブ方式で多重化され
た高次群信号を元の複数の低次群信号に分離するウィン
ドウを発生するのに、任意の低次群信号につき各低次群
信号のフレーム同期ワード検出を行ない、フレーム同期
ワードが検出されたら、そのフレーム同期ワードを当該
低次群信号に同期させるに必要なシフト数のビットソフ
トを連続して行なうよう構成し、またワードインタリー
ブ方式で多重化された高次群信号を元の複数の低次群信
号に分離するウィンドウを発生するのに、各低次群信号
のフレーム同期ワードの共通パターンを検出して、これ
によりワード同期をとり、その後、各低次群信号のフレ
ーム同期ワード検出回路の出力によりビットシフトして
フレーム同期をとるよう構成し、更にワードインタリー
ブ方式で多重化された高次群信号を元の複数の低次群信
号に分離するウィンドウを発生するのに、高次群信号で
ワード検出してワードに同期したウィンドウにし、この
ウィンドウを、各低次群信号のフレーム同期ワード検出
出力によりビットシフトしてフレームに同期させるよう
構成する。
（産業上の利用分野〕
本発明は、低次群信号をワード単位に多重化して高次群
信号を形成するワードインタリーブ方式におけるフレー
ム同期方式に関する。
信号を形成するワードインタリーブ方式におけるフレー
ム同期方式に関する。
複数の低次群信号Ｔｒｉｂ、 （Ｔｒｉｂｕｔａｒｙ）
１ ＝ ｎをそのワード（ブロック）単位で多重化し
て高次群信号とし、これを伝送し、受信側で複数の低次
群信号に戻す通信方式がある。受信側の多重変換装置で
高次群信号から複数の低次群信号を取出す際にフレーム
およびワードを抽出するウィンドウを用いるが、本発明
は詳しくはこのウィンドウの発生方式に係るものである
。
１ ＝ ｎをそのワード（ブロック）単位で多重化し
て高次群信号とし、これを伝送し、受信側で複数の低次
群信号に戻す通信方式がある。受信側の多重変換装置で
高次群信号から複数の低次群信号を取出す際にフレーム
およびワードを抽出するウィンドウを用いるが、本発明
は詳しくはこのウィンドウの発生方式に係るものである
。
第１０図にｎ個の低次群信号Ｔｒｉｂ、 １〜ｎおよび
これらをワード単位で多重化した高次群信号ＨＤＳを示
す。Ｆ ＡＷ （Ｆｒａｍｅ Ａｌｉｇｎｍｅｎｔ Ｗ
ｏｒｄ）はフレーム同期ワード、ＤＡＴＡはデータワー
ドであり、添字１，２．・・・・・・は相互を区別する
もので、こ−では適宜省略する。
これらをワード単位で多重化した高次群信号ＨＤＳを示
す。Ｆ ＡＷ （Ｆｒａｍｅ Ａｌｉｇｎｍｅｎｔ Ｗ
ｏｒｄ）はフレーム同期ワード、ＤＡＴＡはデータワー
ドであり、添字１，２．・・・・・・は相互を区別する
もので、こ−では適宜省略する。
このように多重変換された高次群信号ＨＤＳを、受信側
で各低次群信号のデータワードに分離するには第１１図
に示すように幅がワード長のウィンドウＷＮＤＷＩ 〜
ＷＮＤＷｎを発生し、これてＨＤＳを切出して個々のＴ
ｒｉｂ、のワードデータにする。ＷＮＤＷＩはＴｒｉｂ
、 １のＤＡＴＡｌｌ、１２゜２２、−・−・−切出し
用、ＷＮＤＷ２はＴｒｉｂ、２のＤＡＴＡ２１，２２．
・・・・・・切出し用で、他もこれに準する。これらの
ウィンドウはＦＡＷも切出す。この状況を第１５図に示
す。
で各低次群信号のデータワードに分離するには第１１図
に示すように幅がワード長のウィンドウＷＮＤＷＩ 〜
ＷＮＤＷｎを発生し、これてＨＤＳを切出して個々のＴ
ｒｉｂ、のワードデータにする。ＷＮＤＷＩはＴｒｉｂ
、 １のＤＡＴＡｌｌ、１２゜２２、−・−・−切出し
用、ＷＮＤＷ２はＴｒｉｂ、２のＤＡＴＡ２１，２２．
・・・・・・切出し用で、他もこれに準する。これらの
ウィンドウはＦＡＷも切出す。この状況を第１５図に示
す。
このようなウィンドウを発生する回路例を第１２図に示
す。この図でｌＯは分離器であり、多重化高次群信号Ｈ
ＤＳを受けて、それを多重化前の複数個の低次群信号Ｔ
ｒｉｂ、 １−Ｔｒｉｂ、 ｎに分離する。
す。この図でｌＯは分離器であり、多重化高次群信号Ｈ
ＤＳを受けて、それを多重化前の複数個の低次群信号Ｔ
ｒｉｂ、 １−Ｔｒｉｂ、 ｎに分離する。
この図では低次群信号をＤＡＴＡ１〜ＤＡＴＡｎで表わ
し、低次群の各々は同じ構成の副分離器ＳＵＢＤＭＵＸ
１〜ｎを経てＴｒｉｂ、ｌ−ｎになるとしている。副分
離器ＳＵＢ ＤＭＵＸでは回路２４により各種付加ビ
ットを分離される。
し、低次群の各々は同じ構成の副分離器ＳＵＢＤＭＵＸ
１〜ｎを経てＴｒｉｂ、ｌ−ｎになるとしている。副分
離器ＳＵＢ ＤＭＵＸでは回路２４により各種付加ビ
ットを分離される。
副分離器ＳＵＢ ＤＭＵＸにはフレーム同期ワード検
出回路２２があり、この検出回路２２でＴｒｉｂ、１−
ｎのＦＡＷ１〜ｎの検出が行なわれ、その結果を示す信
号５ＹＮＣがウィンドウ発生器１２へ送られる。ウィン
ドウ発生器１２は高次群信号のピットクロック（これは
高次群信号をＰＬＬなどに入力して生成する）ＣＬＫを
取込み、これを計数してウィンドウＷＮＤＷＩ−ｎを発
生する。
出回路２２があり、この検出回路２２でＴｒｉｂ、１−
ｎのＦＡＷ１〜ｎの検出が行なわれ、その結果を示す信
号５ＹＮＣがウィンドウ発生器１２へ送られる。ウィン
ドウ発生器１２は高次群信号のピットクロック（これは
高次群信号をＰＬＬなどに入力して生成する）ＣＬＫを
取込み、これを計数してウィンドウＷＮＤＷＩ−ｎを発
生する。
但しこのウィンドウはＦＡＷに同期しているとは限らず
、形状が第１１図などと同じというだけである。従って
分離器１０がこのウィンドウＷＮＤＷ１〜ｎで高次群信
号を分離しても、得られる低次群信号は多重化前の低次
群信号Ｔｒｊｂ、 ｌ〜ｎとは限らず、一般にはこれら
が混在したものである。
、形状が第１１図などと同じというだけである。従って
分離器１０がこのウィンドウＷＮＤＷ１〜ｎで高次群信
号を分離しても、得られる低次群信号は多重化前の低次
群信号Ｔｒｊｂ、 ｌ〜ｎとは限らず、一般にはこれら
が混在したものである。
従って最初は、フレーム同期ワード検出回路２２は同期
検出できず、その旨を示す信号を出力する（フレーム同
期信号５ＹＮＣ１〜ｎをＬレベルにする）。これらの信
号５ＹＮＣＩ−ｎはウィンドウ発生器１２で論理和をと
られ、論理和出力がない間一定周期で、次に発生ずウィ
ンドウＷＮＤＷ１〜ｎを１ビツトずつ逐次シフトする。
検出できず、その旨を示す信号を出力する（フレーム同
期信号５ＹＮＣ１〜ｎをＬレベルにする）。これらの信
号５ＹＮＣＩ−ｎはウィンドウ発生器１２で論理和をと
られ、論理和出力がない間一定周期で、次に発生ずウィ
ンドウＷＮＤＷ１〜ｎを１ビツトずつ逐次シフトする。
従ってやがてはＷＮＤＷ１〜ｎはＦＡＷ１〜ｎに同期し
たものになり、各ＳＵＢ ＤＭＵＸＩ−ｎのフレーム
同期ワード検出回路はフレーム同期信号を出力する（Ｓ
ＹＮＣをＨにする）。５ＹＮＣが入力するとウィンドウ
発生器１２はＷＮＤＷ１〜ｎのシフトを行なわず、こう
してフレーム同期状態か維持される。
たものになり、各ＳＵＢ ＤＭＵＸＩ−ｎのフレーム
同期ワード検出回路はフレーム同期信号を出力する（Ｓ
ＹＮＣをＨにする）。５ＹＮＣが入力するとウィンドウ
発生器１２はＷＮＤＷ１〜ｎのシフトを行なわず、こう
してフレーム同期状態か維持される。
フレーム同期ワード検出回路は、同期保護を行なった後
の（所定回数ＦＡＷを検出したとき）同期信号５ＹＮＣ
を出力する。
の（所定回数ＦＡＷを検出したとき）同期信号５ＹＮＣ
を出力する。
ウィンドウ発生器１２では５ＹＮＣ入力がない間一定周
期でウィンドウの１ビツトシフトを行なうが、この一定
周期Ｔ ＳＹＮＣは高次群信号の１周期以上であり、Ｓ
ＵＢ ＤＭＵＸにおいてＦＡＷ検出及び同期保護を行
なうに十分長い時間とする。
期でウィンドウの１ビツトシフトを行なうが、この一定
周期Ｔ ＳＹＮＣは高次群信号の１周期以上であり、Ｓ
ＵＢ ＤＭＵＸにおいてＦＡＷ検出及び同期保護を行
なうに十分長い時間とする。
ウィンドウ発生器１２の構成例を第１４図に示す。図示
のようにこれはフレーム同期信号５ＹＮＣ１−ｎの論理
和をとるオアゲート１２ａ、オアゲート１２ａの出力が
Ｈのとき、シフトタイミング発生器１２ｂが発生するパ
ルスを無効にするオアゲート１２ｃ、このゲート１２ｃ
から入力がある間、クロックＣＬＫのｍｘｎ分周回路１
２ｅへの入力を禁止するオアゲート１２ｄ、該ゲート１
２ｄの出力クロックを計数等してウィンドウＷＮＤＷ１
−ｎを発生する該ｍｘｎ分周回路１２ｅを備える。
のようにこれはフレーム同期信号５ＹＮＣ１−ｎの論理
和をとるオアゲート１２ａ、オアゲート１２ａの出力が
Ｈのとき、シフトタイミング発生器１２ｂが発生するパ
ルスを無効にするオアゲート１２ｃ、このゲート１２ｃ
から入力がある間、クロックＣＬＫのｍｘｎ分周回路１
２ｅへの入力を禁止するオアゲート１２ｄ、該ゲート１
２ｄの出力クロックを計数等してウィンドウＷＮＤＷ１
−ｎを発生する該ｍｘｎ分周回路１２ｅを備える。
同期信号５ＹＮＣ１〜ｎの全てがＬレベルであると発生
器１２ｂの出力パルスはゲート１２ｃを通ってゲート１
２ｄへ到達し、クロックＣＬＫを１クロツク禁止する。
器１２ｂの出力パルスはゲート１２ｃを通ってゲート１
２ｄへ到達し、クロックＣＬＫを１クロツク禁止する。
このことにより分周口８Ｉ２ｅは高次群信号に対して１
ビツト遅れた位相のウィンドウＷＮＤＷ１〜ｎを発生し
、ウィンドウの１ビツトシフトが行なわれる。これを繰
り返している閏に、ＳＵＢ ＤＭＵＸ１〜ｎのいずれ
かでフレーム同期ワードが検出され、そのＳＹＮＣ信号
がＨになると発生器１２ｂの出力パルスはゲート１２ｃ
で通過禁止されて、ウィンドウの１ビツトシフトは停止
する。
ビツト遅れた位相のウィンドウＷＮＤＷ１〜ｎを発生し
、ウィンドウの１ビツトシフトが行なわれる。これを繰
り返している閏に、ＳＵＢ ＤＭＵＸ１〜ｎのいずれ
かでフレーム同期ワードが検出され、そのＳＹＮＣ信号
がＨになると発生器１２ｂの出力パルスはゲート１２ｃ
で通過禁止されて、ウィンドウの１ビツトシフトは停止
する。
第１２ｒＭではフレーム同期ワード検出回路は低次群側
に設けて低速動作でよいようにし、フレーム同期ワード
が検出されるまでウィンドウは高次群データに対して１
ビツトずつシフトしてフレーム同期をとる。この１ビツ
トシフトしてから次の１ビツトシフトを行なうまでの待
ち時間は、低次群側でフレーム同期ワードを検出しかつ
同期保護を行なうのに十分な時間でなければならない。
に設けて低速動作でよいようにし、フレーム同期ワード
が検出されるまでウィンドウは高次群データに対して１
ビツトずつシフトしてフレーム同期をとる。この１ビツ
トシフトしてから次の１ビツトシフトを行なうまでの待
ち時間は、低次群側でフレーム同期ワードを検出しかつ
同期保護を行なうのに十分な時間でなければならない。
このため同期がとれるようになるまでに長い時間を要し
、最悪の場合τＸＮＸ （ｍＸｎ−１）となる。
、最悪の場合τＸＮＸ （ｍＸｎ−１）となる。
これを第１３図に示す。こ−でｍはワード長、τは低次
群のフレーム周期、Ｎは同期保護段数、ｎは多重数であ
る。
群のフレーム周期、Ｎは同期保護段数、ｎは多重数であ
る。
本発明はか−る点を改善し、迅速に同期化可能にするこ
とを目的とするものである。
とを目的とするものである。
第１図に示すように本発明ｌでは、低次群信号のフレー
ム同期ワード検出回路（第１２図の２２）の出力５ＹＮ
Ｃ１〜ｎの多数決を多数決判定回路１２ｆでとる。フレ
ーム同期ワード検出回路では同期保護をとらず、１回で
もフレーム同期ワードＦＡＷが検出されたら直ちに出力
５ＹＮＣを生じる（ＳＹＮＣをＨにする）。多数決判定
回路１２ｆでは５ＹＮＣ１〜ｎでＨのものがＬのものよ
り多数であればゲート１２ｃをインヒビットする出力を
生じ、ビットシフトを停止させる。
ム同期ワード検出回路（第１２図の２２）の出力５ＹＮ
Ｃ１〜ｎの多数決を多数決判定回路１２ｆでとる。フレ
ーム同期ワード検出回路では同期保護をとらず、１回で
もフレーム同期ワードＦＡＷが検出されたら直ちに出力
５ＹＮＣを生じる（ＳＹＮＣをＨにする）。多数決判定
回路１２ｆでは５ＹＮＣ１〜ｎでＨのものがＬのものよ
り多数であればゲート１２ｃをインヒビットする出力を
生じ、ビットシフトを停止させる。
また第２図に示すように本発明２では、任意の低次群信
号本例ではＤＡＴＡ Ｉにつき各低次群信号のフレーム
同期ワードＦＡＷ１〜ｎの検出を行ない、フレーム同期
ワードが検出されたら、そのフレーム同期ワード（例え
ばＦＡＷ２）を当該低次群信号（本例ではＤＡＴＡ２）
に同期させるに必要なシフト数のビットシフトを一気に
行なう。
号本例ではＤＡＴＡ Ｉにつき各低次群信号のフレーム
同期ワードＦＡＷ１〜ｎの検出を行ない、フレーム同期
ワードが検出されたら、そのフレーム同期ワード（例え
ばＦＡＷ２）を当該低次群信号（本例ではＤＡＴＡ２）
に同期させるに必要なシフト数のビットシフトを一気に
行なう。
また第３図に示すように本発明３では、各低次群信号の
フレーム同期ワードＦＡＷＩ−ｎの共通パターンを検出
回路１２ｉで検出し、これにより先ずウィンドウＷＮＤ
Ｗ１〜ｎをワードに同期させ、その後、各低次群信号の
フレーム同期ワード検出回路の出力５ＹＮＣ１〜ｎにり
ビットシフトして、ウィンドウをフレームに同期させる
。
フレーム同期ワードＦＡＷＩ−ｎの共通パターンを検出
回路１２ｉで検出し、これにより先ずウィンドウＷＮＤ
Ｗ１〜ｎをワードに同期させ、その後、各低次群信号の
フレーム同期ワード検出回路の出力５ＹＮＣ１〜ｎにり
ビットシフトして、ウィンドウをフレームに同期させる
。
更に第４図に示すように本発明では、ワード同期検出部
１４により高次群信号ＨＤＳのワード検出を行ない、そ
の出力でウィンドウ発生器１２のビットシフトを制御し
てワードに同期したウィンドウＷＮＤＷ１〜ｎを作る。
１４により高次群信号ＨＤＳのワード検出を行ない、そ
の出力でウィンドウ発生器１２のビットシフトを制御し
てワードに同期したウィンドウＷＮＤＷ１〜ｎを作る。
そしてこのウィンドウで抽出された低次群信号につきフ
レーム同期ワード検出を行ない、その出力５ＹＮＣＩ−
ｎによりビットシフトしてウィンドウをフレームに同期
させる。
レーム同期ワード検出を行ない、その出力５ＹＮＣＩ−
ｎによりビットシフトしてウィンドウをフレームに同期
させる。
本発明ではフレーム同期ワード検出回路は同期保護をと
らないのでその分、同期化が早くなり、また多数決をと
るので、同期保護をとらないことによる誤動作を回避で
きる。
らないのでその分、同期化が早くなり、また多数決をと
るので、同期保護をとらないことによる誤動作を回避で
きる。
また本発明２では１つの低次群信号につき全低次群信号
のフレーム同期ワード検出を行ない、検出されたらその
フレーム同期ワードが当該低次群信号に同期するまで一
気にビットシフトするので、速やかな同期化が行なえる
。
のフレーム同期ワード検出を行ない、検出されたらその
フレーム同期ワードが当該低次群信号に同期するまで一
気にビットシフトするので、速やかな同期化が行なえる
。
また本発明３では各フレーム同期ワードの共通パターン
を検出してこれで先ずウィンドウをワードに同期させ、
然るのち各低次群信号のフレーム同期ワード検出回路の
出力でビットシフトしてウィンドウをフレームに同期さ
せるので、やはり速やかな同期化が行なえる。
を検出してこれで先ずウィンドウをワードに同期させ、
然るのち各低次群信号のフレーム同期ワード検出回路の
出力でビットシフトしてウィンドウをフレームに同期さ
せるので、やはり速やかな同期化が行なえる。
また本発明４では、高次群信号につきワード検出してそ
の検出出力でビットシフトして先ずワードにウィンドウ
を同期させ、然るのち各低次群信号のフレーム同期ワー
ド検出出力でビットシフトしてウィンドウをフレームに
同期させるので、やはり速やかな同期化が行なえる。
の検出出力でビットシフトして先ずワードにウィンドウ
を同期させ、然るのち各低次群信号のフレーム同期ワー
ド検出出力でビットシフトしてウィンドウをフレームに
同期させるので、やはり速やかな同期化が行なえる。
第１２図において副分離器ＳＵＢ ＤＭＵＸ１〜ｎよ
り出力される信号５ＹＮＣは、同期ワードが検出されか
つＮ段の同期保護を行なった結果発出すものであるから
、第１４図のシフトタイミング発生器１２ｂより出力さ
れるシフトタイミングＳＴの周期はτＮ以上でなければ
ならない。
り出力される信号５ＹＮＣは、同期ワードが検出されか
つＮ段の同期保護を行なった結果発出すものであるから
、第１４図のシフトタイミング発生器１２ｂより出力さ
れるシフトタイミングＳＴの周期はτＮ以上でなければ
ならない。
そこで本発明１では、信号５ＹＮＣは同期保護を行なわ
ず、フレーム同期ワードが検出されると直ちに発出する
。同期保護を行なわないので誤同期の恐れがあるが、こ
れに対しては第１図に示すようにウィンドウ発生部に多
数決回路１２ｆを設けることで対処する。多数決回路１
２ｆはｎ個の副分離器ＳＵＢ ＤＭＵＸの出力信号５
ＹＮＣでＨレベルのものがＬレベルのものより多数であ
れば５ＹＮＣ出力を生じ、ウィンドウシフトを停止させ
る。
ず、フレーム同期ワードが検出されると直ちに発出する
。同期保護を行なわないので誤同期の恐れがあるが、こ
れに対しては第１図に示すようにウィンドウ発生部に多
数決回路１２ｆを設けることで対処する。多数決回路１
２ｆはｎ個の副分離器ＳＵＢ ＤＭＵＸの出力信号５
ＹＮＣでＨレベルのものがＬレベルのものより多数であ
れば５ＹＮＣ出力を生じ、ウィンドウシフトを停止させ
る。
また本発明２では任意の低次群につき、全低次群のフレ
ーム同期ワード検出を行ない、どの低次群の同期ワード
が検出されたかにより、高次群の分離タイミングを制御
する。第２図では低次群ＤＡＴＡＩにつき、ＤＡＴＡＩ
〜ｎのＦＡＷ検出を行ない、どのＤＡＴＡのＦＡＷが
検出されたかにより、そこまでのシフトを一気に行なう
。この実施例回路を第５図に示す。
ーム同期ワード検出を行ない、どの低次群の同期ワード
が検出されたかにより、高次群の分離タイミングを制御
する。第２図では低次群ＤＡＴＡＩにつき、ＤＡＴＡＩ
〜ｎのＦＡＷ検出を行ない、どのＤＡＴＡのＦＡＷが
検出されたかにより、そこまでのシフトを一気に行なう
。この実施例回路を第５図に示す。
第５図でＦＡＷＩ ＤＥＴ−ＦＡＷｎ ＤＥＴは低
次群信号ＤＡＴＡＩを受けてフレーム同期ワードＦＡＷ
１−ｎの検出を行なう検出回路で、その出力信号５ＹＮ
ＣＩ−ｎはＦＡＷが検出されないときＬレベル、検出さ
れるとＨレベルになる。
次群信号ＤＡＴＡＩを受けてフレーム同期ワードＦＡＷ
１−ｎの検出を行なう検出回路で、その出力信号５ＹＮ
ＣＩ−ｎはＦＡＷが検出されないときＬレベル、検出さ
れるとＨレベルになる。
従って検出されないときオアゲート１２ｍの出力はして
シフトタイミング発生器１２ｊの出力がオアゲート１２
ｋを通ってオアゲート１２１に入力し、ウィンドウの１
ビツトずつのシフトを行なう。
シフトタイミング発生器１２ｊの出力がオアゲート１２
ｋを通ってオアゲート１２１に入力し、ウィンドウの１
ビツトずつのシフトを行なう。
しかし本回路ではＷＮＤＷＩがＦＡＷＩのタイムスロッ
トではなく他のＦＡＷ２〜ｎのいずれかのタイムスロッ
トと一致してもそのＦＡＷの検出回路がＨレベル出力を
生じる、ＷＮＤＷの１ビツトシフトは停止する。第６図
ではＷＮＤＷＩが（ｍ−１）ビットシフト後にＦＡＷ２
（ＤＡＴＡ２１）と一致した例を示す。このときシフ
トタイミング発生器１２ｂはｍ （ｎ−ｘ）ビット長の
シフト制御信号を出力しくこ〜ではｘ＝１）、オアゲー
ト１２ｄはｍ分周されたクロックＣＬＫ従って各ワード
に対応するクロックを（ｎ−ｘ）個インヒビットする。
トではなく他のＦＡＷ２〜ｎのいずれかのタイムスロッ
トと一致してもそのＦＡＷの検出回路がＨレベル出力を
生じる、ＷＮＤＷの１ビツトシフトは停止する。第６図
ではＷＮＤＷＩが（ｍ−１）ビットシフト後にＦＡＷ２
（ＤＡＴＡ２１）と一致した例を示す。このときシフ
トタイミング発生器１２ｂはｍ （ｎ−ｘ）ビット長の
シフト制御信号を出力しくこ〜ではｘ＝１）、オアゲー
ト１２ｄはｍ分周されたクロックＣＬＫ従って各ワード
に対応するクロックを（ｎ−ｘ）個インヒビットする。
これで（ｎ −ｘ）個のワードだけシフトされ、ＷＮＤ
ＷＩはＦＡＷＩのタイムスロットに一致し、同期復帰に
至る。
ＷＩはＦＡＷＩのタイムスロットに一致し、同期復帰に
至る。
この本発明２によれば、同期復帰時間は最悪でも（ｍ−
１）τＮとなり、従来の約１／ｎに短縮される。なお図
ではＤＡＴＡ ＩにつきＦＡＷ１〜ｎの検出をするが、
これはＤＡＴＡ２〜ｎのいずれかにつきＦＡＷＩ−ｎの
検出をするようにしてもよい。
１）τＮとなり、従来の約１／ｎに短縮される。なお図
ではＤＡＴＡ ＩにつきＦＡＷ１〜ｎの検出をするが、
これはＤＡＴＡ２〜ｎのいずれかにつきＦＡＷＩ−ｎの
検出をするようにしてもよい。
また本発明３では、第３図に示すように各低次群のフレ
ーム同期ワードのうち共通パターン部をその検出部１２
ｉで検出し、検出されたときオアゲー１−１２に、１２
１によりビットシフトを禁止して先ずワード同期をとり
、ワードに同期したウィンドウを発生してこれにより分
離を行ない、低次群でのフレーム同期エラー警報５ＹＮ
Ｃ１−ｎにより、オアゲー）１２ａ、１２に、１２ｄで
ワードシフトして高次群の分離タイミングを制御し、ワ
ード同期をとる。この場合の全体構成を第７図に示す。
ーム同期ワードのうち共通パターン部をその検出部１２
ｉで検出し、検出されたときオアゲー１−１２に、１２
１によりビットシフトを禁止して先ずワード同期をとり
、ワードに同期したウィンドウを発生してこれにより分
離を行ない、低次群でのフレーム同期エラー警報５ＹＮ
Ｃ１−ｎにより、オアゲー）１２ａ、１２に、１２ｄで
ワードシフトして高次群の分離タイミングを制御し、ワ
ード同期をとる。この場合の全体構成を第７図に示す。
本発明２ではＦＡＷ１〜ｎのｎ種の検出回路が必要であ
るが、本発明３ではｎ種のフレーム同期ワードＦＡＷ１
−ｎの共通パターンを検出し、それてワード同期をとり
、その後、いずれかの副分離器ＳＵＢ ＤＭＵＸにお
いて５ＹＮＣ警報が普及するまで、一定周期で、ｍ分周
されたクロックを１個ずつ禁止する。この方法で同期復
帰時間は最悪でも（ｍ＋ｎ−２）τＮとなり、第５図（
本発明２）より復帰時間はか−るものの第１２図より短
縮され、しかも第５図より小さい回路規模で済む。
るが、本発明３ではｎ種のフレーム同期ワードＦＡＷ１
−ｎの共通パターンを検出し、それてワード同期をとり
、その後、いずれかの副分離器ＳＵＢ ＤＭＵＸにお
いて５ＹＮＣ警報が普及するまで、一定周期で、ｍ分周
されたクロックを１個ずつ禁止する。この方法で同期復
帰時間は最悪でも（ｍ＋ｎ−２）τＮとなり、第５図（
本発明２）より復帰時間はか−るものの第１２図より短
縮され、しかも第５図より小さい回路規模で済む。
フレーム同期ワードＦＡＷとしては、各低次群に共通な
パターンと各低次群で異なるパターン例えば低次群が４
個なら００，０１．１１とから成るものとする。また第
３図でオアゲート１２ａは多数決回路にし、保護はとら
ない様にすると本発明１に準じたものになり、復帰時間
をより短縮できる。また共通パターンの検出に第３図で
はＤＡＴＡＩを用いるが、これはＤＡＴＡ２〜ｎのいず
れかであってもよい。
パターンと各低次群で異なるパターン例えば低次群が４
個なら００，０１．１１とから成るものとする。また第
３図でオアゲート１２ａは多数決回路にし、保護はとら
ない様にすると本発明１に準じたものになり、復帰時間
をより短縮できる。また共通パターンの検出に第３図で
はＤＡＴＡＩを用いるが、これはＤＡＴＡ２〜ｎのいず
れかであってもよい。
更に本発明４では第４図に示すように高次群側にワード
同期検出部１４を設け、高次群側でワード同期をとった
後、低次群側でフレーム同期をとるようにする。高次群
信号ＨＤＳはワード同期検出部１４に入力し、該検出部
１４の出力がウィンドウ発生器１２に入力してウィンド
ウＷＮＤＷ１〜ｎのビットシフトを行ない、これでワー
ド同期をとる。ワード同期がとれるとウィンドウは第１
３図のｔ＝（ｍｎ−１）τＮの場合の如くなり、１＝０
．１−τＮ、・・・・・・の場合のように２ワードに跨
ることはない。ワード同期がとれた状態で、ワード単位
のシフトを行ない、フレーム同期をとる。これで、最悪
でもシフト間隔時間の（多重数ｎ−１）倍の時間でフレ
ーム同期がとれ、従来より圧倒的に早く同期完了する。
同期検出部１４を設け、高次群側でワード同期をとった
後、低次群側でフレーム同期をとるようにする。高次群
信号ＨＤＳはワード同期検出部１４に入力し、該検出部
１４の出力がウィンドウ発生器１２に入力してウィンド
ウＷＮＤＷ１〜ｎのビットシフトを行ない、これでワー
ド同期をとる。ワード同期がとれるとウィンドウは第１
３図のｔ＝（ｍｎ−１）τＮの場合の如くなり、１＝０
．１−τＮ、・・・・・・の場合のように２ワードに跨
ることはない。ワード同期がとれた状態で、ワード単位
のシフトを行ない、フレーム同期をとる。これで、最悪
でもシフト間隔時間の（多重数ｎ−１）倍の時間でフレ
ーム同期がとれ、従来より圧倒的に早く同期完了する。
ワードの多重順序が決まっていない即ち本例のようにＤ
ＡＴＡＩ、ＤＡＴＡ２、・−・・−Ｄ Ａ Ｔ Ａ ｎ
の順で多重化されていない場合もあるが、このような順
不同にワードインタリーブされたものに同期をとる場合
でも、ワード同期がとれてしまえば、最悪の場合でも多
重数の順列倍で同期完了する。
ＡＴＡＩ、ＤＡＴＡ２、・−・・−Ｄ Ａ Ｔ Ａ ｎ
の順で多重化されていない場合もあるが、このような順
不同にワードインタリーブされたものに同期をとる場合
でも、ワード同期がとれてしまえば、最悪の場合でも多
重数の順列倍で同期完了する。
具体例として２４ＢＩＰの符号則に従う低次群信号３つ
を、パリティブロックごとにワードインタリーブした高
次群信号にワード同期をとる場合のワード同期検出部１
４の構成を第８図に示す。
を、パリティブロックごとにワードインタリーブした高
次群信号にワード同期をとる場合のワード同期検出部１
４の構成を第８図に示す。
第８図で１４ａは１／２分周回路、１４ｂは２５ビツト
シフトレジスタ、１４ｃはインヒビットゲート、１４ｄ
はｌ／２５分周回路、１４ｅは排他オアゲート、１４ｆ
は同期保護用レジスタ、１４ｇはオアゲートである。２
４ＢＩＰの符号則によると、各パリティブロックのマー
ク率は１／２であるから、高次群信号を２分周し、２５
ビツト位相をずらしたデータビット（隣りのパリティブ
ロック）と排他オアをとれば、２５ビツト毎に−致しく
ＨとＨまたはＬとＬになり）、Ｌレベルが出力される。
シフトレジスタ、１４ｃはインヒビットゲート、１４ｄ
はｌ／２５分周回路、１４ｅは排他オアゲート、１４ｆ
は同期保護用レジスタ、１４ｇはオアゲートである。２
４ＢＩＰの符号則によると、各パリティブロックのマー
ク率は１／２であるから、高次群信号を２分周し、２５
ビツト位相をずらしたデータビット（隣りのパリティブ
ロック）と排他オアをとれば、２５ビツト毎に−致しく
ＨとＨまたはＬとＬになり）、Ｌレベルが出力される。
これを第９図に示す。１４ｂはこの２５ビツトシフトを
行なうレジスタ、１４ｅはこの排他オアをとるゲートで
ある。データパターンによってはそれ以外でも排他オア
がＬになる箇所があるので同期保護が必要であり、シフ
トレジスタ１４ｆとオアゲート１４ｇがこれを行なう。
行なうレジスタ、１４ｅはこの排他オアをとるゲートで
ある。データパターンによってはそれ以外でも排他オア
がＬになる箇所があるので同期保護が必要であり、シフ
トレジスタ１４ｆとオアゲート１４ｇがこれを行なう。
シフトレジスタ１４ｂへの２分周出力の取込みはＨＤＳ
のビットクロックＣＬＫで行ない、このクロックＣＬＫ
の２５分周出力でシフトレジスタ１４ｆへの排他オアゲ
ート１４ｅの出力取込みを行なう。ワード同期がとれて
いる場合は２５ビツト毎に１４ｅの出力はり、１４ｆは
これを取込んでＱ。、Ｑ３．・・・・・・はり、 Ｌ
、・・・・・・になる。従ってオアゲー′１・１４ｇの
出力はＬレベルで、これはゲート１４ｃをインヒビット
しない。同期がとれている間、この状態を続ける。同期
がとれていないと２５ビツト毎の排他オア出力はＨにな
ったりしになったりで、オアゲート１４ｇの出力はＨに
なる。
のビットクロックＣＬＫで行ない、このクロックＣＬＫ
の２５分周出力でシフトレジスタ１４ｆへの排他オアゲ
ート１４ｅの出力取込みを行なう。ワード同期がとれて
いる場合は２５ビツト毎に１４ｅの出力はり、１４ｆは
これを取込んでＱ。、Ｑ３．・・・・・・はり、 Ｌ
、・・・・・・になる。従ってオアゲー′１・１４ｇの
出力はＬレベルで、これはゲート１４ｃをインヒビット
しない。同期がとれている間、この状態を続ける。同期
がとれていないと２５ビツト毎の排他オア出力はＨにな
ったりしになったりで、オアゲート１４ｇの出力はＨに
なる。
これはゲート１４ｃを各周期（２５ビツト）毎にｌクロ
ック禁止しく１４ｅの出力が１回Ｈになると保護段数の
間１４ｇの出力はＨになるが、インヒビットするのは１
ビツトだけ）、こうして排他オアをとる対象を１ビツト
ずつシフトする。このシフトの結果、やがてワード同期
化する。
ック禁止しく１４ｅの出力が１回Ｈになると保護段数の
間１４ｇの出力はＨになるが、インヒビットするのは１
ビツトだけ）、こうして排他オアをとる対象を１ビツト
ずつシフトする。このシフトの結果、やがてワード同期
化する。
以上説明したように本発明では、フレーム同期ワード検
出回路を低次群側において低速処理可能にするが、それ
でもフレーム同期を迅速にとることができ、甚だ有用で
ある。
出回路を低次群側において低速処理可能にするが、それ
でもフレーム同期を迅速にとることができ、甚だ有用で
ある。
第１図〜第４図は本発明１〜４の原理図、第５図は本発
明２の実施例を示すブロック図、第６図は第５図の動作
説明図、 第７図は本発明３の全体構成を示すブロック図、第８図
は本発明４の実施例を示すブロック図、第９図は第８図
の動作説明図、 第１Ｏ図はワードインタリーブの説明図、第１１図は第
１θ図のワードを切出すウィンドウの説明図、 第１２図は既提案例を示すブロック図、第１３図はウィ
ンドウ生成の説明図、 第１４図は第１２図のウィンドウ発生部のブロック図、 第１５図はウィンドウの説明図である。 第１図で１２ｆは多数決判定回路、第２図でＤＡＴＡ１
〜ｎは低次群信号、ＨＤＳは高次群信号、第３図で１２
ｉはＦＡＷ共通パターン検出回路、第４図で１４はワー
ド同期検出部である。 出 願人 富士通株式会社
明２の実施例を示すブロック図、第６図は第５図の動作
説明図、 第７図は本発明３の全体構成を示すブロック図、第８図
は本発明４の実施例を示すブロック図、第９図は第８図
の動作説明図、 第１Ｏ図はワードインタリーブの説明図、第１１図は第
１θ図のワードを切出すウィンドウの説明図、 第１２図は既提案例を示すブロック図、第１３図はウィ
ンドウ生成の説明図、 第１４図は第１２図のウィンドウ発生部のブロック図、 第１５図はウィンドウの説明図である。 第１図で１２ｆは多数決判定回路、第２図でＤＡＴＡ１
〜ｎは低次群信号、ＨＤＳは高次群信号、第３図で１２
ｉはＦＡＷ共通パターン検出回路、第４図で１４はワー
ド同期検出部である。 出 願人 富士通株式会社
Claims (1)
- 【特許請求の範囲】 １、ワードインタリーブ方式で多重化された高次群信号
を元の複数の低次群信号に分離するウィンドウ（ＷＮＤ
Ｗ）を発生するのに、低次群側に各低次群信号のフレー
ム同期ワード（ＦＡＷ）を検出する回路を置き、 このフレーム同期ワード検出回路では同期保護をとらず
に検出信号（ＳＹＮＣ１〜ｎ）を出力し、これらの検出
信号の多数決で前記ウィンドウ発生のためのビットシフ
トを制御することを特徴とするワードインタリーブ方式
における同期方式。 ２、ワードインタリーブ方式で多重化された高次群信号
を元の複数の低次群信号に分離するウィンドウ（ＷＮＤ
Ｗ）を発生するのに、任意の低次群信号（ＤＡＴＡ１）
につき各低次群信号のフレーム同期ワード検出を行ない
、 フレーム同期ワードが検出されたら、そのフレーム同期
ワードを当該低次群信号に同期させるに必要なシフト数
のビットシフトを連続して行なうことを特徴とするワー
ドインタリーブ方式における同期方式。 ３、ワードインタリーブ方式で多重化された高次群信号
を元の複数の低次群信号に分離するウィンドウ（ＷＮＤ
Ｗ）を発生するのに、各低次群信号のフレーム同期ワー
ドの共通パターンを検出して、これによりワード同期を
とり、 その後、各低次群信号のフレーム同期ワード検出回路の
出力によりビットシフトしてフレーム同期をとることを
特徴とするワードインタリーブ方式における同期方式。 ４、ワードインタリーブ方式で多重化された高次群信号
を元の複数の低次群信号に分離するウィンドウ（ＷＮＤ
Ｗ）を発生するのに、高次群信号でワード検出してワー
ドに同期したウィンドウにし、 このウィンドウを、各低次群信号のフレーム同期ワード
検出出力によりビットシフトしてフレームに同期させる
ことを特徴とするワードインタリーブ方式における同期
方式。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2323704A JPH04192828A (ja) | 1990-11-27 | 1990-11-27 | ワードインタリーブ方式における同期方式 |
| US07/797,296 US5303241A (en) | 1990-11-27 | 1991-11-25 | Demultiplexing system for word interleaved higher order signals in a digital communication system |
| GB9125250A GB2250896B (en) | 1990-11-27 | 1991-11-27 | A word synchronous system for a word interleave method in a digital communication system |
| GB9424650A GB2282940B (en) | 1990-11-27 | 1991-11-27 | A word synchronous system for a word interleave method in a digital communication system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2323704A JPH04192828A (ja) | 1990-11-27 | 1990-11-27 | ワードインタリーブ方式における同期方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04192828A true JPH04192828A (ja) | 1992-07-13 |
Family
ID=18157673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2323704A Pending JPH04192828A (ja) | 1990-11-27 | 1990-11-27 | ワードインタリーブ方式における同期方式 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5303241A (ja) |
| JP (1) | JPH04192828A (ja) |
| GB (1) | GB2250896B (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0795142A (ja) * | 1993-09-20 | 1995-04-07 | Fujitsu Ltd | スター型ネットワーク用親局端局装置 |
| US5696534A (en) * | 1995-03-21 | 1997-12-09 | Sun Microsystems Inc. | Time multiplexing pixel frame buffer video output |
| KR100244745B1 (ko) * | 1996-06-29 | 2000-02-15 | 김영환 | 싱크 워드 검출회로 |
| US7295554B1 (en) * | 1999-03-12 | 2007-11-13 | Lucent Technologies Inc. | Word Multiplexing of encoded signals into a higher bit rate serial data stream |
| US8976796B2 (en) | 2006-09-25 | 2015-03-10 | Futurewei Technologies, Inc. | Bandwidth reuse in multiplexed data stream |
| US8660152B2 (en) | 2006-09-25 | 2014-02-25 | Futurewei Technologies, Inc. | Multi-frame network clock synchronization |
| US8340101B2 (en) | 2006-09-25 | 2012-12-25 | Futurewei Technologies, Inc. | Multiplexed data stream payload format |
| US7809027B2 (en) * | 2006-09-25 | 2010-10-05 | Futurewei Technologies, Inc. | Network clock synchronization floating window and window delineation |
| US7961751B2 (en) * | 2006-09-25 | 2011-06-14 | Futurewei Technologies, Inc. | Multiplexed data stream timeslot map |
| US8494009B2 (en) * | 2006-09-25 | 2013-07-23 | Futurewei Technologies, Inc. | Network clock synchronization timestamp |
| US7813271B2 (en) * | 2006-09-25 | 2010-10-12 | Futurewei Technologies, Inc. | Aggregated link traffic protection |
| US8295310B2 (en) * | 2006-09-25 | 2012-10-23 | Futurewei Technologies, Inc. | Inter-packet gap network clock synchronization |
| US7986700B2 (en) | 2006-09-25 | 2011-07-26 | Futurewei Technologies, Inc. | Multiplexed data stream circuit architecture |
| US7675945B2 (en) * | 2006-09-25 | 2010-03-09 | Futurewei Technologies, Inc. | Multi-component compatible data architecture |
| US8588209B2 (en) * | 2006-09-25 | 2013-11-19 | Futurewei Technologies, Inc. | Multi-network compatible data architecture |
| CN101578794B (zh) * | 2007-01-26 | 2012-12-12 | 华为技术有限公司 | 数据通信装置及网络组件 |
| JP4981740B2 (ja) * | 2008-04-28 | 2012-07-25 | ルネサスエレクトロニクス株式会社 | 同期検出方法及び回路 |
| US8339298B1 (en) * | 2010-08-26 | 2012-12-25 | The United States Of America As Represented By The Secretary Of The Navy | Synchronous demultiplexer circuit and method |
| EP3920441A1 (en) * | 2020-06-04 | 2021-12-08 | Nokia Solutions and Networks Oy | Method and apparatus for pre-interleaving of physical synchronization blocks |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8003477A (nl) * | 1980-06-16 | 1982-01-18 | Philips Nv | Inrichting voor het verwerken van serieele informatie welke is voorzien van synchronisatiewoorden. |
| JPS58195340A (ja) * | 1982-05-10 | 1983-11-14 | Sony Corp | 同期検出回路 |
| JPS6019337A (ja) * | 1983-07-13 | 1985-01-31 | Matsushita Electric Ind Co Ltd | デイジタル信号多重方法 |
| JPS62217747A (ja) * | 1986-03-19 | 1987-09-25 | Toshiba Corp | 同期検出装置 |
| GB8609499D0 (en) * | 1986-04-18 | 1986-05-21 | Gen Electric Co Plc | Digital transmission system |
| JPH0828691B2 (ja) * | 1988-03-14 | 1996-03-21 | 富士通株式会社 | フレーム同期方式 |
| JP2531272B2 (ja) * | 1988-08-11 | 1996-09-04 | 日本電気株式会社 | フレ―ム同期制御方式 |
-
1990
- 1990-11-27 JP JP2323704A patent/JPH04192828A/ja active Pending
-
1991
- 1991-11-25 US US07/797,296 patent/US5303241A/en not_active Expired - Fee Related
- 1991-11-27 GB GB9125250A patent/GB2250896B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5303241A (en) | 1994-04-12 |
| GB2250896A (en) | 1992-06-17 |
| GB2250896B (en) | 1995-07-19 |
| GB9125250D0 (en) | 1992-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04192828A (ja) | ワードインタリーブ方式における同期方式 | |
| US4674088A (en) | Method and apparatus for detecting frame synchronization | |
| JPH03244235A (ja) | フレーム同期回路 | |
| US4744081A (en) | Frame find circuit and method | |
| JPH04170116A (ja) | フレーム同期回路 | |
| JPH0748725B2 (ja) | フレーム同期回路 | |
| JP2944319B2 (ja) | 並列展開型フレーム同期方式 | |
| JPH05316067A (ja) | ワードインタリーブ方式における同期方法 | |
| CA1261489A (en) | Frame find circuit and method | |
| JP2621668B2 (ja) | フレーム同期回路 | |
| JP2948894B2 (ja) | フレーム同期回路 | |
| JPH0720087B2 (ja) | フレーム同期回路 | |
| JP2527005B2 (ja) | フレ―ム同期方法 | |
| JPS62147832A (ja) | フレ−ム同期方法 | |
| KR100489214B1 (ko) | 데이터 열의 동기 이탈 판정 장치 및 방법 | |
| JPS6251849A (ja) | Ｐｃｍ通信用後方動作型フレ−ム同期回路 | |
| JP2546286B2 (ja) | 並列同期回路 | |
| SU1416962A1 (ru) | Устройство дл выделени маркера кадровой синхронизации | |
| JPS62155641A (ja) | フレ−ム同期回路 | |
| JPH02217034A (ja) | フレーム同期回路 | |
| JPH07120988B2 (ja) | 受信データの分離方式 | |
| JPH0736547B2 (ja) | ワードインターリーブ方式多重信号の分離装置 | |
| JPH03201635A (ja) | フレーム同期回路 | |
| JPS62213337A (ja) | フレ−ム同期保護方式 | |
| JPH08102732A (ja) | フレーム同期回路 |