JPH07120988B2 - 受信データの分離方式 - Google Patents
受信データの分離方式Info
- Publication number
- JPH07120988B2 JPH07120988B2 JP2125873A JP12587390A JPH07120988B2 JP H07120988 B2 JPH07120988 B2 JP H07120988B2 JP 2125873 A JP2125873 A JP 2125873A JP 12587390 A JP12587390 A JP 12587390A JP H07120988 B2 JPH07120988 B2 JP H07120988B2
- Authority
- JP
- Japan
- Prior art keywords
- order group
- data
- frame synchronization
- separation
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔概要〕 ワードインタリーブ方式により多重化された高次群送信
データを低次群受信データに分離する方式に関し、 ワードインタリーブ方式により多重化された高次群送信
データを低次群受信データに分離する方式において、各
低次群データのフレーム同期パターンのタイミングを合
わせる必要がないようにすることを目的とし、 ラインバッファを介して受信した該高次群送信データを
分離ウィンドウにより低次群受信データに変換するチャ
ネル分離部と、該低次群受信データからフレーム同期パ
ターンを検出するフレーム同期パターン検出回路と、該
フレーム同期パターンの検出信号と該高次群送信データ
の伝送クロックとにより各チャネルに対応したフレーム
同期の確立した分離ウィンドウを発生して該チャネル分
離部に与えるウィンドウ発生部とで構成する。
データを低次群受信データに分離する方式に関し、 ワードインタリーブ方式により多重化された高次群送信
データを低次群受信データに分離する方式において、各
低次群データのフレーム同期パターンのタイミングを合
わせる必要がないようにすることを目的とし、 ラインバッファを介して受信した該高次群送信データを
分離ウィンドウにより低次群受信データに変換するチャ
ネル分離部と、該低次群受信データからフレーム同期パ
ターンを検出するフレーム同期パターン検出回路と、該
フレーム同期パターンの検出信号と該高次群送信データ
の伝送クロックとにより各チャネルに対応したフレーム
同期の確立した分離ウィンドウを発生して該チャネル分
離部に与えるウィンドウ発生部とで構成する。
本発明は受信データの分離方式に関し、特にワードイン
タリーブ方式により多重化された高次群送信データを低
次群受信データに分離する方式に関するものである。
タリーブ方式により多重化された高次群送信データを低
次群受信データに分離する方式に関するものである。
近年、宛先制御などフレキシブルなネットワークを構築
するため、低次群信号をワード単位に多重化して高次群
信号を形成するワードインタリーブ方式が主流になって
来ている。
するため、低次群信号をワード単位に多重化して高次群
信号を形成するワードインタリーブ方式が主流になって
来ている。
従来、このようなワードインタリーブ方式により多重化
する場合には、第７図に示すように、１つのチャネルの
低次群データが、例えばチャネルCH1の場合には、ワー
ド長５ビットのフレーム同期パターンFAW1と、これに続
くやはりワード長５ビットのデータDATA1−1,DATA1−2,
DATA1−3,…DATA1−ｍで１つのフレーム（フレーム長＝
５×（１＋ｍ）ビット）が構成されている。
する場合には、第７図に示すように、１つのチャネルの
低次群データが、例えばチャネルCH1の場合には、ワー
ド長５ビットのフレーム同期パターンFAW1と、これに続
くやはりワード長５ビットのデータDATA1−1,DATA1−2,
DATA1−3,…DATA1−ｍで１つのフレーム（フレーム長＝
５×（１＋ｍ）ビット）が構成されている。
そして、このような低次群のフレームデータが３チャネ
ル分多重化されることにより、図示のように15ビットの
フレーム同期パターンFAW1,FAW2,FAW3と、これに続く15
ビットづつのデータDATA1−1,DATA2−1,DATA3−1;DATA1
−2,DATA2−2,DATA3−2;DATA1−3,DATA2−3,DATA3−3;
…DATA1−m,DATA2−m,DATA3−ｍで１つの高次群のフレ
ーム（フレーム長＝低次群フレーム長×３）が構成され
て伝送路に送出されることとなる。
ル分多重化されることにより、図示のように15ビットの
フレーム同期パターンFAW1,FAW2,FAW3と、これに続く15
ビットづつのデータDATA1−1,DATA2−1,DATA3−1;DATA1
−2,DATA2−2,DATA3−2;DATA1−3,DATA2−3,DATA3−3;
…DATA1−m,DATA2−m,DATA3−ｍで１つの高次群のフレ
ーム（フレーム長＝低次群フレーム長×３）が構成され
て伝送路に送出されることとなる。
このように、従来においては、多重化するために各チャ
ネルの低次群フレームデータのフレーム同期パターンFA
Wを、第７図に示すように、CH1→CH2→CH3というように
所定の順番に従ったタイミングに合わせる必要があり、
また受信側の分離動作においても第２図（ｂ）に示すよ
うに各チャネル毎の分離タイミングウインドウを送信側
と同じ順序で発生しなければならないという問題点があ
った。
ネルの低次群フレームデータのフレーム同期パターンFA
Wを、第７図に示すように、CH1→CH2→CH3というように
所定の順番に従ったタイミングに合わせる必要があり、
また受信側の分離動作においても第２図（ｂ）に示すよ
うに各チャネル毎の分離タイミングウインドウを送信側
と同じ順序で発生しなければならないという問題点があ
った。
従って、本発明は、ワードインタリーブ方式により多重
化された高次群送信データを低次群受信データに分離す
る方式において、各低次群データのフレーム同期パター
ンのタイミングを合わせる必要がないようにすることを
目的とする。
化された高次群送信データを低次群受信データに分離す
る方式において、各低次群データのフレーム同期パター
ンのタイミングを合わせる必要がないようにすることを
目的とする。
第１図は、上記の目的を達成するための本発明に係る受
信データの分離方式を原理的に示したもので、本発明
は、各チャネル毎に、ラインバッファ10の介して受信し
た該高次群送信データを分離ウィンドウにより低次群受
信データに変換するチャネル分離部１と、該低次群受信
データからフレーム同期パターンを検出するフレーム同
期パターン検出回路２と、該フレーム同期パターンの検
出信号と該高次群送信データの伝送クロックとにより各
チャネルに対応したフレーム同期の確立した分離ウィン
ドウを発生して該チャネル分離部１に与えるウィンドウ
発生部３と、で構成されている。
信データの分離方式を原理的に示したもので、本発明
は、各チャネル毎に、ラインバッファ10の介して受信し
た該高次群送信データを分離ウィンドウにより低次群受
信データに変換するチャネル分離部１と、該低次群受信
データからフレーム同期パターンを検出するフレーム同
期パターン検出回路２と、該フレーム同期パターンの検
出信号と該高次群送信データの伝送クロックとにより各
チャネルに対応したフレーム同期の確立した分離ウィン
ドウを発生して該チャネル分離部１に与えるウィンドウ
発生部３と、で構成されている。
この場合、上記の高次群送信データに含まれる低次群デ
ータの多重化チャネル順序は不定のもので良い。
ータの多重化チャネル順序は不定のもので良い。
また、ウィンドウ発生部は、該フレーム同期パターンの
検出信号を受けるまでは低次群チャネル数を周期とした
分離ウィンドウの発生を該伝送クロックに従って順次ず
らして行くことができる。
検出信号を受けるまでは低次群チャネル数を周期とした
分離ウィンドウの発生を該伝送クロックに従って順次ず
らして行くことができる。
第１図において、ラインバッファ10を介して受信した高
次群送信データは、その伝送クロックと共に本発明方式
による複数のチャネルにおける各分離装置DMUX1〜DMUXn
に共通に送られる。
次群送信データは、その伝送クロックと共に本発明方式
による複数のチャネルにおける各分離装置DMUX1〜DMUXn
に共通に送られる。
各分離装置においては、チャネル分離部１が高次群の受
信データから、ウィンドウ発生部３からの分離ウィンド
ウWNDWに従って低次群データを分離する。
信データから、ウィンドウ発生部３からの分離ウィンド
ウWNDWに従って低次群データを分離する。
そして、この分離された低次群データの中からフレーム
同期パターン検出回路２が自チャネルのフレーム同期パ
ターンを検出する。
同期パターン検出回路２が自チャネルのフレーム同期パ
ターンを検出する。
フレーム同期パターン検出回路２では、フレーム同期パ
ターンを検出したとき、検出信号SYNCを発生してウィン
ドウ発生部３に送る。
ターンを検出したとき、検出信号SYNCを発生してウィン
ドウ発生部３に送る。
ウィンドウ発生部３では、この検出信号SYNCを受けるま
で、高次群受信データに対する分離ウィンドウをシフト
しており、検出信号SYNCを受けた時点で自チャネルの分
離ウィンドウを固定してフレームデータを順次分離して
自チャネルの受信データとしている。
で、高次群受信データに対する分離ウィンドウをシフト
しており、検出信号SYNCを受けた時点で自チャネルの分
離ウィンドウを固定してフレームデータを順次分離して
自チャネルの受信データとしている。
この結果、本発明では、低次群データの中から各チャネ
ルに対応したフレーム同期パターンを検出すればよいの
で、第２図（ａ）に示すように、各フレーム同期パター
ンの順序は不定で良く、同図（ｂ）に示すように所定順
次に基づいて決められたタイミングに合わせる必要は無
い。
ルに対応したフレーム同期パターンを検出すればよいの
で、第２図（ａ）に示すように、各フレーム同期パター
ンの順序は不定で良く、同図（ｂ）に示すように所定順
次に基づいて決められたタイミングに合わせる必要は無
い。
従って送信側での高次群データの多重化タイミングも決
められたタイミングで行う必要は無くなる。
められたタイミングで行う必要は無くなる。
第３図は、第１図に示した本発明に係る受信データの分
離方式に用いられるフレーム同期パターン検出回路の一
実施例を示したもので、自チャネルのフレーム同期パタ
ーンを記憶したフレームパターン設定部F1〜FNと、チャ
ネル分離部１からの低次群受信データを１ビットづつシ
フトするシフトレジスタSR1〜SRNと、フレームパターン
設定部F1〜FNとシフトレジスタSR1〜SRNの各出力同士の
一致を検出して同期検出信号SYNCを発生するEOR1〜EORN
とで構成されている。
離方式に用いられるフレーム同期パターン検出回路の一
実施例を示したもので、自チャネルのフレーム同期パタ
ーンを記憶したフレームパターン設定部F1〜FNと、チャ
ネル分離部１からの低次群受信データを１ビットづつシ
フトするシフトレジスタSR1〜SRNと、フレームパターン
設定部F1〜FNとシフトレジスタSR1〜SRNの各出力同士の
一致を検出して同期検出信号SYNCを発生するEOR1〜EORN
とで構成されている。
第４図は、第１図に示した本発明に係る受信データの分
離方式に用いられるウィンドウ発生部の一実施例を示し
たもので、第４図（ａ）の実施例では、発振器（OSC）4
1と、この発振器41の出力パルスの内からクロック・イ
ンヒビット・タイミング信号を発生するタイミング信号
発生部42と、この発生部42からのクロック・インヒビッ
ト・タイミング信号とフレーム同期パターン検出回路２
からの同期検出信号SYNCとを入力するNANDゲート43と、
このNANDゲート43の出力と伝送クロックCLKとを入力す
るANDゲート44と、ANDゲート44の出力を分周する分周器
45と、この分周器45の出力によりウィンドウタイミング
信号を発生するウィンドウ・タイミング信号発生部46と
で構成されている。
離方式に用いられるウィンドウ発生部の一実施例を示し
たもので、第４図（ａ）の実施例では、発振器（OSC）4
1と、この発振器41の出力パルスの内からクロック・イ
ンヒビット・タイミング信号を発生するタイミング信号
発生部42と、この発生部42からのクロック・インヒビッ
ト・タイミング信号とフレーム同期パターン検出回路２
からの同期検出信号SYNCとを入力するNANDゲート43と、
このNANDゲート43の出力と伝送クロックCLKとを入力す
るANDゲート44と、ANDゲート44の出力を分周する分周器
45と、この分周器45の出力によりウィンドウタイミング
信号を発生するウィンドウ・タイミング信号発生部46と
で構成されている。
また、第４図（ｂ）の実施例では、発振器41の代わりに
伝送クロックCLKを分周してクロック・インヒビット・
タイミング信号発生部42に与える分周器50を用いてい
る。
伝送クロックCLKを分周してクロック・インヒビット・
タイミング信号発生部42に与える分周器50を用いてい
る。
このようなウィンドウ発生部においては、発振器41から
の出力によりクロック・インヒビット・タイミング信号
が発生され、このときに同期検出信号SYNCが発生されて
いなければ（フレーム同期外れ時でＨレベル）、NANDゲ
ート43の出力がそのクロック・インヒビット・タイミン
グがＬレベルのときだけ、伝送クロックCLKはANDゲート
44から分周器45に与えられなくなるので第５図に示すよ
うに、伝送クロックCLKを１ビットだけインヒビットし
てウィンドウタイミングをT0からT1にずらし、これでも
同期検出信号SYNCが発生されなければ、更に１ビット同
様に伝送クロックCLKをインヒビットしてウィンドウタ
イミングをT1からT2にずらす。
の出力によりクロック・インヒビット・タイミング信号
が発生され、このときに同期検出信号SYNCが発生されて
いなければ（フレーム同期外れ時でＨレベル）、NANDゲ
ート43の出力がそのクロック・インヒビット・タイミン
グがＬレベルのときだけ、伝送クロックCLKはANDゲート
44から分周器45に与えられなくなるので第５図に示すよ
うに、伝送クロックCLKを１ビットだけインヒビットし
てウィンドウタイミングをT0からT1にずらし、これでも
同期検出信号SYNCが発生されなければ、更に１ビット同
様に伝送クロックCLKをインヒビットしてウィンドウタ
イミングをT1からT2にずらす。
このとき、同期検出信号SYNCが発生されてＬレベルにな
ることによりNANDゲート43の出力は常にＨレベルとな
り、伝送クロックCLKはインヒビットされないこととな
り、図示のようにフレーム同期を確定させる。
ることによりNANDゲート43の出力は常にＨレベルとな
り、伝送クロックCLKはインヒビットされないこととな
り、図示のようにフレーム同期を確定させる。
フレーム同期が確定された後は、各チャネルのデータが
順次分離されることとなる。
順次分離されることとなる。
第６図は、上記のようにして高次群送信データから低次
群受信データを分離するところを示したものである。
群受信データを分離するところを示したものである。
この例では、第７図に対応して５ビットのワード長を３
チャネル分、多重・分離化を行っており、例えばチャネ
ルCH1について見ると、多重化された高次群送信データ
の内のフレーム同期パターンFAWを第１図に示したフレ
ーム同期パターン検出回路２で検出したことにより、ウ
ィンドウ発生部３からの同期した分離ウィンドウWNDWに
よりチャネル分離部１で高次群送信データを分離して自
チャネルの低次群受信データDATA1−1,DATA1−2,DATA1
−3,…DATA1−ｍが得られることになる。
チャネル分、多重・分離化を行っており、例えばチャネ
ルCH1について見ると、多重化された高次群送信データ
の内のフレーム同期パターンFAWを第１図に示したフレ
ーム同期パターン検出回路２で検出したことにより、ウ
ィンドウ発生部３からの同期した分離ウィンドウWNDWに
よりチャネル分離部１で高次群送信データを分離して自
チャネルの低次群受信データDATA1−1,DATA1−2,DATA1
−3,…DATA1−ｍが得られることになる。
これは、その他のチャネルCH2,CH3についても同様にし
て低次群受信データが得られる。
て低次群受信データが得られる。
以上のように、本発明に係る受信データの分離方式によ
れば、各チャネルにおいて、受信した高次群送信データ
を分離ウィンドウにより低次群受信データに変換し、こ
れからフレーム同期パターンを検出して各チャネルに対
応した分離ウィンドウによりフレーム同期が確立した低
次群受信データを得るように構成したので、チャネル間
での特別なタイミング合わせを行うことなく高次群デー
タの分離を行うことができると共に、フレーム同期パタ
ーンの検出を低次群側で行えるので、回路構成の低速化
及び低消費電力化が実現できる。
れば、各チャネルにおいて、受信した高次群送信データ
を分離ウィンドウにより低次群受信データに変換し、こ
れからフレーム同期パターンを検出して各チャネルに対
応した分離ウィンドウによりフレーム同期が確立した低
次群受信データを得るように構成したので、チャネル間
での特別なタイミング合わせを行うことなく高次群デー
タの分離を行うことができると共に、フレーム同期パタ
ーンの検出を低次群側で行えるので、回路構成の低速化
及び低消費電力化が実現できる。
そして、これに伴い、高次群送信データに含まれる低次
群データの多重化チャネル順序が不定であっても、これ
にフレーム同期パターンさえ検出できれば自チャネルの
定次群受信データを得ることができる。
群データの多重化チャネル順序が不定であっても、これ
にフレーム同期パターンさえ検出できれば自チャネルの
定次群受信データを得ることができる。
更に、ウィンドウ発生部が、該フレーム同期パターンの
検出信号を受けるまでは低次群チャネル数を周期とした
分離ウィンドウの発生を該伝送クロックに従って順次ず
らして行くことにより、簡易な形でフレーム同期パター
ンの検出を行うことが可能となる。
検出信号を受けるまでは低次群チャネル数を周期とした
分離ウィンドウの発生を該伝送クロックに従って順次ず
らして行くことにより、簡易な形でフレーム同期パター
ンの検出を行うことが可能となる。
第１図は、本発明に係る受信データの分離方式の構成を
概念的に示したブロック図、 第２図は、本発明及び従来例に係る受信データの分離方
式によるワードインタリーブ・分離タイミングを示した
タイムチャート図、 第３図は、本発明に係る受信データの分離方式に用いる
フレーム同期パターン検出回路の一実施例を示したブロ
ック図、 第４図は、本発明に係る受信データの分離方式に用いる
ウィンドウ発生部の実施例を示した回路図、 第５図は、本発明によるフレーム同期の過程を説明する
ためのタイムチャート図、 第６図は、本発明によるワードインタリーブ・分離化の
一実施例を示したタイムチャート図、 第７図は、ワードインタリーブ方式による多重化を説明
するためのタイムチャート図、である。 第１図において、 １……チャネル分離部、 ２……フレーム同期パターン検出回路、 ３……ウィンドウ発生部、 10……ラインバッファ。 図中、同一符号は同一又は相当部分を示す。
概念的に示したブロック図、 第２図は、本発明及び従来例に係る受信データの分離方
式によるワードインタリーブ・分離タイミングを示した
タイムチャート図、 第３図は、本発明に係る受信データの分離方式に用いる
フレーム同期パターン検出回路の一実施例を示したブロ
ック図、 第４図は、本発明に係る受信データの分離方式に用いる
ウィンドウ発生部の実施例を示した回路図、 第５図は、本発明によるフレーム同期の過程を説明する
ためのタイムチャート図、 第６図は、本発明によるワードインタリーブ・分離化の
一実施例を示したタイムチャート図、 第７図は、ワードインタリーブ方式による多重化を説明
するためのタイムチャート図、である。 第１図において、 １……チャネル分離部、 ２……フレーム同期パターン検出回路、 ３……ウィンドウ発生部、 10……ラインバッファ。 図中、同一符号は同一又は相当部分を示す。
Claims (3)
- 【請求項１】ワードインタリーブ方式により多重化され
た高次群送信データを低次群受信データに分離する方式
において、 ラインバッファ（10）を介して受信した該高次群送信デ
ータを分離ウィンドウにより低次群受信データに変換す
るチャネル分離部（１）と、 該低次群受信データからフレーム同期パターンを検出す
るフレーム同期パターン検出回路（２）と、 該フレーム同期パターンの検出信号と該高次群送信デー
タの伝送クロックとにより各チャネルに対応したフレー
ム同期の確立した分離ウィンドウを発生して該チャネル
分離部（１）に与えるウィンドウ発生部（３）と、 を各チャネル毎に備えたことを特徴とする受信データの
分離方式。 - 【請求項２】該高次群送信データに含まれる低次群デー
タの多重化チャネル順序が不定であることを特徴とした
請求項１に記載の受信データの分離方式。 - 【請求項３】該ウィンドウ発生部が、該フレーム同期パ
ターンの検出信号を受けるまでは低次群チャネル数を周
期とした分離ウィンドウの発生を該伝送クロックに従っ
て順次ずらして行くことを特徴とした請求項１に記載の
受信データの分離方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2125873A JPH07120988B2 (ja) | 1990-05-16 | 1990-05-16 | 受信データの分離方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2125873A JPH07120988B2 (ja) | 1990-05-16 | 1990-05-16 | 受信データの分離方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0421223A JPH0421223A (ja) | 1992-01-24 |
| JPH07120988B2 true JPH07120988B2 (ja) | 1995-12-20 |
Family
ID=14921039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2125873A Expired - Lifetime JPH07120988B2 (ja) | 1990-05-16 | 1990-05-16 | 受信データの分離方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120988B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10322298A (ja) | 1997-05-20 | 1998-12-04 | Nec Corp | 時分割多重伝送におけるチャネル認識方法及びこれを用いた時分割多重伝送システム |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0611133B2 (ja) * | 1986-10-06 | 1994-02-09 | 日本電気株式会社 | フレ−ム位相制御回路 |
| JPH01314445A (ja) * | 1988-06-14 | 1989-12-19 | Sumitomo Electric Ind Ltd | 並列形フレーム同期方式 |
-
1990
- 1990-05-16 JP JP2125873A patent/JPH07120988B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0421223A (ja) | 1992-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4744082A (en) | Multiplexer apparatus having nBmB coder | |
| KR910001743B1 (ko) | 데이타 멀티 플렉스 전송 장치 | |
| AU654210B2 (en) | Telecommunications system with arbitrary alignment parallel framer | |
| US5303241A (en) | Demultiplexing system for word interleaved higher order signals in a digital communication system | |
| JPH0828691B2 (ja) | フレーム同期方式 | |
| JP2001094542A (ja) | フレーム同期回路 | |
| CN1729639B (zh) | 帧同步设备和方法 | |
| US3754102A (en) | Frame synchronization system | |
| JPH09168000A (ja) | チャネル多重分離方式およびチャネル多重分離装置 | |
| JPH07120988B2 (ja) | 受信データの分離方式 | |
| JP2693758B2 (ja) | フレームパルス発生方式 | |
| US4736372A (en) | Method and apparatus of transmission for a digital signal | |
| JP2803050B2 (ja) | 同期検出装置 | |
| JPH0787070A (ja) | 位相偏差を測定する測定装置 | |
| KR100313141B1 (ko) | 다중화전송회로 | |
| JPH04119738A (ja) | フレーム同期回路 | |
| KR950005611B1 (ko) | 비트 인터리빙 다중화된 신호에 대한 채널 번호와 스킵 펄스를 이용한 리프레임 회로 | |
| JP2736185B2 (ja) | チャネル検出装置 | |
| JP2594765B2 (ja) | 時分割多重回路 | |
| GB2282940A (en) | A word synchronous system for a word interleave method in a digital communication system | |
| JPH10150422A (ja) | 多重分離装置及びフレームパルス生成回路 | |
| JPH0461528A (ja) | 時分割多重分離装置 | |
| KR100580862B1 (ko) | 패킷 동기를 고려한 고속 패킷 데이터의 시간 역다중 회로 및 방법 | |
| JPH08307404A (ja) | フレーム同期方法及びフレーム同期装置 | |
| JPS6340508B2 (ja) |