JPH0787070A - 位相偏差を測定する測定装置 - Google Patents
位相偏差を測定する測定装置Info
- Publication number
- JPH0787070A JPH0787070A JP6203275A JP20327594A JPH0787070A JP H0787070 A JPH0787070 A JP H0787070A JP 6203275 A JP6203275 A JP 6203275A JP 20327594 A JP20327594 A JP 20327594A JP H0787070 A JPH0787070 A JP H0787070A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transport unit
- sync
- bytes
- transmitted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
- H04J3/076—Bit and byte stuffing, e.g. SDH/PDH desynchronisers, bit-leaking
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/14—Monitoring arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1611—Synchronous digital hierarchy [SDH] or SONET
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【目的】 同期伝送システム用の測定装置において、低
次トランスポートユニットの位相偏差を検出する。 【構成】 送信すべき同期信号を形成する送信ユニット
１と、同期信号を分離し低次トランスポートユニットの
少なくとも１つの所定のバイトを検出する第１の同期分
離装置２と、伝送システム３を通過した受信同期信号を
分離しこの受信同期信号中の少なくとも前記の所定のバ
イトを検出する第２の同期分離装置４とを有する。さら
に評価ユニット５が設けられており、このユニットは、
送信された同期信号と受信された同期信号中の少なくと
も前記の所定のバイトの検出時点から位相偏差を算出す
る。
次トランスポートユニットの位相偏差を検出する。 【構成】 送信すべき同期信号を形成する送信ユニット
１と、同期信号を分離し低次トランスポートユニットの
少なくとも１つの所定のバイトを検出する第１の同期分
離装置２と、伝送システム３を通過した受信同期信号を
分離しこの受信同期信号中の少なくとも前記の所定のバ
イトを検出する第２の同期分離装置４とを有する。さら
に評価ユニット５が設けられており、このユニットは、
送信された同期信号と受信された同期信号中の少なくと
も前記の所定のバイトの検出時点から位相偏差を算出す
る。
Description
【０００１】
【産業上の利用分野】本発明は、同期伝送システムによ
り伝送される同期信号の少なくとも１つの低次トランス
ポートユニットの位相偏差を測定する測定装置に関す
る。
り伝送される同期信号の少なくとも１つの低次トランス
ポートユニットの位相偏差を測定する測定装置に関す
る。
【０００２】
【従来の技術】同期ディジタルハイアラーキまたはアメ
リカのＳＯＮＥＴシステム（Synchronous Optical Netw
ork ）によるシステムとすることのできる同期伝送シス
テムの場合、所望のように信号流の結合、分割、分岐、
流入またはバイパスが可能である。たとえば、同期ディ
ジタルハイアラーキのネットワークノードへ到来するプ
レシオクロナスペイロード信号（ヨーロッパでは２．０
４８Ｍｂｉｔ／ｓ，３４．３６８Ｍｂｉｔ／ｓおよび１
３９．２６４Ｍｂｉｔ／ｓ）を次のようにマッピングす
ることにより準備処理できる。すなわち、それらの信号
がその伝送路上を常に、１２５μｓ長の統一された同期
伝送フレーム（ＳＴＭ−１フレーム）内で１５５．５２
Ｍｂｉｔ／ｓのビットレートを有するＳＴＭ−１信号と
して搬送されるようにマッピングすることによって準備
処理できる。このようなネットワークノードは、ＳＴＭ
−１信号の多重化により生じるＳＴＭ−Ｎ信号（Ｎ＝
４，１６，．．．）を受信し処理することもできる。
リカのＳＯＮＥＴシステム（Synchronous Optical Netw
ork ）によるシステムとすることのできる同期伝送シス
テムの場合、所望のように信号流の結合、分割、分岐、
流入またはバイパスが可能である。たとえば、同期ディ
ジタルハイアラーキのネットワークノードへ到来するプ
レシオクロナスペイロード信号（ヨーロッパでは２．０
４８Ｍｂｉｔ／ｓ，３４．３６８Ｍｂｉｔ／ｓおよび１
３９．２６４Ｍｂｉｔ／ｓ）を次のようにマッピングす
ることにより準備処理できる。すなわち、それらの信号
がその伝送路上を常に、１２５μｓ長の統一された同期
伝送フレーム（ＳＴＭ−１フレーム）内で１５５．５２
Ｍｂｉｔ／ｓのビットレートを有するＳＴＭ−１信号と
して搬送されるようにマッピングすることによって準備
処理できる。このようなネットワークノードは、ＳＴＭ
−１信号の多重化により生じるＳＴＭ−Ｎ信号（Ｎ＝
４，１６，．．．）を受信し処理することもできる。
【０００３】ＳＴＭ−１信号はフレーム化されており、
信号の実際のペイロードデータのほかに制御情報ならび
にストップデータも有する。ＳＴＭ−１フレームは、２
７０個の列と９個の行により構成されている（各行ごと
に２７０ｂｙｔｅ）。それぞれ列１〜９の行１〜３なら
びに５〜９には、制御およびエラー識別情報のための”
セクションオーバヘッド、Section Overhead(SOH) ”が
含まれており、他方、残りのスペース（ＡＵペイロード
スペース）には信号データ、ストップデータさらには制
御情報が含まれている。
信号の実際のペイロードデータのほかに制御情報ならび
にストップデータも有する。ＳＴＭ−１フレームは、２
７０個の列と９個の行により構成されている（各行ごと
に２７０ｂｙｔｅ）。それぞれ列１〜９の行１〜３なら
びに５〜９には、制御およびエラー識別情報のための”
セクションオーバヘッド、Section Overhead(SOH) ”が
含まれており、他方、残りのスペース（ＡＵペイロード
スペース）には信号データ、ストップデータさらには制
御情報が含まれている。
【０００４】ＡＵペイロードスペース内には、異なる複
数のコンテナ（Ｃ−４，Ｃ−３，Ｃ−２，Ｃ−１２およ
びＣ−１１）を収容することができる。１つのコンテナ
は、ディジタルペイロード信号のための基本的なパッケ
ージ化単位（ユニット）である。たとえば、１３９．２
６４Ｍｂｉｔ／ｓのビットレートのためのコンテナＣ−
４を有する管理ユニット（"Administrative Unit"）Ａ
Ｕ−４を、１つのＳＴＭ−１フレーム内に収容させるこ
とができる。さらに、３つの管理ユニットＡＵ−３をＳ
ＴＭ−１フレーム内に収容させることができる。これら
のうち、たとえば１つの管理ユニットＡＵ−３は４４．
７３６Ｍｂｉｔ／ｓのビットレートためのコンテナＣ−
３を有する。第２の管理ユニットＡＵ−３にはたとえ
ば、６．３１２Ｍｂｉｔ／ｓのビットレートのためのコ
ンテナＣ−２をそれぞれ有する７つのトリビュタリユニ
ット群（"tributary Unit Group"）ＴＵＧ−２を含ませ
ることができる。さらに第３の管理ユニットＡＵ−３に
は、２．０４８Ｍｂｉｔ／ｓのビットレートのための３
つのコンテナＣ−１２をそれぞれ有する７つのＴＵＧ−
２を含ませることができる。また、制御情報およびスト
ップ情報を加えることにより、各コンテナから別のトラ
ンスポートユニット（ＶＣ−４，ＶＣ−３，ＴＵ−３，
ＴＵ−２，ＴＵ−１２およびＴＵ−１１）が形成され
る。
数のコンテナ（Ｃ−４，Ｃ−３，Ｃ−２，Ｃ−１２およ
びＣ−１１）を収容することができる。１つのコンテナ
は、ディジタルペイロード信号のための基本的なパッケ
ージ化単位（ユニット）である。たとえば、１３９．２
６４Ｍｂｉｔ／ｓのビットレートのためのコンテナＣ−
４を有する管理ユニット（"Administrative Unit"）Ａ
Ｕ−４を、１つのＳＴＭ−１フレーム内に収容させるこ
とができる。さらに、３つの管理ユニットＡＵ−３をＳ
ＴＭ−１フレーム内に収容させることができる。これら
のうち、たとえば１つの管理ユニットＡＵ−３は４４．
７３６Ｍｂｉｔ／ｓのビットレートためのコンテナＣ−
３を有する。第２の管理ユニットＡＵ−３にはたとえ
ば、６．３１２Ｍｂｉｔ／ｓのビットレートのためのコ
ンテナＣ−２をそれぞれ有する７つのトリビュタリユニ
ット群（"tributary Unit Group"）ＴＵＧ−２を含ませ
ることができる。さらに第３の管理ユニットＡＵ−３に
は、２．０４８Ｍｂｉｔ／ｓのビットレートのための３
つのコンテナＣ−１２をそれぞれ有する７つのＴＵＧ−
２を含ませることができる。また、制御情報およびスト
ップ情報を加えることにより、各コンテナから別のトラ
ンスポートユニット（ＶＣ−４，ＶＣ−３，ＴＵ−３，
ＴＵ−２，ＴＵ−１２およびＴＵ−１１）が形成され
る。
【０００５】プレシオクロナス信号のトランスポートユ
ニット（たとえば２．０４８Ｍｂｉｔ／ｓ）またはバー
チャルコンテナＶＣ−２，ＶＣ−１２またはＶＣ−１１
とすることのできる低次トランスポートユニットを、複
数の同期ディジタル装置を介して伝送することにより、
少なくとも１つの低次トランスポートユニットを有する
同期装置において生成されたＳＴＭ−１信号と、同期分
離装置において受信された低次トランスポートユニット
を有するＳＴＭ−１信号との間で、走行時間に依存する
位相のずれが生じる。さらに、周波数と位相の変動に起
因しバッファ充填状態に依存するトランスポートユニッ
トのずれ−このずれにより１つのトランスポートユニッ
トの少なくとも１つのポインタ値が変化ししたがってス
トッププロセスも引き起こされる−によって、低次トラ
ンスポートユニットの付加的な位相のずれが生じる。上
述のようにＡＵポインタの変化（ＶＣ−３またはＶＣ−
４のずれの場合）またはＴＵポインタの変化（ＶＣ−
２，ＶＣ−１２またはＶＣ１１のずれの場合）で表され
る付加的な位相のずれは、同期分離の際に考慮しなけれ
ばならない。
ニット（たとえば２．０４８Ｍｂｉｔ／ｓ）またはバー
チャルコンテナＶＣ−２，ＶＣ−１２またはＶＣ−１１
とすることのできる低次トランスポートユニットを、複
数の同期ディジタル装置を介して伝送することにより、
少なくとも１つの低次トランスポートユニットを有する
同期装置において生成されたＳＴＭ−１信号と、同期分
離装置において受信された低次トランスポートユニット
を有するＳＴＭ−１信号との間で、走行時間に依存する
位相のずれが生じる。さらに、周波数と位相の変動に起
因しバッファ充填状態に依存するトランスポートユニッ
トのずれ−このずれにより１つのトランスポートユニッ
トの少なくとも１つのポインタ値が変化ししたがってス
トッププロセスも引き起こされる−によって、低次トラ
ンスポートユニットの付加的な位相のずれが生じる。上
述のようにＡＵポインタの変化（ＶＣ−３またはＶＣ−
４のずれの場合）またはＴＵポインタの変化（ＶＣ−
２，ＶＣ−１２またはＶＣ１１のずれの場合）で表され
る付加的な位相のずれは、同期分離の際に考慮しなけれ
ばならない。
【０００６】たとえば論文 "2.5-Gbit/s Line Equipmen
t in the Berlin V Project", ntz,vol.44, 1991, no.1
1, pp.782-788 から、ＳＤＨシステムのための測定装置
が公知である。この論文の第７図には、この測定装置の
ブロック図が示されている。ＳＤＨアナライザ（送信装
置）によりＳＴＭ−１信号が形成され、この信号はＳＤ
Ｈシステムへ供給される。ＳＤＨシステムにおいて、マ
ルチプレクサにより複数のＳＴＭ−１信号からＳＴＭ−
１６信号が形成され、この信号は光学送信装置ならびに
光導波体を介してＳＤＨシステムの光学受信装置へと案
内される。受信されたＳＴＭ−１信号は、光学受信装置
からデマルチプレクサを介してＳＤＨアナライザの受信
ユニットへ供給される。さらに、周波数カウンタおよび
パーソナルコンピュータも設けられており、これらによ
って、伝送されたＳＴＭ−１信号と受信されたＳＴＭ−
１信号との間の位相偏差を検出しようとしている。ＳＤ
Ｈアナライザにより供給されたＳＴＭ−１信号は、第１
の周波数を有する書き込みクロック信号によりＳＤＨシ
ステムのマルチプレクサへ書き込まれる。ＳＴＭ−１信
号は、第２の周波数を有する読み出しクロック信号によ
りマルチプレクサから読み出される。この状態はデマル
チプレクサでは正確に逆である。この場合、マルチプレ
クサの読み出しクロック信号は書き込みクロック信号と
して用いられ、マルチプレクサの書き込みクロック信号
は読み出しクロック信号として用いられる。この測定装
置では、ＳＤＨシステムの通過後、ＳＴＭ−１信号にお
けるバーチャルコンテナＶＣ−４の位相偏差だけしか検
出できない。ＳＤＨシステムを通過する低次トランスポ
ートユニットの位相偏差は測定できない。
t in the Berlin V Project", ntz,vol.44, 1991, no.1
1, pp.782-788 から、ＳＤＨシステムのための測定装置
が公知である。この論文の第７図には、この測定装置の
ブロック図が示されている。ＳＤＨアナライザ（送信装
置）によりＳＴＭ−１信号が形成され、この信号はＳＤ
Ｈシステムへ供給される。ＳＤＨシステムにおいて、マ
ルチプレクサにより複数のＳＴＭ−１信号からＳＴＭ−
１６信号が形成され、この信号は光学送信装置ならびに
光導波体を介してＳＤＨシステムの光学受信装置へと案
内される。受信されたＳＴＭ−１信号は、光学受信装置
からデマルチプレクサを介してＳＤＨアナライザの受信
ユニットへ供給される。さらに、周波数カウンタおよび
パーソナルコンピュータも設けられており、これらによ
って、伝送されたＳＴＭ−１信号と受信されたＳＴＭ−
１信号との間の位相偏差を検出しようとしている。ＳＤ
Ｈアナライザにより供給されたＳＴＭ−１信号は、第１
の周波数を有する書き込みクロック信号によりＳＤＨシ
ステムのマルチプレクサへ書き込まれる。ＳＴＭ−１信
号は、第２の周波数を有する読み出しクロック信号によ
りマルチプレクサから読み出される。この状態はデマル
チプレクサでは正確に逆である。この場合、マルチプレ
クサの読み出しクロック信号は書き込みクロック信号と
して用いられ、マルチプレクサの書き込みクロック信号
は読み出しクロック信号として用いられる。この測定装
置では、ＳＤＨシステムの通過後、ＳＴＭ−１信号にお
けるバーチャルコンテナＶＣ−４の位相偏差だけしか検
出できない。ＳＤＨシステムを通過する低次トランスポ
ートユニットの位相偏差は測定できない。
【０００７】
【発明が解決しようとする課題】したがって本発明の課
題は、低次トランスポートユニットの位相偏差を検出で
きる測定装置を提供することにある。
題は、低次トランスポートユニットの位相偏差を検出で
きる測定装置を提供することにある。
【０００８】
【課題を解決するための手段】本発明によればこの課題
は、測定装置に、−送信すべき同期信号を形成する送信
ユニットと、−前記同期信号を分離し低次トランスポー
トユニットの少なくとも１つの所定のバイトを検出する
第１の同期分離装置と、−前記伝送システムを通過した
受信同期信号を分離し該受信同期信号中の少なくとも前
記の所定のバイトを検出する第２の同期分離装置と、−
送信された同期信号と受信された同期信号中の少なくと
も前記の所定のバイトの検出時点から位相偏差を算出す
る評価ユニット、が設けられていることにより解決され
る。
は、測定装置に、−送信すべき同期信号を形成する送信
ユニットと、−前記同期信号を分離し低次トランスポー
トユニットの少なくとも１つの所定のバイトを検出する
第１の同期分離装置と、−前記伝送システムを通過した
受信同期信号を分離し該受信同期信号中の少なくとも前
記の所定のバイトを検出する第２の同期分離装置と、−
送信された同期信号と受信された同期信号中の少なくと
も前記の所定のバイトの検出時点から位相偏差を算出す
る評価ユニット、が設けられていることにより解決され
る。
【０００９】
【発明の構成および利点】本発明による測定装置は、同
期信号のトランスポートユニットと、同期伝送システム
を通過した受信同期信号のトランスポートユニットとの
間の位相偏差を測定する。この場合の位相偏差は、走行
時間に依存するずれと周波数および位相の変動に起因す
るバッファの充填度に依存するずれから成る。つまり同
期伝送システムの装置の場合、到来する同期信号から抽
出される書き込みクロック信号と局部的に生成される読
み出しクロック信号との間の周波数ならびに位相の変動
に基づき、バッファメモリを用いてクロックパルス整合
が行われる。
期信号のトランスポートユニットと、同期伝送システム
を通過した受信同期信号のトランスポートユニットとの
間の位相偏差を測定する。この場合の位相偏差は、走行
時間に依存するずれと周波数および位相の変動に起因す
るバッファの充填度に依存するずれから成る。つまり同
期伝送システムの装置の場合、到来する同期信号から抽
出される書き込みクロック信号と局部的に生成される読
み出しクロック信号との間の周波数ならびに位相の変動
に基づき、バッファメモリを用いてクロックパルス整合
が行われる。
【００１０】たとえば、ＳＴＭ−１信号中の１つのトラ
ンスポートユニットＶＣ−１２の位相偏差の測定を次の
ようにして行うことができる：まずはじめに、１つのＳ
ＴＭ−１フレーム内のトランスポートユニットＶＣ−１
２のスタート時点が検出され、これはこのトランスポー
トユニットが第１の同期分離装置において事前に捕捉さ
れることなく行われる。同期伝送システムの通過後、ト
ランスポートユニットＶＣ−１２のスタートが受信され
たＳＴＭ−１フレーム内で測定される（ＳＴＭ−１信号
におけるパターン認識）。差の形成から測定走行時間が
得られ、さらにこれを位相偏差へ変換することができ
る。同期伝送システムの場合、高次トランスポートユニ
ット（ＶＣ−４またはＶＣ−３）のずれ−これは低次ト
ランスポートユニットＶＣ−１２を含みしたがってＡＵ
ポインタ値を変化させる−は、不正確に測定された位相
偏差となる可能性がある。不正確に測定されたこの位相
偏差は、トランスポートユニットＶＣ−１２に関するセ
クションオーバヘッド（ＳＯＨ）のバイトのずれに起因
している。
ンスポートユニットＶＣ−１２の位相偏差の測定を次の
ようにして行うことができる：まずはじめに、１つのＳ
ＴＭ−１フレーム内のトランスポートユニットＶＣ−１
２のスタート時点が検出され、これはこのトランスポー
トユニットが第１の同期分離装置において事前に捕捉さ
れることなく行われる。同期伝送システムの通過後、ト
ランスポートユニットＶＣ−１２のスタートが受信され
たＳＴＭ−１フレーム内で測定される（ＳＴＭ−１信号
におけるパターン認識）。差の形成から測定走行時間が
得られ、さらにこれを位相偏差へ変換することができ
る。同期伝送システムの場合、高次トランスポートユニ
ット（ＶＣ−４またはＶＣ−３）のずれ−これは低次ト
ランスポートユニットＶＣ−１２を含みしたがってＡＵ
ポインタ値を変化させる−は、不正確に測定された位相
偏差となる可能性がある。不正確に測定されたこの位相
偏差は、トランスポートユニットＶＣ−１２に関するセ
クションオーバヘッド（ＳＯＨ）のバイトのずれに起因
している。
【００１１】本発明による測定装置により、第１および
第２の同期分離装置において分離された低次トランスポ
ートユニットのバイト（たとえばストッププロセスによ
るデータ欠落個所）だけが、位相偏差を検出するための
評価ユニットにおいて利用されるようにして、このよう
な不正確な測定が回避される。
第２の同期分離装置において分離された低次トランスポ
ートユニットのバイト（たとえばストッププロセスによ
るデータ欠落個所）だけが、位相偏差を検出するための
評価ユニットにおいて利用されるようにして、このよう
な不正確な測定が回避される。
【００１２】第１および第２の同期分離装置の実施形態
には少なくとも、−供給された同期信号中に含まれる低
次トランスポートユニットのデータを一時記憶するバッ
ファメモリと、−供給された同期信号から得られる書き
込みクロック信号を受信し前記バッファメモリへのデー
タ書き込みプロセスを制御する書き込みアドレス発生器
と、−供給された同期信号から前記書き込みアドレス発
生器のための制御信号を形成する制御装置と、−前記バ
ッファメモリからのデータ読み出しプロセスを制御する
読み出しアドレス発生器と、−書き込みアドレス発生器
と読み出しアドレス発生器からのアドレスから差値を形
成する減算装置と、−前記読み出しアドレス発生器へ供
給される読み出しクロック信号を前記差値から生成する
回路と、−前記バッファメモリから読み出されたバイト
から、または前記バッファメモリへ書き込まれるべき低
次トランスポートユニットのバイトから、所定のバイト
を識別する検出回路、とが設けられている。
には少なくとも、−供給された同期信号中に含まれる低
次トランスポートユニットのデータを一時記憶するバッ
ファメモリと、−供給された同期信号から得られる書き
込みクロック信号を受信し前記バッファメモリへのデー
タ書き込みプロセスを制御する書き込みアドレス発生器
と、−供給された同期信号から前記書き込みアドレス発
生器のための制御信号を形成する制御装置と、−前記バ
ッファメモリからのデータ読み出しプロセスを制御する
読み出しアドレス発生器と、−書き込みアドレス発生器
と読み出しアドレス発生器からのアドレスから差値を形
成する減算装置と、−前記読み出しアドレス発生器へ供
給される読み出しクロック信号を前記差値から生成する
回路と、−前記バッファメモリから読み出されたバイト
から、または前記バッファメモリへ書き込まれるべき低
次トランスポートユニットのバイトから、所定のバイト
を識別する検出回路、とが設けられている。
【００１３】したがって読み出しクロック信号は、局部
発振器、コントローラならびに調整素子を有する回路に
より生成される。局部発振器はたとえば、送信ユニット
における同期信号の発生にも用いられる発振器と同じも
のとすることができる。書き込みクロック信号は、同期
分離装置へ供給される同期信号から抽出される。バッフ
ァメモリから読み出された低次トランスポートユニット
のバイトは検出回路へ供給され、この回路はたとえばパ
ターン認識によって所定のバイトを検出する。この場
合、所定のバイトは１つの所定のバイトシーケンスを有
することができる。このパターン認識は、バッファメモ
リへの書き込みプロセスより前に実行することもでき
る。この場合、パターン認識に必要とされるそれらのバ
イトだけがバッファメモリへ書き込まれる。パターン認
識を行わないこの種の同期分離装置は、たとえばヨーロ
ッパ特許出願公開第０４３５３８４号により知られてお
り、そこでは同期プレシオクロナス信号のためのトラン
スポートユニットが得られる。
発振器、コントローラならびに調整素子を有する回路に
より生成される。局部発振器はたとえば、送信ユニット
における同期信号の発生にも用いられる発振器と同じも
のとすることができる。書き込みクロック信号は、同期
分離装置へ供給される同期信号から抽出される。バッフ
ァメモリから読み出された低次トランスポートユニット
のバイトは検出回路へ供給され、この回路はたとえばパ
ターン認識によって所定のバイトを検出する。この場
合、所定のバイトは１つの所定のバイトシーケンスを有
することができる。このパターン認識は、バッファメモ
リへの書き込みプロセスより前に実行することもでき
る。この場合、パターン認識に必要とされるそれらのバ
イトだけがバッファメモリへ書き込まれる。パターン認
識を行わないこの種の同期分離装置は、たとえばヨーロ
ッパ特許出願公開第０４３５３８４号により知られてお
り、そこでは同期プレシオクロナス信号のためのトラン
スポートユニットが得られる。
【００１４】評価ユニットのための実施形態にはカウン
タが設けられている。この場合、第１の同期分離装置
は、伝送された同期信号中の所定のバイトの検出後、カ
ウンタへスタート信号を供給するように構成されてお
り、第２の同期分離装置は、受信された同期信号中の所
定のバイトの検出後、カウンタへストップ信号を供給す
るように構成されている。
タが設けられている。この場合、第１の同期分離装置
は、伝送された同期信号中の所定のバイトの検出後、カ
ウンタへスタート信号を供給するように構成されてお
り、第２の同期分離装置は、受信された同期信号中の所
定のバイトの検出後、カウンタへストップ信号を供給す
るように構成されている。
【００１５】この測定装置は、同期ディジタルハイアラ
ーキ（ＳＤＨ）のＳＴＭ−１信号の低次トランスポート
ユニットの位相偏差を測定するために用いることができ
る。この場合、低次トランスポートユニットはバーチャ
ルコンテナＶＣ−２，ＶＣ−１２またはＶＣ−１１、あ
るいはＶＣ−２，ＶＣ−１２またはＶＣ−１１中で伝送
されるプレシオクロナス信号のトランスポートユニット
である。
ーキ（ＳＤＨ）のＳＴＭ−１信号の低次トランスポート
ユニットの位相偏差を測定するために用いることができ
る。この場合、低次トランスポートユニットはバーチャ
ルコンテナＶＣ−２，ＶＣ−１２またはＶＣ−１１、あ
るいはＶＣ−２，ＶＣ−１２またはＶＣ−１１中で伝送
されるプレシオクロナス信号のトランスポートユニット
である。
【００１６】次に、図面を参照して本発明の実施例を詳
細に説明する。
細に説明する。
【００１７】
【実施例の説明】同期伝送システム（たとえば同期ディ
ジタルハイアラーキによる伝送システム）の動作を判定
するために、伝送システムへ供給された低次トランスポ
ートユニットと、伝送システム通過後の受信された低次
トランスポートユニットとの間の位相偏差の測定が必要
となる可能性がある。このような低次トランスポートユ
ニットはたとえば、同期ディジタルハイアラーキのＳＴ
Ｍ−１信号で伝送されるバーチャルコンテナＶＣ−１２
とすることができる。
ジタルハイアラーキによる伝送システム）の動作を判定
するために、伝送システムへ供給された低次トランスポ
ートユニットと、伝送システム通過後の受信された低次
トランスポートユニットとの間の位相偏差の測定が必要
となる可能性がある。このような低次トランスポートユ
ニットはたとえば、同期ディジタルハイアラーキのＳＴ
Ｍ−１信号で伝送されるバーチャルコンテナＶＣ−１２
とすることができる。
【００１８】図１には、１つのＶＣ−１２を含むＴＵ−
１２の構成が図示されている。ＶＣ−１２には４つのＶ
バイト（Ｖ１〜Ｖ４）が含まれており、これらはそれぞ
れ３５データバイトで分離されている。バイトＶ１とＶ
２中にポインタ値が含まれており、これはＴＵ−１２に
おけるＶＣ−１２のスタートを表している。１つのＴＵ
−１２におけるＶＣ−１２のスタートはＶ５バイトで特
徴づけられている（図示せず）。Ｖ３バイトによりネガ
ティブにストップさせることができる。１つのＴＵ−１
２は４つの連続するＳＴＭ−１フレームで伝送される。
したがって１つのＴＵ−１２の伝送期間は５００μｓで
ある。
１２の構成が図示されている。ＶＣ−１２には４つのＶ
バイト（Ｖ１〜Ｖ４）が含まれており、これらはそれぞ
れ３５データバイトで分離されている。バイトＶ１とＶ
２中にポインタ値が含まれており、これはＴＵ−１２に
おけるＶＣ−１２のスタートを表している。１つのＴＵ
−１２におけるＶＣ−１２のスタートはＶ５バイトで特
徴づけられている（図示せず）。Ｖ３バイトによりネガ
ティブにストップさせることができる。１つのＴＵ−１
２は４つの連続するＳＴＭ−１フレームで伝送される。
したがって１つのＴＵ−１２の伝送期間は５００μｓで
ある。
【００１９】１つのＴＵ−１２のバイトは１つのＴＵＧ
−２内に列ごとに収容されている。３つのＴＵ−１２の
（それぞれ９ｂｙｔｅの）４つの列は１つのＴＵＧ−２
内で交互に結合され、７つのＴＵＧ−２が結合されて１
つのＶＣ−３またはＴＵＧ−３が形成される。図２には
このようにインターロックされる様子が示されている。
各ＴＵＧ−２は１２個の列（各列は９ｂｙｔｅを有す
る）を有しており、これらも交互に１つのＴＵＧ−３ま
たはＶＣ−３内に収容されている。ＴＵＧ−３は（それ
ぞれ９ｂｙｔｅの）８６個の列を有しており、これは第
１の列中に固定ストップバイトを有し、残りの列中にト
ランスポートユニットＴＵ−１２のバイトを有する。
−２内に列ごとに収容されている。３つのＴＵ−１２の
（それぞれ９ｂｙｔｅの）４つの列は１つのＴＵＧ−２
内で交互に結合され、７つのＴＵＧ−２が結合されて１
つのＶＣ−３またはＴＵＧ−３が形成される。図２には
このようにインターロックされる様子が示されている。
各ＴＵＧ−２は１２個の列（各列は９ｂｙｔｅを有す
る）を有しており、これらも交互に１つのＴＵＧ−３ま
たはＶＣ−３内に収容されている。ＴＵＧ−３は（それ
ぞれ９ｂｙｔｅの）８６個の列を有しており、これは第
１の列中に固定ストップバイトを有し、残りの列中にト
ランスポートユニットＴＵ−１２のバイトを有する。
【００２０】さらに図２に示されているように、３つの
ＴＵＧ−３のバイトは１つのＶＣ−４中へ挿入される。
ＶＣ−４は第１列中にパスオーバヘッド（ＰＯＨ）を有
し、これに続く２つの列中に固定ストップバイトを有す
る。列４から始まって、３つのＴＵＧ−３の列が交互に
挿入される。
ＴＵＧ−３のバイトは１つのＶＣ−４中へ挿入される。
ＶＣ−４は第１列中にパスオーバヘッド（ＰＯＨ）を有
し、これに続く２つの列中に固定ストップバイトを有す
る。列４から始まって、３つのＴＵＧ−３の列が交互に
挿入される。
【００２１】図３には、１つのＶＣ−４が２つの連続す
るＳＴＭ−１フレームへ挿入される様子が示されてい
る。１つのＳＴＭ−１フレームは２７０個の列と９個の
行（各行ごとにそれぞれ２７０ｂｙｔｅ）を有する。行
１〜３および行５〜９の最初の９つの列中にはセクショ
ンオーバヘッド（ＳＯＨ）が収容されており、列４中に
はＡＵポインタ（ＡＵ−Ｐ）が収容されている。残りの
スペース（ＡＵペイロードスペース＝Ｐ）には列１０〜
７０中にペイロードデータ、ストップバイト、ならびに
制御情報のためのさらに別のバイトが挿入されている。
ＡＵポインタＡＵ−Ｐには、バーチャルコンテナＶＣ−
４またはＶＣ−３の第１バイトに関する情報、さらには
適用できるかぎりストップ情報ならびに別の制御データ
が含まれている。
るＳＴＭ−１フレームへ挿入される様子が示されてい
る。１つのＳＴＭ−１フレームは２７０個の列と９個の
行（各行ごとにそれぞれ２７０ｂｙｔｅ）を有する。行
１〜３および行５〜９の最初の９つの列中にはセクショ
ンオーバヘッド（ＳＯＨ）が収容されており、列４中に
はＡＵポインタ（ＡＵ−Ｐ）が収容されている。残りの
スペース（ＡＵペイロードスペース＝Ｐ）には列１０〜
７０中にペイロードデータ、ストップバイト、ならびに
制御情報のためのさらに別のバイトが挿入されている。
ＡＵポインタＡＵ−Ｐには、バーチャルコンテナＶＣ−
４またはＶＣ−３の第１バイトに関する情報、さらには
適用できるかぎりストップ情報ならびに別の制御データ
が含まれている。
【００２２】ＳＴＭ−１信号は、たとえば複数個のディ
ジタル装置を有する同期ディジタルハイアラーキの伝送
システムを介して供給される。この種の装置では、受信
信号から抽出された書き込みクロック信号と、バッファ
メモリ−このバッファメモリへ到来データが書き込まれ
て一時記憶される−から局部的に発生された読み出しク
ロック信号との間における周波数ならびに位相の変動の
ため、整合プロセスが行われる。この場合、たとえばバ
ーチャルコンテナＶＣ−４（高次トランスポートユニッ
ト）もずれている可能性がある。ＶＣ−４におけるこの
ずれによってＡＵポインタ値の変化が引き起こされ、ス
トッププロセスが行われる。クロックパルス補正は伝送
システムの後続の装置においても実行できる。この場合
にＶＣ−１２のずれが生じ、したがってＴＵ−１２ポイ
ンタ値の変化が起こると、結果としてＴＵ−１２におい
てストッププロセスが生じることになる（ＴＵ−１２ポ
インタバイトによるクロック整合）。
ジタル装置を有する同期ディジタルハイアラーキの伝送
システムを介して供給される。この種の装置では、受信
信号から抽出された書き込みクロック信号と、バッファ
メモリ−このバッファメモリへ到来データが書き込まれ
て一時記憶される−から局部的に発生された読み出しク
ロック信号との間における周波数ならびに位相の変動の
ため、整合プロセスが行われる。この場合、たとえばバ
ーチャルコンテナＶＣ−４（高次トランスポートユニッ
ト）もずれている可能性がある。ＶＣ−４におけるこの
ずれによってＡＵポインタ値の変化が引き起こされ、ス
トッププロセスが行われる。クロックパルス補正は伝送
システムの後続の装置においても実行できる。この場合
にＶＣ−１２のずれが生じ、したがってＴＵ−１２ポイ
ンタ値の変化が起こると、結果としてＴＵ−１２におい
てストッププロセスが生じることになる（ＴＵ−１２ポ
インタバイトによるクロック整合）。
【００２３】ＳＴＭ−１フレーム内の１つの低次トラン
スポートユニット（たとえばＶＣ−１２）の関連のバイ
トを位相の測定に利用する場合、伝送された信号と受信
された信号との間のクロックパルスのずれに起因する位
相のずれは通常、正確に測定されないことが判明した。
スポートユニット（たとえばＶＣ−１２）の関連のバイ
トを位相の測定に利用する場合、伝送された信号と受信
された信号との間のクロックパルスのずれに起因する位
相のずれは通常、正確に測定されないことが判明した。
【００２４】図４および図５を参照してこのことをいっ
そう明瞭にすることができる。これらの図面では、伝送
されたＳＴ−１フレームが上部に示されており、これに
は１つのＶＣ−４内に全部で６３＊ＶＣ−１２が含まれ
ている。ＶＣ−１２の第１、第２、第３ならびに第４の
列は、垂直の線で互いに分離されている。ＴＵ−ポイン
タバイト（ＴＵ−ポインタ）の位置の実例も示されてい
る。１つのＶＣ−１２の個々のバイトはそれぞれ短い線
で表されている。関連する図面の下部に示されているＳ
ＴＭ−１フレームは、同期伝送システムを通過したもの
である。
そう明瞭にすることができる。これらの図面では、伝送
されたＳＴ−１フレームが上部に示されており、これに
は１つのＶＣ−４内に全部で６３＊ＶＣ−１２が含まれ
ている。ＶＣ−１２の第１、第２、第３ならびに第４の
列は、垂直の線で互いに分離されている。ＴＵ−ポイン
タバイト（ＴＵ−ポインタ）の位置の実例も示されてい
る。１つのＶＣ−１２の個々のバイトはそれぞれ短い線
で表されている。関連する図面の下部に示されているＳ
ＴＭ−１フレームは、同期伝送システムを通過したもの
である。
【００２５】図４による伝送システムによる供給された
フレームでは、走行時間のずれに起因してＳＴＭ−１フ
レーム（フレーム周期：１２５μｓ）の２４３０ＳＴＭ
−１ｂｙｔｅに対し１８ＳＴＭ−１ｂｙｔｅの位相のず
れしか示されない。すなわち、 （１８ＢｙｔｅｓSTM-1 ＊ １２５μｓ）／２４３０ＢｙｔｅｓSTM-1 ≒０．９３μｓ である。
フレームでは、走行時間のずれに起因してＳＴＭ−１フ
レーム（フレーム周期：１２５μｓ）の２４３０ＳＴＭ
−１ｂｙｔｅに対し１８ＳＴＭ−１ｂｙｔｅの位相のず
れしか示されない。すなわち、 （１８ＢｙｔｅｓSTM-1 ＊ １２５μｓ）／２４３０ＢｙｔｅｓSTM-1 ≒０．９３μｓ である。
【００２６】この場合、伝送システムは、このシステム
のストップ判定回路において、バッファメモリ充填度の
時間経過に関して平均値形成を行う（たとえばヨーロッ
パ特許出願公開第０５０３７３２号に記載の伝送システ
ムを参照）。位相のずれがＶＣ−１２バイト（ＳＴＭ−
１フレームごとに３５ｂｙｔｅ）に関するものであれ
ば、この結果として平均的な位相のずれは、 （０．２６ＢｙｔｅｓVC-12＊１２５μｓ）／３５ＢｙｔｅｓVC-12 ≒０．９３μｓ であり、この場合、 （３５ＢｙｔｅｓVC-12＊１８ＢｙｔｅｓSTM-1）／２４３０ＢｙｔｅｓSTM-1 ≒０．２６ＢｙｔｅｓVC-12 である。
のストップ判定回路において、バッファメモリ充填度の
時間経過に関して平均値形成を行う（たとえばヨーロッ
パ特許出願公開第０５０３７３２号に記載の伝送システ
ムを参照）。位相のずれがＶＣ−１２バイト（ＳＴＭ−
１フレームごとに３５ｂｙｔｅ）に関するものであれ
ば、この結果として平均的な位相のずれは、 （０．２６ＢｙｔｅｓVC-12＊１２５μｓ）／３５ＢｙｔｅｓVC-12 ≒０．９３μｓ であり、この場合、 （３５ＢｙｔｅｓVC-12＊１８ＢｙｔｅｓSTM-1）／２４３０ＢｙｔｅｓSTM-1 ≒０．２６ＢｙｔｅｓVC-12 である。
【００２７】０．２６ｂｙｔｅｓVC-12 は平均的な位相
のずれを表しており、つまり関連するトランスポートユ
ニットＶＣ−１２に対するバッファの充填度を表してい
る。
のずれを表しており、つまり関連するトランスポートユ
ニットＶＣ−１２に対するバッファの充填度を表してい
る。
【００２８】図５の場合、同期分離装置で受信されたＳ
ＴＭ−１信号はＡＵ−４ポインタ値６（１８ｂｙｔｅの
ずれ）を有している。ＶＣ−１２バイトに関する平均的
な位相のずれ（上記の計算参照）≒０．２６ＶＣ−１２
ｂｙｔｅ（≒０．９３）である。しかしＶＣ−４バイト
を考慮すれば、正しい平均的な位相のずれが得られる。
これは１８ＶＣ−４ｂｙｔｅになる。
ＴＭ−１信号はＡＵ−４ポインタ値６（１８ｂｙｔｅの
ずれ）を有している。ＶＣ−１２バイトに関する平均的
な位相のずれ（上記の計算参照）≒０．２６ＶＣ−１２
ｂｙｔｅ（≒０．９３）である。しかしＶＣ−４バイト
を考慮すれば、正しい平均的な位相のずれが得られる。
これは１８ＶＣ−４ｂｙｔｅになる。
【００２９】 （１８ＢｙｔｅVC-4＊１２５μｓ）／２３４９Ｂｙｔｅｓ ≒０．９６μｓ この実例の場合、位相測定において位相のずれは正確に
は求められない。正確な位相のずれは、図６に示された
測定装置を用いることによって測定できる。
は求められない。正確な位相のずれは、図６に示された
測定装置を用いることによって測定できる。
【００３０】図６の測定装置は送信ユニット１を有して
おり、このユニットは、たとえば図１〜図３に示されて
いるように全部で６３個のＶＣ−１２を有する１つのＳ
ＴＭ−１信号を発生する。たとえば、論文"2,4-Gbit/s-
Leitungsausruestung im Projekt Berlin V", ntz, vo
l.44, 1991, no.11, pp.782-788 に記載されているよ
うに、送信ユニットとして測定装置のアナライザを用い
こるとができる。ＳＴＭ−１信号は、第１の同期分離装
置２とディジタルハイアラーキの伝送システム３へ供給
される。この伝送システム３はたとえば、クロックパル
ス整合を行うディジタル同期装置を有することができ、
そこにおいてＶＣ−４のシフトにより周波数および／ま
たは位相の変動が補償される。伝送システム３により供
給されるＳＴＭ−１信号は第２の同期分離装置４へ供給
され、これは第１の同期分離装置と同様に、ＳＴＭ−１
信号の分離によりＳＴＭ−１信号からＶＣ−１２のバイ
トを導出する。
おり、このユニットは、たとえば図１〜図３に示されて
いるように全部で６３個のＶＣ−１２を有する１つのＳ
ＴＭ−１信号を発生する。たとえば、論文"2,4-Gbit/s-
Leitungsausruestung im Projekt Berlin V", ntz, vo
l.44, 1991, no.11, pp.782-788 に記載されているよ
うに、送信ユニットとして測定装置のアナライザを用い
こるとができる。ＳＴＭ−１信号は、第１の同期分離装
置２とディジタルハイアラーキの伝送システム３へ供給
される。この伝送システム３はたとえば、クロックパル
ス整合を行うディジタル同期装置を有することができ、
そこにおいてＶＣ−４のシフトにより周波数および／ま
たは位相の変動が補償される。伝送システム３により供
給されるＳＴＭ−１信号は第２の同期分離装置４へ供給
され、これは第１の同期分離装置と同様に、ＳＴＭ−１
信号の分離によりＳＴＭ−１信号からＶＣ−１２のバイ
トを導出する。
【００３１】低次トランスポートユニットＶＣ−１２の
所定のバイトが生じると、第１の同期分離装置２はスタ
ート信号を、第２の同期分離装置４はストップ信号を評
価ユニット５へ供給する。この評価ユニットはカウンタ
（図示せず）と評価装置（図示せず）を有する。カウン
タへはクロックパルス発生器（図示せず）のクロック信
号が供給される。このクロック信号はたとえば、トラン
スポートユニット１を駆動するクロックパルス発生器の
クロック信号から供給することもできる。評価ユニット
５のカウンタが第１の同期分離装置２からスタート信号
を受信すると、このカウンタは始動し、第２の同期分離
装置４からストップ信号を受信すると、このカウンタは
停止する。
所定のバイトが生じると、第１の同期分離装置２はスタ
ート信号を、第２の同期分離装置４はストップ信号を評
価ユニット５へ供給する。この評価ユニットはカウンタ
（図示せず）と評価装置（図示せず）を有する。カウン
タへはクロックパルス発生器（図示せず）のクロック信
号が供給される。このクロック信号はたとえば、トラン
スポートユニット１を駆動するクロックパルス発生器の
クロック信号から供給することもできる。評価ユニット
５のカウンタが第１の同期分離装置２からスタート信号
を受信すると、このカウンタは始動し、第２の同期分離
装置４からストップ信号を受信すると、このカウンタは
停止する。
【００３２】図７には、第１および第２の同期分離装置
２，４の実例が詳細に示されている。バッファメモリ６
は、１つのＳＴＭ−１信号中で伝送される低次トランス
ポートユニットＶＣ−１２のバイト−これらのバイトは
１つのＴＵ−１２中に挿入されている−を受信する。上
述のように、ＴＵ−１２のバイトはＳＴＭ−１信号中で
伝送される。クロックパルス再生回路７はＳＴＭ−１信
号から、約１５５．５２ＭＨｚの周波数を有する書き込
みクロック信号ＳＴを抽出する。この書き込みクロック
信号ＳＴは、比較器およびカウンタを有する制御装置８
と書き込みアドレス発生器９とへ供給される。制御装置
８の実例は、ヨーロッパ特許出願公開第０４３５３８４
号に記載されている。引用したヨーロッパ特許出願によ
る制御装置の場合、ペイロードデータバイトをＶＣ−４
へ書き込むために用いられるカウンタのために、制御信
号が生成される。制御装置８は、ヨーロッパ特許出願公
開第０４３５３８４号に記載の制御装置と同じようにし
て動作し、制御信号によって１つのＶＣ−１２のバイト
の書き込みプロセスを制御するために用いられる。
２，４の実例が詳細に示されている。バッファメモリ６
は、１つのＳＴＭ−１信号中で伝送される低次トランス
ポートユニットＶＣ−１２のバイト−これらのバイトは
１つのＴＵ−１２中に挿入されている−を受信する。上
述のように、ＴＵ−１２のバイトはＳＴＭ−１信号中で
伝送される。クロックパルス再生回路７はＳＴＭ−１信
号から、約１５５．５２ＭＨｚの周波数を有する書き込
みクロック信号ＳＴを抽出する。この書き込みクロック
信号ＳＴは、比較器およびカウンタを有する制御装置８
と書き込みアドレス発生器９とへ供給される。制御装置
８の実例は、ヨーロッパ特許出願公開第０４３５３８４
号に記載されている。引用したヨーロッパ特許出願によ
る制御装置の場合、ペイロードデータバイトをＶＣ−４
へ書き込むために用いられるカウンタのために、制御信
号が生成される。制御装置８は、ヨーロッパ特許出願公
開第０４３５３８４号に記載の制御装置と同じようにし
て動作し、制御信号によって１つのＶＣ−１２のバイト
の書き込みプロセスを制御するために用いられる。
【００３３】バッファメモリ６からの読み出しプロセス
はカウンタとして構成された読み出しアドレス発生器１
０により制御され、このカウンタは、コントローラおよ
び調整素子として用いられる回路１１から、約２．０４
８ＭＨｚの周波数を有する読み出しクロック信号ＬＴを
受信する。このような回路装置１１は、ヨーロッパ特許
出願公開第０４３５３８４号からも公知である。この場
合、読み出しクロック信号ＬＴは、たとえば回路１１内
に設けられた局部クロックパルス発生器のクロック信号
から抽出される。このクロック信号を、送信ユニット１
のクロックパルス発生器により交互に供給することもで
きる。書き込みアドレス発生器９と読み出しアドレス発
生器１０により生成されるアドレスは減算装置１２へ供
給され、この装置は差値を形成しその値は回路１１へ供
給される。バッファメモリ６から読み出されたバイトは
検出回路１３へ供給され、この回路はパターン認識によ
って所定のバイトを検出する。この場合、連続する所定
のバイトは所定のパターンを有することができる。この
種のパターンが認識されれば、これらのバイトのうちの
１つは探していた所定のバイトである。図７を参照して
説明したような同期分離装置２または４は、評価ユニッ
ト５へのスタート信号として用いられる信号またはスト
ップ信号として用いられる信号を供給する。
はカウンタとして構成された読み出しアドレス発生器１
０により制御され、このカウンタは、コントローラおよ
び調整素子として用いられる回路１１から、約２．０４
８ＭＨｚの周波数を有する読み出しクロック信号ＬＴを
受信する。このような回路装置１１は、ヨーロッパ特許
出願公開第０４３５３８４号からも公知である。この場
合、読み出しクロック信号ＬＴは、たとえば回路１１内
に設けられた局部クロックパルス発生器のクロック信号
から抽出される。このクロック信号を、送信ユニット１
のクロックパルス発生器により交互に供給することもで
きる。書き込みアドレス発生器９と読み出しアドレス発
生器１０により生成されるアドレスは減算装置１２へ供
給され、この装置は差値を形成しその値は回路１１へ供
給される。バッファメモリ６から読み出されたバイトは
検出回路１３へ供給され、この回路はパターン認識によ
って所定のバイトを検出する。この場合、連続する所定
のバイトは所定のパターンを有することができる。この
種のパターンが認識されれば、これらのバイトのうちの
１つは探していた所定のバイトである。図７を参照して
説明したような同期分離装置２または４は、評価ユニッ
ト５へのスタート信号として用いられる信号またはスト
ップ信号として用いられる信号を供給する。
【００３４】ストップ信号の受信後、評価ユニット５に
おいて求められたカウンタ位置がディスプレイユニット
（図示せず）へ供給され、これによりカウンタ値からの
位相偏差が算出される。
おいて求められたカウンタ位置がディスプレイユニット
（図示せず）へ供給され、これによりカウンタ値からの
位相偏差が算出される。
【００３５】
【発明の効果】本発明によれば、同期伝送システム用の
測定装置において低次トランスポートユニットの位相偏
差を正確に検出することができる。
測定装置において低次トランスポートユニットの位相偏
差を正確に検出することができる。
【図１】バーチャルコンテナＶＣ−１２を表す図であ
る。
る。
【図２】複数のＶＣ−１２が収容されたバーチャルコン
テナＶＣ−１４を表す図である。
テナＶＣ−１４を表す図である。
【図３】図式的に描かれたＶＣ−４を有する２つの連続
するＳＴＭ−１フレームを示す図である。
するＳＴＭ−１フレームを示す図である。
【図４】同期伝送システム通過前／通過後の２つのＳＴ
Ｍ−１フレームを示す図である。
Ｍ−１フレームを示す図である。
【図５】同期伝送システム通過前／通過後の２つのＳＴ
Ｍ−１フレームを示すさらに別のである。
Ｍ−１フレームを示すさらに別のである。
【図６】測定装置のブロック図である。
【図７】測定装置において用いられる同期分離装置のブ
ロック図である。
ロック図である。
１ 送信ユニット ２，４ 同期分離装置 ３ 伝送システム ５ 評価ユニット ６ バッファメモリ ７ クロックパルス再生回路 ８ 制御装置 ９ 書き込みアドレス発生器 １０ 読み出しアドレス発生器 １２ 減算回路 １３ 検出回路
Claims (4)
- 【請求項１】 同期伝送システム（３）により伝送され
る同期信号の少なくとも１つの低次トランスポートユニ
ットの位相偏差を測定する測定装置において、 送信すべき同期信号を形成する送信ユニット（１）と、 前記同期信号を分離し低次トランスポートユニットの少
なくとも１つの所定のバイトを検出する第１の同期分離
装置（２）と、 前記伝送システム（３）を通過した受信同期信号を分離
し該受信同期信号中の少なくとも前記の所定のバイトを
検出する第２の同期分離装置（４）と、 送信された同期信号と受信された同期信号中の少なくと
も前記の所定のバイトの検出時点から位相偏差を算出す
る評価ユニット（５）が設けられていることを特徴とす
る、 位相偏差を測定する測定装置。 - 【請求項２】 前記の第１および第２の同期分離装置
（２，４）はそれぞれ少なくとも、 供給された同期信号中に含まれる低次トランスポートユ
ニットのデータを一時記憶するバッファメモリ（６）
と、 供給された同期信号から得られる書き込みクロック信号
を受信し前記バッファメモリ（６）へのデータ書き込み
プロセスを制御する書き込みアドレス発生器（９）と、 供給された同期信号から前記書き込みアドレス発生器
（９）のための制御信号を形成する制御装置（８）と、 前記バッファメモリ（６）からのデータ読み出しプロセ
スを制御する読み出しアドレス発生器（１０）と、 書き込みアドレス発生器（９）と読み出しアドレス発生
器（１０）からのアドレスから差値を形成する減算装置
（１２）と、 前記読み出しアドレス発生器へ供給される読み出しクロ
ック信号を前記差値から生成する回路（１）と、 前記バッファメモリ（６）から読み出されたバイトか
ら、または前記バッファメモリ（６）へ書き込まれるべ
き低次トランスポートユニットのバイトから、所定のバ
イトを識別する検出回路（１３）を有する、請求項１記
載の測定装置。 - 【請求項３】 前記第１の同期分離装置（２）は、伝送
された同期信号中の所定のバイトの検出後、前記評価ユ
ニット（５）内に含まれるカウンタへスタート信号を供
給するように構成されており、前記第２の同期分離装置
（４）は、受信された同期信号中の所定のバイトの検出
後、前記カウンタへストップ信号を供給するように構成
されている、請求項１または２記載の測定装置。 - 【請求項４】 前記同期信号は、同期ディジタルハイア
ラーキ（ＳＤＨ）によるＳＴＭ−１信号であり、低次ト
ランスポートユニットはバーチャルコンテナＶＣ−２，
ＶＣ−１２またはＶＣ−１１であり、またはＶＣ−２，
ＶＣ−１２またはＶＣ−１１中で伝送されるプレシオク
ロナス信号のトランスポートユニットである、請求項１
〜３のいずれか１項記載の測定装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4329041A DE4329041A1 (de) | 1993-08-28 | 1993-08-28 | Meßvorrichtung für ein synchrones Übertragungssystem |
| DE4329041.8 | 1993-08-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0787070A true JPH0787070A (ja) | 1995-03-31 |
Family
ID=6496285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6203275A Pending JPH0787070A (ja) | 1993-08-28 | 1994-08-29 | 位相偏差を測定する測定装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5550876A (ja) |
| EP (1) | EP0644672B1 (ja) |
| JP (1) | JPH0787070A (ja) |
| DE (2) | DE4329041A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006254433A (ja) * | 2005-03-07 | 2006-09-21 | Agilent Technol Inc | デマルチプレクサを自動的に構成するネットワークアナライザおよび方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5841762A (en) * | 1996-03-29 | 1998-11-24 | British Telecommunications Public Limited Company | Monitoring a synchronous digital hierarchy transmission path |
| GB2342823B (en) * | 1998-10-16 | 2000-11-29 | Marconi Comm Ltd | Communication system |
| JP2001203661A (ja) * | 2000-01-19 | 2001-07-27 | Anritsu Corp | Ｓｄｈ信号のチャネルポインタ解析装置 |
| US6628651B1 (en) * | 2000-04-03 | 2003-09-30 | Tellabs Operations, Inc. | Communication switching techniques with improved frame format |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3875500A (en) * | 1973-11-28 | 1975-04-01 | Nasa | Pseudo-noise test set for communication system evaluation |
| EP0443029B1 (en) * | 1989-04-28 | 1995-09-20 | Anritsu Corporation | Signal generator and signal receiver based on synchronous multiplex transmission system |
| DE3942883A1 (de) * | 1989-12-23 | 1991-06-27 | Philips Patentverwaltung | Schaltungsanordnung zur bitratenanpassung |
| JPH0440030A (ja) * | 1990-06-05 | 1992-02-10 | Mitsubishi Electric Corp | 信号送受信装置 |
| US5201061A (en) * | 1990-07-23 | 1993-04-06 | Motorola, Inc. | Method and apparatus for synchronizing simulcast systems |
| DE4027968A1 (de) * | 1990-09-04 | 1992-03-05 | Philips Patentverwaltung | Schaltungsanordnung zur bitratenanpassung zweier digitaler signale |
| DE4027967A1 (de) * | 1990-09-04 | 1992-03-05 | Philips Patentverwaltung | Stopfentscheidungsschaltung fuer eine anordnung zur bitratenanpassung |
| DE4110933A1 (de) * | 1991-04-04 | 1992-10-08 | Philips Patentverwaltung | Uebertragungssystem fuer die synchrone digitale hierachie |
| US5280629A (en) * | 1991-12-06 | 1994-01-18 | Motorola, Inc. | Technique for measuring channel delay |
-
1993
- 1993-08-28 DE DE4329041A patent/DE4329041A1/de not_active Withdrawn
-
1994
- 1994-08-18 DE DE59409404T patent/DE59409404D1/de not_active Expired - Fee Related
- 1994-08-18 EP EP94202353A patent/EP0644672B1/de not_active Expired - Lifetime
- 1994-08-25 US US08/296,210 patent/US5550876A/en not_active Expired - Fee Related
- 1994-08-29 JP JP6203275A patent/JPH0787070A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006254433A (ja) * | 2005-03-07 | 2006-09-21 | Agilent Technol Inc | デマルチプレクサを自動的に構成するネットワークアナライザおよび方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4329041A1 (de) | 1995-03-02 |
| US5550876A (en) | 1996-08-27 |
| EP0644672B1 (de) | 2000-06-21 |
| DE59409404D1 (de) | 2000-07-27 |
| EP0644672A1 (de) | 1995-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5343476A (en) | Transmission system for the synchronous digital hierarchy | |
| CA2062849C (en) | Transmission system for the synchronous digital hierarchy | |
| US5537447A (en) | Synchronous transmission system for carrying multiplexed signals | |
| RU2095942C1 (ru) | Способ передачи цифрового широкополосного сигнала по линиям иерархической системы передачи через мультиплексор, участок в управляемой центральным блоком сети с устройствами связи и через демультиплексорное устройство | |
| CN1168584A (zh) | 数字电信传输系统 | |
| US7639673B2 (en) | Method and apparatus for SDH/SONET frame alignment | |
| CN1729639B (zh) | 帧同步设备和方法 | |
| US5282206A (en) | Synchronization circuit for establishing frame synchronism using pointers in a digital transmission system | |
| US5428612A (en) | Synchronous transmission system | |
| US7804853B2 (en) | Communications system | |
| US5331630A (en) | Renewal method and apparatus for AU-4 and TU-3 pointers of synchronous digital hierarchy | |
| US5214643A (en) | Method for inserting an asynchronous 139,264 kbit/s signal into a 155,520 kbit/s signal | |
| JPH0787070A (ja) | 位相偏差を測定する測定装置 | |
| JPH11266221A (ja) | ペイロード相対位置変更要求装置及びそれを含む伝送装置 | |
| US5768282A (en) | Node provided with facility for checking establishment of synchronization | |
| US7349445B2 (en) | Phase adjusting apparatus, phase adjusting method for use therein, and program for phase adjusting method | |
| US6577651B2 (en) | Methods and apparatus for retiming and realigning sonet signals | |
| US5331639A (en) | Method and apparatus for frame phase conversion of signal having frame structure | |
| US7031351B2 (en) | Serial data mapping apparatus for synchronous digital hierarchy | |
| US7016344B1 (en) | Time slot interchanging of time slots from multiple SONET signals without first passing the signals through pointer processors to synchronize them to a common clock | |
| CA2090270A1 (en) | Circuit arrangement for equalizing frequency and/or phase variations between an incoming and an outgoing signal | |
| JP2952935B2 (ja) | 非同期データ伝送システム | |
| FI94811C (fi) | Menetelmä ja laite synkronisessa digitaalisessa tietoliikennejärjestelmässä käytettävien signaalien kehysten kohdistamiseksi | |
| US7349444B2 (en) | SONET/SDH SPE/virtual container retiming with adaptive dual pointer leak rate computation | |
| JPH04273731A (ja) | 非同期データ伝送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040324 |