JPH0211191B2 - - Google Patents

Info

Publication number
JPH0211191B2
JPH0211191B2 JP23931283A JP23931283A JPH0211191B2 JP H0211191 B2 JPH0211191 B2 JP H0211191B2 JP 23931283 A JP23931283 A JP 23931283A JP 23931283 A JP23931283 A JP 23931283A JP H0211191 B2 JPH0211191 B2 JP H0211191B2
Authority
JP
Japan
Prior art keywords
signal
parallel
serial
frame
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP23931283A
Other languages
English (en)
Other versions
JPS60130236A (ja
Inventor
Shuji Murakami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP23931283A priority Critical patent/JPS60130236A/ja
Publication of JPS60130236A publication Critical patent/JPS60130236A/ja
Publication of JPH0211191B2 publication Critical patent/JPH0211191B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/048Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Dc Digital Transmission (AREA)

Description

【発明の詳細な説明】 本発明は、mB−nB符号化され、随伴信号を含
むデイジタル信号を復号、分離する復号器に関す
る。
従来、デイジタル信号の伝送において、マーク
率の平衡化およびタイミング信号の消失防止のた
めの一つの方法としてmB−nB符号が使われてい
る。これは入力信号をmビツト毎に区切り、nビ
ツトの符号(m<n)に変換して伝送するもの
で、(n−m)ビツトの余剰ビツトを利用してマ
ーク率を平衡化し、且つマーク・スペースの変化
点を増してタイミング信号の消失を防いでいる。
このような伝送路において監視信号、打合せ信号
あるいはフレーム同期信号あるいはフレーム同期
信号を伝送する場合、これら随伴信号のための余
剰ビツトの挿入とmB−nB符号変換を縦続して行
うという方法をとつていた。このために復号器は
2重の同期操作、すなわちmB−nB符号に対する
語同期と随伴信号に対するフレーム同期を別々に
とらなければならなかつた。このため、同期に必
要な回路規模が大きくなるとともに、同期引込み
時間が長くかかるという欠点があつた。
本発明の目的は従来の受信器におけるこのよう
な欠点を除いた復号器、すなわち語同期と、フレ
ーム同期が同時にとれ、同期引込み時間が短い復
号器を提供することにある。
本発明によればmB−nB符号化された主信号の
一定符号語長毎に、主信号のmB−nB符号則以外
のmB−nB符号則によつて符号化された複数の随
伴信号の余剰符号語を含むデイジタル信号を入力
とし、この入力信号を直列・並列変換する手段
と、並列変換された信号を入力としてmB−nB逆
変換するとともに、マーク率の状態を示すマーク
率不平衡信号を発生するmB−nB逆変換手段と、
mB−nB逆変換された信号を分配する切換手段
と、この切換手段を介して前記逆変換された信号
を並列・直列変換する手段と、前記切換手段を介
して供給される複数の随判信号を分離する多重信
号分離手段と、前記mB−nB逆変換手段から発生
する前記マーク率不平衡信号からmB−nB符号化
則違反を検出する検出手段と、入力デイジタル信
号と同じビツト周期を有するクロツクを入力と
し、前記検出手段でmB−nB符号化則が検出され
たときに前記クロツクの位相を遷移し、前記直
列・並列変換する手段と前記並列・直列変換手段
と前記多重信号分離手段とに同期用信号として供
給するクロツク発生手段と、前記同期用信号から
前記余剰符号語に同期したフレーム信号を発生す
るフレーム同期手段とを含み、前記切換手段は、
前記フレーム信号に同期して切替制御され、前記
フレーム信号が供給されないときは前記mB−nB
逆変換手段を前記並列・直列変換手段に接続し、
前記フレーム信号が供給されたときは前記多重信
号分離手段に接続する復号器が得られる。
次に本発明の実施例を図面を参照して詳細に説
明する。
第1図は本発明による第1の実施例を示す。
図において端子101には3B4B符号化された
符号信号が入力する。この符号化信号は第1の
3B4B符号化則に従つて符号化された主信号と第
2の3B4B符号化則に従つて符号化された多重随
伴信号とを多重化したもので、第1の3B4B符号
則に従つた符号語の所定数ごとに第2の3B4B符
号則に従つた符号語が現われる。多重随伴信号
は、打合せ信号や監視信号等の複数の随伴信号を
多重化したものである。したがつて入力符号化信
号は第1の3B4B符号則に従つた主信号符号語に
第2の3B4B符号則に従つた余剰符号語が挿入さ
れたものである。
端子101に入力した上記符号化信号は直列・
並列変換器102に供給され、ここで後で述べる
クロツク発生器111の出力に同期して4ビツト
並列符号に変換される。並列変換された信号は
3B−4B逆変換器103に印加され、3B−4B逆
変換される。逆変換された信号(主信号+多重随
伴信号)はスイツチ104に入力する。スイツチ
104の一つの出力端子は並列・直列変換器10
5に接続されており、主信号の3B−4B符号化信
号が直列信号に変換されて端子106に出力され
る。スイツチ104の他の出力端子は多重分離器
107に接続されている。この多重分離器は、ス
イツチ104の切換えにより入力する多重随伴信
号からおのおの随伴信号を分離して端子108に
出力する。また3B−4B逆変換器103は、入力
符号化信号のマーク率の状態を示すマーク率不平
衡信号を発生し、これを符号則違反検出器109
に印加する。符号化則違反検出器109は、マー
ク率不平衡信号3B−4B逆変換器の入力信号の符
号則違反を検出して違反信号を違反頻度検出器1
10に加える。違反頻度検出器110は、符号化
則違反があらかじめ定められた値以上のときクロ
ツク発生器111の出力信号の位相を制御して、
直列・並列変換器102で4ビツト並列変換する
タイミングを補正する。
クロツク発生器111には、入力符号化信号と
同じビツト周期を有するクロツクが端子112よ
り印加され、位相を制御してビツト同期信号およ
びビツト同期信号をn分周して語同期信号を形成
し、これを直列・並列変換器102、並列・直列
変換器105、多重分離器107に印加し、フレ
ーム同期回路113には語同期信号を印加する。
フレーム同期信号発生器113は、クロツク発生
器111から供給される語同期信号をもとに随伴
信号分離のためのフレーム同期信号を発生してス
イツチ104へ切換信号として供給する。
第2図は本発明による実施例の動作を示すタイ
ムチヤートである。
aは、端子101に印加される符号化信号を表
わすフレームで、1,2,……,l,1′,2′,
……,l′はそれぞれ主信号が3B−4B符号化され
た3B−4B符号語である。またs,s′は、多重随
伴信号を伝送する余剰符号語で、多重随判信号を
主信号の3B−4B符号以外の3B4B符号に割合て
た符号語である。符号化信号は直列・並列変換器
102により4ビツトの並列符号に変換される。
すなわちクロツク発生器111から供給される
1ビツト同期信号ごとに入力符号化信号がラツチ
され、語同期信号ごとに4ビツト並列出力され
3B4B逆変換器に供給される。
3B−4B逆変換器103は例えば第3図aに
示すようにメモリ401で構成される。直列・並
列変換器から供給された4ビツトの符号語は、メ
モリ401ヘアドレス信号として印加される。メ
モリ401はこのアドレス信号によつて3ビツト
のデイジタル信号(主信号または多重随伴信号)
とdビツトのマーク率不平衡信号を読出し、それ
ぞれスイツチ104と、符号則違反検出器109
に印加する。メモリ104は4ビツトアドレス、
3ビツト出力、dビツト出力が例えば第3図bの
ように選ばれる。すなわち3B−4B符号語が入力
したときは、その不平衡(“1の数”−“0の数”)
が+2のときdビツト出力“01”を出力し、不
平衡が−2のときdビツト出力“10”を出力す
る。また余剰符号語が入力したときにはdビツト
出力“11”を出力する。なお3ビツト出力は、
それぞれ4ビツトアドレス入力に対応して割当て
られた逆変換信号である。
今、第2図に示すようにクロツク発生器111
が発生する語同期信号bの位相が区間1において
符号化信号aとずれていたとする。
一般に3B−4B符号化則では、3B−4B符号語
の不平衡が+2(−2)のとき続く3B−4B符号
語の不平衡を−2(+2)とし、これによつて符
号を平衡化している。しかし、区間1では直列・
並列変換器102がタイミングのずれた3B−4B
符号語を出力するので、上記符号の平衡が乱れ
る。
符号化則違反検出器109は、このような平衡
の乱れを符号則違反として判定するもので、3B
−4B逆変換器103から供給されるマーク率不
平衡信号、すなわち第3図bに示すdビツト出力
を判定し、dビツト出力“01”または“10”
の連続、あるいはdビツト出力“11”を検出す
ると、違反信号cを発生する。区間では語同期
がずれているため高頻度で違反信号が発生する。
頻度検出器110は違反を検出し、これが高頻度
であると、クロツク発生器111に対して違反信
号cに対して位相をずらした移相信号dを供給す
る。クロツク発生器111は、この移相信号を受
けてビツト同期信号の位相をずらせ、符号化信号
aに同期させ、区間のような状態にする。
区間では語同期がとれているために、符号化
則違反検出器109はl,1′,……,l′の3B−4B
符号語に対して違反信号を発生せず、余剰符号語
s,s′に対してのみ違反信号(これはdビツト出
力“11”が入力することによる)を発生する。
頻度検出器110は、余剰符号語s,s′による違
反信号の発生頻度では移相信号を発生しないよ
う、違反信号の発生間隔があらかじめ定められて
いる。したがつて、語同期後は違反信号の間隔が
規定量以内となるので、クロツク発生回路111
は語同期信号の位相を変更しない。
フレーム同期回路113は、クロツク発生器1
11から供給される語同期符号を分周し、分周し
た信号の位相を、符号則違反検出器109から供
給される違反信号(*印のパルス)に同期してず
らし、余剰符号語s,s′に同期したフレーム同期
信号eを発生する。この信号が発生している間
は、スイツチ104が多重分離器107の側に切
替わり、3ビツトの多重随判信号を多重分離器1
07に導く。多重随伴信号は監視制御信号、打合
せ回線等の随伴信号を多重符号化して余剰符号を
使つて伝送された信号なので、多重信号分離器1
07は、それぞれ独立した随伴信号に分離し端子
108に出力する。直列・並列変換器102、並
列・直列変換器105、多重信号分離器107に
はそれぞれ入力信号の並列変換、復号された主信
号の直列変換、随伴信号分離を同期化するための
ビツト同期信号および語同期信号が、クロツク発
生器111から供給される。
第4図は本発明による第2の実施例を示すブロ
ツク図である。本実施例においては、随伴信号が
あらかじめ定められた3B−4B符号化則を使つて
伝送されていないことを利用する。すなわち、
3B−4B符号化則違反分離器301は、マーク率
不平衡信号(第2図に示すdビツト出力)“10”
あるいは“01”の連続を検出して通常の符号化
則違反信号を発生し、不平衡信号“11”を検出
して3B−4B余剰信号を示す信号を発生して、そ
れぞれ別な信号線302,303に出力する。こ
のうち信号線302を流れる通常の符号化則違反
信号をクロツク発生器111に導いて第1の実施
例と同じようにビツト同期信号の位相を制御し、
信号線303を流れる3B−4B余剰信号を示す信
号をフレーム同期回路113に導いて随伴信号の
フレーム同期を行う。したがつて語同期外れとフ
レーム同期外れを、符号語の性質を利用して明確
に区別することが可能となる。
なお、上記第1および第2の実施例では、3B
−4B符号変換則に基づいて符号化された信号を
復号する復号器について述べたが、本発明は3B
−4B符号変換則に限らず、5B−6B符号変換則
等、mB−nB符号変換則(m<n)に基づいて符
号化された信号を復号する場合も適用できる。
以上詳細に説明したように本発明による復号器
は、mB−nB符号の持つ性質を利用して受信信号
の同期および随伴信号の分離を容易に行うことが
でき、デイジタル信号の伝送系に適用すれば極め
て効果の大きいものである。
【図面の簡単な説明】
第1図は本発明による第1の実施例を示すブロ
ツク図、第2図は本発明による第1の実施例の各
部の信号関係を示すタイムチヤート、第3図aは
mB−nB逆変換器の1例を示す回路図、同bは、
メモリの内容を示す表図、第4図は、本発明によ
る第2の実施例を示すブロツク図である。 101……デイジタル信号入力端子、102…
…直列・並列変換器、103……mB−nB逆変換
器、104……スイツチ、105……並列・直列
変換器、106……主信号出力端子、107……
多重信号分離器、108……随伴信号出力端子、
109……符号化則違反検出器、110……頻度
検出器、111……クロツク発生器、112……
クロツク信号入力端子、113……フレーム同期
回路、301……符号化則違反分離器、302…
…符号化則違反信号出力端子、303……余剰符
号指示信号出力端子。

Claims (1)

    【特許請求の範囲】
  1. 1 mB−nB則に従つて符号化された主信号の一
    定符号語長毎に、前記主信号のmB−nB符号則以
    外のmBnB符号則によつて符号化された複数の随
    伴信号の余剰符号語が挿入されたデイジタル信号
    を入力とし、この入力信号を直列・並列変換する
    手段と、並列変換された並列信号をmBnB逆変換
    するとともに、前記並列信号のマーク率の状態を
    示すマーク率不平衡信号を発生するmB−nB逆変
    換手段と、mB−nB逆変換された信号を分配する
    切換手段と、この切換手段を介して前記逆変換さ
    れた信号を並列・直列変換する手段と、前記切換
    手段を介して供給される複数の随伴信号を分離す
    る多重信号分離手段と、前記mB−nB逆変換手段
    から発生する前記マーク率不平衡信号からmB−
    nB符号則違反を検出する検出手段と、前記入力
    デイジタル信号と同じビツト周期を有するクロツ
    クを入力とし、前記検出手段でmB−nB符号化則
    が検出されたときに前記クロツクの位相を遷移し
    て前記直列・並列変換手段と前記並列・直列変換
    手段と前記多重信号分離手段とに同期用信号とし
    て供給するクロツク発生手段と、前記同期用信号
    から前記入力信号の余剰符号語に同期したフレー
    ム信号を形成するフレーム同期手段とを含み、前
    記切換手段は、前記フレーム信号に同期して切替
    制御され、前記フレーム信号が供給されないとき
    は前記mB−nB逆変換手段を前記並列・直列変換
    手段に接続し、前記フレーム信号が供給されたと
    きは前記多重信号分離手段に接続する復号器。
JP23931283A 1983-12-19 1983-12-19 復号器 Granted JPS60130236A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23931283A JPS60130236A (ja) 1983-12-19 1983-12-19 復号器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23931283A JPS60130236A (ja) 1983-12-19 1983-12-19 復号器

Publications (2)

Publication Number Publication Date
JPS60130236A JPS60130236A (ja) 1985-07-11
JPH0211191B2 true JPH0211191B2 (ja) 1990-03-13

Family

ID=17042837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23931283A Granted JPS60130236A (ja) 1983-12-19 1983-12-19 復号器

Country Status (1)

Country Link
JP (1) JPS60130236A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101283844B1 (ko) * 2009-06-19 2013-07-08 후지쯔 가부시끼가이샤 데이터 전송 방법, 코드 변환 회로 및 장치

Also Published As

Publication number Publication date
JPS60130236A (ja) 1985-07-11

Similar Documents

Publication Publication Date Title
US4667324A (en) Network multiplex structure
US4744082A (en) Multiplexer apparatus having nBmB coder
JPH0828691B2 (ja) フレーム同期方式
KR100263789B1 (ko) 임의 정렬 병렬 프레이머를 갖는 원격 통신 시스템 및 원격 통신 수행 방법
US6219357B1 (en) Channel multiplex demultiplex method and channel multiplex demultiplex unit
JPH0211191B2 (ja)
US4736372A (en) Method and apparatus of transmission for a digital signal
JPS63172535A (ja) 冗長ビツト可変デイジタル通信装置
US4783786A (en) CMI signal transmission system
US4498167A (en) TDM Communication system
US4498170A (en) Time divided digital signal transmission system
JPH0712159B2 (ja) 高次デイジタル伝送システム
JPH0340986B2 (ja)
US4827337A (en) Inter-frame decoding system with frame memories for uninterrupted clear video signals
JP2693831B2 (ja) 補助信号伝送方式
JPS6320931A (ja) デ−タ伝送装置
JP2541121B2 (ja) Ds3フレ―ム送受信装置
JPH0234538B2 (ja)
JP3317296B2 (ja) チャネル多重分離方法、チャネル多重回路およびチャネル多重分離装置
JPS6282741A (ja) 同期装置
JP2713009B2 (ja) 遅延時間差吸収装置
JPH0123016B2 (ja)
JPH0232827B2 (ja)
JPH03175831A (ja) スタツフ同期多重変換装置
JPH01213043A (ja) 高速データ多重化伝送方式