JPH0340986B2

JPH0340986B2 -

Info

Publication number: JPH0340986B2
Application number: JP58239313A
Authority: JP
Priority date: 1983-12-19
Filing date: 1983-12-19
Publication date: 1991-06-20
Also published as: JPS60130244A

Description

【発明の詳細な説明】本発明はmB−nB変換符号伝送方式により、監
視信号等の随伴信号およびフレーム同期信号を伝
送する方式に関する。

デイジタル信号の伝送において、マーク率の平
衡化およびタイミング信号の消失防止のための一
つの方法としてmB−nB符号が使われている。こ
れは、入力信号をｍビツト毎に区切り、ｎビツト
の符号（ｍ＜ｎ）に変換して伝送するもので、
（ｎ−ｍ）ビツトの余剰ビツトを利用してマーク
率を平衡化し、且つマーク・スペースの変化点を
増してタイミング信号の消失を防いでいる。この
ような伝送路で監視信号、打合せ回線あるいはフ
レーム同期信号を伝送する方法として、これら随
伴信号のための余剰ビツトの挿入とmB−nB符号
変換を縦続して行うという方法が採用されてい
た。すなわち、まず元の信号（主信号）の一定周
期毎に余剰ビツトを挿入してフレームを構成し、
しかる後にmB−nB変換をして伝送路に送出して
いた。この方法では伝送路符号が完全にmB−nB
変換則を満すという利点がある。しかしながら、
受信側で復号する場合には２重の同期操作すなわ
ち、mB−nB符号語に対する語同期とフレーム同
期を縦続してとななければならなかつた。このた
め同期に必要な回路の規模が大きくなると共に同
期引込み時間が長くなるという欠点があつた。

本発明の目的は従来方法におけるこのような欠
点を除き受信側で容易に同期がとれる随伴信号伝
送方式を提供することにある。

本発明は、デイジタル主信号をmB−nB変換則
に従つてｍビツトごとにｎビツトからなる第１の
符号語に変換する手段と、ｍビツトとは異なるビ
ツト数の随伴信号をmB−nB変換則で未使用の不
平衡ｎビツト符号のうち互いに補符号となる二組
の第２の符号語を随伴信号に応じて変換する第２
の符号化手段と、前記第１の符号語の所定の符号
語長毎に前記二組の第２の符号語を交互に挿入す
る手段とを含む随伴信号伝送装置が得られる。

本発明では、上記二組の第２の符号語を随伴信
号伝送符号語とするとともにフレーム同期信号と
することができる。

次に本発明の実施例を図面を参照して詳細に説
明する。

第１図は本発明の実施例を示すブロツク図であ
る。

本実施例は、入力デイジタル主信号を直列・並
列変換してｍビツトの並列符号を形成する直列・
並列変換器１０２と、ｍビツト並列符号を第１の
mB−nB符号則に基づいて符号化するmB−nB変
換器１０３と、mB−nB変換器１０３から出力さ
れるｎビツト並列符号の速度を早め、入力ｎビツ
ト並列符号の一定語長ごとにダミー符号を挿入す
る速度変換器１０４と、打合せ信号や監視信号等
の随伴信号を記憶して並列変換する緩衝記憶回路
１０６と、緩衝記憶回路１０６の出力をmB−nB
変換器１０３と異なる第２のmB−nB変換則で符
号化して互いに補符号となる２つの符号語を形成
する随伴信号符号器１０７と、２つの符号語のう
ちのどちらかを交互に選択するスイツチ回路１０
８と、速度変換器１０４がダミー符号送出時にス
イツチ回路１０８側にスイツチを切換えるスイツ
チ回路１０９と、スイツチ回路１０９の出力を並
列・直列変換する並列・直列変換器１１０と、ス
イツチ回路１０８および１０９の切換えのタイミ
ングを設定するカウンタ１１２およびフリツプフ
ロツプ回路１１３とから構成されている。

第２図ａ乃至ｇに示す本実施例の動作を説明す
るためのタイムチヤートを合わせて参照すると、
端子１０１にはデイジタル主信号が印加され、直
列・並列変換器１０２によりａに示すようにｍビ
ツトずつに区切られｍビツト並列符号に変換され
た後、mB−nB変換器１０３に入力する。mB−
nB変換器１０３は、直列・並列変換器１０２の
2^m種類の出力符号語をそれぞれmB−nB符号則で
符号化したｋ個のmB−nB符号語に対応させ、そ
のmB−nB符号語（第２図ｂ）を出力する。mB
−nB符号則は、mB−nB符号語の不平衡（“１”
ビツトと“０”ビツトの数の差）が＋２（−２）
のときは、次に形成するmB−nB符語として不平
衡が−２（＋２）のものを選択するもので、これ
によりmB−nB符号語はマーク率が平衡化し、且
つマーク・スペースの変化が多くなる。mB−nB
変換器の出力は速度変換器１０４を介してスイツ
チ回路１０９に印加される。スイツチ回路１０９
は通常mB−nB変換器１０３側に設定されてい
る。速度変換器１０４はバツフアメモリとダミー
符号送出回路とを含み、バツフアメモリでmB−
nB変換器１０３から供給されるmB−nB符号語
を一時蓄積し、そのmB−nB符号語を入力時より
早い速度で読出し、後述するカウンタ１１２の出
力でダミー符号送出回路が起動するとｌ個目の
mB−nB符号語の次にダミー符号ｓを送出する。
第２図ｃはこの速度変換器の出力符号列を示す。

３つの端子１０５にはそれぞれ第２図ｄに示す
監視信号等の随伴信号d₁，d₂，d₃が加えられる。
これら信号は、端子１０１に入力する主信号に比
較して低速で、緩衝記憶器１０６に一担貯えられ
た後、３ビツトの並列信号に変換されて第２図ｅ
に示すように随伴信号符号器１０７の入力信号と
なる。随伴信号符号器１０７はｎビツトで構成さ
れる2ⁿ個のmB−nB符号語からmB−nB変換器１
０３で使用するｋ個のmB−nB符号語を除いた残
り（2ⁿ−ｋ）個のmB−nB符号語で入力信号を符
号化し、入力信号を互いに補符号となる２つの
mB−nB符号語に割り当てる。したがつて第２図
ｅの入力信号から第２図ｆに示すｎビツトの並列
符号語とその補符号がスイツチ回路１０８に出力
される。

端子１１１にはｃで示す速度変換器１０４の出
力符号語に同期したクロツク信号が加えられる。
カウンタ１１２はクロツク信号をカウントしてｌ
個のmB−nB符号語に相当したクロツクのカウン
トを行い、ｌ個目のクロツク信号のカウント毎に
スイツチ回路１０９に切換信号（第２図ｇ）を出
力し、スイツチ回路１０９を（ｌ＋１）個目のク
ロツク信号入力時すなわち速度変換器１０４がダ
ミー符号発生中にスイツチ１０８の側に切換え
る。この結果、主信号のmB−nB符号語がｌ符号
語続いた後は随伴信号が符号化されたｎビツトか
ら成る符号語がスイツチ回路１０８から供給され
る。スイツチ回路１０８は、カウンタ１１２の出
力により反転するフリツプフロツプ１１３の出力
により、随伴信号符号器１０７からの互いに補符
号となる２つの符号語が交互に切換えられる。こ
のため、スイツチ回路１０８からは、１回毎にマ
ーク率の反転した随伴信号のｎビツト符号語が得
られ、全体としてマーク率が平衡化される。符号
器１０７で使われる符号語は符号器１０３で使わ
れる符号語とは異なるために、受信側で容易に識
別することができ、随伴信号を容易に分離でき
る。さらに符号器１０７の出力をフレーム同期信
号として使用することもできる。なお、符号器１
０７で使われる符号として１符号語の中に少なく
とも一つのマークあるいはスペースを含むものを
使用して同符号の連続を防止する。

以上詳細に説明したように本発明によれば、マ
ーク率を平衡させたまま監視信号、打合せ回線等
の随伴信号を伝送することができるので、デイジ
タル伝送機器に適用して極めて大きな効果を得る
ことができる。

また、デイジタル主信号のmB−nB符号と随伴
信号のmB−nB符号とは容易に識別できるので、
受信側ではmB−nB符号の同期と随伴信号検出の
ためのフレーム同期の２重の同期をとる必要がな
く同期引込み時間の短縮ができる。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロツク図、第
２図は実施例の動作を説明するタイムチヤートで
ある。１０１……主信号入力端子、１０２……直列・
並列変換器、１０３……mB−nB変換器、１０４
……速度変換器、１０５……随伴信号入力端子、
１０６……緩衝記憶器、１０７……随伴信号符号
器、１０８，１０９……スイツチ回路、１１０…
…並列・直列変換器、１１４……伝送信号出力端
子、１１１……符号同記信号入力端子、１１２…
…カウンタ、１１３……フリツプフロツプ。

Claims

【特許請求の範囲】１主信号である入力デイジタル信号をmB−nB
変換則に従つてｍビツトごとにｎビツトから成る
第１の符号語に変換する第１の符号化手段と、前
記ｍビツトとは異なるビツト数の随伴信号を前記
mB−nB変換則で未使用の不平衡ｎビツト符号の
うち互いに補符号となる二組の第２の符号語に変
換する第２の符号化手段と、前記第１の符号語の所定の符号語長毎に、前記
二組の第２の符号語を交互に挿入する手段とを含
む随伴信号伝送装置。２前記二組の第２の符号語は前記随伴信号伝送
のための符号語であるとともにフレーム同期のた
めの符号語であることを特徴とする特許請求の範
囲第１項記載の随伴信号伝送方式。