JPS641988B2 - - Google Patents
Info
- Publication number
- JPS641988B2 JPS641988B2 JP56077797A JP7779781A JPS641988B2 JP S641988 B2 JPS641988 B2 JP S641988B2 JP 56077797 A JP56077797 A JP 56077797A JP 7779781 A JP7779781 A JP 7779781A JP S641988 B2 JPS641988 B2 JP S641988B2
- Authority
- JP
- Japan
- Prior art keywords
- bits
- frame
- word
- bit
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 26
- 238000006243 chemical reaction Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 12
- 230000003287 optical effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
- H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Optical Communication System (AREA)
Description
【発明の詳細な説明】
本発明は、mB−nB符号方式において予備ビツ
トを重畳することができる伝送方式に関するもの
である。
トを重畳することができる伝送方式に関するもの
である。
mB−nB符号方式は、原信号ｍ（ｍは正の整数）
ビツトをｎ（ｎはｍより大きい正の整数）ビツト
に変換して送信し、受信側において逆の操作を行
なつて原信号を復元する伝送路符号方式であつ
て、“１”または“０”の同符号連続を防止して
BSI（Bit Sequence Independent）化するために
用いられるものである。PCM伝送系において伝
送路符号としてmB−nB符号を用いると、特性が
原信号のパターンに依存しない安定な伝送系を構
成することができ、またビツト数の比n/mを１に
近く選ぶことによつて、伝送路符号のビツトレー
ト上昇を抑えることができる利点がある。
ビツトをｎ（ｎはｍより大きい正の整数）ビツト
に変換して送信し、受信側において逆の操作を行
なつて原信号を復元する伝送路符号方式であつ
て、“１”または“０”の同符号連続を防止して
BSI（Bit Sequence Independent）化するために
用いられるものである。PCM伝送系において伝
送路符号としてmB−nB符号を用いると、特性が
原信号のパターンに依存しない安定な伝送系を構
成することができ、またビツト数の比n/mを１に
近く選ぶことによつて、伝送路符号のビツトレー
ト上昇を抑えることができる利点がある。
一方、mB−nB符号方式を光PCM伝送系に適
用する場合には、この符号の有する上述のごとき
特質を失うことなく、予備ビツト（サービス・コ
ントロール・ビツト。以下SCビツトと略す。）を
光信号に重畳して伝送できることが望ましい。こ
れは光伝送路の場合、サービスおよびコントロー
ル用の信号を伝送するための介在線等を設けない
ことのメリツトが大きいからである。
用する場合には、この符号の有する上述のごとき
特質を失うことなく、予備ビツト（サービス・コ
ントロール・ビツト。以下SCビツトと略す。）を
光信号に重畳して伝送できることが望ましい。こ
れは光伝送路の場合、サービスおよびコントロー
ル用の信号を伝送するための介在線等を設けない
ことのメリツトが大きいからである。
従来、同符号連続を抑制する目的で用いられて
いたスクランブルド・バイナリ符号方式では、入
力データを速度変換して生じた空きビツトに、
SCビツトやパリテイビツトを挿入する方法が用
いられていた。しかしながら速度変換を行うため
には、かなり複雑な回路構成が必要となる。mB
−nB符号方式の場合も同様にして、原信号を速
度変換してSCビツトを挿入したのち、mB−nB
変換する方法も可能であるが、このようにした場
合、速度変換に伴なう回路規模の増大を免れず、
好ましくない。
いたスクランブルド・バイナリ符号方式では、入
力データを速度変換して生じた空きビツトに、
SCビツトやパリテイビツトを挿入する方法が用
いられていた。しかしながら速度変換を行うため
には、かなり複雑な回路構成が必要となる。mB
−nB符号方式の場合も同様にして、原信号を速
度変換してSCビツトを挿入したのち、mB−nB
変換する方法も可能であるが、このようにした場
合、速度変換に伴なう回路規模の増大を免れず、
好ましくない。
本発明はmB−nB符号を伝送路符号として用い
た伝送系において、速度変換を行うことなくSC
ビツトを重畳することができる伝送方式を提供す
ることを目的とするものである。本発明の伝送方
式は光伝送系に適用して最も好適なものである
が、光伝送系以外の伝送系においても適用し得る
ものである。
た伝送系において、速度変換を行うことなくSC
ビツトを重畳することができる伝送方式を提供す
ることを目的とするものである。本発明の伝送方
式は光伝送系に適用して最も好適なものである
が、光伝送系以外の伝送系においても適用し得る
ものである。
以下、実施例について本発明を詳細に説明す
る。
る。
第１図は本発明の伝送方式における符号構成の
方法を説明している。同図においてａは原信号を
示し、W0，W1，…，WP-1，WP，WP+1，…，
W2P-1，W2P，W2P+1，…はそれぞれワードを示
している。ＰはフレームビツトまたはSCビツト
が挿入される間隔を示し、Ｐワードごとのワード
W0，WP，W2P，…にフレームビツトまたはSCビ
ツトが挿入される。
方法を説明している。同図においてａは原信号を
示し、W0，W1，…，WP-1，WP，WP+1，…，
W2P-1，W2P，W2P+1，…はそれぞれワードを示
している。ＰはフレームビツトまたはSCビツト
が挿入される間隔を示し、Ｐワードごとのワード
W0，WP，W2P，…にフレームビツトまたはSCビ
ツトが挿入される。
ｂはａに示された原信号から本発明の方式によ
つて変換されて生じた光信号を示し、W0，W1，
…，WP-1，WP，WP+1，…，W2P-1，W2P，
W2P+1，…はそれぞれ変換されたワードを示して
いる。ワードW0，WP，W2P，…はそれぞれ原信
号におけるワードW0，WP，W2P，…にフレーム
ビツトまたはSCビツトが挿入されて生じたワー
ドであり、ワードW1，…，WP-1，WP+1，…，
W2P-1，W2P+1，…はそれぞれ原信号におけるワ
ードW1，…，WP-1，WP+1，…，W2P-1，W2P+1，
…がmB−nB変換されて生じたワードである。
つて変換されて生じた光信号を示し、W0，W1，
…，WP-1，WP，WP+1，…，W2P-1，W2P，
W2P+1，…はそれぞれ変換されたワードを示して
いる。ワードW0，WP，W2P，…はそれぞれ原信
号におけるワードW0，WP，W2P，…にフレーム
ビツトまたはSCビツトが挿入されて生じたワー
ドであり、ワードW1，…，WP-1，WP+1，…，
W2P-1，W2P+1，…はそれぞれ原信号におけるワ
ードW1，…，WP-1，WP+1，…，W2P-1，W2P+1，
…がmB−nB変換されて生じたワードである。
ｃは一例として5B−6B符号を用いた場合のワ
ードW0の構成を示し、b1〜b5はそれぞれ情報ビ
ツトである。
ードW0の構成を示し、b1〜b5はそれぞれ情報ビ
ツトである。
ｄはｃに示されたワードW0にフレームビツト
またはSCビツトを挿入したワードW0の構成を示
し、ｘはフレームビツトまたはSCビツト、b1〜
b5は情報ビツトである。
またはSCビツトを挿入したワードW0の構成を示
し、ｘはフレームビツトまたはSCビツト、b1〜
b5は情報ビツトである。
ｅは他の例として１Ｂ―２Ｂ符号を用いた場合
のワードW0の構成を示し、b1は情報ビツトであ
る。
のワードW0の構成を示し、b1は情報ビツトであ
る。
ｆはｅに示されたワードW0にフレームビツト
またはSCビツトを挿入したワードW0の構成を示
し、ｘはフレームビツトまたはSCビツト、b1は
情報ビツトである。
またはSCビツトを挿入したワードW0の構成を示
し、ｘはフレームビツトまたはSCビツト、b1は
情報ビツトである。
このように本発明の伝送方式においては、送信
側で原信号をｍビツトずつのワードに分けてmB
−nB変換を行うが、一定間隔の特定ワードでは
mB−nB変換を行なわず、原信号に対してフレー
ムビツトまたはSCビツトを単に付加して送出す
る。第１図ｄ，ｆにおいては、ワードW0につい
てのみ説明したが、他のワードWP，W2P，…に
おいても同様にしてフレームビツトまたはSCビ
ツトが付加される。なおフレームビツトは受信側
においてフレーム同期をとるために挿入されるも
のであり、従つてフレームビツトを挿入する間隔
は受信側におけるフレーム同期が確実に行われる
限度の一定間隔に設定すればよく、それ以外の挿
入ビツトはすべてSCビツトとすることができる。
側で原信号をｍビツトずつのワードに分けてmB
−nB変換を行うが、一定間隔の特定ワードでは
mB−nB変換を行なわず、原信号に対してフレー
ムビツトまたはSCビツトを単に付加して送出す
る。第１図ｄ，ｆにおいては、ワードW0につい
てのみ説明したが、他のワードWP，W2P，…に
おいても同様にしてフレームビツトまたはSCビ
ツトが付加される。なおフレームビツトは受信側
においてフレーム同期をとるために挿入されるも
のであり、従つてフレームビツトを挿入する間隔
は受信側におけるフレーム同期が確実に行われる
限度の一定間隔に設定すればよく、それ以外の挿
入ビツトはすべてSCビツトとすることができる。
受信側ではフレームビツトを手がかりとしてフ
レーム同期をとり、SCビツトを分離する操作を
行う。さらにフレームビツトまたはSCビツトを
含んでいないワードに対してはmB−nB逆変換を
行なつて原信号を復元するが、この際フレームビ
ツトまたはSCビツトを含んでいるワードに対し
ては、フレームビツトまたはSCビツトを分離し
た残りのビツトを、mB−nB逆変換することなく
そのまま取り出す。分離されたSCビツトは、本
来の目的であるサービスまたはコントロールのた
めに用いられることは言うまでもない。
レーム同期をとり、SCビツトを分離する操作を
行う。さらにフレームビツトまたはSCビツトを
含んでいないワードに対してはmB−nB逆変換を
行なつて原信号を復元するが、この際フレームビ
ツトまたはSCビツトを含んでいるワードに対し
ては、フレームビツトまたはSCビツトを分離し
た残りのビツトを、mB−nB逆変換することなく
そのまま取り出す。分離されたSCビツトは、本
来の目的であるサービスまたはコントロールのた
めに用いられることは言うまでもない。
上述した本発明の伝送方式において、フレーム
ビツトまたはSCビツトを挿入するワード間隔を
適当に及ぶことによつて、mB−nB符号の持つ
BSI特性を乱すことなく、SCビツトの伝送を行
うことができる。
ビツトまたはSCビツトを挿入するワード間隔を
適当に及ぶことによつて、mB−nB符号の持つ
BSI特性を乱すことなく、SCビツトの伝送を行
うことができる。
第２図は本発明の伝送方式における、送信側で
符号変換を行うコーダ部の構成例を示している。
同図において１は直列並列（Ｓ／Ｐ）変換回路、
２は読出し専用メモリ（ROM）、３は並列直列
（Ｐ／Ｓ）変換回路、４，５はゲート回路、６は
インバータ、７はオア回路である。
符号変換を行うコーダ部の構成例を示している。
同図において１は直列並列（Ｓ／Ｐ）変換回路、
２は読出し専用メモリ（ROM）、３は並列直列
（Ｐ／Ｓ）変換回路、４，５はゲート回路、６は
インバータ、７はオア回路である。
第２図において原信号DATAmはクロツク信
号CLKとともにＳ／Ｐ変換回路１に入力されて、
ｍビツトごとに直列並列変換されて並列にROM
２に入力される。ROM２においては、制御パル
ス１がローレベルのときは、ｍビツトの並列入力
をアドレスとして、予め記憶している所定の符号
則に従つたコードを読出されることによつつて、
mB−nB変換を行なつて、変換されたコードを並
列に出力する。
号CLKとともにＳ／Ｐ変換回路１に入力されて、
ｍビツトごとに直列並列変換されて並列にROM
２に入力される。ROM２においては、制御パル
ス１がローレベルのときは、ｍビツトの並列入力
をアドレスとして、予め記憶している所定の符号
則に従つたコードを読出されることによつつて、
mB−nB変換を行なつて、変換されたコードを並
列に出力する。
一方、SCパルスとフレームパルスはそれぞれ
ゲート回路４，５に入力されているとともに、制
御パルス２がゲート回路５に直接、ゲート回路４
にインバータ６を介して加えられていることによ
つて、制御パルス２がハイレベルのときフレーム
パルスが、ローレベルのときSCパルスが選択さ
れる。このようにして選択されたSCパルスとフ
レームパルスはオア回路７を経てROM２に入力
される。
ゲート回路４，５に入力されているとともに、制
御パルス２がゲート回路５に直接、ゲート回路４
にインバータ６を介して加えられていることによ
つて、制御パルス２がハイレベルのときフレーム
パルスが、ローレベルのときSCパルスが選択さ
れる。このようにして選択されたSCパルスとフ
レームパルスはオア回路７を経てROM２に入力
される。
ROM２は制御パルス１がハイレベルのとき
は、Ｓ／Ｐ変換回路１のｍビツトの並列入力に対
してmB−nB変換を行わず、これにオア回路７を
経て入力されているフレームパルスまたはSCパ
ルスをそれぞれフレームビツトまたはSCビツト
として付加して並列に出力する。
は、Ｓ／Ｐ変換回路１のｍビツトの並列入力に対
してmB−nB変換を行わず、これにオア回路７を
経て入力されているフレームパルスまたはSCパ
ルスをそれぞれフレームビツトまたはSCビツト
として付加して並列に出力する。
Ｐ／Ｓ変換回路３はROM２の並列出力を並列
直列変換して、直列信号からなる出力信号
DATAnを発生する。信号DATAnは所要の符号
構成を有する電気信号であり、これを電気／光変
換することによつて、第１図ｂに示された光信号
が得られる。
直列変換して、直列信号からなる出力信号
DATAnを発生する。信号DATAnは所要の符号
構成を有する電気信号であり、これを電気／光変
換することによつて、第１図ｂに示された光信号
が得られる。
受信側においては、第２図に示されたコーダと
逆の操作を行うデコーダを具えて、入力信号から
SCビツトを分離するとともに、フレームビツト
またはSCビツトを含んでいないワードに対して
mB−nB逆変換を行なつて原信号を復元すればよ
く、その構成は第２図に示された構成から当業者
によつて容易に類推され得るものと思われる。
逆の操作を行うデコーダを具えて、入力信号から
SCビツトを分離するとともに、フレームビツト
またはSCビツトを含んでいないワードに対して
mB−nB逆変換を行なつて原信号を復元すればよ
く、その構成は第２図に示された構成から当業者
によつて容易に類推され得るものと思われる。
以上説明したように本発明の伝送方式によれ
ば、mB−nB符号の持つBSI特性を乱すことな
く、伝送路信号に重畳してSCビツトを伝送する
ことができ、またこれを実現するためのハードウ
エア構成も容易であるから、極めて効果的であ
る。
ば、mB−nB符号の持つBSI特性を乱すことな
く、伝送路信号に重畳してSCビツトを伝送する
ことができ、またこれを実現するためのハードウ
エア構成も容易であるから、極めて効果的であ
る。
第１図は本発明の伝送方式における符号構成の
方法を示す説明図、第２図は本発明の伝送方式に
おける送信側コーダ部の構成例を示すブロツク図
である。 １…直列並列（Ｓ／Ｐ）変換回路、２…読出し
専用メモリ（ROM）、３…並列直列（Ｐ／Ｓ）
変換回路、４，５…ゲート回路、６…インバー
タ、７…オア回路。
方法を示す説明図、第２図は本発明の伝送方式に
おける送信側コーダ部の構成例を示すブロツク図
である。 １…直列並列（Ｓ／Ｐ）変換回路、２…読出し
専用メモリ（ROM）、３…並列直列（Ｐ／Ｓ）
変換回路、４，５…ゲート回路、６…インバー
タ、７…オア回路。
Claims (1)
- １ 原信号ｍ（ｍは正の整数）ビツトからなるワ
ードをｎ（ｎはｍより大なる正の整数）ビツトか
らなるワードに変換して伝送するmB−nB符号を
用いた伝送系において、一定のワード間隔でｍビ
ツトの原信号をmB−nB変換することなくこれに
フレームビツトおよび予備ビツトを付加したｎビ
ツトのワードを挿入する手段を具えて、フレーム
ビツトと予備ビツトを伝送路信号に重畳して伝送
することを特徴とする伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56077797A JPS57193158A (en) | 1981-05-22 | 1981-05-22 | Transmission system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56077797A JPS57193158A (en) | 1981-05-22 | 1981-05-22 | Transmission system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57193158A JPS57193158A (en) | 1982-11-27 |
| JPS641988B2 true JPS641988B2 (ja) | 1989-01-13 |
Family
ID=13643982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56077797A Granted JPS57193158A (en) | 1981-05-22 | 1981-05-22 | Transmission system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57193158A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60167550A (ja) * | 1984-02-09 | 1985-08-30 | Nec Corp | 符号変換装置 |
| JP2643993B2 (ja) * | 1988-07-29 | 1997-08-25 | 富士通株式会社 | Ｂｓｉ化光伝送装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5468617A (en) * | 1977-11-11 | 1979-06-01 | Mitsubishi Electric Corp | Signal recorder-reproducer |
-
1981
- 1981-05-22 JP JP56077797A patent/JPS57193158A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57193158A (en) | 1982-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4855742A (en) | Method of transmitting n-bit information words, information transmission system for carrying out the method, and encoding device and decoding device for use in the information-transmission system | |
| JPH07105818B2 (ja) | 並列伝送方式 | |
| FI20060169A (fi) | Menetelmä informaatiosanojen konvertoimiseksi ja tallennusvälineen tuottamiseksi, laite laiteinformaation tallentamiseksi, signaali tallennusväline ja dekoodauslaite | |
| KR880008300A (ko) | 단일 트랙 직교 에러 보정 시스템 | |
| ES8503871A1 (es) | Un metodo codificador para correccion de errores | |
| SE451927B (sv) | Sett och anordning for felkorrigering | |
| JPH0685510B2 (ja) | デイジタル伝送方式 | |
| JPS641988B2 (ja) | ||
| US4785464A (en) | Method and device for regenerating the integrity of the bit rate in a plesiosynchronous system | |
| JPS586344B2 (ja) | フゴウカソウチ | |
| GB1569076A (en) | Digital transmission system using discrepancy line coding | |
| JP2563239B2 (ja) | 同期パタ−ン選定方法 | |
| JPH0549133B2 (ja) | ||
| JPH0123016B2 (ja) | ||
| JPH0340986B2 (ja) | ||
| JPH07123247B2 (ja) | デイジタルデ−タ伝送方法 | |
| SU1003125A1 (ru) | Устройство дл передачи и приема двоичных сигналов | |
| JPS5947504B2 (ja) | デイジタル伝送方式 | |
| JPH06268526A (ja) | 信号処理システム | |
| SU1405118A1 (ru) | Декодер линейного кода | |
| JPH0355902B2 (ja) | ||
| SU1159166A1 (ru) | Устройство дл кодировани и декодировани дискретной информации | |
| JPH0530336B2 (ja) | ||
| JPH0722285B2 (ja) | フレーム同期方法および装置 | |
| JPS62180611A (ja) | 符号変換伝送方式 |