JPH06268526A - 信号処理システム - Google Patents

Abstract

(57)【要約】 【目的】 回路が簡単であって、高速のデータを扱うの
に適した２ビットのデータワードを３ビットのコードワ
ードに符号変換するデータ符号化のための信号処理シス
テムを提供することを目的とする。 【構成】 データ符号化のための信号処理システムは、
３ビットのコードワードのうちの１ビットはデータワー
ドのうちの１ビットにのみ関連し、コードワードの他の
１ビットは２組のデータワードのうちの３ビットにのみ
関連し、コードワードの残りの１ビットは、前のワード
の標識の１ビット及びデータワードの１ビットの合計２
ビットあるいは前のコードワードのうちの１ビット及び
データワードの２ビットの合計３ビットにのみ関連させ
て符号変換し、コードワード列のビットが“０”から
“１”に変化する時点でのみ信号遷移を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタルビデオテー
プレコーダの如き磁気記録再生系におけるデータ符号
化、又はディジタル情報記録装置におけるディジタル変
調方式のための信号処理システムに関する。

【０００２】

【従来の技術】第１の従来の技術として、ディジタルビ
デオテープレコーダ等における２値ディジタルデータを
磁気記録に適した信号系列に変換する符号化回路につい
て説明する。

【０００３】一般に、２値ディジタルデータ列で表わさ
れる情報を、磁気テープや磁気ディスク等の磁気記録媒
体に記録しようとする場合、前記２値ディジタルデータ
列を磁気記録に適した信号系列に変換することが行われ
る。

【０００４】Ｔ．Ｈｏｒｉｇｕｃｈｉ及びＫ．Ｍｏｒｉ
ｔａの論文“Ａｎ Ｏｐｔｉｍｉｚａｔｉｏｎ ｏｆ
Ｍｏｄｕｌａｔｉｏｎ Ｃｏｄｅｓ ｉｎ Ｄｉｇｉｔ
ａｌＲｅｃｏｒｄｉｎｇ”，ＩＥＥＥ Ｔｒａｎｓａｃ
ｔｉｏｎ ｏｎ Ｍａｇｎｅｔｉｃｓ．Ｖｏｌ．ＭＡＧ
−１２，Ｎｏ．６，Ｎｏｖ．１９７６．ｐ．７４０〜
ｐ．７４２には、２ビット又は４ビットに区切られたデ
ータワードを、３ビット又は６ビットのコードワードに
変換する符号化方法が開示されている。

【０００５】また特開昭５８−２１２２４８号公報に
は、前記符号化方法における変換を逐次的に行うことの
できる符号化回路が開示されている。さらに特公平１−
５８７０５号公報には、２ビットのデータワードを３ビ
ットのコードワードに変換する前記符号化方法とは異な
る符号化方法及び符号化回路が開示されている。

【０００６】図６は、特公平１−５８７０５号公報に開
示されている符号化回路のＲＯＭ（リードオンリメモ
リ）素子を、ＮＡＮＤゲート素子による論理回路に置き
かえた符号化回路を示している。図６に示すように、２
ビットの並列のデータワードを、３ビットの並列のコー
ドワードに変換しており、データワード側の直列−並列
変換回路及びコードワード側の並列−直列変換回路は省
略してある。

【０００７】図６において、データワードは入力端子６
１−１及び６１−２から、Ｄフリップフロップ６２−
１，６２−２にそれぞれ入力され、Ｄフリップフロップ
６２−１，６２−２の出力がＤフリップフロップ６３−
１，６３−２及び論理回路６４の入力に接続されると共
に、Ｄフリップフロップ６３−１，６３−２の出力も論
理回路６４の入力に接続される。論理回路６４の４つの
出力６５−１〜６５−４はＤフリップフロップ６６−１
〜６６−４の入力にそれぞれ接続され、Ｄフリップフロ
ップ６６−１，６６−２，６６−３の出力がコードワー
ドとして出力端子６７−１，６７−２，６７−３に接続
されると共に、Ｄフリップフロップ６６−４の出力は論
理回路６４の入力に接続される。

【０００８】論理回路６４はＤフリップフロップ６３−
１，６３−２の出力である現在のデータワードＤ₁ ，Ｄ
₂ 及びＤフリップフロップ６２−１，６２−２の出力で
ある次のデータワードＤ₃ ，Ｄ₄ 、前のワードの標識Ｆ
₁ を入力として、次の表１に従って、コードワード
Ｐ₁ ，Ｐ₂ ，Ｐ₃ 及び標識Ｆ₂ を演算するもので、論理
式で表わすと、次に示す数式１、数式２のようになる。

【０００９】

【数１】

【００１０】

【表１】

【００１１】

【数２】 論理回路６４の演算でＰ₁ ，Ｆ₂ の代りにＰ₁ ，Ｆ₂ を
演算したのはＮＡＮＤゲート素子の数を少なくするため
で、出力としてはＤフリップフロップ６６−１のＱを出
力端子６７−１に接続すれば、出力端子６７−１〜６７
−３にコードワードＰ₁ ，Ｐ₂ ，Ｐ₃ が得られる。コー
ドワードは並列−直列変換によりコードワード列にされ
た後符号“１”のところで記録電流を反転することによ
り、磁気記録媒体上に磁化反転として記録される。図６
の符号化回路において全てのＤフリップフロップのクロ
ック信号入力にはデータが直列信号の時のクロック信号
周波数の１／２の周波数のクロック信号が入力されてい
る。

【００１２】図６の符号化回路はＤフリップフロップ６
６−４の出力が、論理回路６４の入力にフィードバック
されているので、Ｄフリップフロップ及びＮＡＮＤゲー
ト素子の遅延時間によってクロック信号の周波数の上限
が制限される。すなわち、この符号化回路を良く知られ
たＴＴＬ回路素子を用いて構成した場合Ｄフリップフロ
ップの遅延を最大１０ｎＳ，ＮＡＮＤゲートの遅延を６
ｎＳと仮定すると扱うことのできるデータレートは約９
０Ｍｂｐｓ以下となる。従って、高精細テレビジョン用
のディジタルビデオテープレコーダの様な１５０Ｍｂｐ
ｓを超える高いデータレートのディジタル信号を符号化
する場合には回路素子として遅延時間の小さいＥＣＬ回
路素子を用いるか、またはデータの並列数を大きくした
論理回路を用いる必要がある。しかしながら遅延時間の
小さいＥＣＬ回路素子を用いると消費電力が大きくなる
欠点があることや、ディジタルビデオテープレコーダで
は、８ビットを１シンボルとして８ビット並列の信号と
して扱うこが多いので、データの並列数を大きくした符
号化回路がディジタルビデオテープレコーダには適して
いる。図７は、８ビットの並列データを入力とし１２ビ
ットのコードワードに変換する符号化回路の１例を示す
もので、論理回路は４ビットのデータワードを６ビット
のコードワードに変換する回路を２回路並列に接続した
構成である。図６と同様に図７において、８ビットのデ
ータワードが入力端子７１−１〜７１−８からＤフリッ
プフロップ７２−１〜７２−８に入力され、Ｄフリップ
フロップ７２−１〜７２−８の出力がＤフリップフロッ
プ７３−１〜７３−８に入力されると共に、Ｄフリップ
フロップ７３−１〜７３−６の出力が論理回路７４−１
の入力に、Ｄフリップフロップ７３−５〜７３−８及び
７２−１，７２−２の出力が論理回路７４−２の入力に
接続される。論理回路７４−１の６個の出力７５−１〜
７５−６及び論理回路７４−２の６個の出力７５−８〜
７５−１３はＤフリップフロップ７６−１〜７６−１２
を介して、コードワード出力として出力端子７７−１〜
７７−１２に接続される。また論理回路７４−１の７番
目の出力７５−７は論理回路７４−２の入力に接続さ
れ、論理回路７４−２の７番目の出力７５−１４はＤフ
リップフロップ７６−１３を介して、論理回路７４−１
の入力に接続される。このように接続された図７の符号
化回路では、論理回路７４−１及び７４−２において、
それぞれ図６における２ビットのデータワード２組が３
ビットのコードワード２組すなわち６ビットに変換され
る。論理回路７４−１は、Ｄフリップフロップ７３−１
〜７３−６の出力であるＤ₁ 〜Ｄ₆ とＤフリップフロッ
プ７６−１４の出力である前のワードの標識Ｆ₁ を入力
として、コードワードＰ₁ 〜Ｐ₆ 及び標識Ｆ₂ を次の数
式３の様な論理式の演算を行う。

【００１３】

【数３】 論理回路７４−２はＤフリップフロップ７３−５〜７３
−８の出力であるＤ₅〜Ｄ₈ 及びＤフリップフロップ７
２−１，７２−２の出力Ｄ₉ ，Ｄ₁₀、前のワードの標識
を表わす論理回路７４−１の出力７５−７を入力とし
て、同様な論理式によってコードワードＰ₇ 〜Ｐ₁₂と標
識が演算される。

【００１４】図７の符号化回路において全てのＤフリッ
プフロップにはデータが直列信号の時のクロック信号周
波数の１／８の周波数のクロック信号が加えられる。こ
の符号化回路をＴＴＬ回路素子で構成した場合のフィー
ドバックループの遅延時間はＤフリップフロップ１段の
遅延時間とＮＡＮＤゲート４段の遅延時間との和であ
り、データレートの上限は、図６で仮定した遅延時間を
用いれば約２３５Ｍｂｐｓとなる。

【００１５】次に、第２の従来の技術として、直流成分
を伝送できない伝送路に適用されるデータ符号化のため
のシステムについて説明する。すなわち、磁気記録再生
系のように直流成分の伝送ができない系を介してデータ
伝送を行う場合、失われた直流成分に起因するデータ識
別誤りが問題となる。このため、伝送するデータを符号
化して直流成分を抑圧することにより誤りを減少させる
方法がいくつか提案され、あるいは実現されている。

【００１６】特開昭５８−７５９５０号公報では、ディ
ジタル化された映像信号のようにデータ間に相関がある
場合に、ｎビットをｎビットに変換する際のマッピング
を工夫することにより直流成分を抑圧している。最大の
欠点は、誤り訂正用チェックワードなど相関のないデー
タに適用できないことである。

【００１７】ディジタルオーディオテープレコーダに適
用されている８／１０変換方式等、ｍビットをｎビット
（ｍ＜ｎ）に変換し、その冗長度を生かして直流成分を
抑圧する方式がある。本方式ではデータの統計的性質に
よらず直流成分抑圧に効果があるが伝送ビットレートが
高くなるという欠点がある。

【００１８】テレビジョン学会技術報告ＩＣＳ８１−１
０に開示されている方式では、映像信号をＤＰＣＭによ
り伝送する際には、差分値の分布と相関とを利用してマ
ッピングを工夫し、直流成分を抑圧する。この方式は、
ＤＰＣＭ以外には適用できない。

【００１９】以上述べたように、従来の技術では、ビッ
トレートを上げることなく直流成分を抑圧するにはデー
タの統計的性質が予測可能でかつ利用可能なことが必要
であった。このため、映像データの直流成分が抑圧でき
ても、誤り訂正チェックワードの直流成分は抑圧できな
かった。このため、たとえば磁気記録再生装置の応用範
囲はきつく制限されていた。また、データの統計的性質
によらず直流成分を抑圧するためには伝送ビットレート
を通常１０％程度以上上げなければならず、たとえば磁
気テープの使用効率を下げていた。

【００２０】これらの問題に対して、本発明者による特
開平２−４４５８３号公報では、極めて低い冗長度の増
加を許容すれば、データの統計的性質に依存しないで直
流成分の抑圧を行える技術が開示されている。しかしな
がら、低域成分に対する抑圧効果は映像データの相関を
利用した方法に比べると小さい。従って、本技術をすべ
ての種類のデータに適用するのは実用的に良い方法とは
言えない。

【００２１】次に、第３の従来の技術として、ディジタ
ル情報記録装置、特に異なるワード長のデータを混在し
て記録する場合に好適なディジタル変調のための信号処
理システムについて説明する。すなわち、ディジタルデ
ータを通信路を介して伝送したり記録媒体に記録する場
合には、誤りの発生頻度を下げるために、その通信路あ
るいは記録再生系の特性にあわせてデータを変換するた
めのディジタル変調装置を使用する必要がある。例えば
磁気テープを使用したディジタルＶＴＲでは、磁気記録
特有の記録周波数特性のために低周波成分の記録特性が
悪く、特に同一レベルが長時間連続するパターンや直流
成分を記録することは困難である。従って、低周波成分
が抑圧可能な変調方式が使用される。

【００２２】従来のディジタルＶＴＲで使用される変調
方式として、映像データの相関を利用して８ビットのデ
ータワードを８ビットのコードワードに変換する８／８
変換方式などがあった。

【００２３】しかし８／８変換方式では、データの相関
を使用しているため、相関の無いデータに対しては直流
成分の抑圧効果が得られない。ディジタルＶＴＲでは映
像データと共に音声データや他の補助データの記録も行
っている。これらのデータは通常映像データより重要度
が高いために、誤りの発生確率を映像データより低くし
たいが、映像データと同様なデータの相関が無いために
直流成分の抑圧効果が得られず、逆に誤り発生確率が高
くなってしまう問題が発生していた。

【００２４】

【発明が解決しようとする課題】しかしながら、上述し
た第１の従来の技術で説明したシステムにおいては、表
１で表わされる符号化方法を高いデータレートのディジ
タル信号に適用するための図７のような従来の符号化回
路では符号変換を行うための論理回路の回路規模が大き
くかつ複雑であるという欠点があった。すなわち、前記
表１に示すような符号変換は高速のデータを扱う装置を
実現するものとしては適しているとは言えなかった。

【００２５】また、上述した第２の従来の技術で説明し
た信号処理システムでは、ビットレートを上げることな
く直流成分を抑圧するにはデータの統計的性質が予測可
能でかつ利用可能なことが必要であった。このため、映
像データの直流成分が抑圧できても、誤り訂正チェック
ワードの直流成分は抑圧できなかった。このため、たと
えば磁気記録再生装置の応用範囲はきつく制限されてい
た。また、データの統計的性質によらず直流成分を抑圧
するためには伝送ビットレートを通常１０％程度以上上
げなければならず、たとえば磁気テープの使用効率を下
げていた。一方、本発明者による特開平２−４４５８３
号公報では、極めて低い冗長度の増加を許容すれば、デ
ータの統計的性質に依存しないで直流成分の抑圧を行え
る技術が開示されている。しかしながら、低域成分に対
する抑圧効果は映像データの相関を利用した方法に比べ
ると小さい。従って、本技術をすべての種類のデータに
適用するのは実用的に良い方法とは言えない。

【００２６】さらに、上述した第３の従来の技術で説明
した信号処理システム、つまり従来のディジタル変調装
置では、データの相関により直流成分の抑圧を行ってい
るため、相関を持たないデータに対してはその抑圧効果
が得られず、誤りの発生確率が高くなってしまう問題点
があった。

【００２７】そこで本発明の第１の目的は、従来の２ビ
ットのデータワードを３ビットのコードワードに変換す
る符号化方法によって作られる最も短い記録電流の反転
がコードビットの２ビット分である記録信号電流と同じ
記録信号電流を作り得、しかも符号変換を行うための論
理回路が簡単な高速のデータを扱えるデータ符号化のた
めの信号処理システムを提供することにある。

【００２８】また本発明の第２の目的は、ビットレート
の上昇を極力小さくしながら、記録される各種データの
統計的性質にあって効率の良い直流成分抑圧効果を奏す
るデータ符号化のための信号処理システムを提供するこ
とにある。

【００２９】さらに本発明の第３の目的は、相関を持た
ないデータであっても誤りの発生確率を低くすることが
可能なデータ符号化のための信号処理システムを提供す
ることにある。

【００３０】

【課題を解決するための手段】上記第１の目的を達成す
るため本発明のデータ符号化のための信号処理システム
は、２ビットのデータワードを３ビットのコードワード
に変換する符号化方法において、３ビットのコードワー
ドのうちの１ビットが現在のデータワードのうちの１ビ
ットにのみ関連し、コードワードの他の１ビットが現在
のデータワードと次のデータワードのうちの３ビットに
のみ関連し、コードワードのもう１つの他の１ビット
が、現在のデータワードのうちの１ビットと前のワード
の標識または現在のデータワードの２ビットと前のコー
ドワードのうちの１ビットに関連するように符号変換
し、コードワードを直列にしたコードワード列のコード
ビットが“０”から“１”に変化する時点でのみ記録電
流を反転させることにより磁気記録媒体上に記録する記
録信号電流を得ることを特徴とする。

【００３１】また上記第２の目的を達成するため本発明
のデータ符号化のための信号処理システムでは、映像デ
ータである入力データワード列に対して選択的に相補形
態への変換とマッピングを施しコードワード列を得る。
上記コードワード列を所定数毎に区切りブロック化す
る。上記各ブロックを誤り訂正符号化し中間ブロックを
得る。上記中間ブロックに含まれる複数の誤り訂正チェ
ックワードそれぞれに、少なくとも上記中間ブロックの
内容に依存して定まる所定の制御ワードを法２加算す
る。この結果、伝送路に送出される送出ブロックの列が
生成される。

【００３２】上記制御ワードは次のような条件を満たす
よう定められる。すなわち、１つ前の送出ブロックまで
のビット１の個数とビット０の個数との差をＡとする。
現在の中間ブロックの映像データに相当する部分のビッ
ト１の個数とビット０の個数との差をＢとする。現在の
中間ブロックの誤り訂正チェックワード部分に、ある制
御ワードを法２加算した結果、当該部分におけるビット
１の個数とビット０の個数との差をＣとする。このと
き、Ａ＋Ｂ＋Ｃの絶対値を最小とする制御ワードを最終
的な制御ワードとする。または、Ａ＋Ｂ＋Ｃの符号がブ
ロック単位で反転するようにもできる。なお、伝送の任
意のタイミングで、値Ａに対して初期値を設定すること
ができる。

【００３３】さらに上記第３の目的を達成するため本発
明のデータ符号化のための信号処理システムでは、伝送
中に発生する誤りの発生確率が、変換テーブルの端付近
より変換テーブルの中央付近で低くなるように構成され
た変換テーブルにより、Ｎビット（Ｎ＞０）を単位とす
る第１のデータワードをＭビット（Ｍ≧Ｎ）を単位とす
るコードワードに変換するディジタル変調方式におい
て、Ｎビットより小さいｎビット（ｎ＜Ｎ）を単位とす
る第２のデータワードをコードワードに変換するに際
し、第２のデータワードをＮビットデータの下位ｎビッ
トに配置し、Ｎビットデータの最上位ビットには第２の
データワードの最上位ビットの論理を反転したビットを
配置し、残りのビットには第２のデータワードの最上位
ビットを配置することより第２のデータワードをＮビッ
トに拡張する。

【００３４】さらに拡張されたＮビットの第２のデータ
ワードを前記変換テーブルによりコードワードに変換す
る。

【００３５】

【作用】上記第１の目的を達成する発明のシステムによ
れば、２ビットのデータワードから３ビットのコードワ
ードへの符号変換がコードワードのうちの１ビットはデ
ータワードの１ビットとコードワードの他の１ビットは
データワードの３ビットと、コードワードのもう１つの
他の１ビットはデータワードの１ビット及び標識の１ビ
ットとあるいはデータワードの２ビットと前のコードワ
ードの１ビットとのみ関連していることから、論理回路
が簡単になる。また、前のワードの標識ビットと関連し
ているのはワードコードのうちの１ビットだけであるの
で、高速のデータを扱うために変換するデータの並列数
を増加させてもあまり複雑にはならない。従って、本発
明によれば、符号変換を行うための論理回路が簡単で高
速のデータを扱うことが出来る。

【００３６】上記第２の目的を達成する発明のシステム
によれば、映像データである入力データワード列に対し
て選択的に相補形態への変換とマッピングを施しコード
ワード列を得る。この処理により、高い相関を有する映
像データについては充分直流成分が抑圧される。しか
し、映像データの内容によっては当該部分におけるビッ
ト１の個数とビット０の個数との差は必ずしも（Ｂ＝）
０にはなっていない。上記コードワード列を所定数毎に
区切りブロック化する。上記各ブロックを誤り訂正符号
化し中間ブロックを得る。付加された誤り訂正チェック
ワードの部分は、ビット１の個数とビット０の個数との
差に関する何等の保証もなく確率的に大きな直流成分を
もつ。上記中間ブロックに含まれる複数の誤り訂正チェ
ックワードそれぞれに、少なくとも上記中間ブロックの
内容に依存して定まる所定の制御ワードを法２加算す
る。この結果、伝送路に送出される送出ブロックの列が
生成される。ここで、上記制御ワードは次のような条件
を満たすよう定められる。すなわち、１つ前の送出ブロ
ックまでのビット１の個数とビット０の個数との差をＡ
とする。現在の中間ブロックの映像データに相当する部
分のビット１の個数とビット０の個数との差をＢとす
る。現在の中間ブロックの誤り訂正チェックワード部分
に、ある制御ワードを法２加算した結果、当該部分にお
けるビット１の個数とビット０の個数との差をＣとす
る。このとき、Ａ＋Ｂ＋Ｃの絶対値を最小とする制御ワ
ードを最終的な制御ワードとする。または、Ａ＋Ｂ＋Ｃ
の符号がブロック単位で反転するようにもできる。な
お、伝送の任意のタイミングで、値Ａに対して初期値を
設定することができる。この結果、１つ前の送出ブロッ
クまでの残留直流成分、映像データ部分の残留直流成分
などを打ち消しながら、誤り訂正チェックワード部分の
直流成分を抑圧できる。

【００３７】上記第３の目的を達成する発明のシステム
によれば、Ｎビットを単位とするデータとｎビットを単
位とするデータを共通の変調装置によりコードワードへ
変換することが可能となる。さらに、Ｎビットよりも小
さいｎビットを単位とするデータに対しては、変換テー
ブルの中央付近にある誤り発生確率の低いコードワード
しか使用されないため、ｎビットを単位とするデータの
誤り発生確率を低くすることができる。

【００３８】従って、例えば重要度が高い音声データや
補助データをＮビットより小さいビットを単位にあらか
じめ分割しておけば、重要度の高いデータの誤り発生確
率を低くすることができる。

【００３９】

【実施例】以下、図面を参照して本発明に係るデータ符
号化のための信号処理システムの実施例を説明する。

【００４０】まず、第１の実施例を説明する。すなわ
ち、図１は、本発明のデータ符号化のための信号処理シ
ステムの第１の実施例に係る符号化回路を示す回路図、
図２はその符号変換における論理演算を説明するための
基本の符号化回路の回路図で、図１は従来例の図７に対
応して８ビットのデータを１２ビットのコードワードに
変換する場合で、図２は従来例の図６に対応する２ビッ
トのデータワードを３ビットのコードワードに変換する
場合を示している。図１及び図２において、図６及び図
７と同様にクロック信号の配線は省略してある。

【００４１】図１において、８ビットのデータワードが
入力端子１１−１〜１１−８からそれぞれＤフリップフ
ロップ１２−１〜１２−８と１３−１〜１３−８を介し
て論理回路１４−１及び１４−２に入力されている。論
理回路１４−１の出力１５−１〜１５−６及び論理回路
１４−２の出力１５−８〜１５−１３はＤフリップフロ
ップ１６−１〜１６−１２を介して、コードワード出力
として出力端子１７−１〜１７−１２に接続される。ま
た、論理回路１４−１の７番目の出力１５−７は次のデ
ータワードへの標識として論理回路１４−２の入力に接
続され、論理回路１４−２の７番目の出力１５−１４
は、Ｄフリップフロップ１６−１３を介して、同様に次
のデータワードへの標識として論理回路１４−１の入力
に接続される。このように接続された図１の符号化回路
では論理回路１４−１及び１４−２においてそれぞれ２
ビットのデータワード２組である４ビットのデータが３
ビットのコードワード２組すなわち６ビットに符号変換
されると共に標識が演算される。論理回路１４−１及び
１４−２における論理演算を説明するため図２の基本的
な符号化回路を使って２ビットのデータワードを３ビッ
トのコードワードに変換する論理演算を求める。図２に
おいて２ビットのデータワードが入力端子２１−１，２
１−２から、それぞれＤフリップフロップ２２−１，２
２−２及び２３−１，２３−２を介して論理回路２４に
入力される。論理回路２４の出力２５−１〜２５−３は
Ｄフリップフロップ２６−１〜２６−３を介して３ビッ
トのコードワードとして出力端子２７−１〜２７−３へ
出力されると共に論理回路２４の出力２５−４はＤフリ
ップフロップ２６−４を介して、次のデータワードへの
標識として論理回路２４へ入力される。論理回路２４は
Ｄフリップフロップ２３−１，２３−２の出力である現
在のデータワードＤ₁ ，Ｄ₂ 及びＤフリップフロップ２
２−１，２２−２の出力である次のデータワードＤ₃ ，
Ｄ₄ 、Ｄフリップフロップ２６−４の出力である前のワ
ードの標識Ｆ₁ を入力として、次の表２に従って、コー
ドワードＰ₁ ，Ｐ₂ ，Ｐ₃ 及び標識Ｆ₂ を演算するもの
である。

【００４２】

【表２】 表２より論理式を求めると次の数式４の様になる。

【００４３】

【数４】 従って、図１の論理回路では、４ビットのデータのうち
後の２ビットのデータワードに対しては前の２ビットの
データワードの標識を使えば良いのであるから、図１の
Ｄフリップフロップ１３−１〜１３−６の出力であるＤ
₁ 〜Ｄ₆ とＤフリップフロップ１６−１４の出力である
Ｆ₁ を入力としてコードワードＰ₁ 〜Ｐ₆ 及び標識Ｆ₂
を次の数式５の様に論理演算する。

【００４４】

【数５】 図１の論理回路１４−１，１４−２のゲート数は上記の
ように論理演算が簡単になるので図７の論理回路７４−
１，７４−２のゲート数の半分ですむ。

【００４５】本発明による図１の符号化回路の出力であ
る並列のコードワードは、直列のコードワード列に変換
された後、コードワード列のコードビットが“０”から
“１”に変化する時点でのみ記録電流を反転させること
により、磁気記録媒体上に記録する記録信号電流を得
る。

【００４６】次に、本発明による符号化回路によって得
られる記録信号電流が従来の符号化回路によって得られ
る記録信号電流と同じになることを説明する。表３は、
表１によって表わされた符号変換を前述のＴ．Ｈｏｒｉ
ｇｕｃｈｉ及びＫ．Ｍｏｒｉｔａの論文に開示されてい
る可変長符号化方式の符号変換の表現に直したものであ
る。

【００４７】

【表３】 表１あるいは表３においてコードワードを直列にしたコ
ードワード列の“１”のビットで記録電流を反転させて
いるので、コードワードのビット“０”を“１”に置き
換えれば記録信号電流波形が変化してしまい、正しい符
号化を行うことが出来ない。しかしながら、直列にした
コードワード列のビット“０”からビット“１”に変化
する時点でのみ記録電流を反転させて、記録信号電流を
作ることにすれば、コードワード列のビット“１”に続
く特定のビットはビット“０”をビット“１”に置き換
えても記録信号電流波形は変らない。例えば表３のデー
タワードがＤ₁ ＝１，Ｄ₂ ＝Ｄ₃ ＝Ｄ₄ ＝０の場合に、
上述の様に直列のコードワード列のビット“０”からビ
ット“１”に変化する時点でのみ記録電流を反転させる
ものとすると、表３のＰ₃ ＝１，Ｐ₁ ＝Ｐ₂ ＝Ｐ₄ ＝Ｐ
₅ ＝Ｐ₆ ＝０をＰ₃＝Ｐ₄ ＝１，Ｐ₁ ＝Ｐ₂ ＝Ｐ₅ ＝Ｐ
₆ ＝０とＰ₄ を“０”から“１”に変えても、Ｐ₃ ＝Ｐ
₄ ＝Ｐ₅ ＝１，Ｐ₁ ＝Ｐ₂ ＝Ｐ₆ ＝０とＰ₄ 及びＰ₅ を
“０”から“１”に変えても記録信号電流波形は変らな
い。従って表３の中から置き換えても記録信号電流波形
が変らない特定のコードワード中のビットを選択して置
き換え、データワードからコードワードへの符号変換が
より簡単な論理演算ですむようにすることが出来る。

【００４８】表４は、上述したコードワードのビット
“０”をビット“１”に置き換えた後の符号変換を表わ
したもので、表４の可変長符号化方式の表現から次の表
４を得る。

【００４９】

【表４】 また、標識を用いた２ビットのデータワードを３ビット
のコードワードに符号変換する表現方法にしたのが前述
の表２である。

【００５０】以上説明したように表４すなわち表２の符
号変換を用いた図１の本発明による符号化回路でも、図
７の従来の符号化回路と同じような記録信号電流を作る
ことが出来る。

【００５１】次に第２の実施例を説明する。すなわち、
図３は本発明の第２の実施例に係る符号化回路を示す回
路図で、更に高速のデータを扱えるこようにデータの８
ビットを４ビット毎に分けないで、標識の演算を８ビッ
ト毎に演算する構成とした場合を示している。図３にお
いて、論理回路３４を除きＤフリップフロップ等の構成
は図１と同じなので、同一の番号を付し説明を省略す
る。また、クロック信号の配線も省略してある。

【００５２】図３の論理回路３４はＤフリップフロップ
１３−１〜１３−８の出力であるＤ₁ 〜Ｄ₈ 及びＤフリ
ップフロップ１２−１，１２−２の出力であるＤ₉ ，Ｄ
₁₀、Ｄフリップフロップ１６−１３の出力であるＦ₁ を
入力として、コードワードＰ₁ 〜Ｐ₁₂及び標識Ｆ₂ を次
の数式６の様な論理式で演算し出力する。

【００５３】

【数６】 第１の実施例と同様に図３の符号化回路の出力の並列の
コードワードは直列のコードワード列に変換された後、
コードワード列のコードビットが“０”から“１”に変
化する時点でのみ記録電流を反転させることにより記録
信号電流が得られる。図３の符号化回路で扱えるデータ
レートは図１及び図７の符号化回路のフィードバックル
ープの遅延時間がＤフリップフロップ１段の遅延時間と
ＮＡＮＤゲート４段の遅延時間との和であるのに比べ、
図３の符号化回路のフィードバックループの遅延時間が
Ｄフリップフロップ１段の遅延時間とＮＡＮＤゲート２
段の遅延時間の和であるので、遅延時間が減少し、その
上限は大きくなる。例えば、図６や図７で仮定した遅延
時間を用いれば約３６０Ｍｂｐｓとなる。このように、
本発明の第２の実施例に係る図３の符号化回路の論理回
路３４のゲート数は、図１の符号化回路の論理回路１４
−１，１４−２のゲート数よりは少し多くなるが扱うこ
との出来るデータレートの上限は大きくなる。

【００５４】次に第３の実施例を説明する。すなわち、
図４は、本発明の第３の実施例に係る符号化回路を示す
回路図で標識の演算を行わずに、前のコードワードの最
後の１ビットを標識の代りに使う構成とした場合を示し
ている。図１〜図３の場合と同様にクロック信号の配線
は省略してある。

【００５５】図４において、８ビットのデータワードが
入力端子４１−１〜４１−８からそれぞれＤフリップフ
ロップ４２−１〜４２−８と４３−１〜４３−８を介し
て論理回路４４−１及び４４−２に入力されている。論
理回路４４−１の出力４５−１〜４５−６及び論理回路
４４−２の出力４５−７〜４５−１２はＤフリップフロ
ップ４６−１〜４６−１２を介して、コードワード出力
として出力端子４７−１〜４７−１２に接続されると共
に、論理回路４４−１の出力４５−６が論理回路４４−
２に入力され、Ｄフリップフロップ４６−１２の出力が
論理回路４４−１に入力される。このように接続された
図４の符号化回路では論理回路４４−１及び４４−２に
おいて、それぞれ２ビットのデータワード２組である４
ビットのデータが３ビットのコードワード２組である６
ビットに符号変換されるが、標識は演算されない。論理
回路４４−１及び４４−２における論理演算を説明する
ため、第１の実施例の場合と同様に、まず２ビットのデ
ータワードを３ビットのコードワードに変換する論理回
路を求める。表５は、現在のデータワードＤ₁ ，Ｄ₂ 、
次のデータワードＤ₃ ，Ｄ₄ 及び前のコードワードの最
終ビットＺを入力として、コードワードＰ₁ ，Ｐ₂ ，Ｐ
₃ との関係を示す変換表で、表５からコードワード
Ｐ₁ ，Ｐ₂ ，Ｐ₃ の論理式が求められる。

【００５６】

【表５】 そして、第１の実施例の場合と同様に、２組のデータワ
ードの場合に拡張すれば、図４の論理回路４４−１，４
４−２の論理演算が、次の数式７のように求められる。

【００５７】

【数７】 第１の実施例と同様に、図４の符号化回路の出力の並列
のコードワードは直列のコードワード列に変換された
後、コードワード列のコードビットが“０”から“１”
に変化する時点でのみ記録電流を反転させることにより
記録信号電流が得られる。図４の符号化回路では標識を
用いないので、Ｄフリップフロップの数は少なくてす
む。

【００５８】次に第４の実施例を説明する。すなわち、
図５は本発明の第４の実施例に係る符号化回路を示す回
路図で記録信号電流が前述のＴ．Ｈｏｒｉｇｕｃｈｉ及
びＫ．Ｍｏｒｉｔａの論文で開示されている２ビットま
たは４ビットに区切られたデータワードを３ビットまた
は６ビットのコードワードに変換する符号化方法によっ
て得られるものと同じになる場合を示している。図５に
おいて、論理回路５４−１，５４−２を除きＤフリップ
フロップ等の構成は図１と同じなので、同一の番号を付
し説明を省略する。また、クロック信号の配線も省略し
てある。図５の符号化回路では、図１の符号化回路と同
様に論理回路５４−１及び５４−２において、それぞれ
４ビットのデータが、６ビットのコードワードと標識に
符号変換されるが、論理回路５４−１，５４−２におけ
る論理演算は第１の実施例の場合と同様に２ビットのデ
ータワードを３ビットのコードワードと標識に変換する
論理式を拡張して求めることが出来る。表６は現在のデ
ータワードＤ₁ ，Ｄ₂ と次のデータワードの先頭ビット
Ｄ₃ 及び前のワードの標識Ｆ₁ を入力として、ワードコ
ードＰ₁ ，Ｐ₂ ，Ｐ₃ と標識Ｆ₂ の関係を示す変換表
で、表６からコードワードＰ₁ ，Ｐ₂ ，Ｐ₃ と標識Ｆ₂
の論理式が次の数式８のように求められる。

【００５９】

【表６】

【００６０】

【数８】 これらの論理式を２組のデータワードの場合に拡張すれ
ば、図５の論理回路５４−１及び５４−２の論理演算が
次の数式９のように求められる。

【００６１】

【数９】 第１の実施例と同様に、図５の符号化回路の出力の並列
のコードワードは直列のコードワード列に変換された
後、コードワード列のコードビットが“０”から“１”
に変化する時点でのみ記録電流を反転させることにより
記録信号電流が得られる。

【００６２】尚、図５の符号化回路では４ビットのデー
タごとに６ビットのコードワードを演算したが、図１の
論理回路１４−１，１４−２の論理演算を８ビットのデ
ータに拡張して図３の符号化回路とした様に、図５の論
理回路５４−１，５４−２の論理演算を８ビットのデー
タに拡張した符号化回路を作ることも出来る。また、図
１の符号化回路の論理演算の基本となった表２を変更
し、標識を用いない表５をもとに論理回路を構成し図４
の符号化回路とした様に、図５の符号化回路の論理演算
を標識を用いないで行うことも可能である。

【００６３】尚、本発明は上記実施例に限定されるもの
ではない。例えばデータの各ビットをその補数にして
（データを反転させて）符号変換を行っても良いことは
勿論である。また上記実施例では８ビットの並列データ
を扱ったが符号変換は２ビットの任意の倍数に拡張が可
能であることは勿論であり、コードビットとその補数を
演算しＤフリップフロップ段で反転させても良い。要す
るに本発明はその要旨を逸脱しない範囲で種々変形して
実施することが出来る。

【００６４】以上のように本発明による符号化のための
信号処理システムは、高速のデータを扱うことの出来る
４ビット以上のデータをコードワードに変換する論理回
路のゲート数が従来に比べて少なく、簡単になり実用性
の極めて高い利点がある。

【００６５】次に、本発明に係るデータ符号化のための
信号処理システムの第５の実施例を図面、数式に基づい
て詳しく説明する。

【００６６】図８は本発明の一実施例であるデータ符号
化方法を実現する符号化回路のブロック図である。

【００６７】端子１０１を介して入力される映像データ
ワード列は、図示されていないディスプレイ上で互いに
隣接していた２つのワードが隣接した形態とされてい
る。これをワードペアと称する。この映像データワード
列は相補変換回路１２１に入力され、ワードペアのうち
一方のワードの各ビットが反転される。相補変換回路１
２１の出力はマッピング回路１２２に入力される。マッ
ピング回路１２２では入力されたワード列のそれぞれの
ワードに対して、各入力ワードに対して一意的に定まる
同一ビット数のコードワードが出力される。本マッピン
グ回路１２２における入力ワードと出力コードワードと
の間の関係は、もとのアナログレベルが近い２つの入力
ワードに対して略同一の重み（１ワード中のビット１の
個数）をもった出力コードワードが対応させられるとい
う関係である。マッピング回路１２２の出力はブロック
化回路１２３に入力される。ブロック化回路１２３は、
コードワード列をｋワード毎に区切り、誤り訂正チェッ
クワード付加のためのタイミング領域を確保する。生成
された各ブロックは誤り訂正符号化回路１０２に入力さ
れる。誤り訂正符号化回路１０２は上記入力ブロックを
ｍビットで構成されるワードを単位として誤り訂正符号
化を行う。本実施例では、誤り訂正符号として、有限体
ＧＦ（２^m ）上で構成されるリードソロモン符号が適用
される。１入力ブロックを構成するｍ＊ｋビットは、図
９に示すごとく、２次元平面上に並べられ、縦方向に並
んだｍビットが１ワードを構成する。各ワードに対し
て、左から順にＷ₁ 、Ｗ₂ 、〜、Ｗ_k と名称が与えられ
る。誤り訂正符号化回路１０２は図９に示すｋワード
に、図１０に示すとおり、（ｎ−ｋ）個のチェックワー
ドＰ₁、Ｐ₂ 、〜、Ｐ_n-k を付加して中間ブロックを形
成する。チェックワードＰ₁ 、Ｐ₂、〜、Ｐ_n-k はαを
ＧＦ（２^m ）上の原始元としたとき、例えば数式１０を
満たすように決められる。

【００６８】

【数１０】 図１０において、横方向に並んだ映像データに対応する
コードワードに属するｋビットを１つの集合とし上から
順にＳＷ（１）、ＳＷ（２）、〜、ＳＷ（ｍ）とする。
また、横方向に並んだチェックワードに属するｎ−ｋビ
ットを１つの集合とし上から順にＳＰ（１）、ＳＰ
（２）、〜、ＳＰ（ｍ）とする。誤り訂正符号化回路１
０２は図１０に示した中間ブロックを出力信号３とし
て、Ｎ０（ｉ）算出回路１０４、Ｎ１（ｉ）算出回路１
０６、映像データ誤差算出回路１２４、記憶回路１１２
に送る。Ｎ０（ｉ）算出回路１０４は、集合ＳＰ（ｉ）
（ｉ＝１〜ｍ）に含まれるビット０の数を算出しその値
をＮ０（ｉ）（ｉ＝１〜ｍ）として、信号線１０５によ
り制御回路１１０に供給する。Ｎ１（ｉ）算出回路１０
６は、集合ＳＰ（ｉ）（ｉ＝１〜ｍ）に含まれるビット
１の数を算出しその値をＮ１（ｉ）（ｉ＝１〜ｍ）とし
て、信号線１０７により制御回路１１０に供給する。映
像データ誤差算出回路１２４は集合ＳＷ（ｉ）（ｉ＝１
〜ｍ）に含まれるビット１の個数の合計とビット０の個
数の合計の差を算出し、その値をＢとして、制御回路１
１０に供給する。制御回路１１０は、記憶回路１０８の
保持している１つ前の送出ブロックに関して求められた
誤差データＡも信号線１０９により受ける。Ａは、１つ
前の送出ブロックまでの間の、ビット１の個数とビット
０の個数との差を表す。

【００６９】制御回路１１０は、次の数式１１の演算を
行う。

【００７０】

【数１１】 数式１１で示されるＥＲＲは、現在の送出ブロックまで
でビット１の個数とビット０の個数との差が０となるた
めに、現在の送出ブロック中の誤り訂正チェックワード
部分が持つべきビット１の個数を示している。

【００７１】次に制御回路１１０は、次の数式１２で表
される関数Ｆの絶対値を最小にするＸｉ（ｉ＝１〜ｍ）
を求める。ただし、Ｘｉ（ｉ＝１〜ｍ）はすべて０また
は１とされている。

【００７２】

【数１２】 もとまったＸｉ（ｉ＝１〜ｍ）により構成される数式１
３のワードＷｃを制御ワードとして、信号線１１を介し
て出力する。また、関数Ｆの値そのものは新たな誤差デ
ータＡとして、信号線１１６を介して出力する。

【００７３】

【数１３】 記憶回路１１２は、信号線１０３から信号線１１１に至
る間の遅延量を補償するために必要とされている。記憶
回路１１２の出力は信号線１１３を介して法２加算器１
１４に供給される。法２加算器１１４は出力として送出
ブロックを得て、端子１１５に出力する。誤差データＡ
は、信号線１１６、セレクタ１１７および信号線１２０
を介して記憶回路８に供給される。そして、次の送出ブ
ロックの制御ワードＷｃおよび誤差データＡの演算に際
して参照される。

【００７４】なお、端子１１８を介してセレクタ１１７
に供給されるセレクト信号により端子１１９を介して入
力される初期設定データを記憶回路１０８に供給するこ
とも可能とされている。

【００７５】図１１は本発明の一実施例であるデータ符
号化方法を復号するための復号化回路のブロック図であ
る。

【００７６】ここでは議論をわかりやすくするため、ｎ
−ｋ＝３として説明する。ｎ−ｋが３よりも大の場合、
途中の計算過程は複雑となるが、復号できることは公知
の符号理論を用いて容易に証明できる。

【００７７】端子１３０を介して入力される受信ブロッ
クはワードＷ₁ Ｗ₂ 〜Ｗ_k Ｐ₁ 〜Ｐ₃ により構成されて
おり、シンドローム生成回路１３１及び記憶回路１３２
に供給される。シンドローム生成回路１３１は数式１４
で定義されるシンドロームＳｉ（ｉ＝１〜３）を計算す
る。

【００７８】

【数１４】 次に復号化回路１３３の動作を数式により示す。符号化
側で法２加算された制御ワードＷｃの値をＣとする。 （１）伝送路上で発生した誤りが０個の場合 シンドロームＳｉ（ｉ＝１〜３）は数式１５の通りであ
る。ここで、数式１６を仮定すると、数式１７を得る。

【００７９】

【数１５】

【００８０】

【数１６】

【００８１】

【数１７】 数式１６の値は既知であるから、数式１８のようにＣが
求められる。

【００８２】

【数１８】 （２）伝送路上で発生した誤りが１個の場合 受信ブロックのＷ₁ から数えてｊ番目のワードに大きさ
Ｅの誤りがおこったとすると、シンドロームＳｉ（ｉ＝
１〜３）は数式１９の通りである。ここで、数式１６を
仮定すると、数式２０および数式２１を得る。

【００８３】

【数１９】

【００８４】

【数２０】

【００８５】

【数２１】 数式２１から数式２２が導かれ、この結果数式２３のよ
うにＣが求められる。

【００８６】

【数２２】

【００８７】

【数２３】 以上示したのは１ワードの消失誤り訂正を伴う、１ワー
ドの誤り訂正方法であり、公知の技術である。なお、本
発明では、数式１６と数式２４を同時に成立させるＬが
存在する必要がある。

【００８８】

【数２４】 このときには、受信ブロックのＷ₁ から数えてｊ番目の
ワードに誤りが発生した場合（ｊ＝１〜ｎ）、数式２５
が成立する。

【００８９】

【数２５】 よって上記の議論から明らかなように、伝送路上で発生
した誤りと送出側で法２加算された制御ワードとを明確
に区別できる。

【００９０】本発明を適用することにより、復号の際に
求められるべき未知数が１つ増加する。したがって、伝
送路上の誤りに対する誤り検出訂正能力を保ったまま本
発明を適用するには、用いる誤り訂正符号の符号間距離
を１だけ増大させる必要がある。リードソロモン符号の
場合これは１ワードに相当し、通常はごく小さな冗長度
増加になるだけである。

【００９１】復号化回路１３３は、求められた制御ワー
ドを信号線１３４を介して法２加算器１３６に入力させ
ると共に、求められた伝送路上で発生した誤りを信号線
１３５を介して法２加算器１３６に入力させる。法２加
算器１３６の出力は法２加算器１３７に加えられ、記憶
回路１３２によりタイミングの調整された受信ブロック
に加算される。法２加算器１３７からは、符号化側で法
２加算された制御ワードを除去し、伝送路上で発生した
誤りへの対策が施されたコードワードからなるブロック
が出力される。このブロックは、マッピング回路１３９
および相補変換回路１４０に順に入力され、図８のマッ
ピング回路１２２及び相補変換回路１２１で行われた処
理がそれぞれ元に戻される。そして、端子１３８から
は、映像データワード列が出力される。

【００９２】なお、上記実施例では符号としてリードソ
ロモン符号を例示したが、他の符号にも適用可能であ
り、そのほか要旨を逸脱しない範囲で種類変形して実施
可能である。

【００９３】以上のように本発明に係る信号処理システ
ムによれば、映像データには相関の存在を前提とした直
流成分抑圧を施し、さらに、上記相関の存在を前提とし
た直流成分抑圧で残留している直流成分や、相関がない
誤り訂正チェックワードのもつ直流成分を抑えられる。
後者においては、既知の誤りを挿入することによって、
ある符号部分のビット０とビット１との個数のバランス
をとれるという原理を用いている。

【００９４】したがって、ビットレートの上昇は極めて
小さく、しかもデータの統計的性質にあった効率の良い
直流成分抑圧効果が得られる。

【００９５】次に本発明の別の実施例を、ディジタルＶ
ＴＲに対して、８ビットを単位とするデータワードを９
ビットを単位とするコードワードに１対１で変換するデ
ィジタル変調装置を使用した場合について説明する。

【００９６】まず変換テーブルの作成方法について説明
する。９ビットで表されるコードワードのパターンは全
部で５１２通りある。この５１２通りの中から記録再生
系の特性を考慮して、誤りとなる可能性の高いパターン
を排除して、誤りとなりにくい２５６通りのパターンを
選び出す。磁気記録の場合直流成分が多いパターンや、
同一レベルが多く連続するパターンは誤りとなり易い。
従って、例えば“０００００００００”や“１１１１１
１１１１”のようなパターンは使用せず、“１０１０１
０１０１”や“０１０１０１０１０”のようなパターン
を使用する。こうして選ばれた２５６通りのパターンに
ついて、さらに変換テーブルの中央付近に誤りとなり易
いパターンが割り当てられ、変換テーブルの端付近に２
５６通りのパターンの中でも比較的誤りとなり易いパタ
ーンが割り当てられるように、テーブルの並び換えを行
う。図１２を参照してさらに説明する。

【００９７】図１２は横軸を変換前のデータワードの値
としたときの、そのデータワードに対応するコードワー
ドの、記録再生系における誤り易さをグラフに表したも
のである。最初に選び出した２５６通りのコードワード
は、図１２に示すような誤り易さの分布を持つように並
び換えられる。

【００９８】このようにして作成された変換テーブルを
使用したディジタル変調装置は、８本のアドレス信号線
と、９本のデータ信号線を持つ読みだし専用メモリ（Ｒ
ＯＭ）等で構成することができる。

【００９９】次に、この変換テーブルを使用して８ビッ
トより小さい６ビットを単位とするデータの変換を行う
方法について説明する。図１３に示すように、６ビット
のデータを８ビットの信号線の下位側に積め、余った上
位の信号線を“０”としただけでは、図１４に示すよう
に変換テーブルの前半にある６４通りのパターンしか使
用しない。従って比較的誤りの発生し易いパターンしか
使用できなくなってしまい、変調装置の性能が低下して
しまう。

【０１００】そこで６ビットのパターンに対して図１５
に示す処理を行う。入力された６ビットのデータは８ビ
ットの信号線の下位側に積めて割り当てる。８ビットの
信号線の最上位には６ビットのデータの最上位ビットの
論理を反転させた値を割り当て、残ったビットには６ビ
ットのデータの最上位ビットと同じ値を割り当てる。こ
のような処理を行うことにより、図１６に示すように６
ビットのデータが８ビットに拡張される。拡張された８
ビットのデータは９６から１５９までの値をとるため、
図１６に示すように誤りが発生しにくいパターンのみが
使用される。

【０１０１】次に、本発明で使用可能な別の変換テーブ
ルについて説明する。ディジタルＶＴＲでは非常に高速
に記録再生を行う必要があるため、データ量が余り増加
しない方式が望まれる。そこでデータ量が増加しない、
映像データの相関を使用した８／８変換方式も使用され
る。８／８変換方式は、８ビットで表現される２５６通
りのパターンのコードワードを、そのパターンが持つ直
流成分により並び換えることにより作成された変換テー
ブルを使用してデータの変換を行う方式である。図１８
は横軸をデータワードとしたときの、そのデータワード
に対応するコードワードの持つ直流成分を示している。
相関のある２つのデータワードの一方をビット反転した
後に、この変換テーブルを使用してデータの変換を行う
と、極性の異なる直流成分を持った２つのコードワード
に変換されるために、２つのコードワードを近接して記
録することにより全体での直流成分が抑圧される。

【０１０２】この変換テーブルでは直流成分の無いコー
ドワードが変換テーブルの中央付近にあり、直流成分の
絶対値が大きいコードワードが変換テーブルの端にあ
る。磁気記録の場合、直流成分が少ない方が誤りの発生
確率が小さい。従って図１５，図１６，図１７に示した
方法により６ビットのデータを８ビットに拡張すれば、
直流成分を持たないコードワードだけが使用されること
となり、誤りの発生確率が低下する。

【０１０３】データの拡張は６ビットを８ビットに拡張
する場合に限られるものではなく、他の組み合わせにも
使用できる。５ビットのデータ及び７ビットのデータを
８ビットに拡張する方法をそれぞれ図１９、図２０に示
す。どちらも拡張前のデータを下位ビット側に積めて割
り当て、最上位ビットにはそれぞれ拡張前の最上位ビッ
トの論理を反転した値を割り当てる。５ビットのデータ
を拡張する場合の残ったビットには拡張前の最上位ビッ
トと同じ論理の値を割り当てる。これらの処理により、
それぞれ変換テーブルの中央付近の３２通り、１２８通
りのコードワードのみが使用される。

【０１０４】このような拡張処理を行うことにより、テ
ーブル変換を行うビット数のデータに対する誤り発生確
率を容易に低下させることができる。音声データや補助
データをあらかじめテーブル変換を行うビット数よりも
小さなビット数にしておくことで、映像データよりも重
要なこれらのデータを保護することが可能となる。

【０１０５】以上のように本発明のディジタル変調のた
めの信号処理システムによれば、ＮビットをＭビットに
変換するテーブルが、その中央付近において誤り発生確
率が低く、端の付近で比較的誤り発生確率の高いコード
ワードが割り当てられるように作成されており、Ｎビッ
トよりも小さいｎビットのデータに対しては、変換テー
ブルの中央付近のみが使用されるために、ｎビットのデ
ータの誤り発生確率を低下させることができる。

【０１０６】特に、重要度の高いデータをｎビット単位
としておくと、より総合的な性能が向上する。

【０１０７】本発明は上記実施例に限定されることな
く、本発明の要旨を逸脱しない範囲で種々変形して実施
できるものである。

【０１０８】

【発明の効果】以上のように本発明によれば、従来の２
ビットのデータワードを３ビットのコードワードに変換
する符号化方法によって作られる最も短い記録電流の反
転がコードビットの２ビット分である記録信号電流と同
じ記録信号電流を作り得、しかも符号変換を行うための
論理回路が簡単な高速のデータを扱えるデータ符号化の
ための信号処理システムを提供できるものである。

【０１０９】また本発明によれば、ビットレートの上昇
を極力小さくしながら、記録される各種データの統計的
性質にあって効率の良い直流成分抑圧効果を奏するデー
タ符号化のための信号処理システムを提供できるもので
ある。

【０１１０】さらに本発明によれば、相関を持たないデ
ータであっても誤りの発生確率を低くすることが可能な
データ符号化のための信号処理システムを提供できるも
のである。

【図面の簡単な説明】

【図１】本発明の符号データ符号化のための信号処理シ
ステムにおける第１の実施例に係る符号化回路の回路
図。

【図２】同実施例の符号変換における論理演算を説明す
るための基本の符号化回路の回路図。

【図３】本発明の符号データ符号化のための信号処理シ
ステムにおける第２の実施例に係る符号化回路の回路
図。

【図４】本発明の符号データ符号化のための信号処理シ
ステムにおける第３の実施例に係る符号化回路の回路
図。

【図５】本発明の符号データ符号化のための信号処理シ
ステムにおける第４の実施例に係る符号化回路の回路
図。

【図６】従来の基本的な符号化回路の回路図。

【図７】従来の８ビット毎に変換する符号化回路の回路
図。

【図８】本発明の符号データ符号化のための信号処理シ
ステムにおける符号化方法を実現する符号化回路のブロ
ック図。

【図９】１入力ブロックを構成するｍ＊ｋビットの構成
図。

【図１０】中間ブロックの構成図。

【図１１】本発明の一実施例であるデータ符号化方法を
復号するための復号化回路のブロック図。

【図１２】本発明のディジタル変調のための信号処理シ
ステムにおけるコードワードの割り当てを説明するため
の図。

【図１３】ビット拡張方法の悪い例を示すデータ変換の
説明図。

【図１４】ビット拡張方法の悪い例を示す図。

【図１５】ビット拡張方法の例を示すデータ変換の説明
図。

【図１６】ビット拡張方法の例を示す図。

【図１７】ビット拡張方法の例を示すものであって、拡
張前及び拡張後のデータワードの関係を示す図。

【図１８】コードワードの割り当てを説明するための
図。

【図１９】ビット拡張方法の一例を示す図。

【図２０】ビット拡張方法の他の例を示す図。

【符号の説明】

１１−１〜１１−８，４１−１〜４１−８，７１−１〜
７１−８…入力端子、１２−１〜１２−８，１３−１〜
１３−８，１６−１〜１６−１３，４２−１〜４２−
８，４３−１〜４３−８，４６−１〜４６−１２，７２
−１〜７２−８，７３−１〜７３−８，７６−１〜７６
−１３…Ｄフリップフロップ、１４−１，１４−２，３
４，４４−１，４４−２，５４−１，５４−２，７４−
１，７４−２…論理回路、１７−１〜１７−１２，４７
−１〜４７−１２，７７−１〜７７−１２…出力端子、
１０１，１１５，１１８，１１９，１３０，１３８…端
子、１０２…誤り訂正符号化回路、１０４…Ｎ０（ｉ）
算出回路、１０６…Ｎ１（ｉ）算出回路、１０８，１１
２，１３２…記憶回路、１１０…制御回路、１１４，１
３６，１３７…法２加算器、１１７…セレクタ、１２
１，１４０…相補変換回路、１２２，１３９…マッピン
グ回路、１２３…ブロック化回路、１２４…映像データ
誤差算出回路、１３１…シンドローム生成回路、１３３
…復号化回路。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ２値データ列を２ビット長のデータワー
   ドに区切り、この２ビット長データワードを３ビット長
   のコードワードに変換し、前記変換されたコードワード
   列から形成される信号遷移の最小間隔及び最大間隔が、
   コードワード列のコードビットの２ビット及び８ビット
   になるような符号化方式に従って、２値データ列からコ
   ードワード列に変換するデータ符号化のための信号処理
   システムにおいて、 前記２ビット長データワードから３ビット長コードワー
   ドへの変換が現在の３ビットのコードワードのうちの１
   ビットが現在のデータワードのうちの１ビットにのみ関
   連し、コードワードの他の１ビットが現在のデータワー
   ドと次のデータワードのうちの３ビットにのみ関連する
   と共に、現在のデータワードと次のデータワードの組合
   せに応じて生じる標識を使う場合には、コードワードの
   残りの１ビットが前のワードの標識と現在のデータワー
   ドのうちの１ビットにのみ関連し、前記標識を使わない
   場合には前記コードワードの残りの１ビットが前のコー
   ドワードのうちの１ビットと現在のデータワードの２ビ
   ットにのみ関連するように符号変換する手段を備え、 前記コードワード列のビットが“０”から“１”に変化
   する時点でのみ信号遷移を形成することを特徴とする２
   値データ列からコードワード列に符号変換するデータ符
   号化のための信号処理システム。
2. 【請求項２】 入力データワード列に対してマッピング
   を施しコードワード列を得る手段と、前記コードワード
   列を所定数毎に区切りブロック化する手段と、前記各ブ
   ロックを誤り訂正符号化し中間ブロックを得る手段と、
   少なくとも前記中間ブロックの一部の複数ワードに、少
   なくとも前記中間ブロックの内容に依存して定まる所定
   の制御ワードを法２加算する手段とを含むことを特徴と
   するデータ符号化のための信号処理システム。
3. 【請求項３】 伝送中に発生する誤りの発生確率が、変
   換テーブルの端付近より変換テーブルの中央付近で低く
   なるように構成された変換テーブルにより、Ｎビット
   （Ｎ＞０）を単位とする第１のデータワードをＭビット
   （Ｍ≧Ｎ）を単位とするコードワードに変換するディジ
   タル変調のための信号処理システムにおいて、 Ｎビットより小さいｎビット（ｎ＜Ｎ）を単位とする第
   ２のデータワードをコードワードに変換するに際し、第
   ２のデータワードをＮビットデータの下位ｎビットに配
   置する手段と、 Ｎビットデータの最上位ビットに第２のデータワードの
   最上位ビットの論理を反転したビットを配置する手段
   と、 残りのビットに第２のデータワードの最上位ビットを配
   置する手段により第２のデータワードをＮビットに拡張
   する手段と、 拡張されたＮビットの第２のデータワードを前記変換テ
   ーブルによりコードワードに変換する手段とを具備する
   ことを特徴とするディジタル変調のための信号処理シス
   テム。
4. 【請求項４】 前記変換テーブルは変換テーブルの中央
   付近に直流成分がないコードワードが割り当てられ、変
   換テーブルの端の部分には直流成分が比較的大きいコー
   ドワードが割り当てられていることを特徴とする請求項
   ３に記載のディジタル変調のための信号処理システム。