JP2000134101A - 符号化回路 - Google Patents

符号化回路

Info

Publication number
JP2000134101A
JP2000134101A JP30233598A JP30233598A JP2000134101A JP 2000134101 A JP2000134101 A JP 2000134101A JP 30233598 A JP30233598 A JP 30233598A JP 30233598 A JP30233598 A JP 30233598A JP 2000134101 A JP2000134101 A JP 2000134101A
Authority
JP
Japan
Prior art keywords
code
word
bits
bit
block candidate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30233598A
Other languages
English (en)
Inventor
Akimi Kunihazama
亜輝臣 国狭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP30233598A priority Critical patent/JP2000134101A/ja
Publication of JP2000134101A publication Critical patent/JP2000134101A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 複数の符号語候補についての演算を効率的に
行う。 【解決手段】 1つの情報語を入力し、これに対する複
数の符号語についての直流成分CDSを複数のROM1
0−0〜10−j−1から出力する。そして、加算器1
2−0〜12−j−1において、CDSをそれぞれ積算
してDSVを求め、|DSV|比較器14においてDS
Vが最小のものを検出する。そして、GS回路18及び
RLL回路22において、選択されたDSV最小の符号
語を発生し、出力する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ビット数m(0<
mの自然数)の情報語をビット数n(m≦nの自然数)
の符号語に変換する符号化回路に関する。
【0002】
【従来の技術】従来より、デジタルデータの記録再生に
おいて、mビット情報語をn(m≦n)ビットの符号語
に変換してからデジタル変調を行っている。
【0003】例えば、mビットの情報語はRLL符号化
によりnビットの符号語に変換される。このRLL符号
化では、ビット「1」とビット「1」の間に存在する
「0」の個数をd個以上でかつk個以下にするという制
限を課して符号化を行う。このようなRLL符号を
(d,k;m,n)RLL符号という。
【0004】RLL符号は、一般に、入力される情報語
と現在の状態に基づいて、決定される。これは、関数h
を用いることで、時刻kにおける符号語を、 cK=h(sK,bK) ・・・(1) と表現できる。ただし、sKは時刻kにおける状態を示
し、bKは、時刻kで入力された情報語を示す。また、
符号語が生成された後には、状態の遷移が発生する。状
態遷移の関数をfとすると、時刻k+1での状態は、 sK+1=f(sK,bK) ・・・(2) となる。このように、状態の遷移に基づいて、RLL符
号化は行われる。
【0005】さらに、RLL符号について、NRZI変
調等が行われる。NRZI変調は、RLL符号をビット
「1」において極性を反転し、ビット「0」において極
性を反転しない変調を行うものである。
【0006】このような符号化によって、変調後の記録
信号や伝送信号の信号波形列の特性を記録媒体、記録ヘ
ッド伝送媒体などの特性に適合したものに変換できる。
例えば、上述のような信号処理系には交流結合素子が存
在し、信号波形列が直流成分を持つと、交流結合素子に
よりその波形が歪んでしまう。そこで、符号化によっ
て、信号波形列の直流成分または低周波成分を抑制して
いる。
【0007】信号波形の直流成分または低周波成分の評
価には、DSV(Digital Sum Value)やCDS(Codew
ord Digital Sum)が用いられる。DSVは、ビット
「1」の値を+1、ビット「0」の値を−1として、記
録信号の波形列の開始時点からの累積値を求めたもので
あり、DSVの絶対値が小さいほど直流成分または低周
波成分が小さい。また、CDSは1つの符号語における
DSVである。
【0008】また、RLL符号におけるdは、記録信号
における極性の最小反転間隔(Tmin)に対応する。
記録密度を高めると記録信号の反転間隔はそれだけ小さ
くなり、再生信号が波形干渉によって歪みやすくなる。
そこで、dをなるべく大きくして記録信号における最小
反転間隔Tmin大きくしたいという要求がある。
【0009】一方、RLL符号におけるkは、極性の反
転の最大反転間隔Tmaxに対応する。極性が判定しな
い間は再生パルスは得られない。従って、再生信号から
正確なクロックを再生することが難しくなる。また、極
性の反転間隔が長くなると直流成分の変動が大きくな
る。そこで、kをなるべく小さくしたいという要求があ
る。
【0010】
【発明が解決しようとする課題】このように、符号化に
当たっては、DSVをなるべく小さくしたいという要求
がある。DSVを小さくするには、n/mを大きくし、
多数の符号候補を発生し、その中でDSVが最も低くで
きるものを採用すればよい。しかし、この方法では、多
数の符号候補を算出してそのDSVをすべて演算しなけ
ればならず、演算量が多くなってしまう。また、すべて
のDSVの演算が終了するまで、符号候補をメモリに記
憶しておかなければならない。従って、回路規模が大き
くなってしまうという問題がある。
【0011】また、d,kについての制限をきつくする
と、符号化における自由度が減少してしまい、発生でき
る符号候補が減少し、効果的な符号化が行えなくなると
いう問題がある。
【0012】本発明は、上記課題に鑑みなされたもので
あり、回路規模の増大を抑制して効果的に符号化を行う
ことができる符号化回路を提供することを目的とする。
【0013】
【課題を解決するための手段】本発明は、ビット数m
(0<mの自然数)の情報語をビット数n(m≦nの自
然数)の符号語に変換する符号化回路において、1つの
P(P≧1)個の情報語からなる情報ブロックに対し複
数のP個の符号語からなる符号ブロック候補を発生した
際の各P個の符号語からなる符号ブロック候補について
の直流成分を計算する直流成分計算手段と、計算された
複数の直流成分の値の中から直流成分が小さくなるP個
の符号語からなる符号ブロック候補を選択する選択手段
と、選択されたP個の符号語からなる符号ブロック候補
を発生する符号化を行う符号化手段と、を有し、前記直
流計算手段の演算を予め演算のための値が記憶されてい
るROMを利用して行うことを特徴とする。
【0014】このように、複数の符号語候補の直流成分
をROMを利用して算出することができる。そこで、複
数の計算を並列して高速に行うことができる。そして、
直流成分が最低になる符号語を選ぶことができるため、
効果的に直流成分を低減することができる。
【0015】また、前記マルチモード符号語発生手段
は、ガロア体加算型演算や畳み込み演算を用いたガイデ
ッドスクランブル(GS:Guided Scramble)を行うこ
とが好適である。
【0016】また、本発明は、ビット数m(0<mの自
然数)の情報語をビット数n(m≦nの自然数)の符号
語に変換するデジタル変調回路において、1つのP(P
≧1)個の情報語からなる情報ブロックに対しP個の符
号語からなる符号ブロックにおける最大反転間隔につい
ての制限を緩和して複数のP個の符号語からなる符号ブ
ロック候補を発生した際の各P個の符号語からなる符号
ブロック候補についての最大反転間隔を計算する最大反
転間隔計算手段と、計算された複数の最大反転間隔の値
の中から間隔が小さくなるP個の符号語からなる符号ブ
ロック候補を選択する選択手段と、選択されたP個の符
号語からなる符号ブロック候補を発生する符号化を行う
符号化手段と、を有し、前記最大反転間隔計算手段の演
算を予め演算のための値が記憶されているROMを利用
して行うことを特徴とする。
【0017】最大反転間隔についての制約を基本的には
行わないことによって、自由度の高い符号化が行える。
また、複数の方式における最小の最大反転間隔を選択す
るため、最大反転間隔が不当に大きくなってしまうこと
を防止することができる。そして、ROMを利用するた
め、複数のRLL符号化についての評価を行っても、演
算を容易かつ高速に行うことができる。
【0018】
【発明の実施の形態】以下、本発明の実施の形態(以下
実施形態という)について、図面に基づいて説明する。
【0019】「第1実施形態」図1は、第1実施形態
(ガロア体加算を用いた例)の全体構成を示す図であ
る。符号化処理を受けた情報語は、j個のROM10−
0〜10−j−1に入力される。これらROM10−0
〜10−j−1は、入力されてくる情報語によってアド
レスされ、対応する値を出力する。この出力値は、入力
される情報語に一定の方式で符号語に変換した場合にお
けるその符号語についてのCDS値及び極性データであ
り、ROM10−0〜10−j−1の1つ1つは、それ
ぞれ異なる符号語に変換した場合のCDS値及び極性デ
ータを出力する。
【0020】すなわち、本実施形態では、ガイデッドス
クランブルを利用したマルチモードコードを利用し複数
の符号語を発生する。そして、ROM10−0〜10−
j−1から発生するのは、このガイデッドスクランブル
を施した後、RLL符号化を行った符号についてのCD
S値及び極性データである。
【0021】ここで、入力される情報語はmビットでの
データであるが、L個ずつまとめたブロック毎に入力さ
れる。そして、このL個の情報語に対応する一つのCD
S値及び極性データが出力される。すなわち、L個の情
報語がL・mビット毎に順次入力され、L・nビットの
符号語についてのCDS値及び極性データが順次出力さ
れる。
【0022】このCDS値と極性データは、それぞれ対
応する加算器12−0〜12−j−1に入力されるこの
加算器12−0〜12−j−1は、CDSを対応する極
性に従って順次積算し、j個の符号語候補についてDS
Vを得る。
【0023】加算器12−0〜12−j−1の出力は、
|DSV|比較器14に入力される。この|DSV|比
較器14は、j個の加算器12−0〜12−j−1から
入力されるDSVの大きさを比較し、どのDSVが最も
小さいかを検出する。
【0024】入力されてくる情報語は、遅延回路16を
介し、GS回路18に入力される。このGS回路18に
は、|DSV|比較器14からの信号に応じたスクラン
ブルデータを発生するスクランブルRS符号発生回路2
0からのスクランブルデータが供給され、ここでGS処
理がなされる。GS回路18には、RLL回路22が接
続されており、スクランブルされたデータについて、R
LL符号化処理がなされる。
【0025】ここで、このGS回路18及びRLL回路
22において行われる符号化処理は、|DSV|比較器
14において、検出された|DSV|が最も小さなRO
M10−0〜10−j−1の1つで想定した符号化に対
応する。すなわち、j個の符号語についてDSVを評価
し、最も|DSV|が小さくなる符号化が選択され、こ
の符号化がGS回路18、RLL回路22において行わ
れる。そして、このRLL回路22の出力が、符号語と
して出力される。
【0026】このように、本実施形態によれば、GSに
よる複数の符号語をROM10−0〜10j−1を利用
して算出することができる。そこで、複数の計算を並列
して高速に行うことができる。そして、|DSV|比較
器14において、|DSV|が最低になる符号語を選ぶ
ことができるため、効果的に直流成分の低減を図ること
ができる。
【0027】以上は、GSとしてガロア体加算を用いた
場合について説明したが、GSとしても畳み込み演算を
用いた場合も同様である。図12にその構成を示す。図
1のスクランブルRS符号発生回路20が畳み込み用初
期データ発生回路20aに置き換えられた構成になって
いる。畳み込み用初期データ発生回路20aからは、|
DSV|比較器14からの信号に応じたrビットの初期
データが発生し、GS回路18に送られ畳み込み演算が
なされる。
【0028】「ガロア体加算型GS」次に、ガロア体加
算型GSに適用した場合の構成について、図2に基づい
て説明する。
【0029】GF(2P)上のガロア体加算型GSで
は、まず、情報語から、リードソロモン符号化器により
生成多項式を用いて、図6(a)のようなリードソロモ
ン符号を生成する。これによって、Rビットのパリティ
が付加される。この例では、情報部がKバイト、RS符
号はNバイトであり、N−Kバイト=Rビットである。
【0030】ガロア体加算型GSでは、図6(a)のR
S符号に対し、図6(b)のj種類のスクランブルRS
符号を加算することで、図6(c)に示すj種類のスク
ランブルドRS符号を生成する。この時、スクランブル
RS符号の情報部は、L・mビット毎に同一のデータを
与える。またパリティ部は、情報部のデータにより、R
S符号の生成多項式から一意に決定される。そして、j
種類のスクランブルドRS符号に対して、mビット単位
でRLL符号化を行いnビットの符号語を生成すること
で図6(d)のRLL符号を生成する。この時、L・n
ビット単位でDSVを計算し、|DSV|が0に近いも
のが符号語として選択される。
【0031】本実施形態では、上述の処理をROMを用
いて行う。ROM10においては、RS符号から切り出
されたL・mビットと現在のパリティ位置を示す[lo
2(R/(L・m)+1)]ビットからなるデータと
直前の符号化状態を示すSビットからなるデータが入力
される。ただし、[A](上記の場合は、A=log2
(R/(L・m)+1))は、A以上でかつ最小の整数
を示す。この時に、[log2(L・n+1)]ビット
からなるCDSと1ビットからなる極性と遷移後の状態
Sビットが出力される。
【0032】実際に、図7に示すm=2、n=3、d=
1、k=7の(1,7)RLL符号と図8に示す情報部
70バイト、パリティ部10バイト(=80ビット)の
符号についてROM10を適用してみる。この場合、符
号はa,b,c,dの4状態から構成されるため、S=
2ビットとなる。また、L=1とした場合、パリティ位
置を示すビットは、[log2(80/(1・2)+
1)]=6となるため、ROMの入力ビットは、10ビ
ットとなる。ここで、パリティの位置(パリティ位置番
号)は、図9のように定義される。すなわち、Rビット
のパリティのL・mビット毎に1,2.3、・・・,R
/L・mの位置番号が対応される。出力ビットは、CD
Sが[log2(1・3+1)]=2、極性ビットが1
ビット、状態が2ビットとなるため、合計で5ビットと
なる。このためROMの容量は、210(words)×
5(bits)=5kとなる。j種類のROMが存在す
るため、トータルでは、5k×jとなる。
【0033】ROM内部の計算方法を説明する。本例で
は、スクランブルRS符号の情報部のデータは、“01
0101・・・0101”と“01”が繰り返されるデ
ータにより構成されているとする。まず、DSVの計算
がRS符号の情報部で行われていた場合について説明す
る。現在の状態がa(00)、2ビットの入力が“0
0”であったとする(この時のパリティビット位置は0
となる)。このとき、まず、スクランブルRS符号との
EX−ORがとられるため、(00){EX−OR}
(01)=(01)となる。この“01”に対して、図
7を用いてRLL符号化を行うと、符号語は“000”
となり、次の状態はc(10)となる。符号語“00
0”はCDSが−3、極性は−となる。3ビットからな
る符号のCDSは図10に示すように−3,−1,+
1,+3の4種類のため、それぞれのCDSを表現する
ビットがROMから出力されることとなる。この場合、
CDSとして“00”が極性として“0”が出力される
こととなる。
【0034】DSVの計算がRS符号のパリティ部で行
われる場合も同様である。スクランブルRS符号のパリ
ティ部は一意に決まるため、位置番号が入力されると、
その位置番号に対応したデータと入力情報語とのEX−
OR演算が行われる。以下は、同様である。
【0035】この例では、L=1の場合について説明し
たが、L=2、3、・・・の場合でも同様である。L=
2の場合は、EX−OR演算に用いられるデータは“0
101”の4ビットとなる。従って、図7のRLL符号
化テーブルを入力データ4ビット、出力データ6ビット
のものに作り直せば、CDSと極性を求めることができ
る。
【0036】従って、このROM10の出力を加算器1
2に入力することによって、DSVを計算することがで
きる。ROM10は、図1に示すように、複数設け、そ
れぞれのROM10において加算するスクランブルRS
が異なるようになっている。そこで、各ROM10から
の出力に基づいて得られたDSVの大きさを比較するこ
とで、最適のGSを選択することができる。なお、RS
符号にはGSの内容を示すダミービットを重畳してお
く。
【0037】「畳み込み演算型GS」畳み込み演算型G
Sでは、M(=c・m)ビット(ただし、cは1以上の
自然数)の情報系列の直前にrビットの冗長語を付加す
る。そして、この冗長語と所定ビットの情報語のEX−
OR演算、加算結果と次の所定ビットの情報語のEX−
OR演算という演算を繰り返して行うことでGSを行
う。従って、rビットの冗長語の内容によって、GSが
行われた符号語の内容が異なる。
【0038】本実施形態では、この演算により得られる
符号語のCDS及び極性データを出力に得るために、R
OM10を利用する。すなわち、このROM10には、
L・mビットの情報語、rビットの畳み込み用演算デー
タ及びSビットの状態ビットを入力する。そして、RO
M10の出力にCDS及び極性データを得る。
【0039】すなわち、本実施形態では、上述の処理を
ROMを用いて行う。ROM10においては、RS符号
から切り出されたL・mビットと、切り出されたデータ
とEX−OR演算を行うためのrビットからなるデータ
(直前の変換済みデータ)と、直前の符号化状態を示す
Sビットからなるデータが入力される。この時に、[l
og2(L・n+1)]ビットからなるCDSと1ビッ
トからなる極性と遷移後の状態Sビットが出力される。
【0040】実際に、図7に示すm=2,n=3の
(1,7)RLL符号とr=4の畳み込み演算について
ROM10を適用してみる。この場合、符号はa,b,
c,dの4状態から構成されるため、S=2ビットとな
る。L=2とした場合、入力は10ビットとなる。出力
ビットは、CDSが[log2(2・3+1)]=3、
極性ビットが1ビット、状態が2ビット、次に変換を行
うためのデータが4ビットとなるため、合計で10ビッ
トとなる。このためROMの容量は、210(word
s)×10(bits)のROMとなる。
【0041】ROM内部の計算方法を説明する。現在の
状態がa(00)、4ビットの入力が“0001”であ
ったとする。また、直前の符号化結果が“1101”で
あったとする。このとき、まず、入力情報語と直前の符
号語とのEX−ORがとられるため、(0001){E
X−OR}(1101)=(1100)となる。この1
100に対して、RLL符号化を行うと、状態は情報語
11によりaからbへ、次の情報語01によりbからc
(10)に遷移する。この時に計算される符号語は“0
01010”となるため、CDSが−2、極性は−とな
る。6ビットからなる符号のCDSは−6,−4,−
2,0,+2,+4,+6の7種類であり、−2に対応
したCDSを表現する3ビットがROMから出力される
こととなる。
【0042】なお、本例では、畳み込み演算としては、
単純な1ビットを利用した畳み込み演算の例を示した
が、その他のビットも利用した、より複雑な畳み込み演
算を用いてもROMの容量は同等となる。
【0043】「第2実施形態」図4に、第2実施形態に
係る装置の構成を示す。この第2実施形態においては、
RLL符号化におけるkの制約をなくしこれを無限大と
する。これによって、符号化率の高いRLL符号を用い
た符号化が行える。
【0044】ROM30−0〜30−j−1には、入力
されてくる情報語に対応するRLL符号を得、このRL
L符号の最大ランレングスを出力するためのデータが記
憶されている。
【0045】すなわち、1つのROM30は、図5に示
す構成を有しており、L・mビットの情報語と、フィー
ドバックされる状態Sが入力され、対応する符号語につ
いての最大ランレングスと符号語の最初に発生したラン
レングスと最後に発生したランレングスを出力する。図
5(a)は、ガロア体加算の場合を示しており、図5
(b)は畳込みの場合を示している。
【0046】そこで、ランレングス比較器32−0〜3
2−j−1には、各情報語についての最大ランレングス
が順次入力されてくる。また、同時に、2つの符号語間
でのランレングスが境界部計算器31において計算され
る。そして、このランレングス比較器32は、順次入力
されてくる最大ランレングスと符号語間でのランレング
スを順次比較し、符号系列内での最大ランレングスを検
出し、これを出力する。
【0047】ランレングス比較器32−0〜32−j−
1の出力は、最大ランレングス比較器34に入力され
る。最大ランレングス比較器34は、最大ランレングス
が最小であるROM30−0〜30−j−1を検出し、
このROM30−0〜30−j−1におけるGS符号化
を採用することの指示信号を出力する。
【0048】情報語は、遅延回路36を介し符号器38
に入力され、この符号器38には、最大ランレングス比
較器34からの指示信号が入力されている。そこで、こ
の符号器38は、最大ランレングス比較器34からの指
示に従って、GSの手法が選択実行され、その後RLL
符号化が行われる。
【0049】なお、符号器38は、図1のスクランブル
RS符号発生回路20、GS回路18、RLL回路22
に対応する。また、図12の畳み込み用初期データ発生
回路20a、GS回路18、RLL回路22に対応す
る。
【0050】このように、RLL符号化では、kについ
ての制約を基本的には行わないため、自由度の高い符号
化が行える。また、複数の方式における最小の最大ラン
レングスを選択するため、最大ランレングスが不当に大
きくなってしまうことを防止することができる。そし
て、ROMを利用するため、複数のRLL符号化につい
ての評価を行っても、演算を容易かつ高速に行うことが
できる。
【0051】実際に、(d,∞)符号に畳み込み演算G
Sを適用した場合について説明する。
【0052】ROM30においては、RS符号から切り
出されたL・mビットと切り出されたデータとのEX−
OR演算を行うためのrビットからなるデータ(直前の
変換済みデータ)と直前の符号化状態を示すSビットか
らなるデータが入力される。この時に、L・nビットの
符号語内で発生した最大の“0”の連続数と符号語内の
最初に発生した“0”の連続数と最後に発生した“0”
の連続数が出力される。ビット数は、いずれも、[lo
2L・n]となる。ここで、最初に発生した“0”の
連続数と最後に発生した“0”の連続数は、図11に示
すように定義される。これらの情報を用いて、2つのL
・mビットの符号語を接続したときの境界部における0
ランレングスを計算できる。
【0053】実際に、m=1、n=1、(0,∞)符号
(NRZ符号)とr=4の畳み込み演算についてROM
30を適用してみる。この場合、情報語がそのまま符号
語となるためS=0ビットとなる。L=4とした場合、
入力は8ビットとなる。出力ビットは、L・nビット内
で発生した最大の“0”連続数と最初と最後に発生した
“0”の連続数がそれぞれ[log24・1]=2ビッ
ト、状態が0ビット、畳み込みの演算結果が4ビットと
なるため、合計で10ビットとなる。このためROMの
容量は、28(words)×10のROMとなる。
【0054】ROM内部の計算方法を説明する。4ビッ
トの入力が“0001”であったとする。また、直前の
符号化結果が“1101”であったとする。このとき、
まず、入力情報語と直前の符号語とのEX−ORがとら
れるため、(0001){EX−OR}(1101)=
(1100)となる。この“1100”に対して、NR
Z符号化を行うと、符号語は“1100”となるため、
最大の“0”の連続数は2、最初に発生した“0”の連
続数は0、最後に発生した“0”の連続数は2となる。
【0055】図4の境界部計算器31に示すように、R
OMから出力された符号語の最初に発生した“0”のラ
ンレングスと直前の符号語の最後に発生した“0”のラ
ンレングスを加算して、符号語の境界部分で“0”のラ
ンレングスを計算する。この値と、符号語内で発生した
最大の“0”のランレングスから符号系列内に発生した
“0”ランレングスの最大値を計算する。
【0056】
【発明の効果】以上説明したように、本発明によれば、
ROMを用いて、複数の演算を並列して高速に行うこと
ができ、効率のよい符号化が行える。
【図面の簡単な説明】
【図1】 第1実施形態の符号化回路(ガロア体加算を
用いた例)の構成を示すブロック図である。
【図2】 ガロア体加算型のROMの構成を示す図であ
る。
【図3】 畳み込み演算型のROMの構成を示す図であ
る。
【図4】 第2実施形態の符号化回路の構成を示すブロ
ック図である。
【図5】 k出力のためのROMの構成を示す図であ
る。
【図6】 GSの処理例を示す図である。
【図7】 (1,7)RLL符号テーブルを示す図であ
る。
【図8】 GSの処理例を示す図である。
【図9】 パリティ位置番号を示す図である。
【図10】 CDS及び極性データとROM出力との対
応例を示す図である。
【図11】 first_kとlast_kの説明図である。
【図12】 第1実施形態の符号化回路(畳み込み演算
を用いた例)の構成を示すブロック図である。
【符号の説明】
10(10−0〜10−j−1) ROM、12(12
−0〜12−j−1)加算器、14 |DSV|比較
器、16 遅延回路、18 GS回路、20 スクラン
ブルRS符号発生回路、22 RLL回路、30(30
−0〜30−j−1) ROM、32(32−0〜32
−j−1) ランレングス比較器、34最大ランレング
ス比較器、36 遅延回路、38 符号器。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 ビット数m(0<mの自然数)の情報語
    をビット数n(m≦nの自然数)の符号語に変換する符
    号化回路において、 1つのP(P≧1)個の情報語からなる情報ブロックに
    対し複数のP個の符号語からなる符号ブロック候補を発
    生した際の各P個の符号語からなる符号ブロック候補に
    ついての直流成分を計算する直流成分計算手段と、 計算された複数の直流成分の値の中から直流成分が小さ
    くなるP個の符号語からなる符号ブロック候補を選択す
    る選択手段と、 選択されたP個の符号語からなる符号ブロック候補を発
    生する符号化を行う符号化手段と、 を有し、 前記直流計算手段の演算を予め演算のための値が記憶さ
    れているROMを利用して行うことを特徴とする符号化
    回路。
  2. 【請求項2】 請求項1に記載の回路において、 前記マルチモード符号語発生手段は、ガロア体加算型演
    算を用いたガイデッドスクランブルを行うことを特徴と
    する符号化回路。
  3. 【請求項3】 請求項1に記載の回路において、 前記マルチモード符号語発生手段は、畳み込み演算を用
    いたガイデッドスクランブルを行うことを特徴とする符
    号化回路。
  4. 【請求項4】 ビット数m(0<mの自然数)の情報語
    をビット数n(m≦nの自然数)の符号語に変換する符
    号化回路において、 1つのP(P≧1)個の情報語からなる情報ブロックに
    対しP個の符号語からなる符号ブロックにおける最大反
    転間隔についての制限を緩和して複数のP個の符号語か
    らなる符号ブロック候補を発生した際の各P個の符号語
    からなる符号ブロック候補についての最大反転間隔を計
    算する最大反転間隔計算手段と、 計算された複数の最大反転間隔の値の中から間隔が小さ
    くなるP個の符号語からなる符号ブロック候補を選択す
    る選択手段と、 選択したP個の符号語からなる符号ブロック候補の符号
    化を行う符号化手段と、 を有し、 前記最大反転間隔計算手段の演算を予め演算のための値
    が記憶されているROMを利用して行うことを特徴とす
    る符号化回路。
JP30233598A 1998-10-23 1998-10-23 符号化回路 Pending JP2000134101A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30233598A JP2000134101A (ja) 1998-10-23 1998-10-23 符号化回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30233598A JP2000134101A (ja) 1998-10-23 1998-10-23 符号化回路

Publications (1)

Publication Number Publication Date
JP2000134101A true JP2000134101A (ja) 2000-05-12

Family

ID=17907706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30233598A Pending JP2000134101A (ja) 1998-10-23 1998-10-23 符号化回路

Country Status (1)

Country Link
JP (1) JP2000134101A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222524A (ja) * 2000-08-08 2002-08-09 Hitachi Ltd 光ディスク装置および光ディスク装置用データランダム化方法
EP1402648A1 (en) * 2001-07-05 2004-03-31 LG Electronics Inc. Method of converting a series of data words into a modulated signal
WO2004102565A1 (ja) * 2003-05-13 2004-11-25 Matsushita Electric Industrial Co., Ltd. デジタル変調装置およびデジタル変調方法
JP2006309910A (ja) * 2005-03-31 2006-11-09 Fujitsu Ltd 符号器および復号器
US8432735B2 (en) 2009-08-07 2013-04-30 Samsung Electronics Co., Ltd. Memory system and related method of programming
US8806302B2 (en) 2009-02-09 2014-08-12 Samsung Electronics Co., Ltd. Semiconductor memory device and data processing method thereof

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222524A (ja) * 2000-08-08 2002-08-09 Hitachi Ltd 光ディスク装置および光ディスク装置用データランダム化方法
EP1402648A1 (en) * 2001-07-05 2004-03-31 LG Electronics Inc. Method of converting a series of data words into a modulated signal
EP1402648A4 (en) * 2001-07-05 2008-08-13 Lg Electronics Inc METHOD FOR CONVERTING A SERIES OF DATA WORDS TO A MODULAR SIGNAL
WO2004102565A1 (ja) * 2003-05-13 2004-11-25 Matsushita Electric Industrial Co., Ltd. デジタル変調装置およびデジタル変調方法
US7317408B2 (en) 2003-05-13 2008-01-08 Matsushita Electric Industrial Co., Ltd. Digital modulation apparatus and digital modulation method
JP2006309910A (ja) * 2005-03-31 2006-11-09 Fujitsu Ltd 符号器および復号器
JP4705461B2 (ja) * 2005-03-31 2011-06-22 富士通株式会社 符号器および復号器
US8806302B2 (en) 2009-02-09 2014-08-12 Samsung Electronics Co., Ltd. Semiconductor memory device and data processing method thereof
US8432735B2 (en) 2009-08-07 2013-04-30 Samsung Electronics Co., Ltd. Memory system and related method of programming

Similar Documents

Publication Publication Date Title
US6079041A (en) Digital modulation circuit and digital demodulation circuit
KR101114057B1 (ko) Rll 인코딩
WO1998053454A1 (fr) Modulation et demodulation numeriques
JPS6367268B2 (ja)
JP2002271205A (ja) 変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置
US7218262B2 (en) Modulation system
JPH11328871A (ja) 部分応答磁気記録チャネルのためのレ―ト16/17(0,5)変調コ―ドの装置および方法
US7339500B2 (en) Encoding method and decoding method
EP2212999B1 (en) Modulation coding and decoding
KR100424482B1 (ko) 일련의 데이터 워드를 변조신호로 변환하는 방법 및 장치
JP4138031B2 (ja) n−ビットソースワードから対応したm−ビットチャネルワードへの符号化装置、並びに、逆向きの復号化装置
JP3167638B2 (ja) ディジタル変調方法と復調方法及びディジタル変調回路と復調回路
JP3306271B2 (ja) 符号化方法、符号化回路、及び復号回路
JP2000134101A (ja) 符号化回路
JP2000149457A (ja) 変調装置および方法、復調装置および方法、並びに提供媒体
JP3091497B2 (ja) デジタル変調方法,デジタル変調回路,デジタル復調回路およびデジタル復調方法
JP4135497B2 (ja) データ再生方法及びデータ再生装置
Immink High-rate maximum runlength constrained coding schemes using nibble replacement
US7475331B1 (en) Data dependent scrambler with improved global constraint
JP3192268B2 (ja) 信号処理システム
JPH11154873A (ja) 符号化回路、符号化方法、ディジタル信号伝送装置およびディジタル磁気記録装置
JP4059253B2 (ja) 変調方法、変調装置および情報記録媒体
JP4059211B2 (ja) 復調方法、および復調装置
JP3692974B2 (ja) 符号化方法、符号化装置、記録媒体及びプログラム
KR0185944B1 (ko) (1,7)변조코드를 이용하는 복호화방법 및 그 장치