JP3167638B2 - ディジタル変調方法と復調方法及びディジタル変調回路と復調回路 - Google Patents
ディジタル変調方法と復調方法及びディジタル変調回路と復調回路Info
- Publication number
- JP3167638B2 JP3167638B2 JP5836297A JP5836297A JP3167638B2 JP 3167638 B2 JP3167638 B2 JP 3167638B2 JP 5836297 A JP5836297 A JP 5836297A JP 5836297 A JP5836297 A JP 5836297A JP 3167638 B2 JP3167638 B2 JP 3167638B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- modulation
- block
- block data
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
- H03M5/145—Conversion to or from block codes or representations thereof
Description
【０００１】
【発明の属する技術分野】本発明は、ｍビットのディジ
タル信号をｎビットのビット列に変調して、ＮＲＺＩ
（Non Return to Zero Inversion）変調するディジタル
変調方法と回路、並びに、ｎビットの変調データをＮＲ
ＺＩ復調して、元のｍビットのディジタル信号に復調す
るディジタル復調方法と回路に関する。
タル信号をｎビットのビット列に変調して、ＮＲＺＩ
（Non Return to Zero Inversion）変調するディジタル
変調方法と回路、並びに、ｎビットの変調データをＮＲ
ＺＩ復調して、元のｍビットのディジタル信号に復調す
るディジタル復調方法と回路に関する。
【０００２】
【従来の技術】記録媒体に高密度で２進データを記憶し
て再生する方法として、ＲＬＬ変調してＮＲＺＩ変調す
る方法がある。この方法は、１と１の間に存在する０の
個数をｄ個以上ｋ個以下に制限し、ビット１の信号で信
号の反転を行い、０では反転を行わない。この方式に於
いては、次のような条件が要求されている。
て再生する方法として、ＲＬＬ変調してＮＲＺＩ変調す
る方法がある。この方法は、１と１の間に存在する０の
個数をｄ個以上ｋ個以下に制限し、ビット１の信号で信
号の反転を行い、０では反転を行わない。この方式に於
いては、次のような条件が要求されている。
【０００３】（１）検出窓幅（Ｔw ）が大きいこと ｍ／ｎに比例した値である。この値は、再生ビットの検
出に使用できる時間であり、高密度化に伴う波形干渉或
いは雑音による再生パルスの位相変動に対する許容能力
を示す。したがって、Ｔw は大きい方がよい。 （２）最小極性反転間隔（Ｔmin ）が大きいこと Ｔmin は、「ｄ＋１」とＴw との積で求まる。この値が
小さくなると再生パルス間の波形干渉が大きくなり、復
調時の検出エラーが増大する。したがって、Ｔmin は大
きい方がよい。
出に使用できる時間であり、高密度化に伴う波形干渉或
いは雑音による再生パルスの位相変動に対する許容能力
を示す。したがって、Ｔw は大きい方がよい。 （２）最小極性反転間隔（Ｔmin ）が大きいこと Ｔmin は、「ｄ＋１」とＴw との積で求まる。この値が
小さくなると再生パルス間の波形干渉が大きくなり、復
調時の検出エラーが増大する。したがって、Ｔmin は大
きい方がよい。
【０００４】（３）最大極性反転間隔（Ｔmax ）が小さ
いこと Ｔmax は、「ｋ＋１」とＴw との積で求まる。再生信号
のジッタに対してビットクロックを追随させるためには
頻繁に極性反転がなければならない。したがって、Ｔma
x は小さい方がよい。 （４）拘束長Ｌc が小さいこと 変調されたデータを復調する際に、参照する前後のデー
タの長さを拘束長という。この値が大きいほど、エラー
伝播が大きくなり、また、回路も複雑になる。したがっ
て、Ｌc は小さい方がよい。
いこと Ｔmax は、「ｋ＋１」とＴw との積で求まる。再生信号
のジッタに対してビットクロックを追随させるためには
頻繁に極性反転がなければならない。したがって、Ｔma
x は小さい方がよい。 （４）拘束長Ｌc が小さいこと 変調されたデータを復調する際に、参照する前後のデー
タの長さを拘束長という。この値が大きいほど、エラー
伝播が大きくなり、また、回路も複雑になる。したがっ
て、Ｌc は小さい方がよい。
【０００５】（５）低周波成分が少ないこと 低域成分量を評価する尺度としてＤＳＶ（Digital Sum
Variation ）が用いられている。この値は、記録信号の
ビット１に「＋１」を、ビット０に「−１」を割り当て
て、信号の先頭から或る時点までの総和をとることで求
められる。記録媒体に信号を記録再生する際には、直流
成分や低周波成分が遮断されるため、この値は０に近い
ほどよい。即ち、上記総和が＋又は−の大きな値となる
ような場合、記録信号波形はその周波数スペクトルに直
流成分を持つことになるが、通常、記録信号や再生信号
は交流結合素子を介して伝送されるので、このように記
録信号波形が直流成分を持つ場合には伝送中に記録信号
波形が歪んでしまい、好ましくないのである。また、再
生時に元の記録信号波形と同じものを再生しようとして
も、交流結合素子で失われた直流成分は再生することが
できない。この理由から、記録信号波形は直流成分を含
まないものであることが望ましい。
Variation ）が用いられている。この値は、記録信号の
ビット１に「＋１」を、ビット０に「−１」を割り当て
て、信号の先頭から或る時点までの総和をとることで求
められる。記録媒体に信号を記録再生する際には、直流
成分や低周波成分が遮断されるため、この値は０に近い
ほどよい。即ち、上記総和が＋又は−の大きな値となる
ような場合、記録信号波形はその周波数スペクトルに直
流成分を持つことになるが、通常、記録信号や再生信号
は交流結合素子を介して伝送されるので、このように記
録信号波形が直流成分を持つ場合には伝送中に記録信号
波形が歪んでしまい、好ましくないのである。また、再
生時に元の記録信号波形と同じものを再生しようとして
も、交流結合素子で失われた直流成分は再生することが
できない。この理由から、記録信号波形は直流成分を含
まないものであることが望ましい。
【０００６】上記（１）〜（４）の条件に着目した手法
としては、例えば、特公平５−３４７４７号公報に示さ
れている（ｄ，ｋ；ｍ，ｎ）＝（２，７；ｉ，２ｉ）Ｒ
ＬＬ符号（ｉは自然数）や、特開昭５２−１２８０２４
号公報に示されている（ｄ，ｋ；ｍ，ｎ）＝（１，７；
２ｉ，３ｉ）ＲＬＬ符号がある。また、条件（５）にも
注目した変調方式として、特公平１−２７５１０号公報
に示されているＥＦＭ変調方式がある。この変調方式で
は、８ビットの入力データが、「ｄ＝２」「ｋ＝１０」
の制約を受けた１４ビットのチャネルコードに変調され
るとともに、各コードの境界値に、「ｄ＝２」「ｋ＝１
０」の制約を満たし、且つ、ＤＳＶを０に近づける３ビ
ットか付加されている。したがって、この変調符号は
（２，１０；８，１７）ＲＬＬ符号に相当する。
としては、例えば、特公平５−３４７４７号公報に示さ
れている（ｄ，ｋ；ｍ，ｎ）＝（２，７；ｉ，２ｉ）Ｒ
ＬＬ符号（ｉは自然数）や、特開昭５２−１２８０２４
号公報に示されている（ｄ，ｋ；ｍ，ｎ）＝（１，７；
２ｉ，３ｉ）ＲＬＬ符号がある。また、条件（５）にも
注目した変調方式として、特公平１−２７５１０号公報
に示されているＥＦＭ変調方式がある。この変調方式で
は、８ビットの入力データが、「ｄ＝２」「ｋ＝１０」
の制約を受けた１４ビットのチャネルコードに変調され
るとともに、各コードの境界値に、「ｄ＝２」「ｋ＝１
０」の制約を満たし、且つ、ＤＳＶを０に近づける３ビ
ットか付加されている。したがって、この変調符号は
（２，１０；８，１７）ＲＬＬ符号に相当する。
【０００７】他の手法としては、特公平４−７７９９１
号に示されるように、ビット０のラン長が変調コードの
境界部分でも制約を満たすように、８ビットから１４ビ
ットへの変調を行う手法がある。「ＣＤＳ（Cord word
Digital Sum ）＝０」の１４ビット変換コードは、８ビ
ットの入力コードと１対１に対応する。また、「ＣＤＳ
＝０」の変調コードは、ＣＤＳの符号が異なっていて、
且つ、ＣＤＳの絶対値が異なる変調コードを１組とし
て、入力コードに対応している。これにより、ＤＳＶが
０に近づくように変調コードを選択して、低周波成分を
抑えている。この変調符号は（１，７；８，１４）ＲＬ
Ｌ符号に相当する。
号に示されるように、ビット０のラン長が変調コードの
境界部分でも制約を満たすように、８ビットから１４ビ
ットへの変調を行う手法がある。「ＣＤＳ（Cord word
Digital Sum ）＝０」の１４ビット変換コードは、８ビ
ットの入力コードと１対１に対応する。また、「ＣＤＳ
＝０」の変調コードは、ＣＤＳの符号が異なっていて、
且つ、ＣＤＳの絶対値が異なる変調コードを１組とし
て、入力コードに対応している。これにより、ＤＳＶが
０に近づくように変調コードを選択して、低周波成分を
抑えている。この変調符号は（１，７；８，１４）ＲＬ
Ｌ符号に相当する。
【０００８】さらに、特開平６−３１１０４２号公報に
は、（ｄ，ｋ；ｍ，ｎ）ＲＬＬ符号に於いてｍビットか
ら「ｎ−ｄ」ビットへの変調を行い、ＤＳＶが０に近
く、且つ、（ｄ，ｋ）の制約を満足するようなｄビット
を付加している。但し、｜ＣＤＳ｜（ＣＤＳの絶対値）
が比較的小さい場合はＤＳＶの変動が小さいため、ｍビ
ットから「ｎ−ｄ」ビットへの変調コードは１対１に対
応されており、ＣＤＳが大きいものと小さいものは、お
互いを１組として入力コードに対応している。この変調
則を満足する符号として、（２，９；８，１７）ＲＬＬ
符号と、（１，７；８，１３）ＲＬＬ符号が挙げられて
いる。
は、（ｄ，ｋ；ｍ，ｎ）ＲＬＬ符号に於いてｍビットか
ら「ｎ−ｄ」ビットへの変調を行い、ＤＳＶが０に近
く、且つ、（ｄ，ｋ）の制約を満足するようなｄビット
を付加している。但し、｜ＣＤＳ｜（ＣＤＳの絶対値）
が比較的小さい場合はＤＳＶの変動が小さいため、ｍビ
ットから「ｎ−ｄ」ビットへの変調コードは１対１に対
応されており、ＣＤＳが大きいものと小さいものは、お
互いを１組として入力コードに対応している。この変調
則を満足する符号として、（２，９；８，１７）ＲＬＬ
符号と、（１，７；８，１３）ＲＬＬ符号が挙げられて
いる。
【０００９】
【発明が解決しようとする課題】上記に示される条件
（５）を考慮した手法は、何れもＤＳＶを０に近づける
ことを目的とするため、付加ビットを用意する、変調テ
ーブルを複数用意する、といった手法を用いている。そ
のため、１と１の間に入る０の個数の制限を緩和した
り、変調後のビット数を大きくせざるをえないという問
題がある。
（５）を考慮した手法は、何れもＤＳＶを０に近づける
ことを目的とするため、付加ビットを用意する、変調テ
ーブルを複数用意する、といった手法を用いている。そ
のため、１と１の間に入る０の個数の制限を緩和した
り、変調後のビット数を大きくせざるをえないという問
題がある。
【００１０】それゆえ、特公平５−３４７４７号公報
や、特開昭５２−１２８０２４号公報等と比較して、検
出窓幅Ｔw が小さくなったり、最小極性反転間隔Ｔmin
が小さくなったり、１と１の間に入る０の最大個数ｋが
大きくなったりするという欠点が生じてている。本発明
は、上述した従来の問題点を考慮して、特公平５−３４
７４７号公報や、特開昭５２−１２８０２４号公報等が
有しているパラメータｄ，ｋ，ｍ，ｎを保ちながら、Ｄ
ＳＶを０に近づける変調方法と回路、並びに復調方法と
回路を提供することを目的とする。
や、特開昭５２−１２８０２４号公報等と比較して、検
出窓幅Ｔw が小さくなったり、最小極性反転間隔Ｔmin
が小さくなったり、１と１の間に入る０の最大個数ｋが
大きくなったりするという欠点が生じてている。本発明
は、上述した従来の問題点を考慮して、特公平５−３４
７４７号公報や、特開昭５２−１２８０２４号公報等が
有しているパラメータｄ，ｋ，ｍ，ｎを保ちながら、Ｄ
ＳＶを０に近づける変調方法と回路、並びに復調方法と
回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】また、本発明は、任意の
ｍビット配列に任意のｎビット（但しｎ＞ｍ）配列を１
対１に対応付けて変換するｍ−ｎ変調方式により、入力
されるディジタルデータの各ｍビットを符号変調単位と
して、各ｍビットを各々ｎビットの変調データにｍ−ｎ
変調するディジタル変調方法に於いて、所定数分の符号
変調単位で構成される入力ブロックデータの先頭にガロ
ア体ＧＦ（２m ）の非０の任意の元をダミーデータとし
て多重し、前記ダミーデータ多重後のブロックデータに
ついて演算したリードソロモン符号を該ブロックデータ
に付加してＲＳ符号付加ブロックを構成し、前記ＲＳ符
号付加ブロックに複数種類のガロア体ＧＦ（２m ）の元
を乗算することにより複数種類のブロックデータを生成
し、前記複数種類のブロックデータを各々ｍ−ｎ変調し
て得られる各変調ブロックデータの直流成分を相互に比
較し、前記直流成分の絶対値が小さい変調ブロックデー
タに対応するガロア体ＧＦ（２m ）の元を選択し、前記
選択したガロア体ＧＦ（２m ）の元を前記ＲＳ符号付加
ブロックに乗算することにより得られるブロックデータ
をｍ−ｎ変調して変調ブロックデータを生成する、ディ
ジタル変調方法である。
ｍビット配列に任意のｎビット（但しｎ＞ｍ）配列を１
対１に対応付けて変換するｍ−ｎ変調方式により、入力
されるディジタルデータの各ｍビットを符号変調単位と
して、各ｍビットを各々ｎビットの変調データにｍ−ｎ
変調するディジタル変調方法に於いて、所定数分の符号
変調単位で構成される入力ブロックデータの先頭にガロ
ア体ＧＦ（２m ）の非０の任意の元をダミーデータとし
て多重し、前記ダミーデータ多重後のブロックデータに
ついて演算したリードソロモン符号を該ブロックデータ
に付加してＲＳ符号付加ブロックを構成し、前記ＲＳ符
号付加ブロックに複数種類のガロア体ＧＦ（２m ）の元
を乗算することにより複数種類のブロックデータを生成
し、前記複数種類のブロックデータを各々ｍ−ｎ変調し
て得られる各変調ブロックデータの直流成分を相互に比
較し、前記直流成分の絶対値が小さい変調ブロックデー
タに対応するガロア体ＧＦ（２m ）の元を選択し、前記
選択したガロア体ＧＦ（２m ）の元を前記ＲＳ符号付加
ブロックに乗算することにより得られるブロックデータ
をｍ−ｎ変調して変調ブロックデータを生成する、ディ
ジタル変調方法である。
【００１２】また、上記に於いて、前記選択を、前記変
調ブロックデータの最終ビットでの直流成分の累積値の
絶対値が最小の変調ブロックデータを特定することに基
づいて行う、ディジタル変調方法である。また、上記に
於いて、前記選択を、前記変調ブロックデータの最大振
幅の絶対値が最小の変調ブロックデータを特定すること
に基づいて行う、ディジタル変調方法である。
調ブロックデータの最終ビットでの直流成分の累積値の
絶対値が最小の変調ブロックデータを特定することに基
づいて行う、ディジタル変調方法である。また、上記に
於いて、前記選択を、前記変調ブロックデータの最大振
幅の絶対値が最小の変調ブロックデータを特定すること
に基づいて行う、ディジタル変調方法である。
【００１３】また、本発明は、任意のｍビット配列に任
意のｎビット（但しｎ＞ｍ）配列を１対１に対応付けて
変換するｍ−ｎ変調方式により、入力されるディジタル
データの各ｍビットを符号変調単位として、各ｍビット
を各々ｎビットの変調データにｍ−ｎ変調するディジタ
ル変調回路に於いて、所定数分の符号変調単位で構成さ
れる入力ブロックデータの先頭にガロア体ＧＦ（２m ）
の非０の任意の元をダミーデータとして多重する多重回
路と、前記多重回路によりダミーデータを多重されたブ
ロックデータについてリードソロモン符号を演算して該
ブロックデータに付加することによりＲＳ符号付加ブロ
ックを構成するＲＳ符号化回路と、前記ＲＳ符号付加ブ
ロックに複数種類のガロア体ＧＦ（２m ）の元を乗算す
ることにより複数種類のブロックデータを生成するガロ
ア体乗算回路と、前記複数種類のブロックデータを各々
ｍ−ｎ変調して得られる各変調ブロックデータの直流成
分を各々求める演算手段と、前記各直流成分の絶対値の
大小を相互に比較する比較手段と、前記比較手段により
比較結果に基づいて、前記直流成分の絶対値が小さい変
調ブロックデータに対応するガロア体ＧＦ（２m ）の元
を選択する選択手段と、前記選択したガロア体ＧＦ（２
m ）の元を前記ＲＳ符号付加ブロックに乗算することに
より得られるブロックデータをｍ−ｎ変調して変調ブロ
ックデータを生成する変調手段と、を有するディジタル
変調回路である。
意のｎビット（但しｎ＞ｍ）配列を１対１に対応付けて
変換するｍ−ｎ変調方式により、入力されるディジタル
データの各ｍビットを符号変調単位として、各ｍビット
を各々ｎビットの変調データにｍ−ｎ変調するディジタ
ル変調回路に於いて、所定数分の符号変調単位で構成さ
れる入力ブロックデータの先頭にガロア体ＧＦ（２m ）
の非０の任意の元をダミーデータとして多重する多重回
路と、前記多重回路によりダミーデータを多重されたブ
ロックデータについてリードソロモン符号を演算して該
ブロックデータに付加することによりＲＳ符号付加ブロ
ックを構成するＲＳ符号化回路と、前記ＲＳ符号付加ブ
ロックに複数種類のガロア体ＧＦ（２m ）の元を乗算す
ることにより複数種類のブロックデータを生成するガロ
ア体乗算回路と、前記複数種類のブロックデータを各々
ｍ−ｎ変調して得られる各変調ブロックデータの直流成
分を各々求める演算手段と、前記各直流成分の絶対値の
大小を相互に比較する比較手段と、前記比較手段により
比較結果に基づいて、前記直流成分の絶対値が小さい変
調ブロックデータに対応するガロア体ＧＦ（２m ）の元
を選択する選択手段と、前記選択したガロア体ＧＦ（２
m ）の元を前記ＲＳ符号付加ブロックに乗算することに
より得られるブロックデータをｍ−ｎ変調して変調ブロ
ックデータを生成する変調手段と、を有するディジタル
変調回路である。
【００１４】また、上記に於いて、前記選択手段が、前
記変調ブロックデータの最終ビットでの直流成分の累積
値の絶対値が最小の変調ブロックデータに対応するガロ
ア体ＧＦ（２m ）の元を選択する、ディジタル変調回路
である。また、上記に於いて、前記選択手段が、前記変
調ブロックデータの最大振幅の絶対値が最小の変調ブロ
ックデータに対応するガロア体ＧＦ（２m ）の元を選択
する、ディジタル変調回路である。また、上記に於い
て、さらに、前記複数種類のガロア体ＧＦ（２m ）の元
の乗算により得られる前記複数種類のブロックデータを
各々記憶するメモリを有し、前記変調手段が、前記メモ
リから前記選択手段により選択されたガロア体ＧＦ（２
m ）の元に対応するブロックデータを読み出してｍ−ｎ
変調する、ディジタル変調回路である。また、上記に於
いて、さらに、前記ＲＳ符号付加ブロックを記憶するメ
モリと、前記メモリからＲＳ符号付加ブロックデータを
読み出して、前記選択手段により選択されたガロア体Ｇ
Ｆ（２m ）の元を乗算することにより複数種類のブロッ
クデータを生成して前記変調手段へ出力する第２のガロ
ア体乗算回路と、を有するディジタル変調回路である。
記変調ブロックデータの最終ビットでの直流成分の累積
値の絶対値が最小の変調ブロックデータに対応するガロ
ア体ＧＦ（２m ）の元を選択する、ディジタル変調回路
である。また、上記に於いて、前記選択手段が、前記変
調ブロックデータの最大振幅の絶対値が最小の変調ブロ
ックデータに対応するガロア体ＧＦ（２m ）の元を選択
する、ディジタル変調回路である。また、上記に於い
て、さらに、前記複数種類のガロア体ＧＦ（２m ）の元
の乗算により得られる前記複数種類のブロックデータを
各々記憶するメモリを有し、前記変調手段が、前記メモ
リから前記選択手段により選択されたガロア体ＧＦ（２
m ）の元に対応するブロックデータを読み出してｍ−ｎ
変調する、ディジタル変調回路である。また、上記に於
いて、さらに、前記ＲＳ符号付加ブロックを記憶するメ
モリと、前記メモリからＲＳ符号付加ブロックデータを
読み出して、前記選択手段により選択されたガロア体Ｇ
Ｆ（２m ）の元を乗算することにより複数種類のブロッ
クデータを生成して前記変調手段へ出力する第２のガロ
ア体乗算回路と、を有するディジタル変調回路である。
【００１５】また、本発明は、入力されるディジタルデ
ータの各ｎビットを符号復調単位として各々ｍビット
（但しｎ＞ｍ）の復調データにｎ−ｍ復調して、所定数
分の符号復調単位に対応する復調ブロックデータを順次
生成し、順次生成される復調ブロックデータに付加され
ているリードソロモン符号を用いて当該復調ブロックデ
ータを誤り訂正し、誤り訂正後の復調ブロックデータの
先頭に付加されている当該ブロックデータに乗算された
ガロア体ＧＦ（２m ）の元を検出し、誤り訂正後の復調
ブロックデータを、前記検出したガロア体ＧＦ（２m ）
の元で除算することにより元のブロックデータを生成す
る、ディジタル復調方法である。
ータの各ｎビットを符号復調単位として各々ｍビット
（但しｎ＞ｍ）の復調データにｎ−ｍ復調して、所定数
分の符号復調単位に対応する復調ブロックデータを順次
生成し、順次生成される復調ブロックデータに付加され
ているリードソロモン符号を用いて当該復調ブロックデ
ータを誤り訂正し、誤り訂正後の復調ブロックデータの
先頭に付加されている当該ブロックデータに乗算された
ガロア体ＧＦ（２m ）の元を検出し、誤り訂正後の復調
ブロックデータを、前記検出したガロア体ＧＦ（２m ）
の元で除算することにより元のブロックデータを生成す
る、ディジタル復調方法である。
【００１６】また、本発明は、入力されるディジタルデ
ータの各ｎビットを符号復調単位として各々ｍビット
（但しｎ＞ｍ）の復調データにｎ−ｍ復調して、所定数
分の符号復調単位に対応する復調ブロックデータを順次
生成する復調回路と、前記復調回路により順次生成され
る復調ブロックデータに付加されているリードソロモン
符号を用いて当該復調ブロックデータを誤り訂正するＲ
Ｓ回路と、誤り訂正後の復調ブロックデータの先頭に付
加されている当該ブロックデータに乗算されたガロア体
ＧＦ（２m ）の元を検出する検出回路と、誤り訂正後の
復調ブロックデータを、前記検出回路により検出したガ
ロア体ＧＦ（２m ）の元で除算する除算回路と、を有す
るディジタル復調回路である。
ータの各ｎビットを符号復調単位として各々ｍビット
（但しｎ＞ｍ）の復調データにｎ−ｍ復調して、所定数
分の符号復調単位に対応する復調ブロックデータを順次
生成する復調回路と、前記復調回路により順次生成され
る復調ブロックデータに付加されているリードソロモン
符号を用いて当該復調ブロックデータを誤り訂正するＲ
Ｓ回路と、誤り訂正後の復調ブロックデータの先頭に付
加されている当該ブロックデータに乗算されたガロア体
ＧＦ（２m ）の元を検出する検出回路と、誤り訂正後の
復調ブロックデータを、前記検出回路により検出したガ
ロア体ＧＦ（２m ）の元で除算する除算回路と、を有す
るディジタル復調回路である。
【００１７】
１．情報語のＤＳＶ まず、情報語（記録／再生対象の本来のデータ；付随的
なデータである変調方式番号と区別するため「情報語」
という）をｍ−ｎ変調し、これをＮＲＺＩ変調する場合
に於いて、ＤＳＶの絶対値を最小にする例を説明する。
なデータである変調方式番号と区別するため「情報語」
という）をｍ−ｎ変調し、これをＮＲＺＩ変調する場合
に於いて、ＤＳＶの絶対値を最小にする例を説明する。
【００１８】1-1.変調の原理（図４） まず、図４を参照して、本発明の変調の原理を説明す
る。本発明では、入力データのｍビットを変調単位とし
て、各ｍビットを各々ｎビットにｍ−ｎ変調（符号変
換）して（ｄ，ｋ；ｍ，ｎ）ＲＬＬ符号を得た後、これ
を、ＮＲＺＩ変調する。上記ｍ−ｎ変調方式として、複
数種類の変調方式を用意しておき、その中で、ｍ−ｎ変
調とＮＲＺＩ変調後の直流成分が最小となるｍ−ｎ変調
方式を各ブロック毎に選択し、該選択した変調方式によ
り各ブロックをｍ−ｎ変調するとともに、その選択した
ｍ−ｎ変調方式を識別するデータ（変調方式番号デー
タ）を、当該ブロックのｍ−ｎ変調データに付加して、
この識別データ付加後のデータを、ＮＲＺＩ変調して出
力する。
る。本発明では、入力データのｍビットを変調単位とし
て、各ｍビットを各々ｎビットにｍ−ｎ変調（符号変
換）して（ｄ，ｋ；ｍ，ｎ）ＲＬＬ符号を得た後、これ
を、ＮＲＺＩ変調する。上記ｍ−ｎ変調方式として、複
数種類の変調方式を用意しておき、その中で、ｍ−ｎ変
調とＮＲＺＩ変調後の直流成分が最小となるｍ−ｎ変調
方式を各ブロック毎に選択し、該選択した変調方式によ
り各ブロックをｍ−ｎ変調するとともに、その選択した
ｍ−ｎ変調方式を識別するデータ（変調方式番号デー
タ）を、当該ブロックのｍ−ｎ変調データに付加して、
この識別データ付加後のデータを、ＮＲＺＩ変調して出
力する。
【００１９】図４に於いて、入力端子28に供給される入
力データは、シリアル／パラレル変換器29に入力され
て、ｍビットのパラレルデータとして出力される。この
ｍビットのデータは、ｍ−ｎ変調器30にてｎビットの変
調データに変換される。このｍ−ｎ変調器30は、変調方
式の異なるｊ種類のｍ−ｎ変調器30a,30b,,,にて構成さ
れており、同時にｊ種類のｍ−ｎ変調データを発生す
る。
力データは、シリアル／パラレル変換器29に入力され
て、ｍビットのパラレルデータとして出力される。この
ｍビットのデータは、ｍ−ｎ変調器30にてｎビットの変
調データに変換される。このｍ−ｎ変調器30は、変調方
式の異なるｊ種類のｍ−ｎ変調器30a,30b,,,にて構成さ
れており、同時にｊ種類のｍ−ｎ変調データを発生す
る。
【００２０】発生されたｊ種類のｍ−ｎ変調データは、
ＤＳＶ演算器31と、メモリ37に供給される。ＤＳＶ演算
器31は、内部にｊ種類のＤＳＶ演算器31a,31b,,,を擁し
ており、各ＤＳＶ演算器31a,31b,,,は、各々対応するｍ
−ｎ変調器30a,30b,,,から出力されたｍ−ｎ変調データ
を各々ＮＲＺＩ変調した場合に於ける各ＮＲＺＩ変調デ
ータのＤＳＶの絶対値｜ＤＳＶ｜を演算する。この演算
は、ブロック（変調単位であるｍビットの所定数で構成
される単位）について行われる。
ＤＳＶ演算器31と、メモリ37に供給される。ＤＳＶ演算
器31は、内部にｊ種類のＤＳＶ演算器31a,31b,,,を擁し
ており、各ＤＳＶ演算器31a,31b,,,は、各々対応するｍ
−ｎ変調器30a,30b,,,から出力されたｍ−ｎ変調データ
を各々ＮＲＺＩ変調した場合に於ける各ＮＲＺＩ変調デ
ータのＤＳＶの絶対値｜ＤＳＶ｜を演算する。この演算
は、ブロック（変調単位であるｍビットの所定数で構成
される単位）について行われる。
【００２１】最小｜ＤＳＶ｜選択器32は、ＤＳＶ演算器
31a,31b,,,から出力されるデータを比較して、ＤＳＶの
絶対値｜ＤＳＶ｜が最小となる出力を特定し、これに対
応するｍ−ｎ変調方式を選択する。この選択されたｍ−
ｎ変調方式の番号情報（請求の範囲の種類選択識別情報
に対応）は、セレクタ33と変調方式番号付加器36に供給
される。
31a,31b,,,から出力されるデータを比較して、ＤＳＶの
絶対値｜ＤＳＶ｜が最小となる出力を特定し、これに対
応するｍ−ｎ変調方式を選択する。この選択されたｍ−
ｎ変調方式の番号情報（請求の範囲の種類選択識別情報
に対応）は、セレクタ33と変調方式番号付加器36に供給
される。
【００２２】セレクタ33は、最小｜ＤＳＶ｜選択器32の
動作終了後、メモリ37より読み出される各ｍ−ｎ変調出
力を順次入力して、最小｜ＤＳＶ｜選択器32により選択
された番号に対応する出力のみを選択して出力する。セ
レクタ33から出力されたｍ−ｎ変調データは、パラレル
／シリアル変換器34に送られてシリアルデータに変換さ
れた後、変調方式番号付加器36に供給される。
動作終了後、メモリ37より読み出される各ｍ−ｎ変調出
力を順次入力して、最小｜ＤＳＶ｜選択器32により選択
された番号に対応する出力のみを選択して出力する。セ
レクタ33から出力されたｍ−ｎ変調データは、パラレル
／シリアル変換器34に送られてシリアルデータに変換さ
れた後、変調方式番号付加器36に供給される。
【００２３】変調方式番号付加器36は、最小｜ＤＳＶ｜
選択器32により選択された変調方式の番号情報をシリア
ルデータに多重して、その出力をＮＲＺＩ変調器38に入
力する。該ＮＲＺＩ変調器38は、入力された多重データ
をＮＲＺＩ変調して、このＮＲＺＩ変調データを、出力
端子35に出力している。
選択器32により選択された変調方式の番号情報をシリア
ルデータに多重して、その出力をＮＲＺＩ変調器38に入
力する。該ＮＲＺＩ変調器38は、入力された多重データ
をＮＲＺＩ変調して、このＮＲＺＩ変調データを、出力
端子35に出力している。
【００２４】このようにして、本発明では、複数のｍ−
ｎ変調方式の中で、ｍ−ｎ変調及びＮＲＺＩ変調後のＤ
ＳＶの絶対値が最小となるｍ−ｎ変調方式を各ブロック
毎に選択して、該選択したｍ−ｎ変調方式で当該ブロッ
クをｍ−ｎ変調し、これに選択したｍ−ｎ変調方式を示
す識別データを多重して、この多重データをＮＲＺＩ変
調している。
ｎ変調方式の中で、ｍ−ｎ変調及びＮＲＺＩ変調後のＤ
ＳＶの絶対値が最小となるｍ−ｎ変調方式を各ブロック
毎に選択して、該選択したｍ−ｎ変調方式で当該ブロッ
クをｍ−ｎ変調し、これに選択したｍ−ｎ変調方式を示
す識別データを多重して、この多重データをＮＲＺＩ変
調している。
【００２５】なお、本発明では、前記メモリ37を省略す
るととも、その代わりに、ｍ−ｎ変調器30より再度ｍ−
ｎ変調データを出力するように構成してもよい。また、
ｊ種類のｍ−ｎ変調器30a,30b,,,を設ける代わりに、入
力ビット列をｊ種類のビット列に置き換え、これらを単
一のｍ−ｎ変調器に入力してｍ−ｎ変調することによ
り、ｊ種類の変調を行うことも可能である。また、ｎビ
ット変調コードについてのＣＤＳと極性情報を用いるこ
とで、ｍ−ｎ変調器を用いることなくＤＳＶを演算する
ことも可能である。また、ｍ−ｎ変調器をｊ個設ける代
わりに、ｊ種類のｍ−ｎ変調を、単一のｍ−ｎ変調器を
高速駆動することで実現してもよい。
るととも、その代わりに、ｍ−ｎ変調器30より再度ｍ−
ｎ変調データを出力するように構成してもよい。また、
ｊ種類のｍ−ｎ変調器30a,30b,,,を設ける代わりに、入
力ビット列をｊ種類のビット列に置き換え、これらを単
一のｍ−ｎ変調器に入力してｍ−ｎ変調することによ
り、ｊ種類の変調を行うことも可能である。また、ｎビ
ット変調コードについてのＣＤＳと極性情報を用いるこ
とで、ｍ−ｎ変調器を用いることなくＤＳＶを演算する
ことも可能である。また、ｍ−ｎ変調器をｊ個設ける代
わりに、ｊ種類のｍ−ｎ変調を、単一のｍ−ｎ変調器を
高速駆動することで実現してもよい。
【００２６】1-2.第１実施例（変調器の実施例：図１） 第１実施例では、ｍ−ｎ変調とＮＲＺＩ変調後のＤＳＶ
のブロック終端での絶対値が最小になるｍ−ｎ変調方式
が、当該ブロックのｍ−ｎ変調方式として、２４種類の
ｍ−ｎ変調方式の中から選択される。また、選択された
ｍ−ｎ変調方式により、当該ブロックの各ｍビットの情
報語が各々ｎビットの符号語に変換（ｍ−ｎ変調）され
る。このｍ−ｎ変調データがＮＲＺＩ変調されて出力さ
れる。なお、１ブロックは所定数個の情報語で構成さ
れ、各情報語はｍビットで構成される。例えば、入力デ
ータの８００ビットで１ブロックが構成される。
のブロック終端での絶対値が最小になるｍ−ｎ変調方式
が、当該ブロックのｍ−ｎ変調方式として、２４種類の
ｍ−ｎ変調方式の中から選択される。また、選択された
ｍ−ｎ変調方式により、当該ブロックの各ｍビットの情
報語が各々ｎビットの符号語に変換（ｍ−ｎ変調）され
る。このｍ−ｎ変調データがＮＲＺＩ変調されて出力さ
れる。なお、１ブロックは所定数個の情報語で構成さ
れ、各情報語はｍビットで構成される。例えば、入力デ
ータの８００ビットで１ブロックが構成される。
【００２７】入力端子1 から入力される入力データは、
まず、１ブロックメモリ2 に蓄えられる。この１ブロッ
クメモリ2 はＦＩＦＯ（First In First Out）メモリで
構成されており、その容量は、１ブロック分の情報語
（同期データ間に存在する入力データのビット数）に相
当する。１ブロックメモリ2 に格納された各ｍビットの
情報語は、格納順に読み出されて、ｍビットづつＲＬＬ
変調器３にてｍ−ｎ変調されて、（ｄ，ｋ；ｍ，ｎ）符
号とされる。ここで用いられるｍ−ｎ変調の種類は、｜
ＤＳＶ｜比較器17a によって指定される。ＲＬＬ変調器
３にてｍビットの情報語からｎビットの符号語に変換さ
れたｍ−ｎ変調データは、同期信号及びｍ−ｎ変調方式
を示す番号データとともにＮＲＺＩ変調器４にてＮＲＺ
Ｉ変調されて、記録媒体への記録用データとして出力端
子５から出力される。
まず、１ブロックメモリ2 に蓄えられる。この１ブロッ
クメモリ2 はＦＩＦＯ（First In First Out）メモリで
構成されており、その容量は、１ブロック分の情報語
（同期データ間に存在する入力データのビット数）に相
当する。１ブロックメモリ2 に格納された各ｍビットの
情報語は、格納順に読み出されて、ｍビットづつＲＬＬ
変調器３にてｍ−ｎ変調されて、（ｄ，ｋ；ｍ，ｎ）符
号とされる。ここで用いられるｍ−ｎ変調の種類は、｜
ＤＳＶ｜比較器17a によって指定される。ＲＬＬ変調器
３にてｍビットの情報語からｎビットの符号語に変換さ
れたｍ−ｎ変調データは、同期信号及びｍ−ｎ変調方式
を示す番号データとともにＮＲＺＩ変調器４にてＮＲＺ
Ｉ変調されて、記録媒体への記録用データとして出力端
子５から出力される。
【００２８】本第１実施例では、ＲＬＬ変調器３にて用
いられるｍ−ｎ変調方式は、ＮＲＺＩ変調後のＤＳＶの
ブロック終端での絶対値が最小になるように、２４種類
のｍ−ｎ変調方式の中から、下記の処理によって、各ブ
ロック毎に選択される。
いられるｍ−ｎ変調方式は、ＮＲＺＩ変調後のＤＳＶの
ブロック終端での絶対値が最小になるように、２４種類
のｍ−ｎ変調方式の中から、下記の処理によって、各ブ
ロック毎に選択される。
【００２９】まず、入力端子1 から入力される入力デー
タは、１ブロックメモリ2 に上述の如く蓄えられる一方
で、ＲＯＭで構成されるＣＤＳ算出器10へも送られる。
このＣＤＳ算出器10には、入力データのｍビット毎にテ
ーブル番号発生器11から「０〜２３」のテーブル番号デ
ータが入力される。即ち、入力データｍビットの入力に
対応して、テーブル番号データが順に２４個入力され
る。
タは、１ブロックメモリ2 に上述の如く蓄えられる一方
で、ＲＯＭで構成されるＣＤＳ算出器10へも送られる。
このＣＤＳ算出器10には、入力データのｍビット毎にテ
ーブル番号発生器11から「０〜２３」のテーブル番号デ
ータが入力される。即ち、入力データｍビットの入力に
対応して、テーブル番号データが順に２４個入力され
る。
【００３０】ＣＤＳ算出器10は、テーブル番号データと
ｍビットの入力データとで指定される極性データを、テ
ーブル番号順に排他的論理和回路13へ出力する。また、
ＣＤＳ算出器10は、テーブル番号データとｍビットの入
力データとで指定されるＣＤＳデータを、テーブル番号
順に演算器12へ出力する。
ｍビットの入力データとで指定される極性データを、テ
ーブル番号順に排他的論理和回路13へ出力する。また、
ＣＤＳ算出器10は、テーブル番号データとｍビットの入
力データとで指定されるＣＤＳデータを、テーブル番号
順に演算器12へ出力する。
【００３１】極性データとは、入力データのｍビットを
「０〜２３」の各テーブルのｍ−ｎ変調方式で各々ｍ−
ｎ変調し、さらに、各々ＮＲＺＩ変調した場合に於い
て、その最終ビットが、高レベル「１」であるか、低レ
ベル「０」であるかを示すデータであり、各ｍビットと
各テーブル番号に対応付けて、予めＣＤＳ算出器10に記
憶されているものである。但し、入力ｍビットのｍ−ｎ
変調後のｎビットの先頭が「１」の場合には、そのＮＲ
ＺＩ変調データは「１」で始まり、入力ｍビットのｍ−
ｎ変調後のｎビットの先頭が「０」の場合には、そのＮ
ＲＺＩ変調データは「０」で始まるものとする。
「０〜２３」の各テーブルのｍ−ｎ変調方式で各々ｍ−
ｎ変調し、さらに、各々ＮＲＺＩ変調した場合に於い
て、その最終ビットが、高レベル「１」であるか、低レ
ベル「０」であるかを示すデータであり、各ｍビットと
各テーブル番号に対応付けて、予めＣＤＳ算出器10に記
憶されているものである。但し、入力ｍビットのｍ−ｎ
変調後のｎビットの先頭が「１」の場合には、そのＮＲ
ＺＩ変調データは「１」で始まり、入力ｍビットのｍ−
ｎ変調後のｎビットの先頭が「０」の場合には、そのＮ
ＲＺＩ変調データは「０」で始まるものとする。
【００３２】また、ＣＤＳデータとは、入力データのｍ
ビットを「０〜２３」の各テーブルのｍ−ｎ変調方式で
各々ｍ−ｎ変調し、さらに、各々ＮＲＺＩ変調した場合
に於いて、各変調データの直流分を示すデータであり、
各ｍビットと各テーブル番号に対応付けて、予めＣＤＳ
算出器10に記憶されているものである。但し、入力ｍビ
ットのｍ−ｎ変調後のｎビットの先頭が「１」の場合に
は、そのＮＲＺＩ変調データは「１」で始まり、入力ｍ
ビットのｍ−ｎ変調後のｎビットの先頭が「０」の場合
には、そのＮＲＺＩ変調データは「０」で始まるものと
する。
ビットを「０〜２３」の各テーブルのｍ−ｎ変調方式で
各々ｍ−ｎ変調し、さらに、各々ＮＲＺＩ変調した場合
に於いて、各変調データの直流分を示すデータであり、
各ｍビットと各テーブル番号に対応付けて、予めＣＤＳ
算出器10に記憶されているものである。但し、入力ｍビ
ットのｍ−ｎ変調後のｎビットの先頭が「１」の場合に
は、そのＮＲＺＩ変調データは「１」で始まり、入力ｍ
ビットのｍ−ｎ変調後のｎビットの先頭が「０」の場合
には、そのＮＲＺＩ変調データは「０」で始まるものと
する。
【００３３】ＣＤＳ算出器10から出力された極性データ
は、排他的論理和回路13にて、直前に入力されて同一の
テーブル番号により処理された極性データとの排他的論
理和をとられ、その結果が、２４段の極性シフトレジス
タ14に入力される。なお、上記直前に入力されて同一の
テーブル番号により処理された極性データは、図示のよ
うに、２４段の極性シフトレジスタ14の出力側から、上
記排他的論理和回路13へ供給される。
は、排他的論理和回路13にて、直前に入力されて同一の
テーブル番号により処理された極性データとの排他的論
理和をとられ、その結果が、２４段の極性シフトレジス
タ14に入力される。なお、上記直前に入力されて同一の
テーブル番号により処理された極性データは、図示のよ
うに、２４段の極性シフトレジスタ14の出力側から、上
記排他的論理和回路13へ供給される。
【００３４】また、ＣＤＳ算出器10から出力されたＣＤ
Ｓデータは、演算器12にて、直前に入力されて同一のテ
ーブル番号により処理されたＣＤＳデータに加算又は減
算され、その結果が、２４段のブロック内ＤＳＶシフト
レジスタ15に入力される。なお、上記直前に入力されて
同一のテーブル番号により処理されたＣＤＳデータは、
図示のように、２４段のブロック内ＤＳＶシフトレジス
タ15の出力側から、上記演算器12へ供給される。
Ｓデータは、演算器12にて、直前に入力されて同一のテ
ーブル番号により処理されたＣＤＳデータに加算又は減
算され、その結果が、２４段のブロック内ＤＳＶシフト
レジスタ15に入力される。なお、上記直前に入力されて
同一のテーブル番号により処理されたＣＤＳデータは、
図示のように、２４段のブロック内ＤＳＶシフトレジス
タ15の出力側から、上記演算器12へ供給される。
【００３５】演算器12に於ける上記加算又は減算の選択
は、上記直前に入力されて同一のテーブル番号により処
理された極性データに従って行われる。つまり、該直前
の極性データが低レベル「０」の場合は、符号を反転す
る必要が無いため、加算が選択される。また、上記直前
の極性データが高レベル「１」の場合は、符号を反転す
る必要があるため、減算が選択される。なお、符号反転
の必要性の有無は、前述のように、極性データとＣＤＳ
を、「入力ｍビットのｍ−ｎ変調後のｎビットの先頭が
「１」の場合には、そのＮＲＺＩ変調データは「１」で
始まり、入力ｍビットのｍ−ｎ変調後のｎビットの先頭
が「０」の場合には、そのＮＲＺＩ変調データは「０」
で始まる」と定義したことに起因するものである。
は、上記直前に入力されて同一のテーブル番号により処
理された極性データに従って行われる。つまり、該直前
の極性データが低レベル「０」の場合は、符号を反転す
る必要が無いため、加算が選択される。また、上記直前
の極性データが高レベル「１」の場合は、符号を反転す
る必要があるため、減算が選択される。なお、符号反転
の必要性の有無は、前述のように、極性データとＣＤＳ
を、「入力ｍビットのｍ−ｎ変調後のｎビットの先頭が
「１」の場合には、そのＮＲＺＩ変調データは「１」で
始まり、入力ｍビットのｍ−ｎ変調後のｎビットの先頭
が「０」の場合には、そのＮＲＺＩ変調データは「０」
で始まる」と定義したことに起因するものである。
【００３６】上述の処理により、２４段の極性シフトレ
ジスタ14には、最新に入力されたｍビットを各テーブル
番号の方式でｍ−ｎ変調し、さらに、ＮＲＺＩ変調して
得られた変調データの最終ビットの極性が、テーブル番
号順に各々記憶される。同様に、２４段のブロック内Ｄ
ＳＶシフトレジスタ15には、最新に入力されたｍビット
を各テーブル番号の方式でｍ−ｎ変調し、さらに、ＮＲ
ＺＩ変調して得られた変調データの最終ビットでのＤＳ
Ｖが、テーブル番号順に各々記憶される。
ジスタ14には、最新に入力されたｍビットを各テーブル
番号の方式でｍ−ｎ変調し、さらに、ＮＲＺＩ変調して
得られた変調データの最終ビットの極性が、テーブル番
号順に各々記憶される。同様に、２４段のブロック内Ｄ
ＳＶシフトレジスタ15には、最新に入力されたｍビット
を各テーブル番号の方式でｍ−ｎ変調し、さらに、ＮＲ
ＺＩ変調して得られた変調データの最終ビットでのＤＳ
Ｖが、テーブル番号順に各々記憶される。
【００３７】したがって、１ブロック分の処理が終了し
たとき、２４段の極性シフトレジスタ14には、当該ブロ
ックを各テーブル番号の方式でｍ−ｎ変調し、さらに、
ＮＲＺＩ変調して得られた変調ブロックデータの最終ビ
ットの極性が、テーブル番号順に各々記憶されている。
同様に、２４段のブロック内ＤＳＶシフトレジスタ15に
は、当該ブロックを各テーブル番号の方式でｍ−ｎ変調
し、さらに、ＮＲＺＩ変調して得られた変調ブロックデ
ータの最終ビットでのＤＳＶが、テーブル番号順に各々
記憶されている。これらの極性データとＤＳＶデータ
は、１ブロック分の処理が終了したとき、テーブル番号
順に、ＤＳＶ算出器16a へ送られる。その後、２４段の
極性シフトレジスタ14と、２４段のブロック内ＤＳＶシ
フトレジスタ15は、ともにリセットされて、次ブロック
のための処理が同様に行われる。
たとき、２４段の極性シフトレジスタ14には、当該ブロ
ックを各テーブル番号の方式でｍ−ｎ変調し、さらに、
ＮＲＺＩ変調して得られた変調ブロックデータの最終ビ
ットの極性が、テーブル番号順に各々記憶されている。
同様に、２４段のブロック内ＤＳＶシフトレジスタ15に
は、当該ブロックを各テーブル番号の方式でｍ−ｎ変調
し、さらに、ＮＲＺＩ変調して得られた変調ブロックデ
ータの最終ビットでのＤＳＶが、テーブル番号順に各々
記憶されている。これらの極性データとＤＳＶデータ
は、１ブロック分の処理が終了したとき、テーブル番号
順に、ＤＳＶ算出器16a へ送られる。その後、２４段の
極性シフトレジスタ14と、２４段のブロック内ＤＳＶシ
フトレジスタ15は、ともにリセットされて、次ブロック
のための処理が同様に行われる。
【００３８】ＤＳＶ算出器16a には、レジスタ18a か
ら、直前のブロックに於いて選択された方式によりｍ−
ｎ変調され、更にＮＲＺＩ変調された変調ブロックデー
タの最終ビットでのＤＳＶデータが入力される。また、
ＤＳＶ算出器16a には、レジスタ18b から、直前のブロ
ックに於いて選択された方式によりｍ−ｎ変調され、更
にＮＲＺＩ変調された変調ブロックデータの最終ビット
の極性データが入力される。この極性データとＤＳＶデ
ータとは、前記シフトレジスタ14,15 での１ブロック分
の処理が終了したときに、レジスタ18a,18b からＤＳＶ
算出器16a へ各々入力され、当該ブロックに関する処理
が終了するまでＤＳＶ算出器16a のレジスタに保持され
て、下記の演算に供される。
ら、直前のブロックに於いて選択された方式によりｍ−
ｎ変調され、更にＮＲＺＩ変調された変調ブロックデー
タの最終ビットでのＤＳＶデータが入力される。また、
ＤＳＶ算出器16a には、レジスタ18b から、直前のブロ
ックに於いて選択された方式によりｍ−ｎ変調され、更
にＮＲＺＩ変調された変調ブロックデータの最終ビット
の極性データが入力される。この極性データとＤＳＶデ
ータとは、前記シフトレジスタ14,15 での１ブロック分
の処理が終了したときに、レジスタ18a,18b からＤＳＶ
算出器16a へ各々入力され、当該ブロックに関する処理
が終了するまでＤＳＶ算出器16a のレジスタに保持され
て、下記の演算に供される。
【００３９】ＤＳＶ算出器16a は、レジスタ18a から入
力された直前のブロックの最終ビットでのＤＳＶデータ
に、シフトレジスタ15からテーブル番号順に入力される
カレントブロック（現在処理中のブロック）の最終ビッ
トでのＤＳＶデータを加算又は減算して、その結果を、
テーブル番号順に、｜ＤＳＶ｜比較器17a と、レジスタ
18a の入力側スイッチ端子へ出力する。即ち、履歴を考
慮して得られたカレントブロックの最終ビットでのＤＳ
Ｖデータを、テーブル番号順に、｜ＤＳＶ｜比較器17a
と、レジスタ18a の入力側スイッチ端子へ出力する。
力された直前のブロックの最終ビットでのＤＳＶデータ
に、シフトレジスタ15からテーブル番号順に入力される
カレントブロック（現在処理中のブロック）の最終ビッ
トでのＤＳＶデータを加算又は減算して、その結果を、
テーブル番号順に、｜ＤＳＶ｜比較器17a と、レジスタ
18a の入力側スイッチ端子へ出力する。即ち、履歴を考
慮して得られたカレントブロックの最終ビットでのＤＳ
Ｖデータを、テーブル番号順に、｜ＤＳＶ｜比較器17a
と、レジスタ18a の入力側スイッチ端子へ出力する。
【００４０】ＤＳＶ算出器16a に於ける上記加算又は減
算の選択は、レジスタ18b から入力された直前のブロッ
クの最終ビットの極性データに従って行われる。即ち、
直前のブロックの最終ビットの極性が低レベル「０」の
場合は、符号を反転する必要が無いため加算が選択され
る。また、直前のブロックの最終ビットの極性が高レベ
ル「１」の場合は、符号を反転する必要があるため、減
算が選択される。なお、符号反転の必要性の有無は、基
本的には、前述のように、極性データとＣＤＳを、「入
力ｍビットのｍ−ｎ変調後のｎビットの先頭が「１」の
場合には、そのＮＲＺＩ変調データは「１」で始まり、
入力ｍビットのｍ−ｎ変調後のｎビットの先頭が「０」
の場合には、そのＮＲＺＩ変調データは「０」で始ま
る」と定義したことに起因するものである。
算の選択は、レジスタ18b から入力された直前のブロッ
クの最終ビットの極性データに従って行われる。即ち、
直前のブロックの最終ビットの極性が低レベル「０」の
場合は、符号を反転する必要が無いため加算が選択され
る。また、直前のブロックの最終ビットの極性が高レベ
ル「１」の場合は、符号を反転する必要があるため、減
算が選択される。なお、符号反転の必要性の有無は、基
本的には、前述のように、極性データとＣＤＳを、「入
力ｍビットのｍ−ｎ変調後のｎビットの先頭が「１」の
場合には、そのＮＲＺＩ変調データは「１」で始まり、
入力ｍビットのｍ−ｎ変調後のｎビットの先頭が「０」
の場合には、そのＮＲＺＩ変調データは「０」で始ま
る」と定義したことに起因するものである。
【００４１】｜ＤＳＶ｜比較器17a は、ＤＳＶ算出器16
a からテーブル番号順に送られて来るカレントブロック
の最終ビットでのＤＳＶデータ（履歴を考慮済みのＤＳ
Ｖデータ）を、従前に記憶していた従前のテーブル番号
に関するＤＳＶデータと比較して、絶対値が小さい方を
ＤＳＶデータとして記憶する。即ち、ＤＳＶデータを、
絶対値の小さい値で更新する。
a からテーブル番号順に送られて来るカレントブロック
の最終ビットでのＤＳＶデータ（履歴を考慮済みのＤＳ
Ｖデータ）を、従前に記憶していた従前のテーブル番号
に関するＤＳＶデータと比較して、絶対値が小さい方を
ＤＳＶデータとして記憶する。即ち、ＤＳＶデータを、
絶対値の小さい値で更新する。
【００４２】また、｜ＤＳＶ｜比較器17a は、上記比較
の結果、ＤＳＶ算出器16a から入力されたＤＳＶデータ
の絶対値が、従前に記憶していた従前のテーブル番号に
関するＤＳＶデータの絶対値より小さい場合は、レジス
タ18a,18b の入力側の各スイッチを、各々ＤＳＶ算出器
16a の各出力側に設定する。これにより、レジスタ18a
には、従前よりも絶対値の小さなＤＳＶデータが記憶さ
れ、レジスタ18b には、その極性が記憶される。
の結果、ＤＳＶ算出器16a から入力されたＤＳＶデータ
の絶対値が、従前に記憶していた従前のテーブル番号に
関するＤＳＶデータの絶対値より小さい場合は、レジス
タ18a,18b の入力側の各スイッチを、各々ＤＳＶ算出器
16a の各出力側に設定する。これにより、レジスタ18a
には、従前よりも絶対値の小さなＤＳＶデータが記憶さ
れ、レジスタ18b には、その極性が記憶される。
【００４３】したがって、カレントブロックの処理が終
了したとき、レジスタ18a には、変調ブロックデータの
最終ビットでのＤＳＶデータの絶対値が最小になる方式
でｍ−ｎ変調され、更にＮＲＺＩ変調された場合に於け
る、該ＤＳＶデータが記憶されている。また、レジスタ
18b には、上記場合に於ける、変調ブロックデータの最
終ビットの極性データが記憶されている。
了したとき、レジスタ18a には、変調ブロックデータの
最終ビットでのＤＳＶデータの絶対値が最小になる方式
でｍ−ｎ変調され、更にＮＲＺＩ変調された場合に於け
る、該ＤＳＶデータが記憶されている。また、レジスタ
18b には、上記場合に於ける、変調ブロックデータの最
終ビットの極性データが記憶されている。
【００４４】最終のテーブル番号に関する処理が終了す
ると、｜ＤＳＶ｜比較器17a は、変調ブロックデータの
最終ビットでのＤＳＶデータの絶対値が最小になるｍ−
ｎ変調方式を示すテーブル番号データを、ＲＬＬ変調器
3 と変調方式番号発生器6 へ出力する。その後、｜ＤＳ
Ｖ｜比較器17a はリセットされて、次ブロックのための
処理が同様に行われる。
ると、｜ＤＳＶ｜比較器17a は、変調ブロックデータの
最終ビットでのＤＳＶデータの絶対値が最小になるｍ−
ｎ変調方式を示すテーブル番号データを、ＲＬＬ変調器
3 と変調方式番号発生器6 へ出力する。その後、｜ＤＳ
Ｖ｜比較器17a はリセットされて、次ブロックのための
処理が同様に行われる。
【００４５】ＲＬＬ変調器3 は、１ブロックメモリ2 内
のデータを格納順に読み出して、ｍビットづつｍ−ｎ変
調して、（ｄ，ｋ；ｍ，ｎ）符号に変換する。その際に
用いられるｍ−ｎ変調方式は、｜ＤＳＶ｜比較器17a か
ら上述の如く送られて来るテーブル番号データによって
指定される方式である。
のデータを格納順に読み出して、ｍビットづつｍ−ｎ変
調して、（ｄ，ｋ；ｍ，ｎ）符号に変換する。その際に
用いられるｍ−ｎ変調方式は、｜ＤＳＶ｜比較器17a か
ら上述の如く送られて来るテーブル番号データによって
指定される方式である。
【００４６】変調方式番号発生器6 は、｜ＤＳＶ｜比較
器17a から上述の如く入力されるテーブル番号データに
対応するｎビットの番号データを発生する。また、同期
信号発生器8 はｎビットの同期信号を発生する。これら
のｎビットデータは、スイッチ9 によりＲＬＬ変調器3
の出力に多重され、更にＮＲＺＩ変調器4 によりＮＲＺ
Ｉ変調されるのであるが、このＮＲＺＩ変調データのＤ
ＳＶの絶対値が小さくなるように、上記番号データと同
期信号が選ばれるものとする。
器17a から上述の如く入力されるテーブル番号データに
対応するｎビットの番号データを発生する。また、同期
信号発生器8 はｎビットの同期信号を発生する。これら
のｎビットデータは、スイッチ9 によりＲＬＬ変調器3
の出力に多重され、更にＮＲＺＩ変調器4 によりＮＲＺ
Ｉ変調されるのであるが、このＮＲＺＩ変調データのＤ
ＳＶの絶対値が小さくなるように、上記番号データと同
期信号が選ばれるものとする。
【００４７】1-3.第２実施例（変調器の実施例：図２） 第２実施例では、ｍ−ｎ変調され更にＮＲＺＩ変調され
た変調ブロックデータのＤＳＶの絶対値の当該ブロック
内に於ける最大値が最小になるｍ−ｎ変調方式が、当該
ブロックのｍ−ｎ変調方式として、２４種類のｍ−ｎ変
調方式の中から選択される。また、選択されたｍ−ｎ変
調方式により、前記第１実施例と同様に、当該ブロック
の各ｍビットの情報語が各々ｎビットの符号語に変換
（ｍ−ｎ変調）され、このｍ−ｎ変調データがＮＲＺＩ
変調されて出力される。なお、１ブロックの構成は、前
記第１実施例と同様である。以下、第２実施例に於い
て、前記第１実施例と同じ構成については、図中、同一
の符号を付して示し、説明は簡略化する。
た変調ブロックデータのＤＳＶの絶対値の当該ブロック
内に於ける最大値が最小になるｍ−ｎ変調方式が、当該
ブロックのｍ−ｎ変調方式として、２４種類のｍ−ｎ変
調方式の中から選択される。また、選択されたｍ−ｎ変
調方式により、前記第１実施例と同様に、当該ブロック
の各ｍビットの情報語が各々ｎビットの符号語に変換
（ｍ−ｎ変調）され、このｍ−ｎ変調データがＮＲＺＩ
変調されて出力される。なお、１ブロックの構成は、前
記第１実施例と同様である。以下、第２実施例に於い
て、前記第１実施例と同じ構成については、図中、同一
の符号を付して示し、説明は簡略化する。
【００４８】入力端子1 から入力される入力データは、
まず、１ブロックメモリ2 に蓄えられる。１ブロックメ
モリ2 に格納された入力データは、格納順に読み出さ
れ、ｍビットづつＲＬＬ変調器３にてｍ−ｎ変調され
て、（ｄ，ｋ；ｍ，ｎ）符号とされる。ここで用いられ
るｍ−ｎ変調方式は、｜ＤＳＶ｜比較器17b によって指
定される。ＲＬＬ変調器３にてｍビットの情報語からｎ
ビットの符号語に変換されたｍ−ｎ変調データは、ＮＲ
ＺＩ変調器４にてＮＲＺＩ変調されて、記録媒体への記
録用データとして出力端子５から出力される。
まず、１ブロックメモリ2 に蓄えられる。１ブロックメ
モリ2 に格納された入力データは、格納順に読み出さ
れ、ｍビットづつＲＬＬ変調器３にてｍ−ｎ変調され
て、（ｄ，ｋ；ｍ，ｎ）符号とされる。ここで用いられ
るｍ−ｎ変調方式は、｜ＤＳＶ｜比較器17b によって指
定される。ＲＬＬ変調器３にてｍビットの情報語からｎ
ビットの符号語に変換されたｍ−ｎ変調データは、ＮＲ
ＺＩ変調器４にてＮＲＺＩ変調されて、記録媒体への記
録用データとして出力端子５から出力される。
【００４９】上記に於いて、ＲＬＬ変調器３で用いられ
るｍ−ｎ変調方式は、ｍ−ｎ変調され更にＮＲＺＩ変調
された変調ブロックデータのＤＳＶの絶対値の当該ブロ
ック内に於ける最大値が最小になるｍ−ｎ変調方式が、
２４種類のｍ−ｎ変調方式の中から、下記の処理によ
り、各ブロック毎に選択される。
るｍ−ｎ変調方式は、ｍ−ｎ変調され更にＮＲＺＩ変調
された変調ブロックデータのＤＳＶの絶対値の当該ブロ
ック内に於ける最大値が最小になるｍ−ｎ変調方式が、
２４種類のｍ−ｎ変調方式の中から、下記の処理によ
り、各ブロック毎に選択される。
【００５０】まず、入力端子1 から入力される入力デー
タは、前記第１実施例と同様に、ＲＯＭで構成されるＣ
ＤＳ算出器10へも送られる。このＣＤＳ算出器10には、
入力データのｍビット毎に、テーブル番号発生器11から
「０〜２３」のテーブル番号データが入力される。
タは、前記第１実施例と同様に、ＲＯＭで構成されるＣ
ＤＳ算出器10へも送られる。このＣＤＳ算出器10には、
入力データのｍビット毎に、テーブル番号発生器11から
「０〜２３」のテーブル番号データが入力される。
【００５１】ＣＤＳ算出器10は、テーブル番号データと
ｍビットの入力データとで指定される極性データを、テ
ーブル番号順に排他的論理和回路13へ出力する。また、
ＣＤＳ算出器10は、テーブル番号データとｍビットの入
力データとで指定されるＣＤＳデータを、テーブル番号
順に演算器12へ出力する。極性データ、及び、ＣＤＳデ
ータは、前記第１実施例と同義である。
ｍビットの入力データとで指定される極性データを、テ
ーブル番号順に排他的論理和回路13へ出力する。また、
ＣＤＳ算出器10は、テーブル番号データとｍビットの入
力データとで指定されるＣＤＳデータを、テーブル番号
順に演算器12へ出力する。極性データ、及び、ＣＤＳデ
ータは、前記第１実施例と同義である。
【００５２】ＣＤＳ算出器10から排他的論理和回路13へ
出力された極性データは、前記第１実施例と同様に、２
４段の極性シフトレジスタ14に入力される。また、ＣＤ
Ｓ算出器10から出力されたＣＤＳデータは、前記第１実
施例と同様に、演算器12にて、直前に入力されて同一の
テーブル番号により処理されたＣＤＳデータに加算又は
減算され、その結果が、２４段のブロック内ＤＳＶシフ
トレジスタ15に入力される。上記加算又は減算の選択
は、前記第１実施例と同様に行われる。
出力された極性データは、前記第１実施例と同様に、２
４段の極性シフトレジスタ14に入力される。また、ＣＤ
Ｓ算出器10から出力されたＣＤＳデータは、前記第１実
施例と同様に、演算器12にて、直前に入力されて同一の
テーブル番号により処理されたＣＤＳデータに加算又は
減算され、その結果が、２４段のブロック内ＤＳＶシフ
トレジスタ15に入力される。上記加算又は減算の選択
は、前記第１実施例と同様に行われる。
【００５３】上述の処理により、２４段の極性シフトレ
ジスタ14には、最新に入力されたｍビットを各テーブル
番号の方式でｍ−ｎ変調し、さらに、ＮＲＺＩ変調して
得られた変調データの最終ビットの極性が、テーブル番
号順に各々記憶される。同様に、２４段のブロック内Ｄ
ＳＶシフトレジスタ15には、最新に入力されたｍビット
を各テーブル番号の方式でｍ−ｎ変調し、さらに、ＮＲ
ＺＩ変調して得られた変調データの最終ビットでのＤＳ
Ｖが、テーブル番号順に各々記憶される。
ジスタ14には、最新に入力されたｍビットを各テーブル
番号の方式でｍ−ｎ変調し、さらに、ＮＲＺＩ変調して
得られた変調データの最終ビットの極性が、テーブル番
号順に各々記憶される。同様に、２４段のブロック内Ｄ
ＳＶシフトレジスタ15には、最新に入力されたｍビット
を各テーブル番号の方式でｍ−ｎ変調し、さらに、ＮＲ
ＺＩ変調して得られた変調データの最終ビットでのＤＳ
Ｖが、テーブル番号順に各々記憶される。
【００５４】本第２実施例では、上述の演算によりシフ
トレジスタ14に記憶されている最新のｍビット入力の変
調データの最終ビットの極性データと、シフトレジスタ
15に記憶されている最新のｍビット入力の変調データの
最終ビットのＤＳＶデータとが、テーブル番号順に、上
記シフトレジスト14,15 の各出力側から、順次、ＤＳＶ
算出器16b へ出力される。
トレジスタ14に記憶されている最新のｍビット入力の変
調データの最終ビットの極性データと、シフトレジスタ
15に記憶されている最新のｍビット入力の変調データの
最終ビットのＤＳＶデータとが、テーブル番号順に、上
記シフトレジスト14,15 の各出力側から、順次、ＤＳＶ
算出器16b へ出力される。
【００５５】ＤＳＶ算出器16b には、レジスタ18a か
ら、直前のブロックに於いて選択された方式によりｍ−
ｎ変調され、更にＮＲＺＩ変調された変調ブロックデー
タの最終ビットでのＤＳＶデータが入力される。また、
ＤＳＶ算出器16b には、レジスタ18b から、直前のブロ
ックに於いて選択された方式によりｍ−ｎ変調され、更
にＮＲＺＩ変調された変調ブロックデータの最終ビット
の極性データが入力される。この極性データとＤＳＶデ
ータは、前記シフトレジスタ14,15 での最初のｍビット
に関する処理が終了したときにレジスタ18a,18b からＤ
ＳＶ算出器16b へ各々入力され、当該カレントブロック
に関する処理が終了するまでＤＳＶ算出器16b のレジス
タに保持されて、下記の演算に供される。
ら、直前のブロックに於いて選択された方式によりｍ−
ｎ変調され、更にＮＲＺＩ変調された変調ブロックデー
タの最終ビットでのＤＳＶデータが入力される。また、
ＤＳＶ算出器16b には、レジスタ18b から、直前のブロ
ックに於いて選択された方式によりｍ−ｎ変調され、更
にＮＲＺＩ変調された変調ブロックデータの最終ビット
の極性データが入力される。この極性データとＤＳＶデ
ータは、前記シフトレジスタ14,15 での最初のｍビット
に関する処理が終了したときにレジスタ18a,18b からＤ
ＳＶ算出器16b へ各々入力され、当該カレントブロック
に関する処理が終了するまでＤＳＶ算出器16b のレジス
タに保持されて、下記の演算に供される。
【００５６】ＤＳＶ算出器16b は、レジスタ18a から入
力された直前のブロックの最終ビットでのＤＳＶデータ
に、シフトレジスタ15から各ｍビットの処理毎に順次テ
ーブル番号順に入力されるＤＳＶデータ（各テーブル番
号のｍ−ｎ変調方式によりｍ−ｎ変調され、更にＮＲＺ
Ｉ変調された各ｎビットの変調データの最終ビットでの
ＤＳＶデータ）を加算又は減算して、その結果を、テー
ブル番号順に、｜ＤＳＶ｜比較器17c と遅延メモリ21a
へ出力する。即ち、履歴を考慮して得られたＤＳＶデー
タを、テーブル番号順に、｜ＤＳＶ｜比較器17c と遅延
メモリ21a へ出力する。また、上記加算又は減算後の最
終ビットの極性データを遅延メモリ21bへ出力する。な
お、ＤＳＶ算出器16b での上記加算又は減算の選択は、
直前のブロックに於いて選択された方式によりｍ−ｎ変
調され更にＮＲＺＩ変調された変調ブロックデータの最
終ビットの極性に応じて選択される。つまり、直前のブ
ロックの最終ビットの極性が低レベル「０」の場合は、
符号を反転する必要が無いため、加算が選択される。逆
に、直前のブロックの最終ビットの極性が高レベル
「１」の場合は、符号を反転する必要があるため、減算
が選択される。この符号反転の必要性の有無の原理は、
先述の各場合と同様である。
力された直前のブロックの最終ビットでのＤＳＶデータ
に、シフトレジスタ15から各ｍビットの処理毎に順次テ
ーブル番号順に入力されるＤＳＶデータ（各テーブル番
号のｍ−ｎ変調方式によりｍ−ｎ変調され、更にＮＲＺ
Ｉ変調された各ｎビットの変調データの最終ビットでの
ＤＳＶデータ）を加算又は減算して、その結果を、テー
ブル番号順に、｜ＤＳＶ｜比較器17c と遅延メモリ21a
へ出力する。即ち、履歴を考慮して得られたＤＳＶデー
タを、テーブル番号順に、｜ＤＳＶ｜比較器17c と遅延
メモリ21a へ出力する。また、上記加算又は減算後の最
終ビットの極性データを遅延メモリ21bへ出力する。な
お、ＤＳＶ算出器16b での上記加算又は減算の選択は、
直前のブロックに於いて選択された方式によりｍ−ｎ変
調され更にＮＲＺＩ変調された変調ブロックデータの最
終ビットの極性に応じて選択される。つまり、直前のブ
ロックの最終ビットの極性が低レベル「０」の場合は、
符号を反転する必要が無いため、加算が選択される。逆
に、直前のブロックの最終ビットの極性が高レベル
「１」の場合は、符号を反転する必要があるため、減算
が選択される。この符号反転の必要性の有無の原理は、
先述の各場合と同様である。
【００５７】｜ＤＳＶ｜比較器17c は、ＤＳＶ算出器16
b からテーブル番号順に送られて来る最新入力ｍビット
から得られた変調データの最終ビットでのＤＳＶデータ
（履歴を考慮済みのＤＳＶデータ）を、直前入力ｍビッ
トから得られた同一テーブル番号についての変調データ
の最終ビットでのＤＳＶデータ（履歴を考慮し、且つ、
当該ブロック内での絶対値が最大のＤＳＶデータ）と比
較して、絶対値が大きい方を、当該テーブル番号のＤＳ
Ｖデータとして、２４段の最大｜ＤＳＶ｜シフトレジス
タ20a へ出力する。即ち、当該テーブル番号に関するＤ
ＳＶデータを、絶対値が大きい値で更新して、２４段の
最大｜ＤＳＶ｜シフトレジスタ20a へ出力する。なお、
上記直前入力ｍビットから得られた同一のテーブル番号
についての変調データの最終ビットのＤＳＶデータは、
２４段の最大｜ＤＳＶ｜シフトレジスタ20a の出力側か
ら、｜ＤＳＶ｜比較器17c へ供給される。
b からテーブル番号順に送られて来る最新入力ｍビット
から得られた変調データの最終ビットでのＤＳＶデータ
（履歴を考慮済みのＤＳＶデータ）を、直前入力ｍビッ
トから得られた同一テーブル番号についての変調データ
の最終ビットでのＤＳＶデータ（履歴を考慮し、且つ、
当該ブロック内での絶対値が最大のＤＳＶデータ）と比
較して、絶対値が大きい方を、当該テーブル番号のＤＳ
Ｖデータとして、２４段の最大｜ＤＳＶ｜シフトレジス
タ20a へ出力する。即ち、当該テーブル番号に関するＤ
ＳＶデータを、絶対値が大きい値で更新して、２４段の
最大｜ＤＳＶ｜シフトレジスタ20a へ出力する。なお、
上記直前入力ｍビットから得られた同一のテーブル番号
についての変調データの最終ビットのＤＳＶデータは、
２４段の最大｜ＤＳＶ｜シフトレジスタ20a の出力側か
ら、｜ＤＳＶ｜比較器17c へ供給される。
【００５８】上述の処理により、２４段の最大｜ＤＳＶ
｜シフトレジスタ20a には、カレントブロック内に於い
てＤＳＶの絶対値が最大であるＤＳＶデータが、テーブ
ル番号順に各々記憶される。
｜シフトレジスタ20a には、カレントブロック内に於い
てＤＳＶの絶対値が最大であるＤＳＶデータが、テーブ
ル番号順に各々記憶される。
【００５９】したがって、１ブロック分の処理が終了し
たとき、２４段の最大｜ＤＳＶ｜シフトレジスタ20a に
は、当該カレントブロック内でのＤＳＶの絶対値の最大
値がテーブル番号順に各々記憶されている。各ＤＳＶデ
ータ（最大値データ）は、当該カレントブロックの処理
が終了したとき、テーブル番号順に、｜ＤＳＶ｜比較器
17b へ送られる。その後、２４段の最大｜ＤＳＶ｜シフ
トレジスタ20a はリセットされて、次ブロックのための
処理が同様に行われる。
たとき、２４段の最大｜ＤＳＶ｜シフトレジスタ20a に
は、当該カレントブロック内でのＤＳＶの絶対値の最大
値がテーブル番号順に各々記憶されている。各ＤＳＶデ
ータ（最大値データ）は、当該カレントブロックの処理
が終了したとき、テーブル番号順に、｜ＤＳＶ｜比較器
17b へ送られる。その後、２４段の最大｜ＤＳＶ｜シフ
トレジスタ20a はリセットされて、次ブロックのための
処理が同様に行われる。
【００６０】｜ＤＳＶ｜比較器17b は、２４段の最大｜
ＤＳＶ｜シフトレジスタ20a からテーブル番号順に送ら
れて来るカレントブロックのＤＳＶデータ（履歴を考慮
済みで、当該カレントブロック内での当該テーブル番号
に関する絶対値が最大のＤＳＶデータ）を、従前に記憶
していた従前のテーブル番号に関するＤＳＶデータと比
較して、絶対値が小さい方をＤＳＶデータとして記憶す
る。即ち、ＤＳＶデータを、絶対値の小さい値で更新す
る。
ＤＳＶ｜シフトレジスタ20a からテーブル番号順に送ら
れて来るカレントブロックのＤＳＶデータ（履歴を考慮
済みで、当該カレントブロック内での当該テーブル番号
に関する絶対値が最大のＤＳＶデータ）を、従前に記憶
していた従前のテーブル番号に関するＤＳＶデータと比
較して、絶対値が小さい方をＤＳＶデータとして記憶す
る。即ち、ＤＳＶデータを、絶対値の小さい値で更新す
る。
【００６１】また、｜ＤＳＶ｜比較器17b は、上記比較
の結果、２４段の最大｜ＤＳＶ｜シフトレジスタ20a か
ら入力されたカレントテーブル番号に関するＤＳＶデー
タの絶対値が、従前に記憶していた従前のテーブル番号
に関するＤＳＶデータの絶対値より小さい場合は、レジ
スタ18a,18b の入力側の各スイッチを、各々遅延メモリ
21a,21b の各出力側に設定する。これにより、レジスタ
18a には、カレントテーブル番号に関する変調ブロック
データの最終ビットでのＤＳＶデータが記憶され、レジ
スタ18b には、その極性が記憶される。
の結果、２４段の最大｜ＤＳＶ｜シフトレジスタ20a か
ら入力されたカレントテーブル番号に関するＤＳＶデー
タの絶対値が、従前に記憶していた従前のテーブル番号
に関するＤＳＶデータの絶対値より小さい場合は、レジ
スタ18a,18b の入力側の各スイッチを、各々遅延メモリ
21a,21b の各出力側に設定する。これにより、レジスタ
18a には、カレントテーブル番号に関する変調ブロック
データの最終ビットでのＤＳＶデータが記憶され、レジ
スタ18b には、その極性が記憶される。
【００６２】したがって、｜ＤＳＶ｜比較器17b に於け
るカレントブロックの処理が終了したとき、レジスタ18
a には、変調ブロック内に於いてＤＳＶデータの絶対値
の最大値が最小になるｍ−ｎ変調方式でｍ−ｎ変調さ
れ、更にＮＲＺＩ変調された場合に於ける、当該変調ブ
ロックデータの最終ビットでのＤＳＶデータが記憶され
ている。また、レジスタ18b には、上記場合に於ける、
変調ブロックデータの最終ビットの極性データが記憶さ
れている。
るカレントブロックの処理が終了したとき、レジスタ18
a には、変調ブロック内に於いてＤＳＶデータの絶対値
の最大値が最小になるｍ−ｎ変調方式でｍ−ｎ変調さ
れ、更にＮＲＺＩ変調された場合に於ける、当該変調ブ
ロックデータの最終ビットでのＤＳＶデータが記憶され
ている。また、レジスタ18b には、上記場合に於ける、
変調ブロックデータの最終ビットの極性データが記憶さ
れている。
【００６３】最終のテーブル番号に関する処理が終了す
ると、｜ＤＳＶ｜比較器17b は、変調ブロック内に於い
てＤＳＶデータの絶対値の最大値が最小になるｍ−ｎ変
調方式を示すテーブル番号データを、ＲＬＬ変調器3 と
変調方式番号発生器6 へ出力する。その後、｜ＤＳＶ｜
比較器17b はリセットされて、次ブロックのための処理
が同様に行われる。
ると、｜ＤＳＶ｜比較器17b は、変調ブロック内に於い
てＤＳＶデータの絶対値の最大値が最小になるｍ−ｎ変
調方式を示すテーブル番号データを、ＲＬＬ変調器3 と
変調方式番号発生器6 へ出力する。その後、｜ＤＳＶ｜
比較器17b はリセットされて、次ブロックのための処理
が同様に行われる。
【００６４】ＲＬＬ変調器3 は、１ブロックメモリ2 内
のデータを格納順に読み出して、ｍビットづつｍ−ｎ変
調して、（ｄ，ｋ；ｍ，ｎ）符号に変換する。その際に
用いられるｍ−ｎ変調方式は、｜ＤＳＶ｜比較器17b か
ら上述の如く送られて来るテーブル番号データによって
指定される方式である。
のデータを格納順に読み出して、ｍビットづつｍ−ｎ変
調して、（ｄ，ｋ；ｍ，ｎ）符号に変換する。その際に
用いられるｍ−ｎ変調方式は、｜ＤＳＶ｜比較器17b か
ら上述の如く送られて来るテーブル番号データによって
指定される方式である。
【００６５】変調方式番号発生器6 は、｜ＤＳＶ｜比較
器17b から上述の如く入力されるテーブル番号データに
対応するｎビットの番号データを発生する。また、同期
信号発生器8 はｎビットの同期信号を発生する。これら
のｎビットデータは、スイッチ9 によりＲＬＬ変調器3
の出力に多重され、更にＮＲＺＩ変調器4 によりＮＲＺ
Ｉ変調されるのであるが、このＮＲＺＩ変調データのＤ
ＳＶの絶対値が小さくなるように、上記番号データと同
期信号が選ばれるものとする。
器17b から上述の如く入力されるテーブル番号データに
対応するｎビットの番号データを発生する。また、同期
信号発生器8 はｎビットの同期信号を発生する。これら
のｎビットデータは、スイッチ9 によりＲＬＬ変調器3
の出力に多重され、更にＮＲＺＩ変調器4 によりＮＲＺ
Ｉ変調されるのであるが、このＮＲＺＩ変調データのＤ
ＳＶの絶対値が小さくなるように、上記番号データと同
期信号が選ばれるものとする。
【００６６】1-4.第３実施例（復調器の実施例：図３） 前述の第１又は第２の実施例の変調器により変調され、
光ディスクに記録された情報は、図３の復調回路を備え
た装置によって再生される。
光ディスクに記録された情報は、図３の復調回路を備え
た装置によって再生される。
【００６７】即ち、この回路は、入力端子40に入力され
る再生データを、ＮＲＺＩ復調器41にて復調し、復調出
力を変調方式番号検出器42に入力する。この変調方式番
号検出器42は、同期信号に続く変調方式番号を検出し、
その検出出力をＲＬＬ復調器44に供給する。ＲＬＬ復調
器44は、検出された変調方式番号に対応するｎ−ｍ復調
方式で復調を行い、復調出力を出力端子45に供給してい
る。
る再生データを、ＮＲＺＩ復調器41にて復調し、復調出
力を変調方式番号検出器42に入力する。この変調方式番
号検出器42は、同期信号に続く変調方式番号を検出し、
その検出出力をＲＬＬ復調器44に供給する。ＲＬＬ復調
器44は、検出された変調方式番号に対応するｎ−ｍ復調
方式で復調を行い、復調出力を出力端子45に供給してい
る。
【００６８】２．変調番号 次に、前記変調番号からｒビット（ｒは小さい値が望ま
しい）の変調番号データを生成し、これに、入力データ
の各ｍビットを各々ｎビットにｍ−ｎ変調（変換）して
得られたｍ−ｎ変調データを多重し、この多重データを
ＮＲＺＩ変調する際に、そのＤＳＶの絶対値を最小にす
る例を、「ｄ＝２，ｒ＝１５」の場合に即して説明す
る。なお、ｄは、（ｄ，ｋ；ｍ，ｎ）ＲＬＬ符号のｄで
ある。また、ｒビットの変調番号データを情報部と検査
部で構成し、このｒビットの変調番号データが、全体
（情報部＋検査部）として、前記（ｄ，ｋ；ｍ，ｎ）Ｒ
ＬＬ符号のｄ制約を満たすようにした例を、ｄ＝２，ｒ
＝１５の場合について説明する。換言すれば、ｄを比較
的大きくし、且つ、ｒを比較的小さくした場合に於い
て、ｄ制約を満たすようにした例を説明する。
しい）の変調番号データを生成し、これに、入力データ
の各ｍビットを各々ｎビットにｍ−ｎ変調（変換）して
得られたｍ−ｎ変調データを多重し、この多重データを
ＮＲＺＩ変調する際に、そのＤＳＶの絶対値を最小にす
る例を、「ｄ＝２，ｒ＝１５」の場合に即して説明す
る。なお、ｄは、（ｄ，ｋ；ｍ，ｎ）ＲＬＬ符号のｄで
ある。また、ｒビットの変調番号データを情報部と検査
部で構成し、このｒビットの変調番号データが、全体
（情報部＋検査部）として、前記（ｄ，ｋ；ｍ，ｎ）Ｒ
ＬＬ符号のｄ制約を満たすようにした例を、ｄ＝２，ｒ
＝１５の場合について説明する。換言すれば、ｄを比較
的大きくし、且つ、ｒを比較的小さくした場合に於い
て、ｄ制約を満たすようにした例を説明する。
【００６９】2-1.変調の原理（図１１） まず、図１１を参照して、本発明の変調の原理を説明す
る。入力データの各ｍビットを各々ｎビットに変換する
部分については、前述の図４と同様であるため、説明は
省略する。なお、図４との共通部分とは、入力端子28、
シリアル／パラレル変換器29、ｍ−ｎ変調器30、ＤＳＶ
演算器31、最小｜ＤＳＶ｜選択器32、メモリ37、セレク
タ33、パラレル／シリアル変換器34、変調方式番号付加
器36、ＮＲＺＩ変調器38、及び出力端子35である。
る。入力データの各ｍビットを各々ｎビットに変換する
部分については、前述の図４と同様であるため、説明は
省略する。なお、図４との共通部分とは、入力端子28、
シリアル／パラレル変換器29、ｍ−ｎ変調器30、ＤＳＶ
演算器31、最小｜ＤＳＶ｜選択器32、メモリ37、セレク
タ33、パラレル／シリアル変換器34、変調方式番号付加
器36、ＮＲＺＩ変調器38、及び出力端子35である。
【００７０】図１１では、ｊ個のｍ−ｎ変調方式に対応
するｊ個の番号を各々ビットデータに変換し、各ビット
データに各々誤り訂正符号を付加してｒビットとし、こ
の誤り訂正符号付加後のｒビットのビットデータが全体
としてｄ制約を満たすようにして、これを、変調方式番
号データとして、変調方式番号誤り訂正符号付加器39に
て多重している。
するｊ個の番号を各々ビットデータに変換し、各ビット
データに各々誤り訂正符号を付加してｒビットとし、こ
の誤り訂正符号付加後のｒビットのビットデータが全体
としてｄ制約を満たすようにして、これを、変調方式番
号データとして、変調方式番号誤り訂正符号付加器39に
て多重している。
【００７１】なお、ｄ制約とは、（ｄ，ｋ；ｍ，ｎ）Ｒ
ＬＬ符号に関する制約であり、ｎビットデータに符号変
換された変調データでは、各「１」と「１」の間に、少
なくとも「ｄ」個の「０」が存在しなければならないと
いう制約である。
ＬＬ符号に関する制約であり、ｎビットデータに符号変
換された変調データでは、各「１」と「１」の間に、少
なくとも「ｄ」個の「０」が存在しなければならないと
いう制約である。
【００７２】例えば、図６は「０〜２３」という２４個
の番号で、（１，ｋ；ｍ，ｎ）ＲＬＬ符号の場合、即
ち、「ｄ＝１」の場合を示す。「０〜２３」という２４
個の番号は、３２個より少ないため、本来、５ビットの
データで表すことが可能であるが、「ｄ＝１」の制約を
満たすためには７ビットが必要である。このため、情報
部（「０〜２３」の番号部）に、各々７ビットを割り当
てる。
の番号で、（１，ｋ；ｍ，ｎ）ＲＬＬ符号の場合、即
ち、「ｄ＝１」の場合を示す。「０〜２３」という２４
個の番号は、３２個より少ないため、本来、５ビットの
データで表すことが可能であるが、「ｄ＝１」の制約を
満たすためには７ビットが必要である。このため、情報
部（「０〜２３」の番号部）に、各々７ビットを割り当
てる。
【００７３】上記７ビットの各データに、図９の（ａ）
に示す生成多項式Ｇ（ｄ＝１の場合の生成多項式）を乗
算することで、各々４ビットの誤り訂正符号を得る。し
かし、これら４ビットの誤り訂正符号は、そのままで
は、「ｄ＝１」の制約を満足できない場合がある。即
ち、「１１」と連続する場合がある。このため、４ビッ
トの誤り訂正符号を８ビットから成る検査部の奇数ビッ
トに割り当て、偶数ビットには「０」を代入すること
で、「ｄ＝１」の制約を遵守するようにした誤り訂正符
号とし、これを付加した変調方式番号データを発生して
いる。
に示す生成多項式Ｇ（ｄ＝１の場合の生成多項式）を乗
算することで、各々４ビットの誤り訂正符号を得る。し
かし、これら４ビットの誤り訂正符号は、そのままで
は、「ｄ＝１」の制約を満足できない場合がある。即
ち、「１１」と連続する場合がある。このため、４ビッ
トの誤り訂正符号を８ビットから成る検査部の奇数ビッ
トに割り当て、偶数ビットには「０」を代入すること
で、「ｄ＝１」の制約を遵守するようにした誤り訂正符
号とし、これを付加した変調方式番号データを発生して
いる。
【００７４】さらに、検査部の偶数ビットに代入した
「０」のうち、その前後のビットがともに「０」の場
合、「０」の代わりに「１」を代入しても、「ｄ＝１」
の制約を満たすことができる。かかるビットを、図６に
「＊」で示す。このような場合には、直流成分が最小に
なるように、「０」又は「１」を選択する。
「０」のうち、その前後のビットがともに「０」の場
合、「０」の代わりに「１」を代入しても、「ｄ＝１」
の制約を満たすことができる。かかるビットを、図６に
「＊」で示す。このような場合には、直流成分が最小に
なるように、「０」又は「１」を選択する。
【００７５】図８は、「０〜２３」という２４個の変調
方式番号で、（２，ｋ；ｍ，ｎ）ＲＬＬ符号の制約、即
ち、「ｄ＝２」の制約を満たし、且つ、変調方式番号デ
ータのビット数ｒを小さくした例を示す。図８では、ｒ
＝１５のうち、情報部に若干多めの１１ビットを割り当
て、その中から「ｄ＝２」の制約を満たす情報語を選び
出す。更に、図９（ｂ）の生成多項式を乗算することで
得られる４ビットの検査部を上記各情報語に付加して、
全体が「ｄ＝２」の制約を満たす組合せ（情報部１１ビ
ットと検査部４ビットの組合せ）を２４個抽出して、こ
れを、変調方式番号データとして採用している。このよ
うに選択することで、「ｄ＝２」を満たし、且つ、ｒの
小さな変調方式番号データを得ることができる。
方式番号で、（２，ｋ；ｍ，ｎ）ＲＬＬ符号の制約、即
ち、「ｄ＝２」の制約を満たし、且つ、変調方式番号デ
ータのビット数ｒを小さくした例を示す。図８では、ｒ
＝１５のうち、情報部に若干多めの１１ビットを割り当
て、その中から「ｄ＝２」の制約を満たす情報語を選び
出す。更に、図９（ｂ）の生成多項式を乗算することで
得られる４ビットの検査部を上記各情報語に付加して、
全体が「ｄ＝２」の制約を満たす組合せ（情報部１１ビ
ットと検査部４ビットの組合せ）を２４個抽出して、こ
れを、変調方式番号データとして採用している。このよ
うに選択することで、「ｄ＝２」を満たし、且つ、ｒの
小さな変調方式番号データを得ることができる。
【００７６】本発明では、同期信号及び変調方式番号デ
ータに、前記入力データのｍ−ｎ変調データを多重し
て、これらを、ＮＲＺＩ変調した場合に、そのＤＳＶが
小さくなるように、上述の２種類の変調方式番号データ
の一方を選択している。また、本発明では、（ｄ，ｋ；
ｍ，ｎ）ＲＬＬ符号のｄを大きく（ｄ＝２）するととも
に、ビット数ｒを小さく抑えた変調方式番号データを提
供している。以下、具体的回路に即して、２種類の変調
方式番号データの一方を選択する実施例（「ｄ＝１」の
実施例）と、「ｄ＝２」での変調方式番号データを与え
る実施例を説明する。
ータに、前記入力データのｍ−ｎ変調データを多重し
て、これらを、ＮＲＺＩ変調した場合に、そのＤＳＶが
小さくなるように、上述の２種類の変調方式番号データ
の一方を選択している。また、本発明では、（ｄ，ｋ；
ｍ，ｎ）ＲＬＬ符号のｄを大きく（ｄ＝２）するととも
に、ビット数ｒを小さく抑えた変調方式番号データを提
供している。以下、具体的回路に即して、２種類の変調
方式番号データの一方を選択する実施例（「ｄ＝１」の
実施例）と、「ｄ＝２」での変調方式番号データを与え
る実施例を説明する。
【００７７】2-2.第４実施例（変調器の実施例：図５） 第４実施例（図５）は、第１実施例（図１）と略同様で
ある。このため、図１と同様の部分の説明は省略する。
図１との共通部分とは、入力端子1 、１ブロックメモリ
2 、ＲＬＬ変調器3 、ＮＲＺＩ変調器4 、出力端子5 、
ＣＤＳ算出器10、テーブル番号発生器11、排他的論理和
回路13、演算器12、２４段の極性シフトレジスタ14、２
４段のＤＳＶシフトレジスタ15、ＤＳＶ算出器16a 、｜
ＤＳＶ｜比較器17a 、レジスタ18a 、レジスタ18b 、変
調方式番号発生器6 、同期信号発生器8 である。図１に
無い部分は、変調方式番号誤り訂正符号発生器27であ
る。また、図１と若干異なっている部分は、スイッチ9
である。
ある。このため、図１と同様の部分の説明は省略する。
図１との共通部分とは、入力端子1 、１ブロックメモリ
2 、ＲＬＬ変調器3 、ＮＲＺＩ変調器4 、出力端子5 、
ＣＤＳ算出器10、テーブル番号発生器11、排他的論理和
回路13、演算器12、２４段の極性シフトレジスタ14、２
４段のＤＳＶシフトレジスタ15、ＤＳＶ算出器16a 、｜
ＤＳＶ｜比較器17a 、レジスタ18a 、レジスタ18b 、変
調方式番号発生器6 、同期信号発生器8 である。図１に
無い部分は、変調方式番号誤り訂正符号発生器27であ
る。また、図１と若干異なっている部分は、スイッチ9
である。
【００７８】先述のように、｜ＤＳＶ｜比較器17a に於
いてカレントブロックの最終のテーブル番号で示される
ＤＳＶデータの比較処理が終了すると、｜ＤＳＶ｜比較
器17a は、変調ブロックデータの最終ビットでのＤＳＶ
データの絶対値が最小になるｍ−ｎ変調方式を示すテー
ブル番号データを、ＲＬＬ変調器3 と変調方式番号発生
器6 へ出力する。
いてカレントブロックの最終のテーブル番号で示される
ＤＳＶデータの比較処理が終了すると、｜ＤＳＶ｜比較
器17a は、変調ブロックデータの最終ビットでのＤＳＶ
データの絶対値が最小になるｍ−ｎ変調方式を示すテー
ブル番号データを、ＲＬＬ変調器3 と変調方式番号発生
器6 へ出力する。
【００７９】これに対応して、変調方式番号発生器6
は、上記テーブル番号データに対応する７ビットの番号
データ（図６；「ｄ＝１」の場合）を発生する。この７
ビットの番号データは、スイッチ9 の端子へ出力される
とともに、変調方式番号誤り訂正符号発生器27へ送られ
る。
は、上記テーブル番号データに対応する７ビットの番号
データ（図６；「ｄ＝１」の場合）を発生する。この７
ビットの番号データは、スイッチ9 の端子へ出力される
とともに、変調方式番号誤り訂正符号発生器27へ送られ
る。
【００８０】変調方式番号誤り訂正符号発生器27は、変
調方式番号発生器6 から入力された７ビットの番号デー
タに、図９の（ａ）生成多項式Ｇ（「ｄ＝１」の場合）
を乗算し、これによって得られる４ビットデータに「ｄ
＝１」の制約を満たすように４個の「０」を配して成る
８ビットの誤り訂正符号を発生する。
調方式番号発生器6 から入力された７ビットの番号デー
タに、図９の（ａ）生成多項式Ｇ（「ｄ＝１」の場合）
を乗算し、これによって得られる４ビットデータに「ｄ
＝１」の制約を満たすように４個の「０」を配して成る
８ビットの誤り訂正符号を発生する。
【００８１】この誤り訂正符号が２種類存在する場合
（図６の「＊」参照）、変調方式番号誤り訂正符号発生
器27は、ＲＬＬ変調器3 から出力される選択された方式
でｍ−ｎ変調されたデータを多重してＮＲＺＩ変調した
場合に於いてＤＳＶが小さくなる方の誤り訂正符号を選
択して、スイッチ9 の端子へ出力する。
（図６の「＊」参照）、変調方式番号誤り訂正符号発生
器27は、ＲＬＬ変調器3 から出力される選択された方式
でｍ−ｎ変調されたデータを多重してＮＲＺＩ変調した
場合に於いてＤＳＶが小さくなる方の誤り訂正符号を選
択して、スイッチ9 の端子へ出力する。
【００８２】スイッチ9 は、同期信号発生器8 から発生
される同期信号、変調方式番号発生器6 から発生される
７ビットの変調方式番号データ、変調方式番号誤り訂正
符号発生器27から発生される８ビットの誤り訂正符号、
及び、ＲＬＬ変調回路3 から出力される１ブロック分の
ｍ−ｎ変調データを多重して、ＮＲＺＩ変調器4 へ出力
する。こうして、多重データがＮＲＺＩ変調される。
される同期信号、変調方式番号発生器6 から発生される
７ビットの変調方式番号データ、変調方式番号誤り訂正
符号発生器27から発生される８ビットの誤り訂正符号、
及び、ＲＬＬ変調回路3 から出力される１ブロック分の
ｍ−ｎ変調データを多重して、ＮＲＺＩ変調器4 へ出力
する。こうして、多重データがＮＲＺＩ変調される。
【００８３】なお、上記では、「ｄ＝１」の場合を説明
しているが、「ｄ＝２」（図８）の場合、前述のように
誤り訂正符号は１種類のみであるため、変調方式番号誤
り訂正符号発生器27は、ＤＳＶの絶対値の大小を比較す
ることなく、誤り訂正符号をスイッチ9 の端子へ出力す
る。
しているが、「ｄ＝２」（図８）の場合、前述のように
誤り訂正符号は１種類のみであるため、変調方式番号誤
り訂正符号発生器27は、ＤＳＶの絶対値の大小を比較す
ることなく、誤り訂正符号をスイッチ9 の端子へ出力す
る。
【００８４】2-3.第５実施例（変調器の実施例：図７） 第５実施例（図７）は、第２実施例（図２）と略同様で
ある。このため、図２と同様の部分の説明は省略する。
図２との共通部分とは、入力端子1 、１ブロックメモリ
2 、ＲＬＬ変調器3 、ＮＲＺＩ変調器4 、出力端子5 、
ＣＤＳ算出器10、テーブル番号発生器11、排他的論理和
回路13、演算器12、２４段の極性シフトレジスタ14、２
４段のＤＳＶシフトレジスタ15、｜ＤＳＶ｜比較器17c
、２４段の最大｜ＤＳＶ｜シフトレジスタ20a 、レジ
スタ18a 、レジスタ18b 、｜ＤＳＶ｜比較器17b 、遅延
メモリ21a、遅延メモリ21b 、変調方式番号発生器6 、
同期信号発生器8 である。図２に無い部分は、変調方式
番号誤り訂正符号発生器27、｜ＤＳＶ｜比較器17d 、２
４段の最大｜ＤＳＶ｜シフトレジスタ20b 、｜ＤＳＶ｜
比較器17e 、遅延メモリ21c 、遅延メモリ21d 、及びセ
レクタ22、である。また、図２と若干異なっている部分
は、ＤＳＶ算出器16c(図２ではＤＳＶ算出器16b)、スイ
ッチ9 である。
ある。このため、図２と同様の部分の説明は省略する。
図２との共通部分とは、入力端子1 、１ブロックメモリ
2 、ＲＬＬ変調器3 、ＮＲＺＩ変調器4 、出力端子5 、
ＣＤＳ算出器10、テーブル番号発生器11、排他的論理和
回路13、演算器12、２４段の極性シフトレジスタ14、２
４段のＤＳＶシフトレジスタ15、｜ＤＳＶ｜比較器17c
、２４段の最大｜ＤＳＶ｜シフトレジスタ20a 、レジ
スタ18a 、レジスタ18b 、｜ＤＳＶ｜比較器17b 、遅延
メモリ21a、遅延メモリ21b 、変調方式番号発生器6 、
同期信号発生器8 である。図２に無い部分は、変調方式
番号誤り訂正符号発生器27、｜ＤＳＶ｜比較器17d 、２
４段の最大｜ＤＳＶ｜シフトレジスタ20b 、｜ＤＳＶ｜
比較器17e 、遅延メモリ21c 、遅延メモリ21d 、及びセ
レクタ22、である。また、図２と若干異なっている部分
は、ＤＳＶ算出器16c(図２ではＤＳＶ算出器16b)、スイ
ッチ9 である。
【００８５】先述の図２の例では、ＤＳＶ算出器16b 、
｜ＤＳＶ｜比較器17c 、及び、２４段の最大｜ＤＳＶ｜
シフトレジスタ20a により、カレントブロック内のカレ
ントｍビットのｍ−ｎ変調データに関して、ＮＲＺＩ変
調後の履歴を考慮したＤＳＶが、各テーブル番号別に算
出され、これらが、｜ＤＳＶ｜比較器17b にて順に比較
されることで、カレントブロック内のＤＳＶの絶対値の
最大値が最小となるｍ−ｎ変調方式が選択されている。
｜ＤＳＶ｜比較器17c 、及び、２４段の最大｜ＤＳＶ｜
シフトレジスタ20a により、カレントブロック内のカレ
ントｍビットのｍ−ｎ変調データに関して、ＮＲＺＩ変
調後の履歴を考慮したＤＳＶが、各テーブル番号別に算
出され、これらが、｜ＤＳＶ｜比較器17b にて順に比較
されることで、カレントブロック内のＤＳＶの絶対値の
最大値が最小となるｍ−ｎ変調方式が選択されている。
【００８６】本例では、この選択が、２種類の変調方式
番号データ（図６の「＊」参照）に起因する２種類の履
歴を考慮して、２通り行われる。即ち、変調方式番号デ
ータは、ＲＬＬ変調器3 から出力されるｍ−ｎ変調ブロ
ックデータの先頭に、スイッチ9 に於いて付加されるの
であるが、変調方式番号データが図６の如く２種類存在
し得る場合、何れの変調方式番号データが付加されるか
によって、上述のＤＳＶが異なってしまい、その結果、
カレントブロック内のＤＳＶの絶対値の最大値が最小と
なるｍ−ｎ変調方式も異なってしまう。
番号データ（図６の「＊」参照）に起因する２種類の履
歴を考慮して、２通り行われる。即ち、変調方式番号デ
ータは、ＲＬＬ変調器3 から出力されるｍ−ｎ変調ブロ
ックデータの先頭に、スイッチ9 に於いて付加されるの
であるが、変調方式番号データが図６の如く２種類存在
し得る場合、何れの変調方式番号データが付加されるか
によって、上述のＤＳＶが異なってしまい、その結果、
カレントブロック内のＤＳＶの絶対値の最大値が最小と
なるｍ−ｎ変調方式も異なってしまう。
【００８７】このため、本例では、図２のＤＳＶ算出器
16b に代えてＤＳＶ算出器16c を設け、このＤＳＶ算出
器16c から２系統の処理を行い、その結果を、｜ＤＳＶ
｜比較器17e にて比較して、２種類の変調方式番号デー
タに起因する２種類の履歴を考慮した上で、カレントブ
ロック内のＤＳＶの絶対値の最大値が最小となるｍ−ｎ
変調方式を特定するとともに、併せて、２種類の変調方
式番号データの一方を特定することにより、ＮＲＺＩ変
調器4 から出力されるビットストリームのＤＳＶを最小
にしているのである。
16b に代えてＤＳＶ算出器16c を設け、このＤＳＶ算出
器16c から２系統の処理を行い、その結果を、｜ＤＳＶ
｜比較器17e にて比較して、２種類の変調方式番号デー
タに起因する２種類の履歴を考慮した上で、カレントブ
ロック内のＤＳＶの絶対値の最大値が最小となるｍ−ｎ
変調方式を特定するとともに、併せて、２種類の変調方
式番号データの一方を特定することにより、ＮＲＺＩ変
調器4 から出力されるビットストリームのＤＳＶを最小
にしているのである。
【００８８】なお、上記に於いて、２系統の処理とは、
「｜ＤＳＶ｜比較器17c 、２４段の最大｜ＤＳＶ｜シフ
トレジスタ20a 、遅延メモリ21a 、遅延メモリ21b 」の
系統と、「｜ＤＳＶ｜比較器17d 、２４段の最大｜ＤＳ
Ｖ｜シフトレジスタ20b 、遅延メモリ21c 、遅延メモリ
21d 」の系統である。何れの系統の処理中であるかに応
じて、セレクタ22が切り換えられる。
「｜ＤＳＶ｜比較器17c 、２４段の最大｜ＤＳＶ｜シフ
トレジスタ20a 、遅延メモリ21a 、遅延メモリ21b 」の
系統と、「｜ＤＳＶ｜比較器17d 、２４段の最大｜ＤＳ
Ｖ｜シフトレジスタ20b 、遅延メモリ21c 、遅延メモリ
21d 」の系統である。何れの系統の処理中であるかに応
じて、セレクタ22が切り換えられる。
【００８９】また、両系統の処理結果は、「｜ＤＳＶ｜
比較器17e にて比較され、上述のように、カレントブロ
ック内のＤＳＶの絶対値の最大値が最小となるｍ−ｎ変
調方式が特定されるとともに、これを実現するための変
調方式番号データが特定されて、これらが、変調方式番
号発生器（変調モード信号発生器）6 と変調方式番号誤
り訂正符号発生器27へ出力され、先述の処理に供され
る。
比較器17e にて比較され、上述のように、カレントブロ
ック内のＤＳＶの絶対値の最大値が最小となるｍ−ｎ変
調方式が特定されるとともに、これを実現するための変
調方式番号データが特定されて、これらが、変調方式番
号発生器（変調モード信号発生器）6 と変調方式番号誤
り訂正符号発生器27へ出力され、先述の処理に供され
る。
【００９０】つまり、スイッチ9 は、同期信号発生器8
から発生される同期信号、変調方式番号発生器6 から発
生される７ビットの変調方式番号データ、変調方式番号
誤り訂正符号発生器27から発生される８ビットの誤り訂
正符号、及び、ＲＬＬ変調回路3 から出力される１ブロ
ック分のｍ−ｎ変調データを多重して、ＮＲＺＩ変調器
4 へ出力する。こうして、多重データがＮＲＺＩ変調さ
れる。
から発生される同期信号、変調方式番号発生器6 から発
生される７ビットの変調方式番号データ、変調方式番号
誤り訂正符号発生器27から発生される８ビットの誤り訂
正符号、及び、ＲＬＬ変調回路3 から出力される１ブロ
ック分のｍ−ｎ変調データを多重して、ＮＲＺＩ変調器
4 へ出力する。こうして、多重データがＮＲＺＩ変調さ
れる。
【００９１】なお、上記では、「ｄ＝１」の場合を説明
しているが、「ｄ＝２」（図８）の場合、前述のように
誤り訂正符号は１種類のみであるため、上述の２系統の
処理のうち、一方は不要となる。
しているが、「ｄ＝２」（図８）の場合、前述のように
誤り訂正符号は１種類のみであるため、上述の２系統の
処理のうち、一方は不要となる。
【００９２】2-4.第６実施例（復調器の実施例：図１
０） 前述の第４又は第５の実施例の変調器により変調され、
光ディスクに記録された情報は、図１０の復調回路を備
えた装置によって再生される。
０） 前述の第４又は第５の実施例の変調器により変調され、
光ディスクに記録された情報は、図１０の復調回路を備
えた装置によって再生される。
【００９３】図１０の回路は、先述の図３の回路と略同
様であるため、図３の回路と同一の要素については同一
の符号で示し、説明は省略する。図１０の回路は、変調
方式番号用誤り訂正復号器43を備えている点で図３の回
路と異なる。
様であるため、図３の回路と同一の要素については同一
の符号で示し、説明は省略する。図１０の回路は、変調
方式番号用誤り訂正復号器43を備えている点で図３の回
路と異なる。
【００９４】変調方式番号用誤り訂正復号器43は、変調
方式番号データの下位８ビットにパリティ検査行列Ｈ
（図９の（ａ））を乗算し、その結果を、検査部（図
６）と比較することにより、誤りの有無を検査するとと
もに変調方式番号データを特定している。なお、図９の
（ａ）と図６は「ｄ＝１」の場合であるが、「ｄ＝２」
の場合であれば、図９の（ｂ）と図８とが用いられる。
方式番号データの下位８ビットにパリティ検査行列Ｈ
（図９の（ａ））を乗算し、その結果を、検査部（図
６）と比較することにより、誤りの有無を検査するとと
もに変調方式番号データを特定している。なお、図９の
（ａ）と図６は「ｄ＝１」の場合であるが、「ｄ＝２」
の場合であれば、図９の（ｂ）と図８とが用いられる。
【００９５】３．変調方式番号を情報語に含める場合 上述の第１〜第６実施例では、情報語、即ち、本来の記
録／再生対象のデータを選択された方式でｍ−ｎ変調
し、これに、選択されたｍ−ｎ変調方式を示す変調方式
番号をｄ制約を満たすように符号化して成るデータを付
加しているが、これに代えて、変調方式番号を情報語に
含めてｍ−ｎ変調することもできる。以下、そのような
方式を、第７〜第９の各実施例に即して説明する。
録／再生対象のデータを選択された方式でｍ−ｎ変調
し、これに、選択されたｍ−ｎ変調方式を示す変調方式
番号をｄ制約を満たすように符号化して成るデータを付
加しているが、これに代えて、変調方式番号を情報語に
含めてｍ−ｎ変調することもできる。以下、そのような
方式を、第７〜第９の各実施例に即して説明する。
【００９６】3-1.データフォーマット 図１２は、前述の第１〜第６実施例でのデータフォーマ
ット（上段）と、下記の第７〜第９実施例でのデータフ
ォーマット（下段）を示す。
ット（上段）と、下記の第７〜第９実施例でのデータフ
ォーマット（下段）を示す。
【００９７】図示上段のように、第１〜第６実施例で
は、ｍ−ｎ変調方式の選択単位である１ブロックのデー
タは、同期信号ＳＹＮＣ、当該ブロックのｍ−ｎ変調方
式を示す変調方式番号部（図では変調モード信号部）、
及び、本来の記録／再生対象の情報を有するデータ部か
ら成る。また、誤り訂正符号は、変調方式番号部とデー
タ部の各々に、各々「検査部」「データの誤り符号」と
して付加されている。
は、ｍ−ｎ変調方式の選択単位である１ブロックのデー
タは、同期信号ＳＹＮＣ、当該ブロックのｍ−ｎ変調方
式を示す変調方式番号部（図では変調モード信号部）、
及び、本来の記録／再生対象の情報を有するデータ部か
ら成る。また、誤り訂正符号は、変調方式番号部とデー
タ部の各々に、各々「検査部」「データの誤り符号」と
して付加されている。
【００９８】一方、第７〜第９実施例では、図示下段の
ように、１ブロックのデータは、同期信号ＳＹＮＣとデ
ータ部とから成り、データ部に、当該ブロック内の本来
の記録／再生対象の情報の記述方式を示す番号データが
含められている。また、誤り訂正符号は、記述方式を示
す番号データと本来の記録／再生対象の情報とから成る
データ群について、一括して演算して付加されている。
ように、１ブロックのデータは、同期信号ＳＹＮＣとデ
ータ部とから成り、データ部に、当該ブロック内の本来
の記録／再生対象の情報の記述方式を示す番号データが
含められている。また、誤り訂正符号は、記述方式を示
す番号データと本来の記録／再生対象の情報とから成る
データ群について、一括して演算して付加されている。
【００９９】上記に於いて、記述方式とは、任意の情報
を任意のｍビット配列に対応付ける方式であり、少なく
とも１つの同一情報に対応するｍビット配列が記述方式
間で異なるようにすることで、複数の記述方式が用意さ
れている。例えば、「Ａ」という情報に対して、第１の
記述方式では「００００」を割り当て、第２の記述方式
では第１の方式とは異なる「１０００」を割り当て、第
３の記述方式では第２の方式と同じ「１０００」を割り
当てる。また、「Ｂ」という情報に対して、第１の記述
方式では「０００１」を割り当て、第２の記述方式では
第１の方式と同じ「０００１」を割り当て、第３の記述
方式では第２の方式とは異なる「００１０」を割り当て
る。このように、少なくとも１つの同一情報に対応する
ｍビット配列が記述方式間で異なるように割り当てられ
ている。
を任意のｍビット配列に対応付ける方式であり、少なく
とも１つの同一情報に対応するｍビット配列が記述方式
間で異なるようにすることで、複数の記述方式が用意さ
れている。例えば、「Ａ」という情報に対して、第１の
記述方式では「００００」を割り当て、第２の記述方式
では第１の方式とは異なる「１０００」を割り当て、第
３の記述方式では第２の方式と同じ「１０００」を割り
当てる。また、「Ｂ」という情報に対して、第１の記述
方式では「０００１」を割り当て、第２の記述方式では
第１の方式と同じ「０００１」を割り当て、第３の記述
方式では第２の方式とは異なる「００１０」を割り当て
る。このように、少なくとも１つの同一情報に対応する
ｍビット配列が記述方式間で異なるように割り当てられ
ている。
【０１００】3-2.第７実施例（変調器の実施例：図１
３） 入力されるデータは、まず、各々記述方式が異なるｊ種
類のデータに変換される。例えば、ｍ−ｎ変調に於ける
符号変調の単位であるｍビットをデータ変換の単位とし
て、ｊ種類のデータ変換器51a により、各々記述方式が
異なるｊ種類のデータであって符号変調の単位がｍビッ
トであるデータに変換される（ｍ−ｍ変換）。ｍ−ｍ変
換とは、或る記述方式のｍビットのデータを、別の記述
方式の対応するｍビットのデータにデータ変換すること
をいう。なお、ｊ種類のデータ変換器51a は、入力デー
タを、各々記述方式が異なるｊ種類のデータに変換する
機能を果たせば足りるものであり、例えば、変換単位
も、必ずしもｍビットでなくともよい。つまり、変換後
のデータが、変換前と同じくｍビットを符号変調の単位
として記述されていればよい。
３） 入力されるデータは、まず、各々記述方式が異なるｊ種
類のデータに変換される。例えば、ｍ−ｎ変調に於ける
符号変調の単位であるｍビットをデータ変換の単位とし
て、ｊ種類のデータ変換器51a により、各々記述方式が
異なるｊ種類のデータであって符号変調の単位がｍビッ
トであるデータに変換される（ｍ−ｍ変換）。ｍ−ｍ変
換とは、或る記述方式のｍビットのデータを、別の記述
方式の対応するｍビットのデータにデータ変換すること
をいう。なお、ｊ種類のデータ変換器51a は、入力デー
タを、各々記述方式が異なるｊ種類のデータに変換する
機能を果たせば足りるものであり、例えば、変換単位
も、必ずしもｍビットでなくともよい。つまり、変換後
のデータが、変換前と同じくｍビットを符号変調の単位
として記述されていればよい。
【０１０１】ｍ−ｍ変換された１ブロック分の各記述方
式のデータは、次に、ｊ種類データ変換番号多重器52a
により、当該ブロックの記述方式を示すデータ変換番号
データを多重される。ここで、１ブロックとは、或る所
定数のｍビットで構成されるデータ量をいい、｜ＤＳＶ
｜比較の単位となる。
式のデータは、次に、ｊ種類データ変換番号多重器52a
により、当該ブロックの記述方式を示すデータ変換番号
データを多重される。ここで、１ブロックとは、或る所
定数のｍビットで構成されるデータ量をいい、｜ＤＳＶ
｜比較の単位となる。
【０１０２】記述方式を示す番号データを各々多重され
た各記述方式のブロック（番号付加ブロック）は、次
に、ｊ種類誤り訂正符号化器53a により当該番号付加ブ
ロックの誤り訂正符号を演算して付加されて、請求項に
記載の誤り訂正符号付加ブロックとされる。このよう
に、本実施例では、番号データと本来の記録／再生対象
の情報とから成るデータ全体について誤り訂正を行って
いるため、積符号等の適用が可能となり、誤り訂正能力
が強化される。各記述方式の誤り訂正符号付加ブロック
の各データは、各々１ブロックメモリ54a に格納される
とともに、ｊ種類｜ＤＳＶ｜演算・比較器55に入力され
る。
た各記述方式のブロック（番号付加ブロック）は、次
に、ｊ種類誤り訂正符号化器53a により当該番号付加ブ
ロックの誤り訂正符号を演算して付加されて、請求項に
記載の誤り訂正符号付加ブロックとされる。このよう
に、本実施例では、番号データと本来の記録／再生対象
の情報とから成るデータ全体について誤り訂正を行って
いるため、積符号等の適用が可能となり、誤り訂正能力
が強化される。各記述方式の誤り訂正符号付加ブロック
の各データは、各々１ブロックメモリ54a に格納される
とともに、ｊ種類｜ＤＳＶ｜演算・比較器55に入力され
る。
【０１０３】次に、上記各記述方式の誤り訂正符号付加
ブロックが、ｊ種類｜ＤＳＶ｜演算・比較器55にて、｜
ＤＳＶ｜を相互に比較され、絶対値が最小となる誤り訂
正符号付加ブロックが選択される。ここで、比較される
べき絶対値は、例えば、誤り訂正符号付加ブロックの最
終ビットに於ける値である。或いは、誤り訂正符号付加
ブロック内での最大振幅の絶対値が最小となる誤り訂正
符号付加ブロックを選択してもよい。この点について
は、前述の第１実施例等で詳述したため、ここでの説明
は割愛する。また、ｊ種類｜ＤＳＶ｜演算・比較器55の
構成についても前述の第１実施例等で詳述しているた
め、同様に、説明は割愛する。
ブロックが、ｊ種類｜ＤＳＶ｜演算・比較器55にて、｜
ＤＳＶ｜を相互に比較され、絶対値が最小となる誤り訂
正符号付加ブロックが選択される。ここで、比較される
べき絶対値は、例えば、誤り訂正符号付加ブロックの最
終ビットに於ける値である。或いは、誤り訂正符号付加
ブロック内での最大振幅の絶対値が最小となる誤り訂正
符号付加ブロックを選択してもよい。この点について
は、前述の第１実施例等で詳述したため、ここでの説明
は割愛する。また、ｊ種類｜ＤＳＶ｜演算・比較器55の
構成についても前述の第１実施例等で詳述しているた
め、同様に、説明は割愛する。
【０１０４】｜ＤＳＶ｜が最小となる誤り訂正符号付加
ブロックが選択されると、その情報がセレクタ56へ送ら
れ、セレクタ56により、｜ＤＳＶ｜が最小の誤り訂正符
号付加ブロックがＲＬＬ変調器57へ入力される。これに
より、ＲＬＬ変調器57にてｍ−ｎ変調が行われ、その
後、ＮＲＺＩ変調器58にてＮＲＺＩ変調が行われる。Ｒ
ＬＬ変調器57及びＮＲＺＩ変調器58の構成や機能につい
ては前述の第１実施例等で詳述したため、ここでの説明
は割愛する。
ブロックが選択されると、その情報がセレクタ56へ送ら
れ、セレクタ56により、｜ＤＳＶ｜が最小の誤り訂正符
号付加ブロックがＲＬＬ変調器57へ入力される。これに
より、ＲＬＬ変調器57にてｍ−ｎ変調が行われ、その
後、ＮＲＺＩ変調器58にてＮＲＺＩ変調が行われる。Ｒ
ＬＬ変調器57及びＮＲＺＩ変調器58の構成や機能につい
ては前述の第１実施例等で詳述したため、ここでの説明
は割愛する。
【０１０５】3-3.第８実施例（変調器の実施例：図１
４） 第８実施例は、ブロックメモリの数を減らすことを目的
として構成された回路である。即ち、前述の第７実施例
では、各記述方式の誤り訂正符号付加ブロックを、各々
１ブロックメモリ54a に格納しているため、ブロックメ
モリ54a 全体としては、ｊブロック分の容量が必要であ
った。このことに鑑み、本第８実施例では、入力データ
を１ブロックメモリ54b に記憶することで、１ブロック
メモリ54b の必要容量を１ブロック分としている。な
お、以下の説明で、第７実施例と同様の部分について
は、説明を簡略化する。
４） 第８実施例は、ブロックメモリの数を減らすことを目的
として構成された回路である。即ち、前述の第７実施例
では、各記述方式の誤り訂正符号付加ブロックを、各々
１ブロックメモリ54a に格納しているため、ブロックメ
モリ54a 全体としては、ｊブロック分の容量が必要であ
った。このことに鑑み、本第８実施例では、入力データ
を１ブロックメモリ54b に記憶することで、１ブロック
メモリ54b の必要容量を１ブロック分としている。な
お、以下の説明で、第７実施例と同様の部分について
は、説明を簡略化する。
【０１０６】まず、ｊ種類データ変換器51a 、ｊ種類デ
ータ変換番号多重器52a 、及び、ｊ種類誤り訂正符号化
器53a により、各記述方式に基づく誤り訂正符号付加ブ
ロックが演算され、これらが、ｊ種類｜ＤＳＶ｜演算・
比較器55にて相互に比較されて、｜ＤＳＶ｜が最小の誤
り訂正符号付加ブロックが選択される。この選択結果が
データ変換器51b に送られる。
ータ変換番号多重器52a 、及び、ｊ種類誤り訂正符号化
器53a により、各記述方式に基づく誤り訂正符号付加ブ
ロックが演算され、これらが、ｊ種類｜ＤＳＶ｜演算・
比較器55にて相互に比較されて、｜ＤＳＶ｜が最小の誤
り訂正符号付加ブロックが選択される。この選択結果が
データ変換器51b に送られる。
【０１０７】上記選択結果が入力されると、データ変換
器51b は、｜ＤＳＶ｜が最小の誤り訂正符号付加ブロッ
クが基づいている記述方式のデータとなるように、１ブ
ロックメモリ54b から読み出したデータをｍ−ｍ変換す
る。このｍ−ｍ変換されたデータに、データ変換番号多
重器52b にて当該記述方式を示す番号データが多重さ
れ、さらに、誤り訂正符号化器53b にて誤り訂正符号が
演算されて付加され、その後、ＲＬＬ変調器57にてｍ−
ｎ変調され、さらに、ＮＲＺＩ変調器58にてＮＲＺＩ変
調されて出力される。
器51b は、｜ＤＳＶ｜が最小の誤り訂正符号付加ブロッ
クが基づいている記述方式のデータとなるように、１ブ
ロックメモリ54b から読み出したデータをｍ−ｍ変換す
る。このｍ−ｍ変換されたデータに、データ変換番号多
重器52b にて当該記述方式を示す番号データが多重さ
れ、さらに、誤り訂正符号化器53b にて誤り訂正符号が
演算されて付加され、その後、ＲＬＬ変調器57にてｍ−
ｎ変調され、さらに、ＮＲＺＩ変調器58にてＮＲＺＩ変
調されて出力される。
【０１０８】3-4.第９実施例（復調器の実施例：図１
５） 図１５は、図１３又は図１４の変調器により、図１２の
下段の如く構成されたデータを復調する回路である。
５） 図１５は、図１３又は図１４の変調器により、図１２の
下段の如く構成されたデータを復調する回路である。
【０１０９】本復調器に入力されるデータは、まず、Ｎ
ＲＺＩ復調器61にてＮＲＺＩ復調され、次に、ＲＬＬ復
調器62にてｎ−ｍ復調される。このｎ−ｍ復調されたデ
ータについて、誤り訂正復号化器63にて誤り訂正が行わ
れる。次に、誤り訂正後のデータから、データ変換番号
検出器64にて、記述方式を示す番号データが検出され、
この番号データが、データ逆変換器65に送られる。
ＲＺＩ復調器61にてＮＲＺＩ復調され、次に、ＲＬＬ復
調器62にてｎ−ｍ復調される。このｎ−ｍ復調されたデ
ータについて、誤り訂正復号化器63にて誤り訂正が行わ
れる。次に、誤り訂正後のデータから、データ変換番号
検出器64にて、記述方式を示す番号データが検出され、
この番号データが、データ逆変換器65に送られる。
【０１１０】データ逆変換器65は、データ変換番号検出
器64から入力された番号データに基づいて、誤り訂正復
号化器63から入力されるデータをｍ−ｍ逆変換する。こ
れにより、データは、元の記述方式のデータ（図１３又
は図１４の変調回路へ入力されるときのデータ）に戻さ
れる。
器64から入力された番号データに基づいて、誤り訂正復
号化器63から入力されるデータをｍ−ｍ逆変換する。こ
れにより、データは、元の記述方式のデータ（図１３又
は図１４の変調回路へ入力されるときのデータ）に戻さ
れる。
【０１１１】４．変換テーブルによる変換をガロア体の
乗算に基づく変換で行った場合 上述の第７実施例〜第９実施例では、情報語、即ち、本
来の記録／再生対象のデータをデータ変換して得られる
ｊ種類のデータに、それぞれ変調方式番号を多重し、こ
の多重後の各データに対して各々誤り訂正符号を演算に
より求めて付加しているため、ｊ種類の誤り訂正符号化
器が必要である。
乗算に基づく変換で行った場合 上述の第７実施例〜第９実施例では、情報語、即ち、本
来の記録／再生対象のデータをデータ変換して得られる
ｊ種類のデータに、それぞれ変調方式番号を多重し、こ
の多重後の各データに対して各々誤り訂正符号を演算に
より求めて付加しているため、ｊ種類の誤り訂正符号化
器が必要である。
【０１１２】以下の実施例では、誤り訂正符号としてＲ
Ｓ（リードソロモン）符号を用いることにより、変換テ
ーブルによるデータ変換に代えて、ガロア体の乗算に基
づいてｊ種類のデータを生成する変換を可能とし、これ
により、誤り訂正符号化器を１個で足りるようにしてい
る。以下、基本となるガロア体、ＲＳ符号の性質につい
て簡単に触れた後、これらを用いる方式を、第１０〜第
１２の各実施例に即して説明する。
Ｓ（リードソロモン）符号を用いることにより、変換テ
ーブルによるデータ変換に代えて、ガロア体の乗算に基
づいてｊ種類のデータを生成する変換を可能とし、これ
により、誤り訂正符号化器を１個で足りるようにしてい
る。以下、基本となるガロア体、ＲＳ符号の性質につい
て簡単に触れた後、これらを用いる方式を、第１０〜第
１２の各実施例に即して説明する。
【０１１３】4-1.ガロア体 ガロア体ＧＦ（２m ）とは、２m 種類の数字（元）に対
して、四則演算が可能なものをいう。図１６にガロア体
ＧＦ（２3 ）の例を示す。加算は、ベクトルの要素どう
しの加算で行う。但し、要素はＧＦ（２3 ）の元（０又
は１）であるから、加算はｍｏｄ２の計算で行う。減算
についても、ｍｏｄ２の演算であることから、加算と同
じ結果となる。乗除算は、図１７に示すように、元αの
べき乗の指数を用いて行うことができる。但し、０元に
関しては、指数が存在しないので、０元検出器が必要と
なる。
して、四則演算が可能なものをいう。図１６にガロア体
ＧＦ（２3 ）の例を示す。加算は、ベクトルの要素どう
しの加算で行う。但し、要素はＧＦ（２3 ）の元（０又
は１）であるから、加算はｍｏｄ２の計算で行う。減算
についても、ｍｏｄ２の演算であることから、加算と同
じ結果となる。乗除算は、図１７に示すように、元αの
べき乗の指数を用いて行うことができる。但し、０元に
関しては、指数が存在しないので、０元検出器が必要と
なる。
【０１１４】4-2.リードソロモン（ＲＳ）符号 ＲＳ符号は、図１８に示すように、情報ビット列のｍビ
ットを１バイト単位としてデータを扱っており、このデ
ータは、ＧＦ（２m ）上のガロア体の元として表現され
ている。ＲＳ符号の生成方法は、図１９に示すように、
誤り訂正符号化器に入力される情報多項式Ｉ（ｘ）を２
ｔバイトシフトし、これを、生成多項式Ｇ（ｘ）で除算
して、剰余多項式Ｐ（ｘ）を求める。但し、ＡｍｏｄＢ
は、ＡをＢで除算したときの剰余を示す。この剰余多項
式Ｐ（ｘ）を、２ｔバイトシフトした情報多項式Ｉ
（ｘ）ｘ2tの後ろに接続したものが、誤り訂正符号化器
から出力される符号多項式Ｗ（ｘ）である。
ットを１バイト単位としてデータを扱っており、このデ
ータは、ＧＦ（２m ）上のガロア体の元として表現され
ている。ＲＳ符号の生成方法は、図１９に示すように、
誤り訂正符号化器に入力される情報多項式Ｉ（ｘ）を２
ｔバイトシフトし、これを、生成多項式Ｇ（ｘ）で除算
して、剰余多項式Ｐ（ｘ）を求める。但し、ＡｍｏｄＢ
は、ＡをＢで除算したときの剰余を示す。この剰余多項
式Ｐ（ｘ）を、２ｔバイトシフトした情報多項式Ｉ
（ｘ）ｘ2tの後ろに接続したものが、誤り訂正符号化器
から出力される符号多項式Ｗ（ｘ）である。
【０１１５】この符号多項式Ｗ（ｘ）は、生成多項式Ｇ
（ｘ）で割り切れることが明らかである。しかし、エラ
ーが発生した場合には、誤り多項式Ｅ（ｘ）が、符号多
項式Ｗ（ｘ）に加えられる。したがって、受信多項式Ｒ
（ｘ）は、エラーが発生した場合には、生成多項式Ｇ
（ｘ）では割り切れない。復号器側では、図２０の従来
のＲＳ符号の欄に示すシンドローム多項式Ｓ（ｘ）であ
る。ここで、 Ｓ（ｘ）＝（Ｉ（ｘ）ｘ2t＋Ｐ（ｘ）＋Ｅ（ｘ））ｍｏｄＧ（ｘ） ＝（Ｉ（ｘ）ｘ2t＋Ｐ（ｘ））ｍｏｄＧ（ｘ）＋Ｅ（ｘ）ｍｏｄＧ（ ｘ） ＝Ｅ（ｘ）ｍｏｄＧ（ｘ） を利用して、誤りを訂正することが可能である。但し、
誤りがｔバイト以下であることを条件とする。
（ｘ）で割り切れることが明らかである。しかし、エラ
ーが発生した場合には、誤り多項式Ｅ（ｘ）が、符号多
項式Ｗ（ｘ）に加えられる。したがって、受信多項式Ｒ
（ｘ）は、エラーが発生した場合には、生成多項式Ｇ
（ｘ）では割り切れない。復号器側では、図２０の従来
のＲＳ符号の欄に示すシンドローム多項式Ｓ（ｘ）であ
る。ここで、 Ｓ（ｘ）＝（Ｉ（ｘ）ｘ2t＋Ｐ（ｘ）＋Ｅ（ｘ））ｍｏｄＧ（ｘ） ＝（Ｉ（ｘ）ｘ2t＋Ｐ（ｘ））ｍｏｄＧ（ｘ）＋Ｅ（ｘ）ｍｏｄＧ（ ｘ） ＝Ｅ（ｘ）ｍｏｄＧ（ｘ） を利用して、誤りを訂正することが可能である。但し、
誤りがｔバイト以下であることを条件とする。
【０１１６】4-3.リードソロモン符号とガロア体の乗算 ここで、このＲＳ符号の符号多項式Ｗ（ｘ）の係数に、
ＧＦ（２m ）上のガロア体の元αi （≠０：定値）を乗
算した場合について考える。図２１に、ＲＳ符号化器か
ら出力された符号多項式に、或るガロア体の元αj を乗
算して生成した符号多項式Ｗ'(ｘ）の場合を、図１９と
の対比で示す。
ＧＦ（２m ）上のガロア体の元αi （≠０：定値）を乗
算した場合について考える。図２１に、ＲＳ符号化器か
ら出力された符号多項式に、或るガロア体の元αj を乗
算して生成した符号多項式Ｗ'(ｘ）の場合を、図１９と
の対比で示す。
【０１１７】図示のように、図１９と同様に誤り多項式
Ｅ（ｘ）が加えられることで、受信多項式Ｒ'(ｘ）が得
られている。復号器側では、受信多項式Ｒ'(ｘ）を生成
多項式Ｇ（ｘ）で除算する処理を行うことにより誤り訂
正を行う。その除算処理の多項式表現が、図２０のガロ
ア体を乗算した場合のＲＳ符号の欄に示すシンドローム
多項式Ｓ（ｘ）である。ここで、 Ｓ（ｘ）＝（αi （Ｉ（ｘ）ｘ2t＋Ｐ（ｘ））＋Ｅ（ｘ））ｍｏｄＧ（ｘ） ＝αi （Ｉ（ｘ）ｘ2t＋Ｐ（ｘ））ｍｏｄＧ（ｘ）＋Ｅ（ｘ）ｍｏｄ Ｇ（ｘ） ＝Ｅ（ｘ）ｍｏｄＧ（ｘ） である。
Ｅ（ｘ）が加えられることで、受信多項式Ｒ'(ｘ）が得
られている。復号器側では、受信多項式Ｒ'(ｘ）を生成
多項式Ｇ（ｘ）で除算する処理を行うことにより誤り訂
正を行う。その除算処理の多項式表現が、図２０のガロ
ア体を乗算した場合のＲＳ符号の欄に示すシンドローム
多項式Ｓ（ｘ）である。ここで、 Ｓ（ｘ）＝（αi （Ｉ（ｘ）ｘ2t＋Ｐ（ｘ））＋Ｅ（ｘ））ｍｏｄＧ（ｘ） ＝αi （Ｉ（ｘ）ｘ2t＋Ｐ（ｘ））ｍｏｄＧ（ｘ）＋Ｅ（ｘ）ｍｏｄ Ｇ（ｘ） ＝Ｅ（ｘ）ｍｏｄＧ（ｘ） である。
【０１１８】このように、ガロア体を乗算した場合のＲ
Ｓ符号の欄に示すシンドローム多項式Ｓ（ｘ）と、従来
のＲＳ符号の欄に示すシンドローム多項式Ｓ（ｘ）と
は、両者ともに、Ｅ（ｘ）ｍｏｄＧ（ｘ）であり、両者
は等しい。したがって、符号多項式Ｗ（ｘ）にガロア体
の元を乗算することで符号語を変化させたデータに対し
ても、誤り訂正を行うことが可能である。即ち、誤り訂
正後に於いて、乗算したガロア体の元で除算を行うこと
により、元の情報語を得られる。
Ｓ符号の欄に示すシンドローム多項式Ｓ（ｘ）と、従来
のＲＳ符号の欄に示すシンドローム多項式Ｓ（ｘ）と
は、両者ともに、Ｅ（ｘ）ｍｏｄＧ（ｘ）であり、両者
は等しい。したがって、符号多項式Ｗ（ｘ）にガロア体
の元を乗算することで符号語を変化させたデータに対し
ても、誤り訂正を行うことが可能である。即ち、誤り訂
正後に於いて、乗算したガロア体の元で除算を行うこと
により、元の情報語を得られる。
【０１１９】4-4.ＲＳ符号にガロア体を乗算する場合の
データフォーマット 乗算を行うガロア体の元の情報を含めた場合のデータフ
ォーマットを、図２２に示す。ガロア体の乗算による変
換を行われるブロックの先頭には、ダミーデータが多重
される。ダミーデータとしては、例えば、ガロア体の元
α0 （＝１）を用いることができる。ダミーデータ多重
後のデータを情報語として、ＲＳ符号化器により、誤り
訂正符号が生成される。
データフォーマット 乗算を行うガロア体の元の情報を含めた場合のデータフ
ォーマットを、図２２に示す。ガロア体の乗算による変
換を行われるブロックの先頭には、ダミーデータが多重
される。ダミーデータとしては、例えば、ガロア体の元
α0 （＝１）を用いることができる。ダミーデータ多重
後のデータを情報語として、ＲＳ符号化器により、誤り
訂正符号が生成される。
【０１２０】この符号語に対してガロア体の元を乗算す
ると、ダミーデータ部には、乗算したガロア体の情報が
存在することになる。例えば、前記ダミーデータがガロ
ア体の元α0 （＝１）の場合には、ダミーデータ部に
は、乗算したガロア体の元αiが存在する。また、この
ダミーデータ部の情報は、符号語内のデータとして組み
込まれている。復号時には、ＲＳ復号器から出力された
情報語に対して、データブロックの先頭のガロア体で、
それ以後の１ブロックデータをｍビットを単位として除
算することにより、元の情報語が得られる。
ると、ダミーデータ部には、乗算したガロア体の情報が
存在することになる。例えば、前記ダミーデータがガロ
ア体の元α0 （＝１）の場合には、ダミーデータ部に
は、乗算したガロア体の元αiが存在する。また、この
ダミーデータ部の情報は、符号語内のデータとして組み
込まれている。復号時には、ＲＳ復号器から出力された
情報語に対して、データブロックの先頭のガロア体で、
それ以後の１ブロックデータをｍビットを単位として除
算することにより、元の情報語が得られる。
【０１２１】4-5.第１０実施例 入力データは、誤り訂正符号の１バイトとなるｍビット
を単位として入力端子70から入力され、まず、ダミーデ
ータ多重器71により、これらのｍビットデータの集まり
である１ブロック毎に、その先頭に、１バイト（ｍビッ
ト）のダミーデータが多重される。ここで、１ブロック
とは、或る所定数のバイトデータ（ｍビット）で構成さ
れるデータ列をいい、｜ＤＳＶ｜比較の単位となる。
を単位として入力端子70から入力され、まず、ダミーデ
ータ多重器71により、これらのｍビットデータの集まり
である１ブロック毎に、その先頭に、１バイト（ｍビッ
ト）のダミーデータが多重される。ここで、１ブロック
とは、或る所定数のバイトデータ（ｍビット）で構成さ
れるデータ列をいい、｜ＤＳＶ｜比較の単位となる。
【０１２２】ダミーデータを付加された１ブロックのデ
ータに対し、ＲＳ符号化器72により誤り訂正符号が演算
により求められて、付加される。
ータに対し、ＲＳ符号化器72により誤り訂正符号が演算
により求められて、付加される。
【０１２３】ＲＳ符号化器72から出力されたデータは、
ｊ種類ガロア体乗算器73a により１ブロックを構成する
１バイト（ｍビット）単位で、それぞれガロア体の元α
i を乗算される。誤り訂正符号を含めた１ブロックのデ
ータ全体にガロア体の元αiを乗算することにより変換
された符号語に対しても、前述のように、誤り訂正を行
うことが可能である。
ｊ種類ガロア体乗算器73a により１ブロックを構成する
１バイト（ｍビット）単位で、それぞれガロア体の元α
i を乗算される。誤り訂正符号を含めた１ブロックのデ
ータ全体にガロア体の元αiを乗算することにより変換
された符号語に対しても、前述のように、誤り訂正を行
うことが可能である。
【０１２４】したがって、第７実施例や第８実施例とは
異なり、ｊ種類の記述方式に変換するデータ変換後に、
各々誤り訂正を行うｊ種類の誤り訂正回路は不要であ
る。即ち、ガロア体の元αi を乗算する前に、１個のＲ
Ｓ符号化器72により誤り訂正すれば足りる。また、ダミ
ーデータ多重器71に於いて多重されるダミーデータは既
知であるので、受信側では、ダミーデータ部を見ること
により、乗算されたガロア体の元αi を特定できる。特
に、ガロア体の元α0 （＝１）をダミーデータとして用
いた場合には、ダミーデータ部のデータは、乗算された
ガロア体の元αiの値となる。
異なり、ｊ種類の記述方式に変換するデータ変換後に、
各々誤り訂正を行うｊ種類の誤り訂正回路は不要であ
る。即ち、ガロア体の元αi を乗算する前に、１個のＲ
Ｓ符号化器72により誤り訂正すれば足りる。また、ダミ
ーデータ多重器71に於いて多重されるダミーデータは既
知であるので、受信側では、ダミーデータ部を見ること
により、乗算されたガロア体の元αi を特定できる。特
に、ガロア体の元α0 （＝１）をダミーデータとして用
いた場合には、ダミーデータ部のデータは、乗算された
ガロア体の元αiの値となる。
【０１２５】ｊ種類のガロア体αi を乗算されたブロッ
クデータは、各々１ブロックメモリ74a に格納されると
ともに、ｊ種類｜ＤＳＶ｜演算・比較器75に入力され
る。ｊ種類｜ＤＳＶ｜演算・比較器75では、上記ｊ種類
のガロア体を乗算されたｊ種類のブロックデータが｜Ｄ
ＳＶ｜を相互に比較され、その中で絶対値が最小となる
ブロックデータが選択される。ここで、比較されるべき
絶対値は、例えば、ガロア体を乗算したデータブロック
の最終ビットに於ける値でもよく、また、ガロア体を乗
算したデータブロック内での最大振幅の絶対値でもよ
い。この点については、前述の第１実施例等で詳述した
ため、ここでの説明は割愛する。また、ｊ種類｜ＤＳＶ
｜演算・比較器75の構成についても前述の第１実施例等
で詳述しているため、同様に説明は割愛する。
クデータは、各々１ブロックメモリ74a に格納されると
ともに、ｊ種類｜ＤＳＶ｜演算・比較器75に入力され
る。ｊ種類｜ＤＳＶ｜演算・比較器75では、上記ｊ種類
のガロア体を乗算されたｊ種類のブロックデータが｜Ｄ
ＳＶ｜を相互に比較され、その中で絶対値が最小となる
ブロックデータが選択される。ここで、比較されるべき
絶対値は、例えば、ガロア体を乗算したデータブロック
の最終ビットに於ける値でもよく、また、ガロア体を乗
算したデータブロック内での最大振幅の絶対値でもよ
い。この点については、前述の第１実施例等で詳述した
ため、ここでの説明は割愛する。また、ｊ種類｜ＤＳＶ
｜演算・比較器75の構成についても前述の第１実施例等
で詳述しているため、同様に説明は割愛する。
【０１２６】｜ＤＳＶ｜が最小となるブロックデータ
（ガロア体αi を乗算されたブロックデータ）が選択さ
れると、その選択結果を示す情報がセレクタ76に送られ
る。セレクタ76は、前記１ブロックメモリ74a から、選
択結果に対応するブロックデータ（ガロア体乗算後の｜
ＤＳＶ｜が最小のブロックデータ）を読み出して、ＲＬ
Ｌ変調器77へ入力させる。これにより、ＲＬＬ変調器77
にてＲＬＬ変調が行われ、その後、ＮＲＺＩ変調器78に
てＮＲＺＩ変調が行われる。ＲＬＬ変調器77及びＮＲＺ
Ｉ変調器78の構成や機能については前述の第１実施例等
で詳述したため、ここでの説明は割愛する。
（ガロア体αi を乗算されたブロックデータ）が選択さ
れると、その選択結果を示す情報がセレクタ76に送られ
る。セレクタ76は、前記１ブロックメモリ74a から、選
択結果に対応するブロックデータ（ガロア体乗算後の｜
ＤＳＶ｜が最小のブロックデータ）を読み出して、ＲＬ
Ｌ変調器77へ入力させる。これにより、ＲＬＬ変調器77
にてＲＬＬ変調が行われ、その後、ＮＲＺＩ変調器78に
てＮＲＺＩ変調が行われる。ＲＬＬ変調器77及びＮＲＺ
Ｉ変調器78の構成や機能については前述の第１実施例等
で詳述したため、ここでの説明は割愛する。
【０１２７】4-6.第１１実施例（変調器の実施例：図２
４） 第１１実施例は、ブロックメモリの数を減らすことを目
的として構成された回路である。即ち、前述の第１０実
施例ではｊ種類のガロア体を乗算したデータブロックを
各々１ブロックメモリ74a に格納しているため、ブロッ
クメモリ74a 全体としては、ｊブロック分の容量が必要
であった。このことに鑑み、本第１１実施例では、ＲＳ
符号付加後のデータを１ブロックメモリ74b に記憶する
ことにより、１ブロックメモリ74b の必要容量を１ブロ
ック分としている。なお、以下の説明で、第１０実施例
と同様の部分については、説明を簡略化する。
４） 第１１実施例は、ブロックメモリの数を減らすことを目
的として構成された回路である。即ち、前述の第１０実
施例ではｊ種類のガロア体を乗算したデータブロックを
各々１ブロックメモリ74a に格納しているため、ブロッ
クメモリ74a 全体としては、ｊブロック分の容量が必要
であった。このことに鑑み、本第１１実施例では、ＲＳ
符号付加後のデータを１ブロックメモリ74b に記憶する
ことにより、１ブロックメモリ74b の必要容量を１ブロ
ック分としている。なお、以下の説明で、第１０実施例
と同様の部分については、説明を簡略化する。
【０１２８】ダミーデータ多重器71とＲＳ符号化器72
は、第１０実施例と同様である。ＲＳ符号付加後のデー
タに対して、ｊ種類ガロア体乗算器73a によりｊ種類の
ガロア体が乗算されて、ｊ種類のブロックデータが生成
される。このｊ種類のブロックデータが、ｊ種類｜ＤＳ
Ｖ｜演算・比較器75にて相互に比較されて、｜ＤＳＶ｜
が最小となるブロックデータが検出される。即ち、この
ブロックデータに対応するガロア体（＝乗算すべきガロ
ア体）が選択される。この選択結果がガロア体乗算器73
b に送られる。
は、第１０実施例と同様である。ＲＳ符号付加後のデー
タに対して、ｊ種類ガロア体乗算器73a によりｊ種類の
ガロア体が乗算されて、ｊ種類のブロックデータが生成
される。このｊ種類のブロックデータが、ｊ種類｜ＤＳ
Ｖ｜演算・比較器75にて相互に比較されて、｜ＤＳＶ｜
が最小となるブロックデータが検出される。即ち、この
ブロックデータに対応するガロア体（＝乗算すべきガロ
ア体）が選択される。この選択結果がガロア体乗算器73
b に送られる。
【０１２９】上記選択結果が入力されると、ガロア体乗
算器73b は、｜ＤＳＶ｜が最小となるガロア体を、１ブ
ロックメモリ74b から読み出したデータ（＝ＲＳ符号付
加後のデータ）に乗算する。その後、ＲＬＬ変調器77に
てＲＬＬ変調され、さらに、ＮＲＺＩ変調器78にてＮＲ
ＺＩ変調されて出力される。
算器73b は、｜ＤＳＶ｜が最小となるガロア体を、１ブ
ロックメモリ74b から読み出したデータ（＝ＲＳ符号付
加後のデータ）に乗算する。その後、ＲＬＬ変調器77に
てＲＬＬ変調され、さらに、ＮＲＺＩ変調器78にてＮＲ
ＺＩ変調されて出力される。
【０１３０】4-7.第１２実施例（復調器の実施例：図２
５） 図２５は、図２３又は図２４の変調器により変調される
ことで、図２２の下段の如く構成されたデータを復調す
る回路である。
５） 図２５は、図２３又は図２４の変調器により変調される
ことで、図２２の下段の如く構成されたデータを復調す
る回路である。
【０１３１】本復調器に入力されるデータは、まず、Ｎ
ＲＺＩ復調器81にてＮＲＺＩ復調され、次に、ＲＬＬ復
調器82にてＲＬＬ復調される。このＲＬＬ復調されたデ
ータについて、ＲＳ復号化器83にて誤り訂正が行われ
る。
ＲＺＩ復調器81にてＮＲＺＩ復調され、次に、ＲＬＬ復
調器82にてＲＬＬ復調される。このＲＬＬ復調されたデ
ータについて、ＲＳ復号化器83にて誤り訂正が行われ
る。
【０１３２】次に、誤り訂正後のデータから、ガロア体
検出器84にて、図２３又は図２４の変調器により乗算さ
れたガロア体が検出され、この検出されたガロア体が、
ガロア体除算器85に送られる。
検出器84にて、図２３又は図２４の変調器により乗算さ
れたガロア体が検出され、この検出されたガロア体が、
ガロア体除算器85に送られる。
【０１３３】ガロア体除算器85は、ＲＳ復号化器83から
入力されるデータを、ガロア体検出器84から入力された
ガロア体で除算する。これにより、データは、元の記述
方式のデータ（図２２の上段に示す構成のデータ）に戻
される。
入力されるデータを、ガロア体検出器84から入力された
ガロア体で除算する。これにより、データは、元の記述
方式のデータ（図２２の上段に示す構成のデータ）に戻
される。
【０１３４】
【発明の効果】本発明によると、誤り訂正符号としてＲ
Ｓ符号を用いる場合には、変調テーブルによってデータ
を変換する代わりにガロア体の元を乗算することで、変
調回路に於いて誤り訂正回路を１個持つだけでも、本来
のデータと同様な誤り訂正能力を、乗算ガロア体情報に
も持たせることができる。したがって、小さなハードウ
エアで信頼性の高いデータ伝送が実現できる。
Ｓ符号を用いる場合には、変調テーブルによってデータ
を変換する代わりにガロア体の元を乗算することで、変
調回路に於いて誤り訂正回路を１個持つだけでも、本来
のデータと同様な誤り訂正能力を、乗算ガロア体情報に
も持たせることができる。したがって、小さなハードウ
エアで信頼性の高いデータ伝送が実現できる。
【図１】本発明の第１実施例であるディジタル変調回路
のブロック図。
のブロック図。
【図２】本発明の第２実施例であるディジタル変調回路
のブロック図。
のブロック図。
【図３】本発明の第３実施例であるディジタル復調回路
のブロック図。
のブロック図。
【図４】本発明の第１の変調原理を示すブロック図。
【図５】本発明の第４実施例であるディジタル変調回路
のブロック図。
のブロック図。
【図６】本発明の第４及び第５実施例で用いられる変調
方式番号データの並びをｄ＝１について示すデータ構成
図。
方式番号データの並びをｄ＝１について示すデータ構成
図。
【図７】本発明の第５実施例であるディジタル変調回路
のブロック図。
のブロック図。
【図８】本発明の第４及び第５実施例で用いられる変調
方式番号データの並びをｄ＝２について示すデータ構成
図。
方式番号データの並びをｄ＝２について示すデータ構成
図。
【図９】本発明の第４，第５，及び第６実施例で用いら
れる誤り訂正符号の生成多項式Ｇとパリティ検査行列Ｈ
を示し、（ａ）はｄ＝１の場合、（ｂ）はｄ＝２の場合
を各々示す。
れる誤り訂正符号の生成多項式Ｇとパリティ検査行列Ｈ
を示し、（ａ）はｄ＝１の場合、（ｂ）はｄ＝２の場合
を各々示す。
【図１０】本発明の第６実施例であるディジタル復調回
路のブロック図。
路のブロック図。
【図１１】本発明の第２の変調原理を示すブロック図。
【図１２】本発明のデータフォーマットを示す説明図で
あり、上段は第１〜第６実施例でのデータフォーマット
を示し、下段は第７〜第９実施例でのデータフォーマッ
トを示す。
あり、上段は第１〜第６実施例でのデータフォーマット
を示し、下段は第７〜第９実施例でのデータフォーマッ
トを示す。
【図１３】本発明の第７実施例であるディジタル変調回
路のブロック図。
路のブロック図。
【図１４】本発明の第８実施例であるディジタル変調回
路のブロック図。
路のブロック図。
【図１５】本発明の第９実施例であるディジタル復調回
路のブロック図。
路のブロック図。
【図１６】ガロア体ＧＦ（２3 ）の例を示す説明図。
【図１７】ガロア体の乗算及び除算の説明図。
【図１８】リードソロモン符号の説明図。
【図１９】リードソロモン符号の受信多項式を示す説明
図。
図。
【図２０】ＲＳ符号とガロア体の元を乗算したときの受
信多項式を示す説明図。
信多項式を示す説明図。
【図２１】ガロア体を乗算したときの本発明の第９実施
例であるディジタル復調回路のブロック図。
例であるディジタル復調回路のブロック図。
【図２２】本発明のデータフォーマットを示す説明図で
あり、上段はガロア体を乗算する前のデータフォーマッ
トを示し、下段はガロア体乗算後の第１０〜第１１実施
例でのデータフォーマットを示す。
あり、上段はガロア体を乗算する前のデータフォーマッ
トを示し、下段はガロア体乗算後の第１０〜第１１実施
例でのデータフォーマットを示す。
【図２３】本発明の第１０実施例であるディジタル変調
回路のブロック図。
回路のブロック図。
【図２４】本発明の第１１実施例であるディジタル変調
回路のブロック図。
回路のブロック図。
【図２５】本発明の第１２実施例であるディジタル復調
回路のブロック図。
回路のブロック図。
フロントページの続き (56)参考文献 特開 昭60−69866（ＪＰ，Ａ) 特開 昭52−128024（ＪＰ，Ａ) 特開 昭57−132461（ＪＰ，Ａ) 特開 昭61−196469（ＪＰ，Ａ) 特開 平６−311042（ＪＰ，Ａ) 特開 平７−176147（ＪＰ，Ａ) 特開 平５−36213（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 7/14 H03M 13/15
Claims (10)
- 【請求項１】 任意のｍビット配列に任意のｎビット
（但しｎ＞ｍ）配列を１対１に対応付けて変換するｍ−
ｎ変調方式により、入力されるディジタルデータの各ｍ
ビットを符号変調単位として、各ｍビットを各々ｎビッ
トの変調データにｍ−ｎ変調するディジタル変調方法に
於いて、 所定数分の符号変調単位で構成される入力ブロックデー
タの先頭にガロア体ＧＦ（２m ）の非０の任意の元をダ
ミーデータとして多重し、 前記ダミーデータ多重後のブロックデータについて演算
したリードソロモン符号を該ブロックデータに付加して
ＲＳ符号付加ブロックを構成し、 前記ＲＳ符号付加ブロックに複数種類のガロア体ＧＦ
（２m ）の元を乗算することにより複数種類のブロック
データを生成し、 前記複数種類のブロックデータを各々ｍ−ｎ変調して得
られる各変調ブロックデータの直流成分を相互に比較
し、 前記直流成分の絶対値が小さい変調ブロックデータに対
応するガロア体ＧＦ（２m ）の元を選択し、 前記選択したガロア体ＧＦ（２m ）の元を前記ＲＳ符号
付加ブロックに乗算することにより得られるブロックデ
ータをｍ−ｎ変調して変調ブロックデータを生成する、 ディジタル変調方法。 - 【請求項２】 請求項１に於いて、 前記選択は、前記変調ブロックデータの最終ビットでの
直流成分の累積値の絶対値が最小の変調ブロックデータ
を特定することに基づいて行う、 ディジタル変調方法。 - 【請求項３】 請求項１に於いて、 前記選択は、前記変調ブロックデータの最大振幅の絶対
値が最小の変調ブロックデータを特定することに基づい
て行う、 ディジタル変調方法。 - 【請求項４】 任意のｍビット配列に任意のｎビット
（但しｎ＞ｍ）配列を１対１に対応付けて変換するｍ−
ｎ変調方式により、入力されるディジタルデータの各ｍ
ビットを符号変調単位として、各ｍビットを各々ｎビッ
トの変調データにｍ−ｎ変調するディジタル変調回路に
於いて、 所定数分の符号変調単位で構成される入力ブロックデー
タの先頭にガロア体ＧＦ（２m ）の非０の任意の元をダ
ミーデータとして多重する多重回路と、 前記多重回路によりダミーデータを多重されたブロック
データについてリードソロモン符号を演算して該ブロッ
クデータに付加することによりＲＳ符号付加ブロックを
構成するＲＳ符号化回路と、 前記ＲＳ符号付加ブロックに複数種類のガロア体ＧＦ
（２m ）の元を乗算することにより複数種類のブロック
データを生成するガロア体乗算回路と、 前記複数種類のブロックデータを各々ｍ−ｎ変調して得
られる各変調ブロックデータの直流成分を各々求める演
算手段と、 前記各直流成分の絶対値の大小を相互に比較する比較手
段と、 前記比較手段により比較結果に基づいて、前記直流成分
の絶対値が小さい変調ブロックデータに対応するガロア
体ＧＦ（２m ）の元を選択する選択手段と、 前記選択したガロア体ＧＦ（２m ）の元を前記ＲＳ符号
付加ブロックに乗算することにより得られるブロックデ
ータをｍ−ｎ変調して変調ブロックデータを生成する変
調手段と、 を有するディジタル変調回路。 - 【請求項５】 請求項４に於いて、 前記選択手段は、前記変調ブロックデータの最終ビット
での直流成分の累積値の絶対値が最小の変調ブロックデ
ータに対応するガロア体ＧＦ（２m ）の元を選択する、 ディジタル変調回路。 - 【請求項６】 請求項４に於いて、 前記選択手段は、前記変調ブロックデータの最大振幅の
絶対値が最小の変調ブロックデータに対応するガロア体
ＧＦ（２m ）の元を選択する、 ディジタル変調回路。 - 【請求項７】 請求項４に於いて、さらに、 前記複数種類のガロア体ＧＦ（２m ）の元の乗算により
得られる前記複数種類のブロックデータを各々記憶する
メモリを有し、 前記変調手段は、前記メモリから前記選択手段により選
択されたガロア体ＧＦ（２m ）の元に対応するブロック
データを読み出してｍ−ｎ変調する、 ディジタル変調回路。 - 【請求項８】 請求項４に於いて、さらに、 前記ＲＳ符号付加ブロックを記憶するメモリと、 前記メモリからＲＳ符号付加ブロックデータを読み出し
て、前記選択手段により選択されたガロア体ＧＦ
（２m ）の元を乗算することにより複数種類のブロック
データを生成して前記変調手段へ出力する第２のガロア
体乗算回路と、 を有するディジタル変調回路。 - 【請求項９】 入力されるディジタルデータの各ｎビッ
トを符号復調単位として各々ｍビット（但しｎ＞ｍ）の
復調データにｎ−ｍ復調して、所定数分の符号復調単位
に対応する復調ブロックデータを順次生成し、 順次生成される復調ブロックデータに付加されているリ
ードソロモン符号を用いて当該復調ブロックデータを誤
り訂正し、 誤り訂正後の復調ブロックデータの先頭に付加されてい
る当該ブロックデータに乗算されたガロア体ＧＦ
（２m ）の元を検出し、 誤り訂正後の復調ブロックデータを、前記検出したガロ
ア体ＧＦ（２m ）の元で除算することにより元のブロッ
クデータを生成する、 ディジタル復調方法。 - 【請求項１０】 入力されるディジタルデータの各ｎビ
ットを符号復調単位として各々ｍビット（但しｎ＞ｍ）
の復調データにｎ−ｍ復調して、所定数分の符号復調単
位に対応する復調ブロックデータを順次生成する復調回
路と、 前記復調回路により順次生成される復調ブロックデータ
に付加されているリードソロモン符号を用いて当該復調
ブロックデータを誤り訂正するＲＳ回路と、 誤り訂正後の復調ブロックデータの先頭に付加されてい
る当該ブロックデータに乗算されたガロア体ＧＦ
（２m ）の元を検出する検出回路と、 誤り訂正後の復調ブロックデータを、前記検出回路によ
り検出したガロア体ＧＦ（２m ）の元で除算する除算回
路と、 を有するディジタル復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5836297A JP3167638B2 (ja) | 1995-08-04 | 1997-02-25 | ディジタル変調方法と復調方法及びディジタル変調回路と復調回路 |
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19997895 | 1995-08-04 | ||
| JP24066495 | 1995-08-24 | ||
| JP7-240664 | 1995-08-24 | ||
| JP7-199978 | 1995-08-24 | ||
| JP7-262141 | 1995-09-14 | ||
| JP26214195 | 1995-09-14 | ||
| JP5836297A JP3167638B2 (ja) | 1995-08-04 | 1997-02-25 | ディジタル変調方法と復調方法及びディジタル変調回路と復調回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08087335 Division | 1995-08-04 | 1996-03-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09252253A JPH09252253A (ja) | 1997-09-22 |
| JP3167638B2 true JP3167638B2 (ja) | 2001-05-21 |
Family
ID=27463643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5836297A Expired - Fee Related JP3167638B2 (ja) | 1995-08-04 | 1997-02-25 | ディジタル変調方法と復調方法及びディジタル変調回路と復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3167638B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009015909A (ja) * | 2007-06-29 | 2009-01-22 | Toshiba Corp | 誤り訂正処理装置及び誤り訂正処理方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7034719B2 (en) | 2002-09-27 | 2006-04-25 | Samsung Electronics Co., Ltd. | Data modulating method and apparatus, data demodulating method and apparatus, and code arranging method |
| ATE556489T1 (de) * | 1999-01-07 | 2012-05-15 | Koninkl Philips Electronics Nv | Wirksame kodierung von nebeninformationen in einer kodiereinrichtung |
| KR100917884B1 (ko) * | 2003-03-13 | 2009-09-16 | 삼성전자주식회사 | 동기 코드워드의 패리티 정보를 이용하여 ｄｃ 억압이가능한 데이터 변조 방법 및 장치 |
| JP4599819B2 (ja) * | 2003-09-16 | 2010-12-15 | ソニー株式会社 | 表示装置、受光装置、通信方法、プログラム、並びに通信システム |
| WO2005114849A1 (ja) * | 2004-05-24 | 2005-12-01 | Hokkaido Technology Licensing Office Co., Ltd. | デジタルホログラフィを利用する暗号化データ送信方法、データ送信システム及びデータ受信システム |
| US9270414B2 (en) * | 2006-02-21 | 2016-02-23 | Digital Fountain, Inc. | Multiple-field based code generator and decoder for communications systems |
| US9419749B2 (en) | 2009-08-19 | 2016-08-16 | Qualcomm Incorporated | Methods and apparatus employing FEC codes with permanent inactivation of symbols for encoding and decoding processes |
| US9432433B2 (en) | 2006-06-09 | 2016-08-30 | Qualcomm Incorporated | Enhanced block-request streaming system using signaling or block creation |
| US9917874B2 (en) | 2009-09-22 | 2018-03-13 | Qualcomm Incorporated | Enhanced block-request streaming using block partitioning or request controls for improved client-side handling |
| US9485546B2 (en) | 2010-06-29 | 2016-11-01 | Qualcomm Incorporated | Signaling video samples for trick mode video representations |
| US9843844B2 (en) | 2011-10-05 | 2017-12-12 | Qualcomm Incorporated | Network streaming of media data |
| JP6633083B2 (ja) * | 2015-08-21 | 2020-01-22 | 住友電気工業株式会社 | 嚥下運動モニタリングセンサ |
-
1997
- 1997-02-25 JP JP5836297A patent/JP3167638B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009015909A (ja) * | 2007-06-29 | 2009-01-22 | Toshiba Corp | 誤り訂正処理装置及び誤り訂正処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09252253A (ja) | 1997-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6079041A (en) | Digital modulation circuit and digital demodulation circuit | |
| US6141787A (en) | Digital modulation and demodulation | |
| US6573848B2 (en) | Modulation system using encoding tables and method therefor | |
| KR100352353B1 (ko) | 신호변조방법,신호변조장치,신호복조방법및신호복조장치 | |
| JPH1141211A (ja) | ディジタル変調回路と変調方法、ディジタル復調回路と復調方法 | |
| US20050046602A1 (en) | Method and apparatus for modulating and demodulating digital data | |
| JP3167638B2 (ja) | ディジタル変調方法と復調方法及びディジタル変調回路と復調回路 | |
| US7218262B2 (en) | Modulation system | |
| EP1211682A2 (en) | Data recording / reproduction method and apparatus using random series for scrambling input data | |
| KR100354632B1 (ko) | 디지탈 변조 방법, 디지탈 변조 회로, 디지탈 복조 방법 및 디지탈 복조 회로 | |
| JP4135497B2 (ja) | データ再生方法及びデータ再生装置 | |
| JP3234525B2 (ja) | ディジタル変調方法と復調方法及びディジタル変調回路と復調回路 | |
| JP2000134101A (ja) | 符号化回路 | |
| JP4061844B2 (ja) | 変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置 | |
| JP4059253B2 (ja) | 変調方法、変調装置および情報記録媒体 | |
| JP4059211B2 (ja) | 復調方法、および復調装置 | |
| JP4059252B2 (ja) | 変復調方法、及び変復調装置 | |
| JPH08204573A (ja) | 符号変換方法 | |
| JP4059210B2 (ja) | 情報記録媒体 | |
| JP4059212B2 (ja) | 変調方法、および変調装置 | |
| JP4059254B2 (ja) | 復調方法及び復調装置 | |
| KR0185944B1 (ko) | (1,7)변조코드를 이용하는 복호화방법 및 그 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |