KR20060088060A

KR20060088060A - 쇼트 블록 인코더를 이용하여 데이터를 변조하는 방법

Info

Publication number: KR20060088060A
Application number: KR1020060009151A
Authority: KR
Inventors: 마리오 블라움; 로이 디. 씨데시얀; 에반겔로스 에스. 엘레프테리오; 리차드 레오 갈브레이스; 크젠니자 라코빅; 토마스 미텔홀저; 트라비스 오에닝; 브루스 에이. 윌슨
Original assignee: 히다치 글로벌 스토리지 테크놀로지스 네덜란드 비.브이.
Priority date: 2005-01-31
Filing date: 2006-01-27
Publication date: 2006-08-03
Also published as: JP2006209953A; CN1832003A; SG124378A1; US7064687B1; EP1686581A1

Abstract

쇼트 블록 인코더를 사용하여 데이터 스트림들에 변조 제약을 적용하기 위한 기술이 제공된다. 쇼트 블록 인코더는 데이터 스트림내의 비트들의 서브셋을 인코딩한다. 그 후, 데이터 스트림내의 우수 및 기수 인터리브(interleave) 는 2 개의 데이터 경로로 분리된다. 제 1 변조 인코더는 제 1 변조 제약에 따라서 우수 인터리브를 인코딩한다. 제 2 변조 인코더는 제 2 변조 제약에 따라 기수 인터리브를 인코딩하며, 이는 일반적으로 우수 인터리브에 대한 변조 제약과 일치한다.

쇼트 블록 인코더

Description

쇼트 블록 인코더를 이용하여 데이터를 변조하는 방법{TECHNIQUES FOR MODULATING DATA USING SHORT BLOCK ENCODERS}

도 1 은 본 발명의 실시형태에 따라, 쇼트 블록(short block) 인코더를 포함하고 개별적으로 우수 및 기수 인터리빙하도록 변조 제약을 적용하는 변조 인코딩 방식을 나타내는 도면.

도 2 는 본 발명의 실시형태에 따른, 3/4 쇼트 블록 인코더를 사용하는 변조 인코딩 방식의 일례를 나타내는 도면.

도 3 은 본 발명의 실시형태에 따른, 9/10 쇼트 블록 인코더를 사용하는 변조 인코딩 방식의 일례를 나타내는 도면.

도 4 는 본 발명의 실시형태에 따른, 13/14 쇼트 블록 인코더를 사용하는 변조 인코딩 방식의 일례를 나타내는 도면.

※ 도면의 주요부분에 부호의 설명

101 : 쇼트 블록 인코더 102 : 디멀티플렉서

105 : 멀티플렉서 201 : 쇼트 블록 인코더

203 : 피보나치 인코더 301 : 인코더

본 발명은 쇼트 블록 인코더를 이용하여 데이터에 변조 제약 (constraint) 을 부여하는 기술에 관한 것으로, 보다 상세하게는 우수 및 기수 인터리브(interleave)에 변조 제약을 부여하기 이전에 쇼트 블록 인코더를 이용하여 각각의 데이터 블록에서 비트들의 서브셋에 변조 제약들을 부여하는 기술에 관한 것이다.

디스크 드라이브는 자기 하드 디스크와 같은 데이터 저장 장치상에 데이터 비트들을 기록할 수 있다. 또한, 디스크 드라이브는 데이터 디스크 상에 저장된 데이터 비트들을 판독할 수 있다. 데이터 비트들의 임의의 시퀀스는, 디스크 상에 기록하기가 어렵고, 데이터의 판독 동안에 종종 에러를 야기한다.

2 진 시퀀스는 공지된 기술에 따라서 정해진 순서로 순서 및 역 순서를 이용하여 하나의 표현으로부터 또 다른 표현으로 변환된다. 본 발명을 설명하는 경우에, 전체 2 진 시퀀스는 1/1+D 와 콘볼브(convolve) 하는 프리코더에 의한 NRZI 표현으로 또는 1/(1+D²) 와 콘볼브하는 프리코더에 의한 NRZ 표현으로 변환될 수 있는 PR4 시퀀스로서 표현된다.

연속적인 0 의 긴 시퀀스 (예를 들어, 40 개의 연속적인 0) 는 에러로 되기 쉬운 데이터 비트 패턴들의 일례이다. 교번 위치들에서의 0 의 긴 시퀀스(예를 들어, 0a0b0c0d0..., 여기서 a, b, c, d 는 0 또는 1 일수도 있다)는 에러로 되기 쉬운 데이터 비트 패턴의 또 다른 일례이다.

따라서, 사용자 입력 데이터에서 에러로 되기 쉬운 비트 시퀀스들을 제거하는 것이 바람직하다. 에러로 되기 쉬운 비트 시퀀스들을 제거하면 디스크 구동 시 스템에서의 검출기 및 타이밍 루프들의 신뢰적인 동작을 보장한다. 에러로 되기 쉬운 비트 시퀀스들을 제거하는 한가지 방법은, 에러로 되기 쉬운 비트 시퀀스들을 룩업 테이블들에서 메모리에 저장되는 에러로 되기 어려운 비트 패턴들로 대체하는 것이다. 그러나, 룩업 테이블들은 매우 킨 비트 시퀀스들을 대체하는데 바람직하지 않은데, 그 이유는 이들이 큰 메모리양을 요구하기 때문이다.

많은 디스크 드라이브들은 변조 인코더를 가진다. 변조 인코더는 변조 코드들을 사용하여 에러로 되기 쉬운 비트들의 시퀀스를 제거한다. 피보나치 코드들은 변조 인코더들에 의해 사용되는 변조 코드들의 일례이다. 피보나치 코드들은 에러로 되기 쉬운 비트 시퀀스들을 제거하기 위하여 기록된 데이터 상에 변조 코드 제약을 부여하는 효과적인 방법을 제공한다.

피보나치 인코더는 피보나치 베이스에서 입력 개수를 등가 개수 표현으로 매핑한다. 피보나치 인코더는 K 비트를 가진 입력 벡터를 N 비트를 가진 출력 벡터로 매핑한다. 피보나치 인코더는 N 벡터를 가진 베이스를 이용하며, 이는 N × K 이진 매트릭스로서 저장된다. 저장된 베이스에 대하여 유클리드의 알고리즘을 입력 벡터의 연속적으로 적용하면, 길이 N 으로 인코딩된 벡터가 생성된다.

피보나치 코드들은 자연스럽게 연속적인 하나의 디지트의 긴 길이(run) 를 제거하도록 구성된다. 이는 문헌에 J 제약으로서 표현되며, 여기서 파라미터 J 는 파라미터들 중 가장 많이 허용된 길이를 열거한다. 약간 변경된 피보나치 코드는 인코딩된 시퀀스를 반전시킴으로써 형성된다. 이는 반전된 피보나치 코드가 연속적인 0 디지트의 긴 길이를 제거한다. 이 제약은 k 제약 또는 G 제약으로 다양하 게 문헌에 표현되며, 여기서, 파라미터 k (또는 G) 는 0 의 가장 긴 허용 길이를 열거한다.

MTR (Maximum transition run) 코드들은 1/(1+D) 절차와 관련하여 사용되는 하나의 특정 타입의 변조 코드들이다. MTR 코드들에 대하여, J 제약은 연속적인 코드들의 최대 개수를 지칭하며, k 제약은 연속적인 0 의 최대 개수를 지칭하며, t 제약은 동일한 비트의 연속 쌍의 최대 개수를 지칭한다(예를 들어, aabbccddee...).

상술한 바와 같이 에러로 되기 쉬운 0a0b0c0d0 형태의 시퀀스는 I 제약에 의해 제거되며, 여기서 I 파라미터는 우수 및 기수 시퀀스에서 가장 긴 연속적인 0 의 길이를 열거한다. 따라서, 결합된 G 및 I 제약을 포함하도록 변조 인코더가 피보나치 코드 구조를 연장하는 것이 바람직하다.

본 발명은 쇼트 블록 인코더를 사용하여 변조 제약을 데이터 스트림들에 적용하는 기술을 제공한다. 쇼트 블록 인코더는 각 데이터 블록 내의 비트들의 세브셋에 변조 제약을 적용한다. 그 후, 데이터 블록 내의 우수 및 기수 인터리브는 2 개의 데이터 경로로 분리된다. 제 1 변조 인코더는 우수 비트들에 대한 변조 제약에 따라 우수 비트들을 인코딩한다. 제 2 변조 인코더는 기수 비트들에 대한 변조 제약에 따라 기수 비트들을 인코딩하며, 이는 일반적으로 우수 비트들에 대한 변조 제약과 일치한다. 그 후, 제약된 우수 및 기수 인터리브들은 하나의 직렬 데이터 스트림을 형성하도록 인터리빙된다.

본 발명의 실시형태에 따르면, 본 발명의 쇼 블록 인코더는 우수 비트 및 기수 비트 변조 인코더를 M-비트 입력 벡터/M-비트 출력 벡터로 매핑함으로써 생성된 인터리빙된 코드의 레이트를 개선시킨다. 전체 코드는 (2M-1)-비트 벡터를 2M-비트 벡터로 변환한다.

본 발명의 다른 목적, 특징 및 이점은 이하의 상세한 설명과 첨부된 도면을 참조하면 명확하게 되며, 도면 중에서 동일한 참조부호는 도면 전반에 걸쳐서 동일한 특징을 나타낸다.

도 1 은 본 발명의 변조 인코딩 방식의 일반화된 실시형태를 나타낸다. 도 1 의 실시형태는 각 데이터 블록의 서브셋에 변조 제약을 적용하는 쇼트 블록 인코더를 가진다. 복조기는 쇼트 블록 인코더에 의해 생성된 비트들을 포함하는 데이터 블록에서 우수 및 기수 인터리브(interleave) 를 분리한다. 그 후, 2 개의 변조 인코더는 우수 및 기수 인터리브에 개별적으로 제약을 적용한다.

도 1 의 실시형태는 N 비트 입력 개수를 N 비트 출력 개수로 매핑하는 2 개의 피보나치 인코더를 가진다. 도 1 의 변조 인코딩 방식은, 인터리빙된 데이터를 변조 인코딩하기 이전에 그 데이터에 쇼트 블록 인코더 (101) 를 부가함으로써 인터리빙된 데이터에 대하여 N-비트/N-비트 매핑을 수행할 수 있다. 쇼트 블록 인코더는 허용가능한 데이터 값의 개수를 감소시키는 데이터에 제약을 적용한다. 이 기술에 의해 변조 인코더들은, N-비트 출력 개수가 2^N 개의 허용가능한 값보다 작은 값을 가지도록 제약되더라도, N-비트/N 비트 기초에 대하여 N-비트 입력 개수/N-비 트 출력 개수의 감소된 세트를 매핑할 수 있다.

도 1 의 실시형태에서, 2N-X 비트의 일부 P 는 쇼트 블록 인코더 (101) 로 공급된다. 쇼트 블록 인코더 (101) 는 데이터의 블록 내의 첫번째 P 비트들을 P+X 쇼트 블록 비트들의 세트를 사용하여 대체한다. 예를 들어, 쇼트 블록 인코더 (101) 는 사용자 데이터 내의 각각의 허용가능한 P 비트들의 세트를 P+X 쇼트 블록 비트들의 세트로 매핑하는 룩업테이블일 수 있다. 쇼트 블록 인코더 (101) 는, P 비트에서 P+X 비트로의 간단한 매핑을 수행하여 특정의 제약 세트를 강화함으로써 입력 데이터의 각 블록의 허용가능한 값들의 개수를 감소시킨다.

디멀티플렉서 (102) 는 인코더 (101) 의 P+X 출력 비트 및 데이터 블록의 나머지 2N - X - P 비트를 수신한다. 복조기 (102) 는 생성된 2N 데이터 비트를 우수 및 기수 인터리브로 분할한다.

피보나치 인코더 (103) 는 N 개의 우수 인터리브를 피보나치 베이스를 이용하는 글로벌 우수 비트 제약 Ge 에 따라 제약된 N 출력 비트로 변환한다. 피보나치 인코더 (104) 는 N 개의 기수 인터리브를 피보나치 베이스를 이용하는 글로벌 기수 비트 제약 Go 에 따라 제약된 N 출력 비트로 변환한다. 피보나치 인코더들 (103 및 104) 는 감소된 N 비트 입력 개수를 N 비트 출력 개수로 변환하므로, N 비트/비비트 매핑을 수행한다. 본 발명의 추가적인 실시형태에 따르면, 인코더 (103 및 104) 는 또한 피보나치 인코더 이외의 다른 타입의 변조 인코더일 수 있다.

멀티플렉서 (105) 는 인터리빙된 데이터 출력 벡터들을 생성하기 위하여 그 제약된 우수 및 기수 비트를 인터리빙한다. 도 1 의 시스템으로의 2N-X 데이터 비 트들의 각 블록에 대하여, 2 N 비트들이 멀티플렉서 (105) 의 출력에서 생성된다. 여분의 X 비트가 쇼트 블록 인코더 (101) 에 의해 부가된다.

멀티플렉서 (105) 의 출력 벡터들은 글로벌 제약 G 및 인터리브 제약 I 를 가진다. 출력 데이터의 글로벌 제약은, 만일 Ge≠Go 이면, G=1+2×min(Ge, Go) 에 의해 결정되며; 만일 Ge = Go 이면, G= 2 × Ge 에 의해 결정된다. 출력 데이터의 인터리브 제약은 I=max(Ge, Go) 에 의해 결정된다.

도 2 는 3/4 쇼트 블록 인코더를 포함하는 변조 인코딩 방식의 특정 일례를 나타낸다. 쇼트 블록 인코더 (201) 는 입력 데이터의 첫번째 3 비트 (x₁, x₂, x₃) 를 룩업 테이블로부터 선택된 4 비트 (y₀, y₁, y₂, y₃) 로 매핑한다. 쇼트 블록 인코더 (201) 는 3/4 매핑을 수행하여 제약 (y₀, y₂)≠(1, 1) 및 (y₁, y₃)≠ (1, 1) 을 강화한다. 표 1 은 이 실시예에 따른 쇼트 블록 인코더 (201) 에 의해 수행되는 매핑을 나타낸다.

표 1

입력 비트 (x₁, x₂, x₃)	출력 비트 (y₀, y₂)	출력 비트 (y₁, y₃)
000	00	00
001	00	01
010	00	10
011	01	00
100	01	01
101	01	10
110	10	00
111	10	01

따라서, 쇼트 블록 인코더 (201) 는, 각 199-비트 데이터 블록에 대하여 3-비트 입력 벡터 (x₁, x₂, x₃) 를 수신하고 4-비트 출력 벡터 (y₀, y₁, y₂, y₃) 을 생 성한다. 디멀티플렉서 (202) 는 쇼트 블록 인코더 (201) 의 4-비트 출력 (y₀, y₁, y₂, y₃) 및 나머지 196 비트 벡터 (y₄, y₅, ..., y₁₉₈, y₁₉₉) 를 수신한다. 디멀티플렉서 (202) 는 우수 및 기수 인터리브를 분리하여 100 개의 우수 비트 y₀, y₂, y₄, ..., y₁₉₈ 의 스트림 및 100 개의 기수 비트 y₁, y₃, y₅, ..., y₁₉₉ 의 스트림을 생성한다.

피보나치 인코더 (2030 는 100-비트 우수 인터리브를 100-비트 피보나치 코드로 매핑하고, 피보나치 인코더 (204) 는 100-비트 기수 인터리브를 100-비트 피보나치 코드로 매핑한다. 멀티플렉서 (205) 는 2 개의 피보나치 코드들을 인터리빙하여 200 비트를 가지는 결합된 데이터 스트림을 생성한다.

쇼트 블록 인코더 (201) 는 피보나치 인코더 (203 및 204) 에 입력으로서 전송될 수 있는 값들의 개수를 25% 만큼 감소시킨다. 사용자 데이터의 첫번째 2 개의 우수 비트가 11 이 되는 것을 방지함으로써, 비트 y₀ 및 y2 에 대한 4 개의 허용가능한 값들 중 3 개가 허용된다(00, 01, 및 10). 100-비트 우수 인터리브에 대한 허용가능한 정수 값들의 개수는 25% 만큼 감소되는데, 그 이유는 11 로 시작하는 허용가능한 100-비트 정수 값들의 1/4 이 허용되지 않기 때문이다. 그 결과, 피보나치 인코더 (203) 만이 100-비트 우수 인터리브에 대한 2¹⁰⁰ 개의 허용가능한 값들 중 최대 75% 까지 매핑해야 한다. 피보나치 인코더 (203) 는 2100 개의 허용가능한 값들 중 단지 25% 가 글로벌 우수 비트 제약 Ge 에 의해 금지되는 한, 즉 대응 하는 피보나치 코드가 적어도 3×2⁹⁸ 코드 시퀀스를 가지는 한 100-비트/100 비트(N-비트/N-비트) 매핑을 수행할 수 있다.

동일한 원리가 기수 인터리브에 적용된다. 데이터 블록에서 첫번째 2 개의 기수 비트 (y₁ 및 y₃) 가 11 이 되는 것을 방지함으로써, 비트 y₁ 및 y₃ 에 대한 4 개의 허용가능한 값들 중 단지 3 개가 허용된다(00. 01, 및 10). 100- 비트 기수 인터리브에 대한 허용가능한 정수 값들의 개수가 25% 만큼 감소되는데, 그 이유는 11 로 시작하는 허용가능한 100-비트 정수 값들의 1/4 이 허용되지 않기 때문이다. 그 결과, 피보나치 인코더 (204) 만이 100-비트 기수 인터리브에 대한 2¹⁰⁰ 개의 허용가능한 값들 중 최대 75% 까지 매핑해야 한다. 피보나치 인코더 (204) 는, 2100 개의 허용가능한 값들 중 단지 25 % 가 글로벌 기수 제약 Go 에 의해 금지되는한 즉, 대응하는 피보나치 코드가 3×2⁹⁸ 코드 시퀀스 를 가지는 한, 100-비트/100-비트(N-비트/N-비트) 매핑을 수행할 수 있다.

3/4 비트의 쇼트 블록 매핑에 의해 피보나치 인코더(203 및 204) 는 이하의 원인에 대하여 감소된 100 비트 입력 개수/100 비트 피보나치 출력 개수 (100비트/100 비트 매핑) 를 매핑할 수 있다. 피보나치 인코더는 레이트 (N-1)/N 에 대한 피보나치 인코딩 기술을 이용한 1/1 베이스에 의하여 데이터의 199 비트 블록을 데이터의 200 비트 제약 블록으로 매핑할 수 있다. 저장 공간 조건을 감소시키기 위하여 199/200 피보나치 인코더의 크기를 절반으로 감소시키면, 입력 개수가 99.5 비트이고 출력 개수가 100 비트가 되어야 한다.

이론적인 99.5 비트 블록은 2^99.5 개의 허용가능한 값, 즉 v2×2⁹⁹ 또는 약 (1.41421)×2⁹⁹ 를 가진다. 이는 99.5 비트 블록이 약 X= (1.41421)×2⁹⁹ 개의 허용가능한 값을 가짐을 의미한다. 100 비트 블록은 Y= 2×2⁹⁹ 개의 허용가능한 값을 가진다. 레이트 99.5/100 변조 인코더는 허용가능한 입력 값들 모두를 별개의 출력 코드 시퀀스들로 매핑하기 위하여 적어도 X 코드 시퀀스들을 가져야 한다.

따라서, 허용가능한 2100 비제약된 100-비트 시퀀스로부터 단지 약 X=(1.41421)×2⁹⁹ 코드 시퀀스들이 요구되며, 이는 허용가능한 100-비트 시퀀스의 전체 개수의 약 70.7% 이다. 100 비트블록의 값들 중 나머지 29.3% 는 변조 제약 에 의해 금지될 수 있다.

쇼트 블록 인코더 (201) 가 이들의 허용가능한 값들의 단지 3/4를 가지도록 사용자 데이터 비트의 블록들을 제한하기 때문에, 피보나치 인코더들 (203 및 204) 만이 0 으로부터 3×2⁹⁸-1 의 범위에서 100 비트 입력 개수의 2¹⁰⁰ 개의 허용가능한 값들 중 최대 75% 를 매핑해야 한다. 쇼트 블록 인코더 (201) 는 높은 레이트의 또 다른 쇼트 블록 인코더로 대체될 수 있으므로, 100-비트 입력 개수의 범위를 감소시킨다. 제한적인 경우에, 쇼트 블록 인코더의 레이트가 199/200 인 경우에, 요청된 코드 시퀀스들의 개수는, X/Y 가 적어도 v 2/2 (약 70.7%)인 한, 약 X 까지 감소될 수 있다.

도 1 및 도 2 의 변조 인코딩 방식은 실질적으로 사용자 비트들의 서브셋을 제약 비트들의 세트로 교체함으로써, 인터리빙된 변조 인코더의 복잡성 및 저장 조건을 감소시킨다. 본 발명의 쇼트 블록 인코더는 임의의 원하는 개수의 사용자 비트를 제약 비트로 교체할 수 있다. 쇼트 블록 인코더 (201) 는 단지 본 발명의 일례로서 설명되며 3/4 비트 매핑으로 본 발명의 범위를 제한하려는 것은 아니다. 당업자는 본 발명의 많은 다른 타입의 쇼트 블록 인코더들을 포함함을 이해할 수 있다.

다음으로, 본 발명의 추가적인 실시형태를 설명한다. 레이트 (2K-1)/2K 의 쇼트 블록 제약 코딩은 입력 비트 시퀀스 x₁, x₂,...,x_2k- ₁를 출력 비트 시퀀스 y₀, y₁, ..., y_2k _- ₁ 로 변환하며, 여기서 출력 시퀀스의 우수 및 기수 인터리브는 동일한 제약을 만족시키며, 이는 아래와 같이 규정된다. z₁2^K ^-1+z₂2^K ^-1+...+z_K _-12+z_K 가

즉, 2(2K-1) 의 제곱근 보다 크거나 또는 이와 동일한 최소 정수의 2진수 표현이라고 가정한다.

쇼트 블록 인코더에 적용된 제약은, 우수 및 기수 인터리브 y₀, y₂,..., y_2K _-2및 y₁, y₃, ..., y_2K _-1은 각각 맨 좌측 위치에 있는 최상위 비트에 대한 사전 편집적인 순서에 대하여 K-비트 시퀀스 z₁, z₂, ..., z_K 보다 작다는 조건에 의해 주어진다. 예를 들어, 레이트-9/10 쇼트 블록 인코더는, 각각의 인터리브에서, 비트 스 트림이 5 개의 비트 시퀀스로 개시하고, 이것이 10111 보다 작음을 보증한다. 예를 들어, 시퀀스 11000 이 허용되지 않지만 10110 은 유효한 5 비트 스트링이 된다. 2 개의 인터리브가 동일한 제약을 충족시키기 때문에, 발생된 변조 코드는 우수 및 기수 인터리브에 대하여 균형을 이룬다.

레이트-9/10 제약 코드를 가지는 쇼트 블록 인코더의 실시형태를 도 3 에 나타낸다. 도 3 의 실시형태는 쇼트 블록 인코더 (301), 디멀티플렉서 (302), 피보나치 인코더 (303-304), 및 병/직렬 변환기 (또는 멀티플렉서)(305) 를 포함한다. 쇼트 블록 인코더 (301) 은 수신된 각 데이터 블록의 첫번째 9 비트에 제약을 부여한다. 쇼트 블록 인코더 (301) 는 각 데이터 블록내의 첫번째 9비트를 10 출력 비트로 매핑하여 9/10 레이트 코드를 제공한다.

디멀티플렉서 (302) 는 오리지날 데이터 블록의 나머지 190-비트 벡터 (y₁₀, y₁₁, ..., y₁₉₉) 및 인코더 (301)의 10-비트 출력 벡터로부터 우수 및 기수 인터리브를 분리한다. 상술한 바와 같이, 피보나치 인코더 (303)는 우수 인터리브에 변조 제약을 부여하여 제약된 우수 인터리브를 생성하고, 피보나치 인코더 (304) 는 기수 인터리브에 변조 제약을 부여하여 제약된 기수 인터리브를 생성한다. 병/직렬 변환기 (305) 는 제약된 우수 및 비트 및 제약된 기수 비트를 하나의 직렬 데이터 스트림으로 결합한다.

레이트-9/10 쇼트 블록 인코더 (301) 의 10-비트 출력 시퀀스 y₀, y₁, ..., y₉ 에 대한 제약은 아래와 같이 주어진다.

이러한 제약들은 가장 큰 우수/기수 출력 시퀀스가 10110 을 초과하지 않는 5-비트 프리픽스(prefix) 를 가짐을 보증한다. 불(boolean) 공식에 의해, 이러한 제약은,

으로 특성화된다.

"∼" 심볼은 부정(negation)을, 곱셈은 AND 를, 덧셈은 OR 을 나타내다. 이러한 3 개의 동작 중에서, 부정은 가장 높은 우선순위를 가지며, OR 은 가장 낮은 우선순위를 가진다. 레이트-9/10 인코더 (301) 의 효과적인 구현은 게이트화된 분할 기술을 이용하여 획득된다. 4 개의 분할 m₁ 내지 m₄는 이하의 불 변수에 의해 지정되며, 여기서 x₁ 내지 x₉ 는 인코더 (301) 로의 9 비트 입력을 나타낸다.

인코더 (301) 의 입력/출력 맵은 이하에 의해 지정된다.

또한, 본 발명은 쇼트 블록 인코더에 의해 다시 오리지날 데이터 패턴으로 인코딩된 데이터 블록 벡터들을 변환하는 쇼트 블록 디코더를 포함한다. 인코더 (301) 에 대응하는 쇼트 블록 디코더는, 상술된 쇼트 블록 매핑을 반전시킴으로써 10-비트 벡터의 세트를 다시 9-비트 벡터로 변환한다. 이와 같은 쇼트 블록 디코더의 실시형태는 5 개의 예비 변수 q₁ 내지 q₅ 를 이용하며, 아래에 주어진 불 표현을 통하여 반전 매핑을 계산한다.

레이트-9/10 쇼트 블록 인코더 (301) 는 47 개의 2 입력 게이트를 가지며, 대응하는 쇼트 블록 디코더는 42 개의 2 입력 게이트를 가진다. 이 게이트 계수(count)는 89 개의 2 입력 게이트의 인코더/디코더 쌍에 대한 전체 복잡도를 부여한다.

레이트-13/14 제약 코드들을 가진 쇼트 블록 인코더의 실시형태를 도 4 에 나타낸다. 도 4 의 실시형태는 쇼트 블록 인코더 (401), 디멀티플렉서 (402), 피보나치 인코더 (403 및 404), 및 병/직렬 변환기 (또는 멀티플렉서)(405) 를 포함한다. 쇼트 블록 인코더 (401)는 수신된 각 데이터 블록의 첫번째 13 비트에 제약을 가한다. 쇼트 블록 인코더 (401) 는 각 데이터 블록내의 13-비트 벡터를 14-비 트 출력 벡터로 매핑하여 13/14-레이트 코드를 제공한다.

디멀티플렉서 (402) 가 오리지날 데이터 블록의 나머지 186-비트 벡터 (y₁₃, y₁₄, ..., y₁₉₉) 및 인코더 (401) 의 14-비트 출력 벡터로 부터 우수 및 기수 인터리브를 분리한다. 피보나치 인코더 (403) 은 우수 인터리브에 변조 제약을 부여하여 제약된 우수 인터리브를 생성한다. 피보나치 인코더 (404) 는 기수 인터리브에 변조 제약을 부여하여 제약된 기수 인터리브를 생성한다. 병/직렬 변환기 (405) 는 제약된 우수 및 제약된 기수 인터리브를 하나의 직렬 데이터 스트림으로 결합한다.

레이트-9/10 쇼트 블록 인코더 (401) 의 14-비트 출력 시퀀스에 대한 제약은 아래와 같이 주어진다.

이러한 제약은 가장 큰 우수/기수가 인터리빙된 출력 시퀀스가 1011010 을 초과하지 않는 7-비트 프리픽스를 가짐을 보증한다. 대응하는 불 등식은 아래와 같이 주어진다.

레이트-13/14 인코더 (401) 의 불 로직 구현의 일례는, 이하의 로직 함수에 의해 나타낸 바와 같이 예비 변수 r₁ 내지 r₁₂ 를 이용하여 입력 비트 시퀀스 x₁, x₂, x₃,..., x₁₃ 을 출력 시퀀스 y₀, y₁, y₂, ..., y₁₃ 으로 매핑한다.

또한, 인코더의 불 로직 구현의 일례는 7 개의 분할을 이용하며, 여기서

이다.

13/14 쇼트 블록 인코더 (401) 의 불 로직 구현의 입/출력 맵은 아래와 같이 지정된다.

인코더 (401) 에 대응하는 쇼트 블록 디코더는 상술된 쇼트 블록 매핑을 반전시킴으로써 14-비트 벡터를 다시 13-비트 벡터로 변환한다. 레이트-13/14 쇼트 블록 인코더에 대한 디코더의 불 로직 구현은 아래에 주어진 예비 변수 s₁ 내지 s₆ 을 이용한다.

디코더의 불 로직 구현은 7 개의 분할 q₁, q₂, q₃, q₅, q₆, q₇, q₈ 을 이용하며, 여기서,

이다.

디코더에 대한 입력/출력 맵은 이하의 매핑에 의해 지정된다.

레이트-12/14 인코더 (401) 은 93 개의 2 입력 게이트를 가지며, 대응하는 디코더는 102 개의 2 입력 게이트를 가진다. 이는 게이트 계수는 195 개의 2 입력 게이트의 인코더/디코더 쌍에 대한 전체 복잡도를 부여한다.

본 발명은 본 발명의 특정 실시형태를 참조하여 여기에 설명하였지만, 변경의 범위, 다양한 변화, 및 대체물이 본 발명에서 행해질 수 있다. 일부 경우에, 본 발명의 특징은 설명된 본 발명의 범위를 벗어나지 않고 대응하는 다른 특징들을 이용하지 않고 사용될 수 있다. 따라서, 본 발명의 본질적인 범위 및 사상을 벗어나지 않고, 많은 변경이 개시된 특정 구성 및 방법을 적합하게 하도록 행해질 수도 있다. 본 발명은 개시된 특정 실시형태로 제한되는 것이 아니라 청구항들의 범위내에 있는 모든 실시형태들 및 균등물을 포함하려는 것이다.

이상 설명한 바와 같이, 본 발명에 의하면 쇼트 블록 인코더를 사용하여 변조 제약을 데이터 스트림들에 적용함으로써 제약된 우수 및 기수 인터리브들을 하나의 직렬 데이터 스트림으로 형성할 수 있다.

Claims

데이터 블록 내의 비트들의 제 1 세브셋에 제약(constraint)을 적용하여 출력 비트들을 생성하는 쇼트 블록(short block) 인코더;

상기 데이터 블록 내의 비트들의 제 2 세브셋 및 상기 쇼트 블록 인코더의 출력 비트들로부터 우수 및 기수 비트들을 분리하는 디멀티플렉서;

상기 우수 비트들을 인코딩하여 제약된 우수 비트들을 생성하는 제 1 변조 인코더; 및

상기 기수 비트들을 인코딩하여 제약된 기수 비트들을 생성하는 제 2 변조 인코더를 구비하는 디스크 구동 시스템.
제 1 항에 있어서, 상기 제약된 우수 비트들 및 상기 제약된 기수 비트들을 하나의 데이터 스트림에 인터리빙(interleave)하는 멀티플렉서를 더 구비하는 것인 디스크 구동 시스템.
제 1 항에 있어서, 상기 제 1 변조 인코더와 상기 제 2 변조 인코더는 피보나치(fibonacci) 인코더인 것인 디스크 구동 시스템.
제 3 항에 있어서, 상기 제 1 변조 인코더는 N 개의 우수 비트를 N 개의 제약된 우수 비트로 매핑하고, 상기 제 2 변조 인코더는 N 개의 기수 비트를 N 개의 제약된 기수 비트로 매핑하는 것인 디스크 구동 시스템.
제 1 항에 있어서, 상기 쇼트 블록 인코더는 P 비트를 P+1 출력 비트로 매핑하는 것인 디스크 구동 시스템.
제 5 항에 있어서, 상기 쇼트 블록 인코더는 상기 데이터 블록의 3 비트 벡터를 4 비트 출력 벡터로 매핑하는 것인 디스크 구동 시스템.
제 5 항에 있어서, 상기 쇼트 블록 인코더는 상기 데이터 블록의 9-비트 벡터를 10-비트 출력 벡터로 매핑하는 것인 디스크 구동 시스템.
제 5 항에 있어서, 상기 쇼트 블록 인코더는 상기 데이터 블록의 13-비트 벡터를 14-비트 출력 벡터로 매핑하는 것인 디스크 구동 시스템.
제 2 항에 있어서, 상기 제 1 변조 인코더는 상기 제약된 우수 비트들에 글로벌 우수 제약을 적용하고, 상기 제 2 변조 인코더는 상기 제약된 기수 비트들에 글로벌 기수 제약을 적용하고, 상기 멀티플렉서는 상기 글로벌 우수 제약 또는 상기 글로벌 기수 제약 중의 최소 제약의 두 배와 동일한 글로벌 제약을 가지는 인터리빙된 데이터를 생성하는 것인 디스크 구동 시스템.
제 9 항에 있어서, 상기 인터리빙된 데이터는 상기 글로벌 우수 제약 또는 상기 글로벌 기수 제약 중의 더 큰 제약과 동일한 인터리빙된 제약을 가지는 것인 디스크 구동 시스템.
입력 데이터의 각 블록의 제 1 부분을 출력 시퀀스로 매핑하는 쇼트 블록 인코더;

입력 데이터의 각 블록의 제 2 부분 및 상기 쇼트 블록 인코더의 출력 시퀀스로부터 우수 및 기수 인터리브를 분리하는 수단;

제약된 우수 인터리브를 생성하기 위하여 상기 우수 인터리브에 제 1 변조 제약을 적용하는 수단; 및

제약된 기수 인터리브를 생성하기 위하여 상기 기수 인터리브에 제 2 변조 제약을 적용하는 수단을 구비하는 디스크 구동 제어기 칩셋.
제 11 항에 있어서, 상기 쇼트 블록 인코더는 입력 데이터의 각 블록 내의 P-비트 벡터들을 P+1 비트 출력 벡터들로 매핑하는 것인 디스크 구동 제어기 칩셋.
제 11 항에 있어서, 상기 쇼트 블록 인코더는 입력 데이터의 각 블록 내의 3-비트 벡터들을 4-비트 출력 벡터들로 매핑하는 것인 디스크 구동 제어기 칩셋.
제 11 항에 있어서, 상기 쇼트 블록 인코더는 입력 데이터의 각 블록 내의 9-비트 벡터들을 10-비트 출력 벡터들로 매핑하는 것인 디스크 구동 제어기 칩셋.
제 11 항에 있어서, 상기 쇼트 블록 인코더는 입력 데이터의 각 블록 내의 13-비트 벡터들을 14-비트 출력 벡터들로 매핑하는 것인 디스크 구동 제어기 칩셋.
제 11 항에 있어서, 상기 제 1 변조 제약을 적용하는 수단은 N 개의 우수 비트들을 N 개의 제약된 우수 비트들로 매핑하는 수단을 구비하며, 상기 제 2 변조 제약을 적용하는 수단은 N 개의 기수 비트들을 N 개의 제약된 기수 비트들로 매핑하는 수단을 구비하는 것인 디스크 구동 제어기 칩셋.
제 11 항에 있어서, 상기 제약된 우수 인터리브들 및 상기 제약된 기수 인터리브들을 하나의 데이터 스트림에 인터리빙하는 병/직렬 변환기를 더 구비하는 디스크 구동 제어기 칩셋.
컴퓨터 판독가능 매체 상에 데이터를 기록하기 이전에 데이터의 블록들 상에 변조 인코딩을 수행하는 방법으로서,

제약된 출력을 생성하기 위하여 각각의 데이터 블록의 제 1 부분에 변조 제약을 적용하는 단계;

상기 제약된 출력의 우수 및 기수 인터리브과 각각의 데이터 블록의 제 2 부분을 분리하는 단계;

제약된 우수 인터리브를 생성하기 위하여 상기 우수 인터리브 상에 변조 제약을 부여하는 단계;

제약된 기수 인터리브를 생성하기 위하여 상기 기수 인터리브 상에 변조 제약을 부여하는 단계; 및

상기 제약된 우수 인터리브와 상기 제약된 기수 인터리브를 인터리빙하는 단계를 포함하는 변조 인코딩의 수행 방법.
제 18 항에 있어서, 각각의 데이터 블록의 상기 제 1 부분에 상기 변조 제약을 적용하는 단계는, 쇼트 블록 인코더를 이용하여 상기 제약된 출력에서 각각의 데이터 블록내의 3 비트를 4 비트로 매핑하는 단계를 더 포함하는 것인 변조 인코딩의 수행 방법.
제 18 항에 있어서, 각각의 데이터 블록의 상기 제 1 부분에 상기 변조 제약을 적용하는 단계는, 쇼트 블록 인코더를 이용하여 상기 제약된 출력에서 각각의 데이터 블록내의 9 비트를 10 비트로 매핑하는 단계를 더 포함하는 것인 변조 인코딩의 수행 방법.
제 18 항에 있어서, 각각의 데이터 블록의 상기 제 1 부분에 상기 변조 제약을 적용하는 단계는, 쇼트 블록 인코더를 이용하여 상기 제약된 출력에서 각각의 데이터 블록내의 13 비트를 14 비트로 매핑하는 단계를 더 포함하는 것인 변조 인 코딩의 수행 방법.
제 18 항에 있어서, 상기 우수 인터리브에 변조 제약을 부여하는 단계는 N 개의 우수 비트들을 N 개의 제약된 우수 비트들로 매핑하는 단계를 포함하며, 상기 기수 인터리브에 변조 제약을 부여하는 단계는 N 개의 기수 비트들을 N 개의 제약된 기수 비트들로 매핑하는 단계를 포함하는 변조 인코딩의 수행 방법.