CN1383659A - 用于把n比特源字编码或解码成为相应的m比特信道字或反之的设备 - Google Patents

用于把n比特源字编码或解码成为相应的m比特信道字或反之的设备 Download PDF

Info

Publication number
CN1383659A
CN1383659A CN01801796A CN01801796A CN1383659A CN 1383659 A CN1383659 A CN 1383659A CN 01801796 A CN01801796 A CN 01801796A CN 01801796 A CN01801796 A CN 01801796A CN 1383659 A CN1383659 A CN 1383659A
Authority
CN
China
Prior art keywords
bit
word
source
source word
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN01801796A
Other languages
English (en)
Inventor
J·A·H·M·卡尔曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1383659A publication Critical patent/CN1383659A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)
  • Dc Digital Transmission (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

一种用于把二进制源信号的数据比特流(S)编码成为二进制信道信号(C1)的数据比特流的设备被公开,其中,源信号的比特流被分成n比特源字(x1,x2),此设备包括适合于把所述源字转换成为相应m比特信道字(y1,y2,y3)的转换装置(LC)。每个n比特源字和另外一个n比特源字一起形成一对源字。n比特源字的值只是在第q比特位置中的比特值不同,q是常数。源字被分成第一部分对和剩余部分对。转换装置(LC)还适合于把属于第一部分对的n比特源字转换成为相应的m比特信道字,按照这样一种方式,每个所述n比特源字的转换是奇偶性保持;而把属于剩余部分对的n比特源字成为相应的m比特信道字,按照这样一种方式,每个所述n比特源字的转换是奇偶性反转(表I)(图1)。此外,一种用于把通过编码设备获得的信道信号进行解码的解码设备被公开。

Description

用于把N比特源字编码或解码成为相应的 M比特信道字或反之的设备
发明领域
本发明涉及一种用于把二进制源信号的数据比特流编码成为二进制信道信号的数据比特流的设备和方法，其中，源信号的比特流被分成n比特源字，此设备包括适合于把所述源字转换成为相应的m比特信道字的转换装置。本发明也涉及一种用于把通过编码设备获得的二进制信道信号的数据比特流以便获得二进制源信号的数据比特流进行解码的记录载体和设备。
发明背景
从K.A.Schouhamer Immink的书本’Coding techniques fordigital recorders’(数字记录器的编码技术)(Prentice Hall，(1991)第5.6.7章，第127到131页)中可了解在前面提及的编码设备。该书讨论了一种用于产生满足如下参数的(d，k)序列的编码器：速率2/3，(1，7)，此编码器也被Cohn等人在U.S.专利No.4,337,458中建议。已知的编码方案因存在直流电平而造成损害，该直流电平可能变得过大因此在无法处理直流分量的通信系统中引入失真以及在磁媒体中任何数据记录中的失真。
本发明的目的是提供一种设备，用于以这样一种方式把n比特源字编码成为相应的m比特信道字：该设备本身不在信道信号中产生直流分量，但是它却提供可能性，即通过采取另外的措施，也提供以(d，k)序列的形式实现信道信号的可能性。
发明内容
根据本发明的设备，其特征在于：n比特源字的每个值和n比特源字的另外一个值形成一对源字，而n比特源字的所述一对源字的值在n比特源字中的第q比特的比特值中不同，q是一个常数，n比特源字对被细分为第一部分和剩余部分，并且转换装置可按照这样一种方式把n比特源字转换成为m比特信道字：把两个源字转换成形成n比特源字对第一部分的一对源字是奇偶性保持的而把两个源字转换成形成n比特源字对剩余部分的一对源字是奇偶性反转。
’奇偶性保持’是指要被转换的n比特源字的奇偶性与它们所转换成的相应m比特信道字的奇偶性(在模2加之后)相同。’奇偶性反转’是指要被转换的n比特源字的奇偶性与它们所转换成的相应m比特信道字的奇偶性(在模2加之后)的倒置相同。结果，能够获得一对两个源字的奇偶性与相应信道字的奇偶性之间唯一关系，使得在aT预编码之后能够对于二进制信道信号进行有效直流控制。
根据本发明的编码设备可以与比特加法器单元组合来使用，在比特加法器单元中把一个比特加到某一长度的码字上。所获得的信号可以被应用到本发明的编码设备中。编码设备的信道信号被应用到一个1T预编码器。比特加法器单元的目的是要把一个’0’比特或者一个’1’比特增加到转换器的输入信号中的数据字块，以便获得一个预编码器输出信号，它不受直流限制或者它包括一个具有某一频率的跟踪导频信号。预编码器输出信号被记录在记录载体上。把一个比特加到某一长度的码字上使得这一比特将在要被提供到转换器的n比特源字的q比特位置上。用这种方式，可以获得两个不同的n比特源字。如此获得的n比特源字只是在第q比特位置中的比特值不同。这两个n比特源字形成一对n比特源字。在所述源字对的转换是奇偶性保持的情况下，把一个’0’比特加到转换器的输入信号中导致保持1T预编码器的输出信号中相同的极性而一个’1’比特的增加导致1T预编码器的输出信号中的极性反转。在所述源字对的转换是奇偶性反转的情况下，把一个’0’比特加到转换器的输入信号中导致1T预编码器的输出信号中的极性反转而一个’1’比特的增加导致1T预编码器的输出信号中极性保持相同。转换器因此以这样一种方式改变1T预编码器的输出信号使得能够控制1T预编码器的输出信号的运行数字和值以便使一个期望模式作为时间的功能。
最好，根据本发明的设备，其特征在于：转换装置适合于把连续的n比特源字字块转换成为相应p个连续m比特信道字的字块，在此n，m和p是整数，m＞n≥2，p≥1，而在此p可以变化。
优选地，m等于n+1，而n等于2。当n为2时，正如稍后将变得明显的那样，根据本发明的设备，会同要采取的另外测量，能以一种(d，k)序列的形式被使用ng信道信号，在此d＝1。更高的n值不允许(1，k)序列的产生。另外，n＝2，这是指2比特源字被转换成3比特信道字，导致由该设备产生的信道信号中50％的比特增加。
2比特源字到3比特信道字的各种转换是可能的，其中，一对n比特源字是奇偶性保持或者奇偶性反转。这样一种转换是权利要求5的主题。可是，应当指出，信道码放入表格中的各种置换是可能的，即整个地如8。
根据本发明的设备，其中，转换装置适合于把2比特源字转换成为相应的3比特信道字，以致获得一个(d，k)序列形式的信道信号，在此d＝1，该设备还包括：装置，用于检测源信号的比特流中的位置，在此，把单个2比特源字编码成为相应单个信道字将在信道字边界处导致违反d约束，以及用于响应于所述检测提供控制信号，该设备其特征还在于：如果不存在控制信号，则转换装置适合于把单个2比特源字转换成为相应的单个3比特信道字。
更明确地，该设备其特征在于：在所述控制信号存在时，转换装置还适合于把所述两个后续2比特源字的字块转换成为相应的两个后续3比特信道字的字块。
把两个后续源字的一个(例如：第二个)转换成为与四个信道字CW1到CW4不同的一个3比特字的测量，提供在接收机侧检测把单个源字编码成为相应单个信道字已导致d＝1约束违反的存在情形的可能性。现在编码器把两个2比特源字字块编码成为两个3比特信道字字块。两个2比特源字字块的每个值和字块的另外一个值一起形成两个2比特源字对，在此，所述两个2比特源字对的值与两个2比特源字之一中q比特的比特值不同。这样，转换器以这样一种方式改变1T预编码器的输出信号使得能够控制1T预编码器的输出信号的运行数字值以便使一个期望模式作为时间的函数，同时d＝1约束也同样满足。
为了编码两个2比特源字字块，根据本发明的设备，其特征在于：转换装置适合于根据下列表格中给出的编码来把两个连续的2比特源字字块转换成为两个连续的3比特信道字字块：
    2源字字块     2信道字字块
    00 00     100 010
    00 01     101 010
    11 00     000 010
    11 01     001 010
根据本发明的设备，为了产生一个(d，k)序列，其中，k具有一个大于5的值，该设备还具有：装置，用于检测源信号比特流中的位置，其中把单个2比特源字编码成为单个3比特信道字将导致违反k约束的，以及用于响应于所述检测提供第二控制信号，该设备其特征还在于：在存在第二控制信号时，其出现在三个连续的2比特源字的转换期间，转换装置适合于把所述三个连续的2比特源字字块转换成为三个相应的连续的3比特信道字字块，该转换装置还适合于把字块中三个源字的两个转换成为与四个信道字CW1到CW4不同的相应的3比特信道字，以便保持k约束。此测量使得能够把三个2比特源字字块编码成为三个3比特信道字字块以使满足k约束，并且以这样一种方式以便编码仍然使得允许1T预编码器的运行数字和值被控制以便使一个期望模式作为时间的函数。
把三个后续源字的两个(例如：第二和第三个)转换成为与四个信道字CW1到CW4不同的一个3比特字的测量，提供在接收机端检测把单个2比特源字编码成为相应单个3比特信道字导致k约束违反的存在情形的可能性。在检测之后，解码器能够通过与编码期间相反的一种方法把三个3比特信道字字块解码成为相应的三个2比特源字字块。
为了编码三个2比特源字字块，根据本发明的设备，其特征在于：转换装置适合于根据下列表格中给出的编码来把三个连续的2比特源字字块转换成为三个连续的3比特信道字字块：
    3源字字块     3信道字字块
    10 10 10     000 010 010
    10 10 11     001 010 010
    01 10 11     101 010 010
    01 10 10     100 010 010
一种用于把二进制信道信号的数据比特流解码成为二进制源信号的数据比特流的设备，其中，信道信号的比特流被分成m比特信道字，该设备包括解变换解转换装置，适合于把m比特信道字解转换成为相应的n比特源字，其特征在于：n比特源字的每个值和n比特源字的另外一个值形成一对源字，所述n比特源字对的源字值与n比特源字中的q比特的比特值不同，q为常数，n比特源字对被细分为第一部分和剩余部分；并且解转换装置适合于把m比特信道字解转换成为n比特源字，以这样一种方式，把m比特信道字解转换成为形成n比特源字对的第一部分源字对的源字是奇偶性保持而把m比特信道字解转换成为形成n比特源字对的剩余部分源字对的源字是奇偶性反转。
应当指出，美国专利No.4,547,890公开了一种用于把n比特源字转换成为m比特信道字的转换器，其信道信号是自由的直流。可是，该转换器并不在所有情形中把n比特源字转换成为m比特信道字，以这样一种方式使得形成n比特源字对的第一部分源字对的两个源字的转换是奇偶性保持而形成n比特源字对的剩余部分源字对的两个源字的转换是奇偶性反转。此外，需要一种算法来选择m比特信道字以便产生一个完全DC输出。
附图说明
现在参考附图通过示例将更详细地描述本发明的实施例，附图中：
图1示出了该设备的第一实施例，
图2a示出了该设备的第二实施例，
图2b示出了该设备的第三实施例，和
图3示出了该设备的第四实施例，
图4示出了该设备在用于以等距位置把一个比特插入序列源信号中的配置中的应用，和
图5示出了解码设备的实施例。
最佳实施方式
图1示出了一个设备，具有输入端子1，用于接收二进制源信号S的数据比特流。端子1被耦合到移位寄存器2的输入，移位寄存器2具有两个单元X1和X2以接收源信号S的两个连续源比特。移位寄存器2起到串行并行转换器的作用以获得连续的2比特源字SW。两个单元的输出被耦合到逻辑电路LC的两个输入i1，i2，用于把在单元中呈现的源比特的逻辑值(x1，x2)提供给逻辑电路LC。
该设备还包括具有个单元Y1、Y2和Y3的第二移位寄存器4。逻辑电路LC的输出o1、o2和o3被分别耦合到移位寄存器4的三个单元Y1、Y2和Y3的输入，用于提供信道字的逻辑值y1，y2，y3。移位寄存器4的输出6被耦合到输出端8。移位寄存器4起到并行串行转换器的作用以便把逻辑电路LC提供的3比特信道字CW转换成为二进制信道信号的串行数据比特流。
逻辑电路LC适合于把连续的2比特源字SW转换成为3比特信道字。2比特源字SW的每一个和2比特源字的另外一个一起形成一个源字对。已经以这样一种方式选择两个2比特源字以使它们的值只是在q比特位置处的比特值不同。因此，在q比特位置是上一比特位置的情况中，值00和01形成第一对而值10和11形成剩余一对。已经以这样一种方式选择2比特源字的转换以使2比特源字的第一对的转换是奇偶性保持而剩余一对的转换是奇偶性反转。如果有必要，在信道字中的’一’之上执行模2加之后，奇偶性反转是指在被转换的源字中的’一’的个数与相应信道字中’一’的个数相反转。换言之：如果源字中的’一’的个数是偶数，则信道字中的’一’的个数将是奇数的，而反过来，如果源字中的’一’的个数是奇数的，则信道字中的’一’的个数将是偶数。
作为一个示例，转换装置LC适合于根据下列表格把2比特源字SW转换成为3比特信道字CW：
                 表I
    源字(x1，x2)     信道字(y1，y2，y3)
    SW1     00     CW1     101
    SW2     01     CW2     100
    SW3     10     CW3     000
    SW4     11     CW4     001
由与第二比特位置(x2)不同的源字来形成2比特源字对。
在这里应当指出，源字中的第一比特首先被应用到移位寄存器2并且信道字中的第一比特首先从移位寄存器4的输出6中被提供。
信道字的比特流是以NRZI(非归零制倒置)符号的形式，它是指’一’导致在用于把信号记录在磁记录载体上的写电流中的转换。
图1的设备可用于以满足d＝1约束的(d，k)序列的形式产生信道信号C。这是指在信道信号的串行数据流中的两个后续’一’之间存在至少一个’零’。那就是说，禁止信道信号中两个或多个’一的级联。
它可能会发生在比如通过图1的设备两个后续2比特源字组合的未修改转换违反d＝1约束时。那些组合是如下组合：’00 00’，通过未修改的转换将导致两个3比特信道字’101 101’；’00 01’，通过未修改的转换将导致两个3比特信道字’101 100’；’11 00’，通过未修改的转换将导致两个3比特信道字’001 101’；和’11 01’，通过未修改的转换将导致两个3比特信道字’001 100’。
应该检测此类组合的出现以使允许把两个2比特源字字块修改编码成为两个3比特信道字字块。图2a示出了图1设备的修改实施例，它除了把2比特源字’正常’编码成为3比特信道字之外，还能够检测上面识别的组合，并且能够以仍然满足信道信号中d＝1约束的这样一种方式来实现一个修改编码。
图2a的设备包括具有四个单元X1到X4的一个移位寄存器以便接收源信号S的串行比特流的四个连续的比特(x1，x2，x3，x4)。四个单元的输出分别被耦合到逻辑电路LC’的相应输入i1到i4。该设备还包括一个检测器单元D1。检测器单元D1适合于检测源信号的串行比特流中的位置，在此，把比特流中单个源字未修改编码成为相应单个信道字将导致信道信号C中的d＝1约束的违反，并且适合于响应于此检测在它的输出10处提供一个控制信号。
检测器单元D1的输出10被耦合到逻辑电路LC’的控制信号输入12。逻辑电路LC’有六个输出o1到o6，它们分别被耦合到第二移位寄存器4’的单元Y1到Y6的输入。
如果在控制信号输入12处不存在一个控制信号，则逻辑电路LC’按照上面给出的表I把第一个2比特源字’x1 x2’转换成为三个比特信道字’y1 y2 y3’。检测器电路D1一检测到等于上面给出的组合之一的两个2比特源字的组合(x1，x2，x3，x4)时，逻辑电路LC’就根据如下表给出的修改编码来转换该组合：
                  表II
    源字     未修改编码     修改编码
    00 00     101 101     100 010
    00 01     101 100     101 010
    11 00     001 101     000 010
    11 01     001 100     001 010
从表中可以看出，单个的两个2比特源字的未修改转换导致d＝1约束的违反，因为两个’一’出现在所获得的两个信道字之间的边界处。逻辑电路LC’因此适合于以一种修改编码的方式把上表左栏中给出的两个2比特源字字块转换成为上表II右栏中给出的两个3比特信道字字块。可以看到，没有再出现d＝1约束的违反。而且，现在在两个2比特源字对中修改编码再一次是奇偶性保持或者奇偶性反转。为了能够获得一个自由的直流预编码器输出信号通过把一个比特加到输入信号中以便获得提供给编码设备的源信号比特流，这是非常有用的。这是指在目前情形中，如果形成一对的两个2比特源字字块中’一’的数目是奇数的(偶数)，则所获得的两个3比特信道字字块中’一’的数目是奇数的(偶数)，或者获得相反的情形，这取决于2比特源字字块对的转换是奇偶性保持还是奇偶性反转。此外，两个2比特源字之一(就是上表中的第二个)，被编码成为一个3比特信道字，它不等于表I的四个信道字之一。此原因是：在接收机端，此3比特信道字的检测不属于表I的四个3比特信道字组是可能的，因此，可以实现相应的解码，该解码与参考表II所定义的编码相反。
按照表II通过编码获得的两个3比特信道字字块由逻辑电路LC’提供给它的输出o1到o6，其信道字被提供给移位寄存器4’的六个单元Y1到Y6。从本发明的描述中很明显，通过检测器D1使用源字来检测需要修改编码的情形。
用于实现参考表II描述的修改编码的该设备的另一种不同结构如图2b所示。在这种情况下，利用被转换的信道字来确定应该实现修改编码的情形的检测。图2b的设备包括检测器D1’，检测器D1’具有用于接收通过未修改编码获得的两个后续3比特信道字的6个输入。检测器D1’检测使用未修改编码获得的两个后续3比特信道字是否等于在表II的’未修改编码’下中间一栏中给出的四个6比特序列之一。如果是，那么检测器D1’在它的输出10处发布一个开关信号并且在它的输出10’处发布一个地址信号AD。开关信号被应用到移位寄存器4″的开关信号输入45。地址信号AD被应用到ROM 47的地址信号输入46。响应于表II中间一栏中四个6比特序列中的相应一个，检测器D1’产生四个可能地址信号AD1到AD4的其中一个。作为一个示例，当检测器D1’检测到序列’101 101’时产生地址信号AD1而在检测到6比特序列的’001 100’时产生地址信号AD4。如表II的右栏所示，ROM 47存储6比特序列。一收到地址信号AD1，ROM在它的输出o1到o6提供6比特序列’100 010’，而一收到地址信号AD2，ROM在它的输出处提供6比特序列’101 010’。一收到地址信号AD3，ROM在它的输出处提供6比特序列’000 010’，而一收到地址信号AD4，ROM在它的输出处提供6比特序列’001 010’。移位寄存器4”的每个存储位置现在有两个输入，它们中之一被耦合到逻辑电路LC’的相应输出上，另外一个被耦合到ROM 47的相应输出上。
在正常情形中，当d＝1约束没有被违反时，未修改转换被执行，并且转换信号不存在，所以移位寄存器接受逻辑电路LC’经移位寄存器4″的高端输入提供的比特。如果d＝1约束被违反，则应用到开关信号输入45的开关信号导致移位寄存器接受6比特序列，它是修改过的序列，通过ROM被应用到移位寄存器4”的低端输入。
(d，k)序列中的k约束是指在信道信号中的两个后续一，之间至多允许k个’零’的级联。
它可以在三后续2比特源字的未修改转换将违反k约束时发生。
作为一个示例：通过未修改转换，源字’10 10 10’的序列将产生三个3比特信道字’000 000 000’。如果将获得一个(d，k)序列，在此k是6，7或8，则三个3比特信道字的此类组合不应该出现。
另外一个示例是源字’10 10 11’的序列，通过未修改转换，它将产生三个3比特信道字’000 000 001’。三个3比特信道字的这种组合不满足ak＝6或者k＝7约束。而且，三个3比特信道字的这种组合可能接着以’0’结束的前一个信道字，因此，它将导致违反k＝8约束。另外，如果该组合后面跟着以’1’开始的一个3比特信道字，则该组合以’1’结束，因此，它将导致违反d＝1约束。对于源字’01 10 10’序列，等价推论是有效的。
另外一个示例是源字’01 10 11’的序列，通过未修改转换，它将产生三个3比特信道字’100 000 001’。这种组合可能以与上面相同的方式导致违反d＝1约束。
应该检测此种组合的出现以使修改编码可以生效。图3示出了一个设备的实施例，它除了把2比特源字’正常’编码成为3比特信道字之外，能够检测上面识别的组合，并且能够实现修改编码。
图3的设备包括具有六个单元X1到X6的一个移位寄存器2”以便接收源信号S的串行比特流的六个连续的比特。六个单元的输出分别被耦合到逻辑电路LC″的相应输入i1到i6。该设备还包括检测器装置D2。该检测器装置D2适合于检测源信号的串行比特流中的位置，在此，比特流的未修改编码将导致违反信道信号C中的k约束，并且适合于响应于此检测在它的输出15处提供一个控制信号。
六个单元的输出也分别被耦合到逻辑电路LC″的六个输入i1到i6。检测器装置D2的输出15被耦合到逻辑电路LC″的控制信号输入16。逻辑电路LC″具有九个输出o1到o9，它们分别被耦合到第二移位寄存器4″的单元Y1到Y9的输入上。
如果在控制信号输入12和16处不存在一个控制信号，则逻辑电路LC’按照上面给出的表I把单个2比特源字’x1 x2’转换成为单个3比特信道字’y1 y2 y3’。检测器电路D1一检测到两个2比特源字字块’x1 x2，x3 x4’，(其等于上表II中给出的组合之一)，则逻辑电路LC″根据如表II中给出的转换规则来转换该组合以便获得两个3比特信道字字块’y1 y2 y3 y4 y5 y6’。
检测器D2一检测到三个2比特源字字块’x1 x2 x3 x4，x5 x6’，(其等于上表II中给出的s个组合)，则逻辑LC″根据如表II中给出的修改编码来转换该字块以便获得三个3比特信道字字块’y1 y2 y3 y4y5 y6’：
                     表III
    源字     未修改编码     修改编码
    10 10 10     000 000 000     000 010 010
    10 10 11     000 000 001     001 010 010
    01 10 11     100 000 001     101 010 010
    01 10 10     100 000 000     100 010 010
逻辑电路LC”适合于以一种修改编码的方式把上表III左栏中给出的三个2比特源字字块转换成为上表右栏中给出的三个3比特信道字字块。通过如表III中所示实现修改编码，则获得满足k＝8约束的信道信号。而且，在两个源字对中修改编码同样是奇偶性保持或者奇偶性反转。为了能够获得一个自由的直流预编码器输出信号通过把一个比特加到输入信号中以便获得提供给编码设备的源信号比特流，这是非常有用的。这是指在目前情形中，如果形成一对的三个2比特源字字块中’一’的数目是奇数的(偶数)，则所获得的三个3比特信道字字块中’一’的数目是奇数的(偶数)，或者获得相反的情形，这取决于2比特源字字块对的转换是奇偶性保持还是奇偶性反转。此外，三个2比特源字中的两个(就是上表中的第二个和第三个)，被编码成为一个3比特信道字，它不等于表I的四个信道字之一。这些两个连续的原因是：在接收机端，这两个连续的3比特信道字的检测不属于表I的四个3比特信道字组是可能的，因此可以实现相应的解码，该解码与参考表III所定义的编码相反。
逻辑电路LC″把按照表III通过编码获得的三个3比特信道字的组合提供给它的输出o1到o9，其信道字被提供给移位寄存器4″的九个单元Y1到Y9。信道信号C的串行数据流被提供给输出端8。
很显然，用与参考图2b描述的相同方式，代替在源信号电平处检测，能够在信道信号电平处完成k约束违反的检测。
如以上所述，用于把单个2比特源字转换成为单个3比特信道字的其它转换规则是可能的。那些转换规则在下列七个表格中被给出。
                  表IV
    源字(x1，x2)     信道字(y1，y2，y3)
    SW1     00     CW1     000
    SW2     01     CW2     001
    SW3     10     CW3     000
    SW4     11     CW4     100
                表V
    源字(x1，x2)     信道字(y1，y2，y3)
    SW1     00     CW1     000
    SW2     01     CW2     100
    SW3     10     CW3     101
    SW4     11     CW4     001
                   表VI
    源字(x1，x2)     信道字(y1，y2，y3)
    SW1     00     CW1     000
    SW2     01     CW2     001
    SW3     10     CW3     101
    SW4     11     CW4     100
                    表VII
    源字(x1，x2)     信道字(y1，y2，y3)
    SW1     00     CW1     100
    SW2     01     CW2     101
    SW3     10     CW3     001
    SW4     11     CW4     000
                 表VIII
    源字(x1，x2)     信道字(y1，y2，y3)
    SW1     00     CW1     001
    SW2     01     CW2     101
    SW3     10     CW3     100
    SW4     11     CW4     000
                   表IX
    源字(x1，x2)     信道字(y1，y2，y3)
    SW1     00     CW1     100
    SW2     01     CW2     000
    SW3     10     CW3     001
    SW4     11     CW4     101
                  表X
    源字(x1，x2)     信道字(y1，y2，y3)
    SW1     00     CW1     001
    SW2     01     CW2     000
    SW3     10     CW3     100
    SW4     11     CW4     101
很显然，利用上面给出的教导，可以获得用于把二或三个2比特源字字块编码成为二或三个3比特信道字字块的那些转换规则的扩展。
参考下表XI解释编码器的另外一个实施例。这个表示出了能够把3比特源字编码成为4比特信道字的编码器的转换规则。
                     表XI
    源字(x1，x2)     信道字(y1，y2，y3)
    SW1     000     CW1     0000
    SW2     001     CW2     0001
    SW3     010     CW3     0100
    SW4     011     CW4     0101
    SW5     100     CW5     1001
    SW6     101     CW6     1000
    SW7     110     CW7     0010
    SW8     111     CW8     1010
在表XI中，属于(SW1，SW2)和(SW3，SW4)源字对的源字转换是奇偶性保持而属于(SW5，SW6)和(SW7，SW8)源字对的源字转换是奇偶性反转。在这种情况下，源字对的值只是比特X3的值不同。可是，同一个表可用于形成在其中只有比特x2值不同的一对源字对。例如，通过(SW1，SW3)，(SW2，SW4)，(SW5，SW7)和(SW6，SW8)可以形成源字对，其中，开头两对和最后二对的转换分别是奇偶性保持和奇偶性反转。应当指出，根据本发明的转换表，奇偶性保持的源字对数目不必与奇偶性反转的源字对数目相等。因此，3比特源字转换成为4比特信道字可以包括：三对源字对是奇偶性保持而一对源字对是奇偶性反转。
如以上所述，如上所述的设备非常适当与转换器单元组合在一起，其中，在每r个比特之后把一个比特插入在串行数据流中以便实现或者不实现极性转换。图4示出了这种组合，在此，转换器单元40后面跟着根据本发明41的设备7’，此设备7’后面跟着本技术熟知的一个1T预编码器42。1T预编码器42的输出信号被应用到控制信号产生器43，控制信号产生器43产生转换器单元40的控制信号，以便控制是把一个’0’还是把一个’1’插入在应用到设备7’上的串行数据流中。插入一个’0’或者一个’1’比特总是分别导致预编码器42的输出处运行数字和值中的增加和减少，或者减少和增加。通过如图4所示的配置，可把某一频率的跟踪音调嵌入在串行数据流中，或者可保持数据流的直流内容为零。此外，正如上面所解释的，当设备7’适合于产生一个(d，k)序列时，它使得图4配置的输出信号是一个(d，k)RLL输出信号。转换器40的例子在Bell System TechnicalJournal(贝尔系统技术期刊)(第53卷，No.6，第1103-1106页)中给出。
图5示出了一个解码设备，用于把通过图3编码设备获得的串行数据流进行解码以便获得二进制源信号。该解码设备具有一个输入端子50，用于接收信道信号，其输入端子50被耦合到包括九个单元Y1到Y9在内的移位寄存器51的输入56。移位寄存器51起到串行并行转换器的作用以使三个3比特信道字字块被应用到逻辑电路52的输入i1到i9。逻辑电路52包括三个表I、II和III。逻辑电路52的输出o1到o6被耦合到移位寄存器54的单元X1到X6的输入，它具有耦合到输出端55的一个输出57。检测器电路53具有输入i1到i6和输出o1和o2，这些输入i1到i6分别被耦合到移位寄存器51的单元Y4到Y9的输出，这些输出o1和o2分别被耦合到逻辑电路52的控制输入c1和c2。检测器电路53能够检测移位寄存器51的单元Y4、Y5和Y6的’010’比特模式并且能够检测移位寄存器51的单元Y4到Y9中的比特模式’010010’。
在’010010’比特模式的检测之后，检测器电路53在它的输出o2处产生一个控制信号，并且在单元Y4、Y5和Y6中’010’检测到比特模式之后，同时在单元Y7、Y8和Y9中没有’010’比特模式时，它在它的输出o1处产生一个控制信号。
如果控制信号不存在，则逻辑电路52根据转换表I把储存在单元Y1、Y2和Y3中的3比特信道字转换成为它相应的2比特源字，并且把该2比特源字提供给单元X1和X2。当在输入c1处存在控制信号时，逻辑电路52根据转换表II把储存在单元Y1到Y6中的两个3比特信道字字块转换成为两个2比特源字字块，并且把该两个2比特源字提供给单元X1到X4。当在输入c2处存在控制信号时，逻辑电路52根据转换表III把储存在单元Y1到Y9中的三个3比特信道字字块转换成为三个2比特源字字块，并且把该三个2比特源字提供给单元X1到X6。这样，信道信号的串行数据流被转换成源信号的串行数据流。
提供给输入50的编码信息可以已经通过从记录载体(比如磁记录载体23或光学记录载体23’)中消息的复制而获得。为此，图5的设备包括：读取单元62，用于从记录载体上的轨迹中读取信息，其单元62包括读出头64，用于从所述轨迹中读取信息。
虽然参考本发明优选实施例描述了本发明，但是要理解这些是非限制的示例。因此，不偏离如权利要求所定义的本发明的范围，对本领域技术人员来说各种改进是可想像的。作为一个示例，图5的解码设备可以被修改成为这样一种设备：其中，代替从编码信息中而来(如图5所公开)，检测器53检测从译码信息中而来的各种修改解码情形。此外，应当指出，作为一个示例，转换器单元7’和预编码器42可以被合并为一个单元，在此，取决于引入的n比特源字，通过转换表把这些n比特源字直接转换成为合成器的3比特输出字。此外，本发明也适用于8比特源字到15比特信道字的转换器中。
动词″包括″和它的结合的使用不排除除了在权利要求中规定的那些元件或步骤的存在。此外，在一个元件前面使用冠词″一个″不排除多个这种元件的存在。在权利要求中，放置在括弧之间的任何参考符号不应该被解释为限制权利要求的范围。本发明可以通过硬件以及软件来实现。几个″装置″可以通过同一项的硬件来表示。此外，本发明存在于每个新颖性特征或特征组合中。

Claims (19)

1.一种用于把二进制源信号的数据比特流编码成为二进制信道信号的数据比特流的设备，其中，源信号的比特流被分成n比特源字，此设备包括适合于把所述源字转换成为相应的m比特信道字的转换装置，其特征在于：n比特源字的每个值和n比特源字的另外一个值形成一对源字，n比特源字的所述一对源字的值与n比特源字中第q比特的比特值中不同，q是一个常数，n比特源字对被细分为第一部分和剩余部分，并且转换装置适合于把n比特源字转换成为m比特信道字，按照这样一种方式，形成n比特源字对的第一部分源字对的两个源字的转换是奇偶性保持而形成n比特源字对的剩余部分源字对的两个源字的转换是奇偶性反转。
2.如权利要求1所述的设备，其特征在于：该转换装置适合于把p个连续的n比特源字字块转换成为相应的p个连续的m比特信道字字块，在此，n，m和p是整数，m＞n≥2，p≥1，并且在此，p可以变化。
3.如权利要求2所述的设备，其特征在于：m＝n+1。
4.如权利要求3所述的设备，其特征在于：n＝2。
5.如权利要求4所述的设备，其特征在于：该设备适合于根据下表把单个源字转换成为相应的单个信道字：     源字     信道字     SW1     00     CW1     101     SW2     01     CW2     100     SW3     10     CW3     000     SW4     11     CW4     001
6.如权利要求4或者5所述的设备，其中，该转换装置适合于把2比特源字转换成为相应的3比特信道字，以便获得(d，k)序列形式的信道信号，在此，d＝1，该设备还包括：装置，用于检测源信号的比特流中的位置，在此，把单个2比特源字编码成为相应的单个信道字将在信道字边界处导致违反d约束，以及响应于所述检测用于提供一个控制信号，其特征在于：如果不存在控制信号，该转换装置适合于把单个2比特源字转换成为相应的单个3比特信道字。
7.如权利要求6所述的设备，其中，在存在控制信号时，这发生在两个连续源字的转换期间，则该转换装置适合于把所述两个连续的2比特源字字块转换成为两个相应的连续的3比特信道字字块，以这样一种方式，源字字块中两个源字之一被转换成与四个信道字CW1到CW4之一不同的一个3比特信道字，以便保护d＝1约束，其特征在于：在存在所述控制信号时，该转换装置还适合于把所述两个后续2比特源字字块转换成为相应的两个后续3比特信道字字块。
8.如权利要求1或7所述的设备，其特征在于：该转换装置适合于根据下表中给出的编码把两个连续的2比特源字字块转换成为两个连续的3比特信道字字块：     2源字字块     2信道字字块     00 00     100 010     00 01     101 010     11 00     000 010     11 01     001 010
9.如权利要求6、7或8所述的设备，在此，k有一个大于5的值，该装置还具有：装置，用于检测源信号的比特流中的位置，在此把单个2比特源字编码成为单个3比特信道字将导致违反k约束，以及响应于所述检测用于提供第二控制信号，其特征在于：在存在第二控制信号时，其出现在三个连续的2比特源字的转换期间，转换装置适合于把所述三个连续的2比特源字字块转换成为三个相应的连续的3比特信道字字块，该转换装置还适合于把字块中三个源字的两个转换成为与四个信道字CW1到CW4不同的相应的3比特信道字，以便保护k约束。
10.如权利要求1或9所述的设备，其特征在于：该转换装置适合于根据下表中给出的编码把三个连续的2比特源字字块转换成为三个连续的3比特信道字字块：     3源字字块     3信道字字块     10  10  10     000 010 010     10  10  11     001 010 010     01  10  11     101 010 010     01  10  10     100 010 010
11.如前面权利要求的任何一个所述的设备，其特征在于：该转换装置适合于在二进制源信号上执行一个信号处理操作，此操作等于在所述信道字的一个aT预编码后面跟着把连续的源字转换成为连续的信道字。
12.如权利要求1或11所述的设备，其特征在于：它还包括：比特增加装置，用于把一个比特加到源信号r比特的后续字块中。
13.如前面权利要求的任何一个所述的设备，其特征在于：它还包括：装置，用于把二进制信道信号的数据比特流记录在记录载体上的轨迹中。
14.一种用于把二进制源信号的数据比特流编码成为二进制信道信号的数据比特流的方法，其中，源信号的比特流被分成n比特源字，该方法包括把所述源字转换成为相应的m比特信道字的步骤，其特征在于：n比特源字的每个值和n比特源字的另外一个值形成一对源字，n比特源字的所述一对源字的值与n比特源字中第q比特的比特值中不同，q是一个常数，n比特源字对被细分为第一部分和剩余部分，并且转换步骤包括把n比特源字转换成为m比特信道字，按照这样一种方式，形成n比特源字对的第一部分源字对的两个源字的转换是奇偶性保持而形成n比特源字对的剩余部分源字对的两个源字的转换是奇偶性反转。
15.一种提供有二进制信道信号的记录载体，通过相应二进制源信号的转换已经获得此二进制信道信号，其中，二进制信道信号的比特流已经被分成m比特信道字，二进制源信号已经被分成n比特源字并且通过把n比特源字转换成为相应的m比特信道字已经获得该m比特信道字，其特征在于：n比特源字的每个值和n比特源字的另外一个值形成一对源字，n比特源字的所述一对源字的值与n比特源字中第q比特的比特值中不同，q是一个常数，n比特源字对被细分为第一部分和剩余部分，并且如此把n比特源字转换成为m比特信道字以使：形成n比特源字对的第一部分源字对的两个源字的转换是奇偶性保持而形成n比特源字对的剩余部分源字对的两个源字的转换是奇偶性反转。
16.一种提供有1T预编码信道信号的记录载体，通过二进制信道信号的1T预编码已经获得了此1T预编码信道信号，通过相应二进制源信号的转换已经获得此二进制信道信号，其中，二进制信道信号的比特流已经被分成m比特信道字，二进制源信号已经被分成n比特源字并且通过把n比特源字转换成为相应的m比特信道字已经获得m比特信道字，其特征在于：n比特源字的每个值和n比特源字的另外一个值形成一对源字，n比特源字的所述一对源字的值与n比特源字中第q比特的比特值中不同，q是一个常数，n比特源字对被细分为第一部分和剩余部分，并且如此把n比特源字转换成为m比特信道字以使：形成n比特源字对的第一部分源字对的两个源字的转换是奇偶性保持而形成n比特源字对的剩余部分源字对的两个源字的转换是奇偶性反转。
17.一种用于把二进制信道信号的数据比特流解码成为二进制源信号的数据比特流的设备，其中，信道信号的比特流被分成m比特源字，此设备包括适合于把比特信道字转换成为相应的n比特源字的解转换装置，其特征在于：n比特源字的每个值和n比特源字的另外一个值形成一对源字，n比特源字的所述一对源字的值与n比特源字中第q比特的比特值中不同，q是一个常数，n比特源字对被细分为第一部分和剩余部分，并且解转换装置适合于把m比特源字解转换成为n比特源字，以这样一种方式，把m比特信道字解转换形成n比特源字对的第一部分源字对的源字是奇偶性保持而把m比特信道字转换成为形成n比特源字对的剩余部分源字对的源字是奇偶性反转。
18.如权利要求17所述的解码，其特征在于：该解转换装置适合于把p个连续的m比特信道字字块解转换成为相应的p个连续的n比特源字字块，在此，n，m和p是整数，m＞n＞2，p≥1，并且在此，p可以变化。
19.如权利要求17或18所述的解码，其特征在于：该解转换装置适合于根据如说明书中所示的至少一个表格来把m比特信道字解转换成为n比特源字。
CN01801796A 2000-04-25 2001-04-02 用于把n比特源字编码或解码成为相应的m比特信道字或反之的设备 Pending CN1383659A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP00201479 2000-04-25
EP00201479.3 2000-04-25

Publications (1)

Publication Number Publication Date
CN1383659A true CN1383659A (zh) 2002-12-04

Family

ID=8171397

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01801796A Pending CN1383659A (zh) 2000-04-25 2001-04-02 用于把n比特源字编码或解码成为相应的m比特信道字或反之的设备

Country Status (15)

Country Link
US (1) US6710724B2 (zh)
EP (1) EP1279264A1 (zh)
JP (1) JP2003532338A (zh)
KR (1) KR20020087001A (zh)
CN (1) CN1383659A (zh)
AR (1) AR029067A1 (zh)
AU (1) AU5040901A (zh)
BR (1) BR0106089A (zh)
CZ (1) CZ20014643A3 (zh)
EA (1) EA004072B1 (zh)
MX (1) MXPA01013103A (zh)
MY (1) MY129334A (zh)
PL (1) PL351569A1 (zh)
TW (1) TW516292B (zh)
WO (1) WO2001082540A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050094709A1 (en) * 2001-12-06 2005-05-05 Ismail Lakkis Ultra-wideband communication apparatus and methods
US7317756B2 (en) 2001-12-06 2008-01-08 Pulse-Link, Inc. Ultra-wideband communication apparatus and methods
US20050201473A1 (en) * 2001-12-06 2005-09-15 Ismail Lakkis Systems and methods for receiving data in a wireless communication network
US8045935B2 (en) 2001-12-06 2011-10-25 Pulse-Link, Inc. High data rate transmitter and receiver
US6753797B2 (en) * 2002-09-25 2004-06-22 Infineon Technologies Ag Multiproperty 16/17 trellis code
ES2422289T3 (es) 2005-10-27 2013-09-10 Qualcomm Inc Precodificación para la programación sensible por segmento en sistemas de comunicación inalámbricos
WO2011093870A1 (en) * 2010-01-29 2011-08-04 Hewlett Packard Development Company, L.P. Parallel test payload
FR2982447A1 (fr) 2011-11-07 2013-05-10 France Telecom Procede de codage et decodage d'images, dispositif de codage et decodage et programmes d'ordinateur correspondants

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4337458A (en) * 1980-02-19 1982-06-29 Sperry Corporation Data encoding method and system employing two-thirds code rate with full word look-ahead
US4547890A (en) * 1982-09-28 1985-10-15 Abraham M. Gindi Apparatus and method for forming d.c. free codes
JP2657561B2 (ja) * 1990-02-09 1997-09-24 富士通株式会社 位置決め制御方式
JPH04143904A (ja) * 1990-10-05 1992-05-18 Hitachi Ltd ディジタル録画装置
US5477222A (en) * 1993-05-04 1995-12-19 U.S. Philips Corporation Device for encoding/decoding N-bit source words into corresponding M-bit channel words, and vice versa
KR0128040B1 (ko) * 1993-11-27 1998-04-04 김광호 디스크 기록 매체를 이용하는 데이타 저장장치의 디지탈 서보제어장치 및 방법
US5585976A (en) * 1994-06-22 1996-12-17 Seagate Technology, Inc. Digital sector servo incorporating repeatable run out tracking
US5861825A (en) * 1996-03-21 1999-01-19 Sony Corporation Method and device for code modulation, method and device for code demodulation, and method and device for decoding
CA2281936A1 (en) * 1997-12-22 1999-07-01 Koninklijke Philips Electronics N.V. Device for encoding/decoding n-bit source words into corresponding m-bit channel words, and vice versa

Also Published As

Publication number Publication date
AU5040901A (en) 2001-11-07
JP2003532338A (ja) 2003-10-28
TW516292B (en) 2003-01-01
CZ20014643A3 (cs) 2002-06-12
EP1279264A1 (en) 2003-01-29
PL351569A1 (en) 2003-05-05
KR20020087001A (ko) 2002-11-21
AR029067A1 (es) 2003-06-04
WO2001082540A1 (en) 2001-11-01
MXPA01013103A (es) 2002-06-04
MY129334A (en) 2007-03-30
EA004072B1 (ru) 2003-12-25
BR0106089A (pt) 2002-03-05
EA200200082A1 (ru) 2002-04-25
US6710724B2 (en) 2004-03-23
US20010050623A1 (en) 2001-12-13

Similar Documents

Publication Publication Date Title
US4677421A (en) Digital information signal encoding method with reduced run length and improved self-clocking
HU221391B1 (en) Method of converting a series of m-bit information words to a modulated signal, method of producing a record carrier, coding device, device, recording device, signal, as well as a record carrier
JPH0652620B2 (ja) コード変換器、記録媒体、及びデータ変換方法
US7119721B2 (en) Converting information words into different length code words depending on a property of a code signal
CN1298573A (zh) 用于把n－位源字编码为相应的m－位信道字以及把m－位信道字解码为相应的n－位源字的设备
US6175318B1 (en) Device for encoding/decoding n-bit source words into corresponding m-bit channel words, and vice versa
KR20060088060A (ko) 쇼트 블록 인코더를 이용하여 데이터를 변조하는 방법
CN1383659A (zh) 用于把n比特源字编码或解码成为相应的m比特信道字或反之的设备
JP3935217B2 (ja) ｍビット情報ワードのシーケンスから変調信号への変換
US7064683B1 (en) Speed optimized encoder with running disparity constraint
CN1183682C (zh) 把n比特源字编码成为相应的m比特信道字的装置和把m比特信道字译码成为相应的n比特源字的装置
KR930003259B1 (ko) 광기록과 광판독을 위한 코드변환장치와 복호장치
KR100809970B1 (ko) 변환이 패리티 반전이 되도록, 엔-비트 소스어를 대응하는엠-비트 채널어로, 그리고 역으로 인코딩/디코딩하는 장치및 방법
KR19990041225A (ko) Ｒｌｌ(2,25)변조코드 및 이를 이용한 디지털데이터의 부호화/복호화 방법
JP2004518241A (ja) 一連のｍビットの情報ワードを被変調信号に変換する方法
KR100448282B1 (ko) 가중치 블록을 이용한 균형 부호화 및 복호화 방법
CN1298572A (zh) 用于把n一位源字编码为相应的m一位信道字以及把m一位信道字解码为相应的n一位源字的设备
JPH11154873A (ja) 符号化回路、符号化方法、ディジタル信号伝送装置およびディジタル磁気記録装置
KR100945183B1 (ko) 정보어의 신호로의 변환 시스템
JPH02265329A (ja) 符号逆変換装置
CN1554150A (zh) 编码方法和设备
JPH02119434A (ja) 符合化回路及び復合化回路
JP2000307431A (ja) 変調装置及び復調装置
MXPA00008158A (en) Device for encoding n-bit source words into corresponding m-bit channel words and decoding m-bit channel words into corresponding n-bit source words
CN1489293A (zh) 将一系列的数据字转换成调制信号的方法及其装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication