EA004072B1 - УСТРОЙСТВО КОДИРОВАНИЯ/ДЕКОДИРОВАНИЯ n-РАЗРЯДНЫХ ИСХОДНЫХ СЛОВ В СООТВЕТСТВУЮЩИЕ m-РАЗРЯДНЫЕ СЛОВА КАНАЛА ПЕРЕДАЧИ И ОБРАТНО - Google Patents

УСТРОЙСТВО КОДИРОВАНИЯ/ДЕКОДИРОВАНИЯ n-РАЗРЯДНЫХ ИСХОДНЫХ СЛОВ В СООТВЕТСТВУЮЩИЕ m-РАЗРЯДНЫЕ СЛОВА КАНАЛА ПЕРЕДАЧИ И ОБРАТНО Download PDF

Info

Publication number
EA004072B1
EA004072B1 EA200200082A EA200200082A EA004072B1 EA 004072 B1 EA004072 B1 EA 004072B1 EA 200200082 A EA200200082 A EA 200200082A EA 200200082 A EA200200082 A EA 200200082A EA 004072 B1 EA004072 B1 EA 004072B1
Authority
EA
Eurasian Patent Office
Prior art keywords
bit
words
source words
source
transmission channel
Prior art date
Application number
EA200200082A
Other languages
English (en)
Other versions
EA200200082A1 (ru
Inventor
Йозефус А.Х.М. Калман
Original Assignee
Конинклейке Филипс Электроникс Н.В.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Конинклейке Филипс Электроникс Н.В. filed Critical Конинклейке Филипс Электроникс Н.В.
Publication of EA200200082A1 publication Critical patent/EA200200082A1/ru
Publication of EA004072B1 publication Critical patent/EA004072B1/ru

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)
  • Dc Digital Transmission (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

Раскрыто устройство кодирования потока информационных битов двоичного исходного сигнала (S) в поток информационных битов двоичного сигнала (C) канала передачи, в котором поток битов исходного сигнала разделен на n-разрядные исходные слова (х, х), а устройство содержит в себе средство (ЛС) преобразования, выполненное с возможностью осуществления преобразования указанных исходных слов в соответствующие m-разрядные слова (у, у, y) канала передачи. Каждое n-разрядное исходное слово вместе с другим n-разрядным исходным словом образуют собой пару исходных слов. Значения n-разрядных исходных слов отличаются между собой только значением бита в q-том разряде, причем величина q является постоянной. Пары исходных слов разделены на первую часть пар и остальную часть пар. Средство (ЛС) преобразования дополнительно осуществляет преобразование n-разрядных исходных слов, принадлежащих к первой части пар, в соответствующие m-разрядные слова канала передачи таким образом, что преобразование каждого из указанных n-разрядных исходных слов выполняют с сохранением четности, а преобразование n-разрядных исходных слов, принадлежащих к остальной части пар, в соответствующие m-разрядные слова канала передачи оно осуществляет таким образом, что преобразование для каждого из указанных n-разрядных исходных слов выполняют с инверсией четности (см. табл. 1) (фиг. 1). Кроме того, раскрыто устройство декодирования, осуществляющее декодирование сигнала канала передачи, полученного посредством устройства кодирования.

Description

Изобретение относится к устройству и к способу кодирования потока информационных битов двоичного исходного сигнала в поток информационных битов двоичного сигнала в канале передачи, в котором поток битов исходного сигнала разделен на η-разрядные исходные слова, а устройство содержит в себе средство преобразования, выполненное таким образом, что осуществляет преобразование указанных исходных слов в соответствующие т-разрядные слова канала передачи. Изобретение также относится к носителю записи и к устройству декодирования потока информационных битов двоичного сигнала канала передачи, полученного посредством устройства кодирования, для получения потока информационных битов исходного двоичного сигнала.
Вышеупомянутое устройство кодирования известно из книги К.А. Шухамера Имминка Способы кодирования для цифровых устройств записи, глава 5.6.7, стр. 127-131, издательство Прентис Холл, 1991г. (Собшд 1ес1шк|ие5 £от άίβίΐαΐ тесотбега Ьу К.А. 8сЬоиЬатег 1тт1пк, еЬар1ег 5.6.7, рр. 127 1о 131, Ртепбсе На11 (1991)). В книге рассмотрено устройство кодирования, осуществляющее генерацию (б, к) последовательности, которая удовлетворяет следующим параметрам: скорость передачи равна 2/3,(1,7), подобное устройство кодирования также предложено в патенте США № 4,337,458 Кона и др. (Сопп е! а1.). Известная схема кодирования обладает недостатком, заключающимся в наличии постоянного уровня сигнала, который может стать чрезмерно большим и, следовательно, вносит искажения в тех системах связи, которые не могут осуществлять обработку постоянной составляющей, а также искажения при любой записи данных на магнитных носителях.
Задачей изобретения является создание такого устройства кодирования п-разрядных исходных слов в соответствующие т-разрядные слова канала передачи, чтобы само устройство не осуществляло генерацию постоянной составляющей сигнала в канале передачи, но при этом оно дополнительно обеспечивало бы такую возможность посредством принятия дополнительных мер, а также обеспечивало бы возможность реализации сигнала канала передачи в виде (б, к) последовательности.
Устройство согласно изобретению отличается тем, что каждое значение п-разрядных исходных слов вместе с другим значением празрядных исходных слов образует собой пару исходных слов, причем значения исходных слов указанной пары п-разрядных исходных слов отличаются между собой значением бита в с.|том разряде п-разрядных исходных слов, где величина с.| является постоянной, пары празрядных исходных слов подразделены на первую часть и остальную часть, а средство преобразования выполнено так, что осуществляет преобразование п-разрядных исходных слов в т-разрядные слова канала передачи таким образом, что преобразование двух исходных слов, образующих собой пару исходных слов из первой части пар п-разрядных исходных слов, осуществляют с сохранением четности, а преобразование двух исходных слов, образующих собой пару исходных слов из остальной части пар празрядных исходных слов, осуществляют с инверсией четности.
Термин с сохранением четности означает, что преобразуемые п-разрядные исходные слова имеют ту же самую четность, что и четность (после сложения по модулю 2) соответствующих т-разрядных слов канала передачи, в которые они преобразованы. Термин с инверсией четности означает, что преобразуемые празрядные исходные слова имеют четность, обратную четности (после сложения по модулю 2) соответствующих т-разрядных слов канала передачи, в которые они преобразованы. В результате, может быть получено однозначное соотношение между четностью двух исходных слов из пары и четностью соответствующих слов канала передачи, что позволяет осуществлять эффективное управление постоянной составляющей двоичного сигнала канала передачи после предварительного аТ-кодирования.
Устройство кодирования согласно изобретению может быть использовано в совокупности с устройством добавления бита, в котором к кодовым словам определенной длины добавляют 1 бит. Полученный сигнал может быть подан в устройство кодирования по настоящему изобретению. Сигнал канала передачи из устройства кодирования подают в устройство предварительного 1Т-кодирования. Назначение устройства добавления бита состоит в добавлении бита 0 или бита 1 к блокам данных во входном сигнале устройства преобразования для получения на выходе устройства предварительного кодирования сигнала, в котором отсутствует постоянная составляющая или же который содержит в себе контрольный сигнал слежения, имеющий определенную частоту. Выходной сигнал устройства предварительного кодирования записывают на носителе записи. Добавление 1 бита к кодовым словам определенной длины осуществляют так, чтобы этот бит находился на месте с.|-того разряда η-разрядных исходных слов, подаваемых в устройство преобразования. Таким способом могут быть получены два различных п-разрядных исходных слова. Полученные подобным способом п-разрядные исходные слова отличаются только значением бита в с.|-том разряде. Эти два η-разрядных исходных слова образуют собой пару п-разрядных исходных слов. В том случае, когда преобразование указанной пары исходных слов осуществляют с сохранением четности, добавление бита 0 к сигналу, подаваемому на вход устройства преобразования, приводит к сохранению той же самой полярности в выходном сигнале устрой3 ства предварительного 1Т-кодирования, а добавление бита 1 приводит к наличию обратной полярности в выходном сигнале устройства предварительного 1Т-кодирования. В том случае, когда преобразование указанной пары исходных слов осуществляют с инверсией четности, добавление бита 0 в сигнал, который подают на вход устройства преобразования, приводит к наличию обратной полярности в выходном сигнале устройства предварительного 1Ткодирования, а добавление бита 1 приводит к тому, что полярность выходного сигнала устройства предварительного 1Т-кодирования остается той же самой. Следовательно, устройство преобразования так воздействует на выходной сигнал устройства предварительного 1Ткодирования, что можно осуществлять управление текущим значением разности между числом нулей и единиц в цифровом выходном сигнале устройства предварительного 1Т-кодирования таким образом, чтобы ее зависимость от времени имела требуемый вид.
В предпочтительном варианте устройство согласно изобретению отличается тем, что средство преобразования выполнено таким образом, что осуществляет преобразование блока из р последовательных η-разрядных исходных слов в соответствующий блок из р последовательных т-разрядных слов канала передачи, где η, т и р представляют собой целые числа, т>п>2, р>1, и где р может принимать различные значения.
В предпочтительном варианте т равно п+1, а п равно 2. Ниже станет понятно, что в том случае, когда п=2, устройство согласно изобретению вместе с дополнительными предпринятыми мерами может быть использовано для генерации сигналов канала передачи в виде (й, к) последовательности, где й=1. При более высоких значениях п генерацию (1, к) последовательности осуществить невозможно. Кроме того, наличие п=2, означающего, что осуществляют преобразование двухразрядных исходных слов в трехразрядные слова канала передачи, приводит к увеличению на 50% количества разрядов в сигнале канала передачи, созданном посредством этого устройства.
Возможны различные преобразования двухразрядных исходных слов в трехразрядные слова канала передачи, при которых пары празрядных исходных слов либо сохраняют четность, либо имеет место инверсия четности. Одно из таких преобразований является предметом п.5 формулы изобретения. Однако следует отметить, что возможны различные перестановки кодов канала, приведенных в таблице, общее количество которых равно 8.
В изобретении предложено устройство, в котором средство преобразования выполнено таким образом, что осуществляет преобразование двухразрядных исходных слов в соответствующие трехразрядные слова канала передачи для получения сигнала канала передачи в виде (й, к) последовательности, где й=1, а устройство дополнительно содержит в себе средство, осуществляющее обнаружение того местоположения в потоке битов исходного сигнала, в котором кодирование одиночных двухразрядных исходных слов в соответствующие одиночные слова канала передачи приводит к нарушению ограничения по й на границах слова канала передачи, и осуществляющее выдачу управляющего сигнала в ответ на указанное обнаружение, и которое дополнительно может отличаться тем, что средство преобразования выполнено таким образом, что при отсутствии управляющего сигнала оно осуществляет преобразование одиночных двухразрядных исходных слов в соответствующие одиночные трехразрядные слова канала передачи.
Устройство, в частности, отличается тем, что средство преобразования дополнительно выполнено таким образом, что при наличии указанного управляющего сигнала осуществляет преобразование блока, состоящего из указанных двух последовательных двухразрядных исходных слов, в соответствующий блок из двух последовательных трехразрядных слов канала передачи.
Возможность преобразования одного (например, второго) из двух последовательных исходных слов в трехразрядное слово, не являющееся идентичным четырем словам СКП1-СКП4 (СА1-СА4) канала передачи позволяет осуществлять со стороны приемника обнаружение существования ситуации, при которой кодирование одиночных исходных слов в соответствующие одиночные слова канала передачи могло бы привести к нарушению ограничения по й=1. Теперь устройство кодирования осуществляет кодирование блока из двух двухразрядных исходных слов в виде блока из двух трехразрядных слов канала передачи. Каждое значение блока из двух двухразрядных исходных слов вместе с другим значением блока образует пару из двух двухразрядных исходных слов, при этом значения указанной пары из двух двухразрядных исходных слов отличаются по значению бита в с.|-том разряде одного из двух двухразрядных исходных слов. Таким образом, устройство преобразования так воздействует на выходной сигнал устройства предварительного 1Ткодирования, что может быть осуществлено управление текущим значением разности между числом нулей и единиц в цифровом выходном сигнале устройства предварительного 1Ткодирования таким образом, чтобы его зависимость от времени имела требуемый вид при одновременном удовлетворении условиям ограничения по й=1.
Для осуществления кодирования блоков из двух двухразрядных исходных слов устройство согласно изобретению может отличаться тем, что средство преобразования выполнено таким образом, что осуществляет преобразование бло5 ков из двух последовательных двухразрядных исходных слов в блоки из двух последовательных трехразрядных слов канала передачи в соответствии со схемой кодирования, заданной в приведенной ниже таблице.
Блок из двух исходных слов Блок из двух слов канала передачи
00 00 100 010
00 01 101 010
11 00 000 010
11 01 001 010
Для генерации (б, к) последовательности, в которой значение к превышает 5, устройство согласно изобретению дополнительно содержит в себе средство, осуществляющее обнаружение того местоположения в потоке битов исходного сигнала, в котором кодирование одиночных двухразрядных исходных слов в одиночные трехразрядные слова канала передачи могло бы привести к нарушению ограничения по к, и осуществляющее выдачу второго управляющего сигнала в ответ на указанное обнаружение, которое дополнительно может отличаться тем, что средство преобразования выполнено таким образом, что при наличии второго управляющего сигнала, возникающего при преобразовании трех последовательных двухразрядных исходных слов, оно осуществляет преобразование блока из указанных трех последовательных двухразрядных исходных слов в блок из трех соответствующих последовательных трехразрядных слов канала передачи, причем средство преобразования дополнительно выполнено таким образом, что для обеспечения сохранения ограничения по к оно осуществляет преобразование двух из этих трех исходных слов, содержащихся в блоке, в соответствующие трехразрядные слова канала передачи, не являющиеся идентичными этим четырем словам СКП1 -СКП4 (С^1-С^4) канала передачи.
Эти меры позволяют выполнять кодирование блока из трех двухразрядных исходных слов в виде блока из трех трехразрядных слов канала передачи, обеспечивая при этом удовлетворение условиям ограничения по к, при этом операция кодирования позволяет постоянно осуществлять управление текущим значением разности между числом нулей и единиц в цифровом сигнале устройства предварительного 1Т-кодирования таким образом, чтобы его зависимость от времени имела требуемый вид.
Способ преобразования двух (например, второго и третьего) из трех последовательных исходных слов в трехразрядное слово, не являющееся идентичным четырем словам СКП1СКП4 (С0|-С0.4) канала передачи, позволяет осуществлять со стороны приемника обнаружение существования ситуации, при которой кодирование одиночных двухразрядных исходных слов в соответствующие одиночные трехраз рядные слова канала передачи могло бы привести к нарушению ограничения по к. После обнаружения такой ситуации устройство декодирования может осуществлять декодирование блока из трех трехразрядных слов канала передачи в соответствующий блок из трех двухразрядных исходных слов посредством операции, обратной той, которую выполняют при кодировании.
Для осуществления кодирования блоков из трех двухразрядных исходных слов устройство согласно изобретению может отличаться тем, что средство преобразования выполнено таким образом, что осуществляет преобразование блоков из трех последовательных двухразрядных исходных слов в блоки из трех последовательных трехразрядных слов канала передачи в соответствии со схемой кодирования, заданной в приведенной ниже таблице.
Блок из трех исходных слов Блок из трех слов канала передачи
10 10 10 000 010 010
10 10 11 001 010 010
01 10 11 101 010 010
01 10 10 100 010 010
Устройство декодирования потока информационных битов двоичного сигнала канала передачи в поток информационных битов двоичного исходного сигнала, в котором поток битов сигнала канала передачи разделен на тразрядные слова канала передачи, содержащее в себе средство обратного преобразования, выполненное таким образом, что оно осуществляет обратное преобразование т-разрядных слов канала передачи в соответствующие празрядные исходные слова, и отличающееся тем, что каждое значение п-разрядных исходных слов вместе с другим значением празрядных исходных слов образуют собой пару исходных слов, причем значения исходных слов указанной пары п-разрядных исходных слов отличаются между собой значением бита в с.|том разряде п-разрядных исходных слов, где величина с.| является постоянной, пары празрядных исходных слов подразделены на первую часть и остальную часть, а средство обратного преобразования выполнено так, что осуществляет обратное преобразование т-разрядных слов канала передачи в п-разрядные исходные слова таким образом, что обратное преобразование т-разрядных слов канала передачи в исходные слова, которые образуют собой пару исходных слов из первой части пар п-разрядных исходных слов, осуществляют с сохранением четности, а обратное преобразование тразрядных слов канала передачи в исходные слова, которые образуют собой пару исходных слов из остальной части пар п-разрядных исходных слов, осуществляют с инверсией четности.
Ί
Следует отметить, что в патенте США 4,547,890 раскрыто устройство преобразования, осуществляющее преобразование п-разрядных исходных слов в т-разрядные слова канала передачи, при котором отсутствует постоянная составляющая сигнала в канале передачи. Однако устройство преобразования не всегда осуществляет преобразование п-разрядных исходных слов в т-разрядные слова канала передачи таким образом, что преобразование двух исходных слов, образующих собой пару исходных слов из первой части пар п-разрядных исходных слов, является преобразованием с сохранением четности, а преобразование двух исходных слов, образующих собой пару исходных слов из остальной части пар п-разрядных исходных слов, является преобразованием с инверсией четности. Кроме того, для создания выходного сигнала без постоянной составляющей необходим алгоритм выбора т-разрядного слова канала передачи.
Теперь будет приведено более подробное описание вариантов осуществления изобретения посредством примеров со ссылкой на чертежи, на которых на фиг. 1 изображен первый вариант осуществления устройства;
на фиг. 2А изображен второй вариант осуществления устройства;
на фиг. 2Б изображен третий вариант осуществления устройства; а на фиг. 3 изображен четвертый вариант осуществления устройства;
на фиг. 4 изображен вариант применения устройства в схеме вставки 1 бита в равноотстоящие разряды последовательного исходного сигнала, и на фиг. 5 изображен вариант осуществления устройства декодирования.
На фиг. 1 изображено устройство, имеющее входную клемму 1, служащую для приема потока информационных битов двоичного исходного сигнала 8. Входная клемма 1 соединена со входом сдвигового регистра 2, имеющего две ячейки Х1 и Х2 для приема двух последовательных исходных битов исходного сигнала 8. Сдвиговый регистр 2 функционирует в качестве устройства преобразования последовательного кода в параллельный для получения следующих друг за другом двухразрядных исходных слов ИС (8\У). Выходы этих двух ячеек соединены с двумя входами вхь вх2 (ΐ1, ί2) логической схемы ЛС (ЬС), которые служат для ввода логических значений (XI, х2) исходных битов, находящихся в ячейках, в логическую схему ЛС.
Устройство дополнительно содержит в себе второй сдвиговый регистр 4, имеющий три ячейки Υ1, Υ2 и Υ3. Выходы О|. о2 и о3 логической схемы ЛС соединены с соответствующими входами этих трех ячеек Υ1, Υ2 и Υ3 сдвигового регистра 4, через которые осуществляют ввод логических значений (у1, у2, у3) слов канала передачи. Выход 6 сдвигового регистра 4 соединен с оконечным устройством 8 выхода. Сдвиговый регистр 4 функционирует в качестве устройства параллельно-последовательного преобразования, которое осуществляет преобразование трехразрядных слов СКП канала передачи, полученных с выхода логической схемы ЛС, в последовательный поток информационных битов двоичного сигнала С1 канала передачи.
Логическая схема ЛС выполнена таким образом, что осуществляет преобразование последовательных двухразрядных исходных слов ИС в трехразрядные слова канала передачи. Каждое из двухразрядных исходных слов ИС вместе еще с одним двухразрядным исходным словом образуют собой пару исходных слов. Выбор двух двухразрядных исходных слов осуществлен таким образом, что их значения отличаются только значением бита в с.|-том разряде. Таким образом, в том случае, если с.|-тый разряд бита является последним разрядом бита, значения 00 и 01 образуют собой первую пару, а значения 10 и 11 образуют собой другую пару. Выбор операции преобразования двухразрядных исходных слов был осуществлен таким образом, что преобразование первой пары двухразрядных исходных слово выполняют с сохранением четности, а преобразование другой пары выполняют с инверсией четности. Термин с инверсией четности означает, что количество единиц в преобразуемом исходном слове, является обратным количеству единиц в соответствующем слове канала передачи после выполнения, в случае необходимости, сложения по модулю 2 единиц в слове канала передачи. Другими словами, если количество единиц в исходном слове является четным, то количество единиц в слове канала передачи будет нечетным, и, наоборот, если количество единиц в исходном слове является нечетным, то количество единиц в слове канала передачи будет четным.
Например, ЛС средства преобразования устроена таким образом, что осуществляет преобразование двухразрядных исходных слов ИС в трехразрядные слова СКП канала передачи в соответствии с приведенной ниже таблицей.
Таблица 1
Исходное слово (Х1, Х2) Слово канала передачи (уЬ у2, у3)
ИС1 00 СКП1 101
ИС2 01 СКП2 100
ИСз 10 СКП3 000
ИС4 11 СКП4 001
Пары двухразрядных исходных слов образованы из таких исходных слов, которые отличаются битом (х2) во втором разряде.
При этом следует отметить, что первый бит исходного слова подают в сдвиговый регистр 2 первым и что вывод первого бита слова канала передачи с выхода 6 сдвигового регистра 4 осуществляют первым.
Поток битов слов канала передачи представляют в виде БВН-И (без возвращения к нулю с инверсией) (ΝΚΖΙ), а это означает, что наличие единицы приводит к изменению тока записи при записи сигнала канала передачи на магнитный носитель записи.
Устройство из фиг. 1 может быть использовано для генерации сигнала С1 канала передачи в виде (б, к) последовательности, удовлетворяющей ограничению по б=1. Это означает, что в последовательном потоке данных сигнала канала передачи между двумя следующими друг за другом единицами присутствует, по меньшей мере, один ноль. То есть в сигнале канала передачи запрещены непрерывные последовательности из двух или более единиц.
Может возникнуть ситуация, при которой преобразование комбинаций, состоящих из двух последовательных двухразрядных исходных слов, осуществляемое без видоизменений, например, посредством устройства из фиг. 1, может нарушить ограничение по б=1. Такими комбинациями являются следующие комбинации: 00 00, преобразование которой без видоизменений приводит к созданию двух трехразрядных слов канала передачи, имеющих вид 101 101; 00 01, преобразование которой без видоизменений приводит к созданию двух трехразрядных слов канала передачи, имеющих вид 101 100; 11 00, преобразование которой без видоизменений приводит к созданию двух трехразрядных слов канала передачи, имеющих вид 001 101; и 11 01, преобразование которой без видоизменений приводит к созданию двух трехразрядных слов канала передачи, имеющих вид 001 100.
Для обеспечения видоизмененного кодирования блоков двух двухразрядных исходных слов в блоки двух трехразрядных слов канала передачи необходимо осуществлять обнаружение появления таких комбинаций. На фиг. 2А изображен видоизмененный вариант осуществления устройства из фиг. 1, которое помимо обычного кодирования двухразрядных исходных слов в трехразрядные слова канала передачи может дополнительно выполнять обнаружение вышеуказанных комбинаций и осуществлять видоизмененное кодирование, неизменно обеспечивая удовлетворение условиям ограничения по б=1 для сигнала канала передачи.
Устройство из фиг. 2А содержит в себе сдвиговый регистр, имеющий четыре ячейки с Х1 по Х4, служащие для приема четырех последовательных битов (XI, х2, х3, х4) из последовательного потока битов исходного сигнала 8. Выходы этих четырех ячеек в указанном порядке соединены с соответствующими входами вх1-вх4 логической схемы ЛС'. Устройство дополнительно содержит в себе устройство Ό1 обнаружения. Устройство Ό1 обнаружения вы полнено таким образом, что осуществляет обнаружение в последовательном потоке битов исходного сигнала того местоположения, в котором кодирование одиночных исходных слов потока битов в соответствующие одиночные слова канала передачи, осуществляемое без видоизменений, приводит к нарушению ограничения по б=1 для сигнала С канала передачи, и выполнено таким образом, что в ответ на такое обнаружение осуществляет подачу управляющего сигнала на свой выход 10.
Выход 10 устройства Ό1 обнаружения соединен с входом 12 управляющего сигнала логической схемы ЛС'. Логическая схема ЛС' имеет шесть выходов с о1 по о6, которые соединены с соответствующими входами ячеек с Υ1 по Υ6 второго сдвигового регистра 4'.
При отсутствии управляющего сигнала на входе 12 управляющего сигнала логическая схема ЛС' осуществляет преобразование первого двухразрядного исходного слова χιχ2 в трехразрядное слово у 1у2у3 канала передачи в соответствии с приведенной выше табл. 1. Как только схема устройства Ό1 обнаружения регистрирует наличие комбинации из двух двухразрядных исходных слов (х1х2, х3х4), которая равна одной из указанных выше комбинаций, логическая схема ЛС' осуществляет преобразование этой комбинации в соответствии с видоизмененной схемой кодирования, приведенной в следующей таблице.
Таблица 2
Исходные слова Схема кодирования без видоизменений Видоизмененная схема кодирования
00 00 101 101 100 010
00 01 101 100 101 010
11 00 001 101 000 010
11 01 001 100 001 010
Из таблицы видно, что исходное преобразование одиночных двух двухразрядных исходных слов, осуществляемое без видоизменений, приводит к нарушению ограничения по б=1, поскольку на границе между двумя полученными словами канала передачи возникают две единицы. Следовательно, логическая схема ЛС' устроена таким образом, что осуществляет преобразование блоков из двух двухразрядных исходных слов, приведенных в левом столбце вышеуказанной таблицы, в блоки из двух трехразрядных слов канала передачи, приведенных в правом столбце вышеуказанной табл. 2, с видоизмененным режимом кодирования. Видно, что теперь уже не возникает каких-либо нарушений ограничения по б=1. Кроме того, видоизмененное кодирование снова осуществляют либо с сохранением четности, либо с инверсией четности, но теперь уже для пар из двух двухразрядных исходных слов. Это очень полезно с точки зрения возможности получения с выхода устройства предварительного кодирования сигнала без постоянной составляющей путем добавления к входному сигналу 1 бита, в результате чего получают поток битов исходного сигнала, который подают в устройство кодирования. В данной ситуации это означает, что если количество единиц в блоках из двух двухразрядных исходных слов, образующих собой пару, является нечетным (четным), то количество единиц в блоке из двух полученных трехразрядных слов канала передачи является нечетным (четным), либо получают обратную ситуацию в зависимости от того, является ли преобразование пары из блока двухразрядных исходных слов преобразованием с сохранением четности или же преобразованием с инверсией четности. Кроме того, кодирование одного из двух двухразрядных исходных слов, являющегося вторым в вышеуказанной таблице, в виде трехразрядного слова канала передачи осуществляют таким образом, чтобы оно не было равным ни одному из четырех слов канала передачи из табл. 1. Это обусловлено тем, что на стороне приемника можно осуществить обнаружение этого трехразрядного слова канала передачи, не принадлежащего к приведенной в табл. 1 совокупности из четырех трехразрядных слов канала передачи, что позволяет реализовать соответствующую операцию декодирования, которая представляет собой операцию, обратную операции кодирования, описание которой приведено со ссылкой на табл. 2.
Логическая схема ЛС' выдает блок из двух трехразрядных слов канала передачи, полученных посредством кодирования в соответствии с табл. 2, на свои выходы вых1-вых6 (о1-о6), а слова канала передачи из этого блока подают в шесть ячеек Υ1-Υ6 сдвигового регистра 4'. Из описания настоящего варианта осуществления понятно, что обнаружение ситуаций, при которых необходимо видоизмененное кодирование, осуществляют посредством устройства Ό1 обнаружения с использованием исходных слов.
На фиг. 2Б изображена иная конструкция устройства, осуществляющего видоизмененное кодирование, описание которого приведено со ссылкой на табл. 2. В этом случае обнаружение ситуаций, при которых необходимо осуществлять видоизмененное кодирование, выполняют с использованием преобразованных слов канала передачи. Устройство из фиг. 2Б содержит в себе устройство Ό1' обнаружения, имеющее 6 входов для приема двух последовательных трехразрядных слов канала передачи, полученных посредством кодирования без видоизменений. Устройство Ό1' обнаружения определяет, являются ли два последовательных трехразрядных слова канала передачи, полученных с использованием кодирования без видоизменений, равными одной из четырех шестиразрядных последовательностей, приведенных в среднем столбце табл. 2 под заголовком Схема кодирования без видоизменений. Если это так, то уст ройство Ό1' обнаружения выдает сигнал переключения на свой выход 10 и сигнал АДР (АО) адресации на свой выход 10'. Сигнал переключения подают на вход 45 сигнала переключения в сдвиговом регистре 4. Сигнал АДР (АО) адресации подают на вход 46 сигнала адресации в ПЗУ 47 (постоянном запоминающем устройстве). В ответ на обнаружение соответственно одной из четырех шестиразрядных последовательностей, приведенных в среднем столбце табл. 2, устройство И1' обнаружения осуществляет генерацию одного из четырех возможных сигналов адресации с АД1 по АД4 (АО1-АИ4). Например, генерацию сигнала АД1 (АО1) адресации осуществляют в том случае, когда устройство И1' обнаружения регистрирует наличие последовательности 101 101, а генерацию сигнала АД4 (АО4) адресации осуществляют после обнаружения шестиразрядной последовательности 001 100. Шестиразрядные последовательности, приведенные в правом столбце табл. 2, запоминают в ПЗУ 47. После получения сигнала АД1 адресации ПЗУ подает на свои выходы вых1-вых6 (о1-о6) шестиразрядную последовательность 100 010, а после получения сигнала адресации АД2 ПЗУ подает на свои выходы шестиразрядную последовательности 101 010. После получения сигнала АД3 адресации ПЗУ подает на свои выходы шестиразрядную последовательность 000 010, а после получения сигнала АД4 адресации ПЗУ подает на свои выходы шестиразрядную последовательность 001 010. Теперь каждая ячейка памяти сдвигового регистра 4 имеет два входа, один из которых соединен с соответствующим выходом логической схемы ЛС', а другой соединен с соответствующим выходом ПЗУ 47.
В обычной ситуации, при которой не происходит нарушения ограничения по й=1, выполняют преобразование без видоизменений, а сигнал переключения отсутствует, при этом сдвиговый регистр осуществляет прием битов, подаваемых из логической схемы ЛС', через верхние входы сдвигового регистра 4. В том случае, если ограничение по й=1 нарушено, на вход 45 сигнала переключения подают сигнал переключения, а это приводит к тому, что сдвиговый регистр осуществляет прием шестиразрядной последовательности, представляющей собой видоизмененную последовательность, которую ПЗУ подает на нижние входы сдвигового регистра 4.
Наличие ограничения по к в (й, к) последовательности означает, что для сигнала канала передачи разрешены непрерывные последовательности из, максимум, к нулей, расположенных между двумя последовательными единицами.
Может возникнуть ситуация, при которой преобразование трех последовательных двухразрядных исходных слов, осуществляемое без видоизменений, нарушает ограничение по к.
Например, в результате преобразования последовательности исходных слов, имеющей вид 101 010, осуществляемого без видоизменений, получают три трехразрядных слова канала передачи следующего вида: 000 000 000. В том случае, когда необходимо получить (б, к) последовательность, в которой к равно 6, 7 или 8, такая комбинация из трех трехразрядных слов канала передачи возникать не должна.
Другим примером является последовательность исходных слов вида 101011, в результате преобразования которой, осуществляемого без видоизменений, получают три трехразрядных слова канала передачи следующего вида: 000 000 001. Такая комбинация из трех трехразрядных слов канала передачи не удовлетворяет ограничению по к=6 или к=7. Кроме того, такая комбинация трех трехразрядных слов канала передачи может следовать за предыдущим словом канала передачи, которое заканчивается на 0, что может привести к нарушению ограничения по к=8. Кроме того, эта комбинация заканчивается на 1, что может привести к нарушению ограничения по б=1 в том случае, если после этой комбинации следует трехразрядное слово канала передачи, начинающееся с 1. Аналогичные рассуждения справедливы и для последовательности исходных слов следующего вида: 01 10 10.
В качестве еще одного примера служит последовательность исходных слов вида 01 10 11, в результате преобразования которой без видоизменений получают три трехразрядных слова канала передачи следующего вида: 100 000 001. Подобно описанному выше, такая комбинация может приводить к нарушению ограничения по б=1.
Для обеспечения возможности реализации видоизмененного кодирования необходимо осуществлять обнаружение наличия таких комбинаций. На фиг. 3 изображен вариант осуществления устройства, которое помимо обычного кодирования двухразрядных исходных слов в трехразрядные слова канала передачи может дополнительно осуществлять обнаружение вышеуказанных комбинаций и в котором может быть реализовано видоизмененное кодирование.
Устройство из фиг. 3 содержит в себе сдвиговый регистр 2, имеющий шесть ячеек с Х1 по Х6, служащих для приема шести последовательных битов из последовательного потока битов исходного сигнала 8. Выходы этих шести ячеек в указанном порядке соединены с соответствующими входами в.\|-вх6 логической схемы ЛС. Устройство дополнительно содержит в себе средство Ό2 обнаружения. Средство Ό2 обнаружения выполнено таким образом, что осуществляет обнаружение того местоположения в последовательном потоке битов исходного сигнала, в котором кодирование потока битов, осуществляемое без видоизменений, приводит к нарушению ограничения по к для сигнала С1 канала передачи, и выполнено таким образом, что в ответ на указанное обнаружение осуществляет выдачу управляющего сигнала на свой выход 15.
Выходы этих шести ячеек также соединены с четырьмя соответствующими входами вх1вх6 (ίι-ί6) логической схемы ЛС. Выход 15 средства Ό2 обнаружения соединен с входом 16 управляющего сигнала логической схемы ЛС. Логическая схема ЛС имеет девять выходов вых1-вых9 (θι-ο9), которые соединены с соответствующими входами ячеек Υ1-Υ9 второго сдвигового регистра 4.
При отсутствии управляющих сигналов на входах 12 и 16 управляющих сигналов логическая схема ЛС осуществляет преобразование одиночного двухразрядного исходного слова χιχ2 в одиночное трехразрядное слово у1у2у3 канала передачи в соответствии с приведенной выше табл. 1. Как только схема устройства Ό1 обнаружения регистрирует наличие блока из двух двухразрядных исходных слов χ1χ2, х3х4, который равен одной из комбинаций, приведенных в вышеуказанной табл. 2, логическая схема ЛС осуществляет преобразование этой комбинации в соответствии с правилом преобразования, приведенным в табл. 2, в результате чего получают блок у1у2у3у4у5у6, состоящий из двух трехразрядных слов канала передачи.
Как только устройство Ό2 обнаружения регистрирует наличие блока χιχ2χ3χ4, х5х6, состоящего из трех двухразрядных исходных слов, который равен одной из указанных выше комбинаций, логическая схема ЛС осуществляет преобразование блока в соответствии с видоизмененной схемой кодирования, которая задана в приведенной ниже таблице, в результате чего получают блок из трех трехразрядных слов канала передачи.
Таблица 3
Исходные слова Схема кодирования без видоизменений Видоизмененная схема кодирования
10 10 10 000 000 000 000 010 010
10 10 11 000 000 001 001 010 010
01 10 11 100 000 001 101 010 010
01 10 10 100 000 000 100 010 010
Логическая схема ЛС выполнена таким образом, что в видоизмененном режиме кодирования осуществляет преобразование блоков из трех двухразрядных исходных слов, приведенных в левом столбце вышеуказанной табл. 3, в блоки из трех трехразрядных слов канала передачи, которые приведены в правом столбце вышеуказанной таблицы. Посредством осуществления видоизмененного кодирования согласно табл. 3 получают сигнал канала передачи, удовлетворяющий ограничению по к=8. Кроме того, видоизмененное кодирование пар из двух исходных слов точно так же осуществляют с сохранением четности или с инверсией четности.
Это является очень полезным для обеспечения возможности получения на выходе устройства предварительного кодирования сигнала без постоянной составляющей путем добавления 1 бита к входному сигналу для получения потока битов исходного сигнала, который подают в устройство кодирования. В данной ситуации это означает, что если количество единиц в блоках из трех двухразрядных исходных слов, образующих собой пару, является нечетным (четным), то количество единиц в полученном блоке из трех трехразрядных слов канала передачи является нечетным (четным), или же получают обратную ситуацию в зависимости от того, является ли преобразование пары блоков из трех двухразрядных исходных слов преобразованием с сохранением четности или же преобразованием с инверсией четности. Кроме того, кодирование двух из трех двухразрядных исходных слов, которые являются вторым и третьим в вышеуказанной таблице, в виде трехразрядного слова канала передачи осуществляют таким образом, чтобы оно не было равным ни одному из четырех слов канала передачи из табл. 1. Это обусловлено тем, что на стороне приемника можно осуществить обнаружение этих двух последовательных трехразрядных слов канала передачи, не принадлежащих к приведенной в табл. 1 совокупности из четырех трехразрядных слов канала передачи, что позволяет реализовать соответствующую операцию декодирования, которая представляет собой операцию, обратную операции кодирования, описание которой приведено со ссылкой на табл. 3.
Логическая схема ЛС выдает комбинации из трех трехразрядных слов канала передачи, полученных посредством кодирования в соответствии с табл. 3, на свои выходы вых1-выхэ (о1-оэ), а слова канала передачи подают в девять ячеек Υ1-Υ9 сдвигового регистра 4. Последовательный поток данных сигнала С1 канала передачи подают на выходную клемму 8.
Очевидно, что, вместо обнаружения нарушения ограничения по к на уровне исходного сигнала, такое обнаружение может быть осуществлено на уровне сигнала канала передачи точно таким же способом, как и тот, описание которого приведено со ссылкой на фиг. 2Б.
Как указано выше, для преобразования одиночных двухразрядных исходных слов в одиночные трехразрядные слова канала передачи возможны и другие правила преобразования. Эти правила преобразования указаны в семи приведенных ниже таблицах.
Таблица 4
Исходное слово (Х1,Х2) Слово (У1,У2,Уз) канала передачи
ИС1 00 СКП1 101
ИС2 01 СКП2 001
ИСз 10 СКПз 000
ИС4 11 СКП4 100
Таблица 5
Исходное слово (Х1,Х2) Слово (У1,У2,Уз) канала передачи
ИС1 00 СКП1 000
ИС2 01 СКП2 100
ИС3 10 СКПз 101
ИС4 11 СКП4 001
Таблица 6
Исходное слово (Х1,Х2) Слово (у1,У2,Уз) канала передачи
ИС1 00 СКЩ 000
ИС2 01 СКП2 001
ИС3 10 СКПз 101
ИС4 11 СКП4 100
Таблица 7
Исходное слово (Х1,Х2) Слово (у1,У2,Уз) канала передачи
ИС1 00 СКЩ 100
ИС2 01 СКП2 101
ИС3 10 СКПз 001
ИС4 11 СКП4 000
Таблица 8
Исходное слово (Х1,Х2) Слово (У1,У2,Уз) канала передачи
ИС1 00 СКП1 001
ИС2 01 СКП2 101
ИСз 10 СКПз 100
ИС4 11 СКП4 000
Таблица 9
Исходное слово (Х1,Х2) Слово (У1,У2,Уз) канала передачи
ИС1 00 СКП1 100
ИС2 01 СКП2 000
ИСз 10 СКПз 001
ИС4 11 СКП4 101
Таблица 10
Исходное слово (Х1,Х2) Слово (У1,У2,Уз) канала передачи
ИС1 00 СКП1 001
ИС2 01 СКП2 000
ИСз 10 СКПз 100
ИС4 11 СКП4 101
Очевидно, что с использованием вышеуказанных принципов могут быть получены дополнительные к вышеуказанным правила преобразования для кодирования блоков из двух или трех двухразрядных исходных слов в блоки из двух или трех трехразрядных слов канала передачи.
Приведено объяснение еще одного варианта осуществления устройства кодирования со ссылкой на указанную ниже табл. 11. В этой таблице изложено правило преобразования для устройства кодирования, которое может осуще17 ствлять кодирование трехразрядных исходных слов в четырехразрядные слова канала передачи.
Таблица 11
Исходное слово (Х1,Х2) Слово (У1,У2,У3) канала передачи
ИС1 000 СКП1 0000
ИС2 001 СКП2 0001
ИС3 010 СКП3 0100
ИС4 011 СКП4 0101
ИС5 100 СКП5 1001
ИС6 101 СКП6 1000
ИС7 110 СКП7 0010
ИС8 111 СКП8 1010
В табл. 11 преобразование исходного слова, принадлежащего парам исходных слов (ИС1, ИС2) и (ИС3, ИС4) осуществляют с сохранением четности, а преобразование исходного слова, принадлежащего парам исходных слов (ИС5, ИС6) и (ИС-. ИС8) осуществляют с инверсией четности. В этом случае значение пары исходных слов отличается только значением бита х3. Однако эта же самая таблица может быть использована и для создания пар исходных слов, отличающихся только значением бита х2. Например, пары исходных слов могут быть сформированы следующим образом: (ИСЬ ИС3), (ИС2, ИС4), (ИС5, ИС7) и (ИСб, ИС), при этом преобразование первых двух пар и последних двух пар осуществляют соответственно с сохранением четности и с инверсией четности. Следует отметить, что отсутствует необходимость того, чтобы в таблице преобразования согласно изобретению количество пар исходных слов, преобразование которых осуществляют с сохранением четности, было равно количеству пар исходных слов, преобразование которых осуществляют с инверсией четности. Таким образом, операция преобразования трехразрядного исходного слова в четырехразрядное слово канала передачи может содержать в себе операцию преобразования трех пар исходных слов с сохранением четности и операцию преобразования одной пары исходных слов с инверсией четности.
Как указано выше, применение вышеописанных устройств является исключительно целесообразным в совокупности с устройством преобразования, в котором для выполнения или невыполнения преобразования полярности осуществляют вставку 1 бита после каждых г бит последовательного потока данных. На фиг. 4 изображена такая совокупность, в которой после устройства 40 преобразования расположено устройство 7', соответствующее настоящему изобретению, а после устройства 7' расположено устройство 42 предварительного 1Ткодирования из известного уровня техники. Сигнал с выхода устройства 42 предварительного 1Т-кодирования подают в генератор 43 управляющего сигнала, который осуществляет генерацию управляющего сигнала для устройства 40 преобразования, посредством которого осуществляют управление вставкой либо 0, либо 1 в последовательный поток данных, который подают в устройство 7'. Вставка бита 0 или 1 всегда приводит соответственно к увеличению и уменьшению или же к уменьшению и увеличению текущего значения разности между числом нулей и единиц на выходе устройства 42 предварительного кодирования. Посредством изображенного на фиг. 4 устройства можно осуществлять ввод тонального сигнала слежения определенной частоты в последовательный поток данных или же поддерживать равенство нулю постоянной составляющей потока данных. Кроме того, в том случае, когда устройство 7' выполнено таким образом, что осуществляет генерацию (б, к) последовательности согласно описанному выше, это приводит к тому, что выходной сигнал устройства из фиг. 4 представляет собой выходной сигнал (б, к) с ограничением расстояния между переходами намагниченности (КТЬ). Примеры устройства 40 преобразования приведены в Техническом Журнале фирмы Белл Систем, том 53, № б, стр. 1103-1106 (Ве11 8ук!ет Тес11шеа1 1оигиа1, Уо1. 53, Νο. 6, рр. 1103-1106).
На фиг. 5 изображено устройство декодирования, предназначенное для декодирования последовательного потока данных, полученного устройством кодирования из фиг. 3, в результате чего получают двоичный исходный сигнал. Устройство декодирования имеет входную клемму 50, через которую получают сигнал канала передачи, а входная клемма 50 соединена с входом 56 сдвигового регистра 51, содержащего в себе девять ячеек с Υ1 по Υ9. Сдвиговый регистр 51 функционирует в качестве устройства последовательно-параллельного преобразования, осуществляя подачу блоков из трех трехразрядных слов канала передачи на вводы вх1вх9 логической схемы 52. Логическая схема 52 содержит в себе три таблицы: табл. 1, табл. 2 и табл. 3. Выходы вых1-вых6 логической схемы 52 соединены с входами ячеек Х1-Х6 сдвигового регистра 54, выход 57 которого соединен с выходной клеммой 55. Схема 53 устройства обнаружения имеет входы вх1-вх6, соединенные соответственно с выходами ячеек Υ4-Υ9 сдвигового регистра 51, и имеет выходы вых1 и вых2, которые соединены соответственно с входами упр1 и упр2 (с1, с2) управляющего сигнала логической схемы 52. Схема 53 устройства обнаружения может осуществлять обнаружение битовой комбинации 010 в ячейках Υ4, Υ5 и Υ6 сдвигового регистра 51 и может осуществлять обнаружение битовой комбинации 010010 в ячейках Υ4-Υ9 сдвигового регистра 51.
После обнаружения битовой комбинации
010010 схема 53 устройства обнаружения осуществляет генерацию управляющего сигнала на своем выходе вых2, а после обнаружения битовой комбинации 010 в ячейках Υ4, Υ5 и Υ6 при одновременном отсутствии битовой комбинации 010 в ячейках Υ7, Υ8 и Υ9 она осуществляет генерацию управляющего сигнала на своем выходе вых1.
При отсутствии управляющих сигналов логическая схема 52 осуществляет преобразование трехразрядного слова канала передачи, хранящегося в ячейках Υ1, Υ2 и Υ3, в соответствующее ему двухразрядное исходное слово согласно табл. 1 преобразования и подает двухразрядное исходное слово в ячейки Х1 и Х2. При наличии управляющего сигнала на входе упр1 логическая схема 52 осуществляет преобразование блока из двух трехразрядных слов канала передачи, хранящихся в ячейках Υ1-Υ6, в блок из двух двухразрядных исходных слов согласно табл. 2 преобразования и подает два двухразрядных исходных слова в ячейки Х1-Х4. При наличии управляющего сигнала на входе упр2 логическая схема 52 осуществляет преобразование блока из трех трехразрядных слов канала передачи, хранящихся в ячейках Υ1-Υ9, в блок из трех двухразрядных исходных слов согласно табл. 3 преобразования и подает три двухразрядных исходных слова в ячейки Х1-Х6. Так осуществляют преобразование последовательного потока данных сигнала канала передачи в последовательный поток данных исходного сигнала.
Закодированная информация, которую подают на вход 50, может быть получена путем воспроизведения информации с носителя записи, например с магнитного носителя 23 записи или с оптического носителя 23' записи. Для этого устройство фиг. 5 содержит в себе устройство 62 считывания, осуществляющее считывание информации с дорожки на носителе записи, а устройство 62 содержит в себе считывающую головку 64, осуществляющую считывание информации с указанной дорожки записи.
Несмотря на то, что описание изобретения было приведено со ссылкой на предпочтительные варианты его осуществления, следует понимать, что эти примеры не являются ограничивающими. Следовательно, специалистами в данной области техники могут быть реализованы различные его видоизменения без выхода за пределы объема патентных притязаний изобретения, которые определены формулой изобретения. Например, в результате видоизменения устройства декодирования из фиг. 5 может быть создано такое устройство, в котором устройство 53 обнаружения осуществляет обнаружение различных видоизмененных состояний при декодировании исходя из декодированной информации, а не из закодированной информации, что раскрыто и показано на фиг. 5. Кроме того, следует отметить, что, например, устройство 7' преобразования и устройство 42 предварительного кодирования могут быть объединены в один блок, в котором, в зависимости от поступающих на вход η-разрядных исходных слов, посредством таблицы преобразования осуществляют прямое преобразование этих η-разрядных исходных слов в трехразрядные слова, которые подают на выход объединенного блока. Помимо этого, целесообразным также является использование изобретения в устройстве преобразования 8-разрядных исходных слов в 15-разрядные слова канала передачи.
Использование глагола содержит в себе и его вариантов не исключает наличия иных блоков или операций, чем те, которые изложены в пункте формулы изобретения. Кроме того, использование неопределенного артикля перед наименованием блока не исключает наличия множества таких блоков. Любые приведенные в формуле изобретения обозначения ссылок, заключенные в круглые скобки, не следует истолковывать как ограничение объема патентных притязаний, определяемых формулой изобретения. Изобретение может быть осуществлено посредством аппаратных средств, а также посредством программных средств. Посредством одного и того же аппаратного изделия могут быть реализованы несколько средств. Кроме того, изобретению присущи каждый и любой из признаков новизны или совокупность признаков.

Claims (19)

  1. ФОРМУЛА ИЗОБРЕТЕНИЯ
    1. Устройство кодирования потока информационных битов двоичного исходного сигнала в поток информационных битов двоичного сигнала в канале передачи, в котором поток битов исходного сигнала разделен на η-разрядные исходные слова, при этом устройство содержит в себе средство преобразования, выполненное с возможностью осуществления преобразования указанных исходных слов в соответствующие т-разрядные слова канала передачи, отличающееся тем, что каждое значение η-разрядных исходных слов вместе с другим значением ηразрядных исходных слов образуют собой пару исходных слов, причем значения исходных слов указанной пары η-разрядных исходных слов отличаются между собой значением бита в с.|том разряде η-разрядных исходных слов, где величина с.| является постоянной, пары ηразрядных исходных слов подразделены на первую часть и остальную часть, а средство преобразования выполнено с возможностью осуществления преобразования η-разрядных исходных слов в т-разрядные слова канала передачи таким образом, что преобразование двух исходных слов, образующих собой пару исходных слов из первой части пар η-разрядных исходных слов, осуществляется с сохранением четности, а преобразование двух исходных слов, образующих собой пару исходных слов из остальной части пар η-разрядных исходных слов осуществляется с инверсией четности.
  2. 2. Устройство по п.1, отличающееся тем, что средство преобразования выполнено с возможностью осуществления преобразования блока из р последовательных η-разрядных исходных слов в соответствующий блок из р последовательных т-разрядных слов канала передачи, где η, т и р представляют собой целые числа, т>п>2, р>1, и где р может принимать различные значения.
  3. 3. Устройство по п.2, отличающееся тем, что т=п+1.
  4. 4. Устройство по п.3, отличающееся тем, что η=2.
  5. 5. Устройство по п.4, отличающееся тем, что устройство выполнено с возможностью осуществления преобразования одиночных исходных слов в соответствующие одиночные слова канала передачи в соответствии с приведенной ниже таблицей.
    Исходное слово Слово канала передачи ИС1 00 СКП1 101 ИС2 01 СКП2 100 ИСз 10 СКПз 000 ИС4 11 СКП4 001
  6. 6. Устройство по любому из пп.4, 5, отличающееся тем, что средство преобразования выполнено с возможностью осуществления преобразования двухразрядных исходных слов в соответствующие трехразрядные слова канала передачи, в результате чего получают сигнал канала передачи в виде (й, к) последовательности, где й=1, при этом устройство дополнительно содержит в себе средство, осуществляющее обнаружение того местоположения в потоке битов исходного сигнала, в котором кодирование одиночных двухразрядных исходных слов в соответствующие одиночные слова канала передачи могло бы привести к нарушению ограничения по й на границах слова канала передачи, и осуществляющее выдачу управляющего сигнала в ответ на указанное обнаружение, при этом при отсутствии управляющего сигнала средство преобразования осуществляет преобразование одиночных двухразрядных исходных слов в соответствующие одиночные трехразрядные слова канала передачи.
  7. 7. Устройство по п.6, отличающееся тем, что средство преобразования выполнено с возможностью осуществления при наличии управляющего сигнала, который возникает при преобразовании двух последовательных исходных слов, преобразования блока из указанных двух последовательных двухразрядных исходных слов в блок из двух соответствующих трехразрядных слов канала передачи таким образом, что для обеспечения сохранения ограничения по й=1 преобразование одного из двух исходных слов из блока исходных слов в трехразрядное слово канала передачи осуществляется так, что оно не является идентичным ни одному из четырех слов СКП|-СКП4 канала передачи, при этом средство преобразования дополнительно выполнено с возможностью осуществления при наличии указанного управляющего сигнала преобразования блока, состоящего из указанных двух последовательных двухразрядных исходных слов, в соответствующий блок, состоящий из двух последовательных трехразрядных слов канала передачи.
  8. 8. Устройство по любому из пп.1, 7, отличающееся тем, что средство преобразования выполнено с возможностью осуществления преобразования блоков из двух последовательных двухразрядных исходных слов в блоки из двух последовательных трехразрядных слов канала передачи в соответствии со схемой кодирования, заданной в приведенной ниже таблице.
    Блок из двух исходных слов Блок из двух слов канала передачи 00 00 100 010 00 01 101 010 11 00 000 010 11 01 001 010
  9. 9. Устройство по любому из пп.6-8, отличающееся тем, что значение к превышает 5 и устройство дополнительно содержит средство, осуществляющее обнаружение того местоположения в потоке битов исходного сигнала, в котором кодирование одиночных двухразрядных исходных слов в одиночные трехразрядные слова канала передачи приводит к нарушению ограничения по к, и осуществляющее выдачу второго управляющего сигнала в ответ на указанное обнаружение, при этом средство преобразования выполнено с возможностью осуществления, при наличии второго управляющего сигнала, возникающего при преобразовании трех последовательных двухразрядных исходных слов, преобразования блока из указанных трех последовательных двухразрядных исходных слов в блок из трех соответствующих последовательных трехразрядных слов канала передачи, причем средство преобразования дополнительно выполнено с возможностью осуществления преобразования двух из этих трех исходных слов, содержащихся в блоке, в соответствующие трехразрядные слова канала передачи, не являющиеся идентичными этим четырем словам СКП1-СКП4 канала передачи, для обеспечения сохранения ограничения по к.
  10. 10. Устройство по любому из пп.1, 9, отличающееся тем, что средство преобразования выполнено с возможностью осуществления преобразования блоков из трех последовательных двухразрядных исходных слов в блоки из трех последовательных трехразрядных слов канала передачи в соответствии со схемой кодирования, заданной в приведенной ниже таблице.
    Блок из трех исходных слов Блок из трех слов канала передачи 10 10 10 000 010 010 10 10 11 001 010 010 01 10 11 101 010 010 01 10 10 100 010 010
  11. 11. Устройство по любому из предыдущих пунктов, отличающееся тем, что средство преобразования выполнено с возможностью осуществления операции обработки сигналов для двоичного исходного сигнала, а эта операция является эквивалентной преобразованию последовательных исходных слов в последовательные слова канала передачи с последующим предварительным аТ-кодированием указанных слов канала передачи.
  12. 12. Устройство по любому из пп.1, 11, отличающееся тем, что оно дополнительно содержит в себе средство добавления бита, осуществляющее добавление одного бита к последовательным блокам из г битов исходного сигнала.
  13. 13. Устройство по любому из предыдущих пунктов, отличающееся тем, что оно дополнительно содержит средство, осуществляющее запись потока информационных битов двоичного сигнала в канале передачи на дорожку носителя записи.
  14. 14. Способ кодирования потока информационных битов двоичного исходного сигнала в поток информационных битов двоичного сигнала в канале передачи, в котором поток битов исходного сигнала разделен на η-разрядные исходные слова, а способ включает операцию преобразования указанных исходных слов в соответствующие т-разрядные слова канала передачи, отличающийся тем, что каждое значение ηразрядных исходных слов вместе с другим значением η-разрядных исходных слов образуют собой пару исходных слов, а значения исходных слов указанной пары η-разрядных исходных слов отличаются между собой значением бита в с.|-том разряде η-разрядных исходных слов, где величина η является постоянной, пары ηразрядных исходных слов подразделены на первую часть и остальную часть, а операция преобразования включает операцию преобразования η-разрядных исходных слов в т-разрядные слова канала передачи, которую осуществляют таким образом, что преобразование обоих двух исходных слов, образующих собой пару исходных слов из первой части пар η-разрядных исходных слов, выполняют с сохранением четности, а преобразование двух исходных слов, образующих собой пару исходных слов из остальной части пар η-разрядных исходных слов, выполняют с инверсией четности.
  15. 15. Носитель записи, в который подают двоичный сигнал канала передачи, причем этот двоичный сигнал канала передачи получен посредством преобразования соответствующего двоичного исходного сигнала, в котором поток битов двоичного сигнала в канале передачи разделен на т-разрядные слова канала передачи, двоичный исходный сигнал разделен на ηразрядные исходные слова, а т-разрядные слова канала передачи получены посредством преобразования η-разрядных исходных слов в соответствующие т-разрядные слова канала передачи, отличающийся тем, что каждое значение ηразрядных исходных слов вместе с другим значением η-разрядных исходных слов образуют собой пару исходных слов, причем значения исходных слов указанной пары η-разрядных исходных слов отличаются между собой значением бита в с.|-том разряде η-разрядных исходных слов, где величина η является постоянной, пары η-разрядных исходных слов подразделены на первую часть и остальную часть, при этом преобразование η-разрядных исходных слов в т-разрядные слова канала передачи осуществляется с возможностью преобразования двух исходных слов, образующих собой пару исходных слов из первой части пар η-разрядных исходных слов, при сохранении четности, а преобразование двух исходных слов, образующих собой пару исходных слов из остальной части пар η-разрядных исходных слов, осуществляется с инверсией четности.
  16. 16. Носитель записи, в который подают сигнал канала передачи с предварительным 1Ткодированием, причем этот двоичный сигнал канала передачи с предварительным 1Ткодированием получен посредством предварительного 1Т-кодирования двоичного сигнала в канале передачи, а двоичный сигнал в канале передачи получен посредством преобразования соответствующего двоичного исходного сигнала, в котором поток битов двоичного сигнала в канале передачи разделен на т-разрядные слова канала передачи, двоичный исходный сигнал разделен на η-разрядные исходные слова, а тразрядные слова канала передачи получены посредством преобразования η-разрядных исходных слов в соответствующие т-разрядные слова канала передачи, отличающийся тем, что каждое значение η-разрядных исходных слов вместе с другим значением η-разрядных исходных слов образуют собой пару исходных слов, причем значения исходных слов указанной пары ηразрядных исходных слов отличаются между собой значением бита в с.|-том разряде ηразрядных исходных слов, где величина η является постоянной, пары η-разрядных исходных слов подразделены на первую часть и остальную часть, при этом преобразование ηразрядных исходных слов в т-разрядные слова канала передачи осуществляется так, что преобразование двух исходных слов, образующих собой пару исходных слов из первой части пар η-разрядных исходных слов, выполняется с сохранением четности, а преобразование двух исходных слов, образующих собой пару исходных слов из остальной части пар η-разрядных ис25 ходных слов, выполняется с инверсией четности.
  17. 17. Устройство декодирования потока информационных битов двоичного сигнала канала передачи в поток информационных битов двоичного исходного сигнала, в котором поток битов сигнала канала передачи разделен на тразрядные слова канала передачи, при этом устройство содержит средство обратного преобразования, выполненное с возможностью осуществления обратного преобразования тразрядных слов канала передачи в соответствующие η-разрядные исходные слова, отличающееся тем, что каждое значение ηразрядных исходных слов вместе с другим значением η-разрядных исходных слов образуют собой пару исходных слов, причем значения исходных слов указанной пары η-разрядных исходных слов отличаются между собой значением бита в с.|-том разряде η-разрядных исходных слов, где величина с.| является постоянной, пары η-разрядных исходных слов подразделены на первую часть и остальную часть, а средство обратного преобразования выполнено с возможностью осуществления обратного преобразования т-разрядных слов канала передачи в ηразрядные исходные слова таким образом, что обратное преобразование т-разрядных слов канала передачи в исходные слова, которые образуют собой пару исходных слов из первой части пар η-разрядных исходных слов, выполняется с сохранением четности, а преобразование т-разрядных слов канала передачи в исходные слова, которые образуют собой пару исходных слов из остальной части пар η-разрядных исходных слов, выполняется с инверсией четности.
  18. 18. Устройство по п.17, отличающееся тем, что средство обратного преобразования выполнено с возможностью осуществления обратного преобразования блока из р последовательных тразрядных слов канала передачи в соответствующий блок из р последовательных ηразрядных исходных слов, где η, т и р представляют собой целые числа, т>ц>2, р>1, и где р может принимать различные значения.
  19. 19. Устройство по любому из пп.17, 18, отличающееся тем, что средство обратного преобразования выполнено с возможностью осуществления обратного преобразования т-разрядных слов канала передачи в η-разрядные исходные слова в соответствии по меньшей мере с одной из таблиц, приведенных в описании.
EA200200082A 2000-04-25 2001-04-02 УСТРОЙСТВО КОДИРОВАНИЯ/ДЕКОДИРОВАНИЯ n-РАЗРЯДНЫХ ИСХОДНЫХ СЛОВ В СООТВЕТСТВУЮЩИЕ m-РАЗРЯДНЫЕ СЛОВА КАНАЛА ПЕРЕДАЧИ И ОБРАТНО EA004072B1 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP00201479 2000-04-25
PCT/EP2001/003678 WO2001082540A1 (en) 2000-04-25 2001-04-02 A device for encoding/decoding n-bit source words into corresponding m-bit channel words, and vice versa

Publications (2)

Publication Number Publication Date
EA200200082A1 EA200200082A1 (ru) 2002-04-25
EA004072B1 true EA004072B1 (ru) 2003-12-25

Family

ID=8171397

Family Applications (1)

Application Number Title Priority Date Filing Date
EA200200082A EA004072B1 (ru) 2000-04-25 2001-04-02 УСТРОЙСТВО КОДИРОВАНИЯ/ДЕКОДИРОВАНИЯ n-РАЗРЯДНЫХ ИСХОДНЫХ СЛОВ В СООТВЕТСТВУЮЩИЕ m-РАЗРЯДНЫЕ СЛОВА КАНАЛА ПЕРЕДАЧИ И ОБРАТНО

Country Status (15)

Country Link
US (1) US6710724B2 (ru)
EP (1) EP1279264A1 (ru)
JP (1) JP2003532338A (ru)
KR (1) KR20020087001A (ru)
CN (1) CN1383659A (ru)
AR (1) AR029067A1 (ru)
AU (1) AU5040901A (ru)
BR (1) BR0106089A (ru)
CZ (1) CZ20014643A3 (ru)
EA (1) EA004072B1 (ru)
MX (1) MXPA01013103A (ru)
MY (1) MY129334A (ru)
PL (1) PL351569A1 (ru)
TW (1) TW516292B (ru)
WO (1) WO2001082540A1 (ru)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8971823B2 (en) 2005-10-27 2015-03-03 Qualcomm Incorporated Precoding for segment sensitive scheduling in wireless communication systems
US11943485B2 (en) 2011-11-07 2024-03-26 Dolby International Ab Method of coding and decoding images, coding and decoding device and computer programs corresponding thereto

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050094709A1 (en) * 2001-12-06 2005-05-05 Ismail Lakkis Ultra-wideband communication apparatus and methods
US20050201473A1 (en) * 2001-12-06 2005-09-15 Ismail Lakkis Systems and methods for receiving data in a wireless communication network
US8045935B2 (en) 2001-12-06 2011-10-25 Pulse-Link, Inc. High data rate transmitter and receiver
US7317756B2 (en) 2001-12-06 2008-01-08 Pulse-Link, Inc. Ultra-wideband communication apparatus and methods
US6753797B2 (en) * 2002-09-25 2004-06-22 Infineon Technologies Ag Multiproperty 16/17 trellis code
US8797193B2 (en) 2010-01-29 2014-08-05 Hewlett-Packard Development Company, L.P. Parallel test payload

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4337458A (en) * 1980-02-19 1982-06-29 Sperry Corporation Data encoding method and system employing two-thirds code rate with full word look-ahead
US4547890A (en) * 1982-09-28 1985-10-15 Abraham M. Gindi Apparatus and method for forming d.c. free codes
JP2657561B2 (ja) * 1990-02-09 1997-09-24 富士通株式会社 位置決め制御方式
JPH04143904A (ja) * 1990-10-05 1992-05-18 Hitachi Ltd ディジタル録画装置
US5477222A (en) * 1993-05-04 1995-12-19 U.S. Philips Corporation Device for encoding/decoding N-bit source words into corresponding M-bit channel words, and vice versa
KR0128040B1 (ko) * 1993-11-27 1998-04-04 김광호 디스크 기록 매체를 이용하는 데이타 저장장치의 디지탈 서보제어장치 및 방법
US5585976A (en) * 1994-06-22 1996-12-17 Seagate Technology, Inc. Digital sector servo incorporating repeatable run out tracking
US5861825A (en) * 1996-03-21 1999-01-19 Sony Corporation Method and device for code modulation, method and device for code demodulation, and method and device for decoding
CN1126261C (zh) * 1997-12-22 2003-10-29 皇家菲利浦电子有限公司 用于n位源字与相应的m位信道字之间相互编码/解码的设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8971823B2 (en) 2005-10-27 2015-03-03 Qualcomm Incorporated Precoding for segment sensitive scheduling in wireless communication systems
US11943485B2 (en) 2011-11-07 2024-03-26 Dolby International Ab Method of coding and decoding images, coding and decoding device and computer programs corresponding thereto

Also Published As

Publication number Publication date
EA200200082A1 (ru) 2002-04-25
BR0106089A (pt) 2002-03-05
WO2001082540A1 (en) 2001-11-01
US20010050623A1 (en) 2001-12-13
AR029067A1 (es) 2003-06-04
PL351569A1 (en) 2003-05-05
US6710724B2 (en) 2004-03-23
KR20020087001A (ko) 2002-11-21
MXPA01013103A (es) 2002-06-04
TW516292B (en) 2003-01-01
JP2003532338A (ja) 2003-10-28
EP1279264A1 (en) 2003-01-29
AU5040901A (en) 2001-11-07
CN1383659A (zh) 2002-12-04
MY129334A (en) 2007-03-30
CZ20014643A3 (cs) 2002-06-12

Similar Documents

Publication Publication Date Title
US5477222A (en) Device for encoding/decoding N-bit source words into corresponding M-bit channel words, and vice versa
US5608397A (en) Method and apparatus for generating DC-free sequences
US6275175B1 (en) Device for encoding/decoding n-bit source words into corresponding m-bit channel words, and vice versa
EP0902544B1 (en) Modulating device and demodulating device
JP4138031B2 (ja) ｎ−ビットソースワードから対応したｍ−ビットチャネルワードへの符号化装置、並びに、逆向きの復号化装置
EA004072B1 (ru) УСТРОЙСТВО КОДИРОВАНИЯ/ДЕКОДИРОВАНИЯ n-РАЗРЯДНЫХ ИСХОДНЫХ СЛОВ В СООТВЕТСТВУЮЩИЕ m-РАЗРЯДНЫЕ СЛОВА КАНАЛА ПЕРЕДАЧИ И ОБРАТНО
EP1076932B1 (en) ENCODING/DECODING n-BIT SOURCE WORDS INTO CORRESPONDING m-BIT CHANNEL WORDS, AND VICE VERSA, SUCH THAT THE CONVERSION IS PARITY INVERTING
EA003569B1 (ru) Способ преобразования потока битов данных двоичного информационного сигнала в поток битов данных кодированного с ограничениями сигнала двоичного канала связи, устройство для кодирования, сигнал, содержащий поток битов данных кодированного с ограничениями сигнала двоичного канала связи, носитель записи, способ декодирования, устройство для декодирования
US6225921B1 (en) Device for encoding/decoding n-bit source words into corresponding m-bit channel words, and vice versa
EP0624000B1 (en) Device for encoding/decoding n-bit source words into corresponding m-bit channel words, and vice versa
EA005043B1 (ru) Способ преобразования м-битовых информационных слов в модулированный сигнал
US6232896B1 (en) Device for encoding n-bit source words into corresponding m-bit channel words and decoding m-bit channel words into corresponding n-bit source words
JPH02119434A (ja) 符合化回路及び復合化回路
WO1996036120A1 (en) M=7(3,8) runlength limited code for multi-level data
MXPA99006015A (en) Device for encoding/decoding n-bit source words into corresponding m-bit channel words, and vice versa
WO1996036126A1 (en) M=5(0,2) runlength limited code for multi-level data
WO1996036116A1 (en) M=6 (3,8) runlength limited code for multi-level data
MXPA00008158A (en) Device for encoding n-bit source words into corresponding m-bit channel words and decoding m-bit channel words into corresponding n-bit source words
WO1996036121A1 (en) M=7 (1,3) runlength limited code for multi-level data

Legal Events

Date Code Title Description
MM4A Lapse of a eurasian patent due to non-payment of renewal fees within the time limit in the following designated state(s)

Designated state(s): AM KZ KG MD TJ TM

MM4A Lapse of a eurasian patent due to non-payment of renewal fees within the time limit in the following designated state(s)

Designated state(s): AZ BY

MM4A Lapse of a eurasian patent due to non-payment of renewal fees within the time limit in the following designated state(s)

Designated state(s): RU