CZ20014643A3 - Zařízení pro kódování toku datových bitů, způsob kódování, nosič záznamu a zařízení pro dekódování - Google Patents

Zařízení pro kódování toku datových bitů, způsob kódování, nosič záznamu a zařízení pro dekódování Download PDF

Info

Publication number
CZ20014643A3
CZ20014643A3 CZ20014643A CZ20014643A CZ20014643A3 CZ 20014643 A3 CZ20014643 A3 CZ 20014643A3 CZ 20014643 A CZ20014643 A CZ 20014643A CZ 20014643 A CZ20014643 A CZ 20014643A CZ 20014643 A3 CZ20014643 A3 CZ 20014643A3
Authority
CZ
Czechia
Prior art keywords
bit
words
source
channel
source words
Prior art date
Application number
CZ20014643A
Other languages
English (en)
Inventor
Josephus Arnoldus Henricus Maria Kahlman
Original Assignee
Koninklijke Philips Electronics N. V.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics N. V. filed Critical Koninklijke Philips Electronics N. V.
Publication of CZ20014643A3 publication Critical patent/CZ20014643A3/cs

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)
  • Dc Digital Transmission (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

NOSIČ ZÁZNAMU A ZAŘÍZENÍ PRO DEKÓDOVÁNÍ
Oblast techniky
Vynález se týká zařízení a způsobu pro kódování toku datových bitů binárního zdrojového signálu do toku datových bitů binárního kanálového signálu, ve kterém je bitový tok zdrojového signálu rozdělen do n-bitových zdrojových slov, přičemž zařízení obsahuje převodní prostředky přizpůsobené k převedení zdrojových slov na odpovídající m-bitová kanálová slova. Vynález se také týká nosiče záznamů a zařízení pro dekódování toku datových bitů binárního kanálového signálu získaného pomocí kódovacího zařízení, aby se získal tok datových bitů binárního zdrojového signálu.
Dosavadní stav techniky
Kódovací zařízení zmiňované v předchozím je známé z knihy Coding techniques for digital recorders (Kódovací postupy pro digitální zapisovače) od K. A. Schouhamera Imminka, kapitola 5.6.7, str. 127-131, Prentice Halí (1991). Kniha rozebírá kodér pro generování (d,k) posloupnosti, která splňuje parametry: poměr 2/3, (1,7), přičemž kodér navrhuje také Cohn a kol. v USP 4 337 458. Známé kódovací schéma trpí přítomností stejnosměrné složky, která může příliš narůst a tím zavést rušení do komunikačních systémů, které nemohou se stejnosměrnou složkou pracovat, stejně jako rušení při jakémkoliv záznamu dat na magnetická média.
0983312 (0983312_CZ.doc) « · · · * • · · · · · • · · ♦ · · b « · · · · ··· ·
Podstata vynálezu
Cílem vynálezu je poskytnout zařízení pro kódování n-bitových zdrojových slov do odpovídajících m-bitových kanálových slov takovým způsobem, aby zařízení samotné negenerovalo stejnosměrnou složku v kanálovém signálu, zatímco dále poskytuje možnost, pomocí dalších opatření, která se musí přijmout, také poskytuje možnost realizování kanálového signálu ve tvaru (d,k) posloupnosti.
Zařízení podle vynálezu se vyznačuje tím, že každá hodnota n-bitových zdrojových slov společně s jinou hodnotou n-bitových zdrojových slov tvoří dvojici zdrojových slov, přičemž hodnoty zdrojových slov dvojice n-bitových zdrojových slov se liší v bitové hodnotě q-tých bitů n-bitových zdrojových slov, q je konstanta, dvojice n-bitových zdrojových slov jsou dále rozděleny na první část a zbývající část a převodní prostředky jsou přizpůsobeny k převedení n-bitových zdrojových slov na m-bitová kanálová slova tak, že převod dvou zdrojových slov tvořících dvojici zdrojových slov v první části dvojic n-bitových zdrojových slov paritu zachovává a převod dvou zdrojových slov tvořících dvojici zdrojových slov ve zbývající části dvojic n-bitových zdrojových slov paritu invertuje.
Zachovávající paritu znamená, že parita n-bitových zdrojových slov, která se mají převést, je stejná, jako parita (po sečtení modulo 2) odpovídajících m-bitových kanálových slov, na která se převádějí. Invertující paritu znamená, že parita n-bitových zdrojových slov, které se mají převést, je inverzní k paritě (po sečtení modulo 2) odpovídajících m-bitových kanálových slov, na které se převádějí. Výsledkem se může získat jedinečný vztah mezi paritou dvou zdrojových slov dvojice a paritou odpovídajících kanálových slov, což umožňuje efektivní • · « · ft « · · · · ···« *·· · · · «·····» · · · · · *··« · · * · · · · ·· ·· ·· *· · ···· řízení stejnosměrné složky binárního kanálového signálu po aT překódování.
Kódovací zařízení podle vynálezu se může použít v kombinaci s jednotkou přidání bitu, ve které se ke kódovým slovům určité délky přidá jeden bit. Získaný signál se může přivést na kódovací zařízení vynálezu. Kanálový signál kódovacího zařízení se přivede na ΙΤ-prekodér. Účelem jednotky přidání bitu je přidat bit 0 nebo 1 k blokům dat vstupního signálu převodníku, aby se získal výstupní signál prekodéru, který nemá stejnosměrnou složku nebo který obsahuje sledovací nosný signál určité frekvence. Výstupní signál prekodéru se zapíše na nosič záznamu. Přidání jednoho bitu kódovým slovům určité délky je takové, že tento bit bude na q-té pozici n-bitových zdrojových slov, která se mají dodat na převodník. Tímto způsobem se mohou získat dvě různá n-bitová zdrojová slova. Takto získaná n-bitová zdrojová slova se liší pouze hodnotou bitu na q-té bitové pozici. Tato dvě n-bitová zdrojová slova tvoří dvojici n-bitových zdrojových slov. V případě, že převod dvojice zdrojových slov paritu zachovává, přidání bitu 0 ke vstupnímu signálu převodníku způsobí zachování polarity výstupního signálu 1T prekodéru a přidání bitu 1 způsobí inverzi polarity výstupního signálu 1T prekodéru. V případě, že převod dvojice zdrojových slov paritu invertuje, přidání bitu 0 ke vstupnímu signálu převodníku způsobí inverzi polarity výstupního signálu 1T prekodéru a přidání bitu 1 způsobí zachování polarity výstupního signálu 1T prekodéru. Převodník tedy ovlivňuje výstupní signál 1T prekodéru tak, aby se dodávaná hodnota součtu číslic výstupního signálu 1T prekodéru dala řídit, aby se dostal požadovaný vzor jako funkce času.
Zařízení podle vynálezu se přednostně vyznačuje tím, že převodní prostředky jsou přizpůsobeny k převodu bloku p po « ·· · tttt · tt tttttt sobě jdoucích n-bitových zdrojových slov na odpovídající blok p po sobě jdoucích m-bitových kanálových slov, kde n, m a p jsou přirozená čísla, m>n>2, p>l, a kde p se může měnit.
Přednostně se m rovná n+1 a n je rovno 2. Když je n 2, zařízení podle vynálezu ve spojení s přídavnými opatřeními, která je třeba přijmout, jak vyvstane později, může využít ng kanálové signály ve tvaru (d,k) posloupnosti, kde d=l. Vyšší hodnoty n neumožňují generování (l,k) posloupnosti. Dále n=2, což znamená, že 2-bitová zdrojová slova se převedou na 3-bitová kanálová slova, způsobí 50% nárůst bitů v kanálovém signálu generovaném zařízením.
Jsou možné různé převody 2-bitových zdrojových slov na 3-bitová kanálová slova, ve kterých dvojice n-bitových zdrojových slov paritu zachovávají nebo paritu invertují. Jeden takový převod je předmětem nároku 5. Je však třeba poznamenat, že jsou možné různé permutace kanálových kódů z tabulky, konkrétně celkem 8.
Zařízení podle vynálezu, ve kterém jsou převodní prostředky přizpůsobeny k převedení 2-bitových zdrojových slov na odpovídající 3-bitová kanálová slova, aby se získal kanálový signál ve tvaru (d,k) posloupnosti, kde d=l, přičemž zařízení dále obsahuje prostředky pro detekci pozice v bitovém toku zdrojového signálu, kde by kódování jednotlivých 2-bitových zdrojových slov na odpovídající jednotlivá kanálová slova vedlo k porušení d-podmínky na hranicích kanálového slova, a pro dodání řídícího signálu jako odpovědi na detekci, se může dále vyznačovat tím, že jsou za nepřítomnosti řídícího signálu převodní prostředky přizpůsobeny k převodu jednotlivých 2-bitových zdrojových slov na odpovídající jednotlivá 3-bitová kanálová slova.
Konkrétněji se zařízení vyznačuje tím, že jsou za □
to toto • « « · • to· • » • toto to* ···· to · to· ·* přítomnosti řídícího signálu převodní prostředky dále přizpůsobeny pro převedení bloku dvou po sobě jdoucích 2-bitových zdrojových slov na odpovídající blok dvou po sobě jdoucích 3-bitových kanálových slov.
Opatření pro převedení jednoho (řekněme druhého) ze dvou po sobě jdoucích zdrojových slov na 3-bitové slovo odlišné od čtyř kanálových slov CWi až CW4 dává možnost detekovat na straně přijímače, še nastala situace, při které by kódování jednoduchých zdrojových slov do odpovídajících jednoduchých kanálových slov vedlo na porušení podmínky d=l. Kodér nyní kóduje blok dvou 2-bitových zdrojových slov do bloku dvou 3-bitových kanálových slov. Každá hodnota bloku dvou 2-bitových zdrojových slov společně s jinou hodnotou bloku tvoří dvojici dvou 2-bitovych zdrojových slov, kde hodnoty dvojice dvou 2-bitových zdrojových slov se liší v bitové hodnotě q-tého bitu v jednom ze dvou 2-bitových zdrojových slov. Tímto způsobem převodník ovlivňuje výstup IT prekodéru tak, aby se dodávaná hodnota součtu číslic výstupního signálu IT prekodéru dala řídit, aby se dostal požadovaný vzor jako funkce času, zatímco je také splněna podmínka d=l.
K zakódování bloků dvou 2-bitových zdrojových slov se může zařízení podle vynálezu vyznačovat tím, že jsou převodní prostředky přizpůsobeny k převodu bloků dvou po sobě jdoucích 2-bitových zdrojových slov do bloků dvou po sobě jdoucích 3-bitových kanálových slov podle kódování daného následující tabulkou:
blok 2 zdrojových slov Blok 2 kanálových slov
00 00 100 010
00 01 101 010
11 00 000 010
11 01 001 010
• ·
Zařízení podle vynálezu pro generování (d,k) posloupnosti, ve které má k hodnotu větší než 5, přičemž zařízení má dále prostředky pro detekci pozice v bitovém toku zdrojového signálu, kde by kódování jednoduchých 2-bitových zdrojových slov do jednoduchých 3-bitových kanálových slov vedlo k porušení k-podmínky, a pro dodání druhého řídícího signálu jako odpovědi na detekci, se může dále vyznačovat tím, že za přítomnosti druhého řídícího signálu, který se vyskytuje během převodu tří po sobě jdoucích 2-bitových zdrojových slov, jsou převodní prostředky přizpůsobeny k převodu bloku tří po sobě jdoucích 2-bitových zdrojových slov na blok tří odpovídajících po sobě jdoucích 3-bitových kanálových slov, přičemž převodní prostředky jsou dále přizpůsobeny k převodu dvou ze tří zdrojových slov v bloku na odpovídající 3-bitová kanálová slova různá od čtyř kanálových slov CWi až CW4, aby se zachovala k-podminka.
Toto opatření umožňuje kódování bloku tří 2-bitových zdrojových slov do bloku tří 3-bitových kanálových slov, aby se splnila k-podmínka, takovým způsobem, že je kódování stále takové, aby se dodávaná hodnota součtu číslic výstupního signálu IT prekodéru dala řídit, aby se dostal požadovaný vzor jako funkce času.
Opatření pro převod dvou (řekněme druhého a třetího) ze tří po sobě jdoucích zdrojových slov na 3-bitové slovo odlišné od čtyř kanálových slov CWx až CW4 poskytuje možnost detekovat na konci přijímače, že nastala situace, ve které by kódování jednoduchých 2-bitových zdrojových slov na odpovídající jednoduchá 3-bitový kanálová slova vedlo na porušení k-podmínky. Na základě detekce je dekodér chopen dekódovat blok tří 3-bitových kanálových slov do odpovídajícího bloku tří 2-bitových zdrojových slov způsobem /
• φ « φ « φ ·* φ»·φ inverzním k onomu během kódování.
K zakódování bloků tří 2-bitových zdrojových slov se zařízení podle vynálezu může vyznačovat tím, že jsou převodní prostředky přizpůsobeny k převedení bloků tří po sobě jdoucích 2-bitových zdrojových slov na blok tří po sobě jdoucích 3-bitových kanálových slov podle kódování daného následující tabulkou:
blok 3 zdrojových slov Blok 3 kanálových slov
10 10 10 000 010 010
10 10 11 001 010 010
01 10 11 101 010 010
01 10 10 100 010 010
Zařízení pro dekódování toku datových bitů binárního kanálového signálu do toku datových bitů binárního zdrojového signálu, ve kterém je bitový tok kanálového signálu rozdělen do m-bitových kanálových slov, přičemž zařízení obsahuje prostředky zpětného převodu přizpůsobené ke zpětnému převedení m-bitových kanálových slov na odpovídající n-bitová zdrojová slova, se vyznačuje tím, že každá hodnota n-bitových zdrojových slov společně s jinou hodnotou n-bitových zdrojových slov tvoří dvojici zdrojových slov, přičemž hodnoty zdrojových slov dvojice n-bitových zdrojových slov se liší v bitové hodnotě q-tých bitů n-bitových zdrojových slov, q je konstanta, dvojice n-bitových zdrojových slov jsou dále rozděleny na první část a zbývající část a prostředky zpětného převodu jsou přizpůsobeny ke zpětnému převedení m-bitových kanálových slov na n-bitová zdrojová slova takovým způsobem, že zpětný převod m-bitových kanálových slov na zdrojová slova, která tvoří dvojici zdrojových slov první části dvojic n-bitových zdrojových slov, paritu zachovává a zpětný převod m-bitových kanálových slov na zdrojová slova, která tvoří dvojici a · · fcfcfc « fc • fc • · • · «·*· zdrojových slov ve zbývající části zdrojových slov, paritu invertuje.
dvojic n-bitových
Je třeba poznamenat, že US 4 547 890 předkládá převodník pro převod n-bitových zdrojových slov na m-bitová kanálová slova, přičemž kanálový signál neobsahuje stejnosměrnou složku. Převodník však nepřevádí ve všech situacích n-bitová zdrojová slova na m-bitová kanálová slova tak, že by převod dvou zdrojových slov tvořících dvojici zdrojových slov v první části dvojic n-bitových zdrojových slov zachovával paritu a převod dvou zdrojových slov tvořících dvojici zdrojových slov zbývající části dvojic n-bitových zdrojových slov paritu invertoval. Dále je nezbytný algoritmus pro výběr m-bitového kanálového slova, aby se vytvořil výstup bez stejnosměrné složky.
Přehled obrázků na výkresech
Vynález bude blíže vysvětlen prostřednictvím konkrétních příkladů provedení znázorněných na výkresech, na kterých představuje obr. 1 první provedení zařízení, obr. 2a druhé provedení zařízení, obr. 2 třetí provedení zařízení a obr. 3 čtvrté provedení zařízení, obr. 4 použití zařízení v uspořádání pro vkládání jednoho bitu na ekvidistantních pozicích v sériovém zdrojovém signálu, a
9 · * · fc ·· 9 « 9 «9 9 9 9 9 • 9 · « · · 9« · 9 •9 999* obr. 5 provedení dekódovacího zařízení.
Příklady provedení vynálezu
Obr. 1 ukazuje zařízeni se vstupními svorkami 1 pro příjem toku datových bitů binárního zdrojového signálu S. Svorky 1 jsou napojeny na vstup posuvného registru 2 se dvěma buňkami Xi a X2, aby se přijaly dva po sobě jdoucí bity zdrojového signálu S. Posuvný registr 2 pracuje jako sério-paralelni převodník, aby se získala dvě po sobě jdoucí 2-bitová zdrojová slova SW. Výstupy dvou buněk jsou napojeny na dva vstupy ii a 12 logického obvodu LC pro dodávání logických hodnot (xlřx2) zdrojových slov v buňkách logickému obvodu LC.
Zařízení dále obsahuje druhý posuvný registr 4 se třemi buňkami Yj, Y2 a Y3. Výstupy οχ, 02 a 03 logického obvodu LC jsou popořadě napojeny na vstupy tří buněk Υχ, Y2 a Y3 posuvného registru 4 pro dodávání logických hodnot (yi,y2řy3) kanálových slov. Výstup 6 posuvného registru 4 je napojen na výstupní svorky 8. Posuvný registr 4 funguje jako paralelně-sériový převodní, aby se převedla 3-bitová kanálová slova CW dodávaná logickým obvodem LC na sériový tok datových bitů binárního kanálového signálu C.
Logický obvod LC je přizpůsoben k převedení po sobě jdoucích 2-bitových zdrojových slov SW na 3-bitová kanálová slova. Každé ze 2-bitových kanálových slov SW společně s jiným 2-bitovým zdrojovým slovem tvoří dvojici zdrojových slov. Dvě 2-bitová zdrojová slova se zvolila takovým způsobem, aby se jejich hodnoty lišily pouze v bitové hodnotě na q-té bitové pozici. Tedy v případě, že je q-tá pozice poslední bitovou pozicí, tvoří hodnoty 00 a 01 první dvojici a hodnoty 10 a 11 tvoří zbývající dvojici. Převod
4. v ♦ 9 9 9 9 φ « 9 9 9 9 9 9 9 9 »9 9 · · 9 9 9 9 9 9 9 9 ·
9··* 9··· 9 9 9 «9 99 «9 99 99 9999
2-bitových zdrojových slov se zvolil takovým způsobem, aby převod první dvojice 2-bitových zdrojových slov zachovával paritu a převod zbývající dvojice paritu invertoval. Inverze parity znamená, že počet jedniček ve zdrojovém slově určeném k převodu musí být inverzní k počtu jedniček odpovídajícího kanálového slova, pokud je toho potřeba po tom, co se provedl součet modulo 2 na jedničkách kanálového slova. Jinými slovy: pokud je počet jedniček zdrojového slova lichý, počet jedniček kanálového slova bude sudý, a naopak, pokud je počet jedniček zdrojového slova sudý, počet jedniček kanálového slova bude lichý.
Příkladem mějme převodní prostředky LC přizpůsobené k převodu 2-bitových zdrojových slov SW na 3-bitová kanálová slova CW podle následující tabulky:
TABULKA I
zdrojové slovo (Xi, Xz) kanálové slovo (γι, Y2, ys)
SWi 00 CWi 101
sw2 01 cw2 100
sw3 10 cw3 000
sw4 11 cw4 001
Dvojice 2-bitových zdrojových slov jsou tvořeny zdrojovými slovy, která se liší na druhé bitové pozici (x2).
Zde je třeba poznamenat, že první bit zdrojového slova se nejprve přivede do posuvného registru 2 a že první bit kanálového slova se nejdříve dodá z výstupu 6 posuvného registru 4.
Bitový tok kanálových slov je formátu NRZI (non-return to zero - inverse), což znamená, že jednička způsobí překlopení v zapisovacím toku pro záznam kanálového signálu na magnetický nosič záznamů.
~ ϋ ~ *» »» · w -» ···» · · · · · Φ * * t «I · · t · * * · « · · · · v · · · «··· · · · ♦ · · · «« ·« ·· ·· ·· ··«·
Zařízení z obr. 1 se může použít pro generování kanálového signálu C ve tvaru (d,k) posloupnosti splňující podmínku d=l. To znamená, že mezi dvěma po sobě jdoucími jedničkami v sériovém datovém toku kanálového signálu se nachází nejméně jedna nula. Jinými slovy, sřetězení dvou nebo více jedniček v kanálovém signálu je zakázáno.
Mohlo by se stát, že by neupravený převod, například pomocí zařízení z obr. 1, kombinací dvou po sobě jdoucích 2bitových zdrojových slov porušil podmínku d=l. Těmito kombinacemi jsou kombinace: 00 00, která by neupraveným převodem vedla na dvě 3-bitová kanálová slova 101 101; 00 01, která by neupraveným převodem vedla na dvě 3-bitová kanálová slova 101 100; 11 00, která by neupraveným převodem vedla na dvě 3-bitová kanálová slova 001 101, a 11 01, která by neupraveným převodem vedla na dvě 3-bitová kanálová slova 001 100.
Výskyt takových kombinací by se měl detekovat, aby se umožnilo upravené kódování bloků dvou 2-bitových zdrojových slov do bloků dvou 3-bitových kanálových slov. Obr. 2a ukazuje upravené provedení zařízení z obr. 1, které je vedle normálního kódování 2-bitových zdrojových slov do 3-bitových kanálových slov schopné detekovat výše označené kombinace a je schopné provádět upravené kódování takovým způsobem, že je v kanálovém signálu stále splněna podmínka d=l.
Zařízení z obr. 2a zahrnuje posuvný registr se čtyřmi buňkami Χχ až X4, aby se získaly čtyři po sobě jdoucí bity (xi,x2,x3,xj sériového bitového toku zdrojového signálu S. Výstupy čtyř buněk jsou popořadě napojeny na odpovídající vstupy ii až Í4 logického obvodu LCý. Zařízení dále obsahuje jednotku Dl detektoru. Jednotka Dl detektoru je přizpůsobena * * « · · · · ·»«· • · ·· · · · · · ·«··«·· ···· * ·»«· · · * · · · «φ 4« *· ** ·· ···· pro detekování pozice v sériovém bitovém toku zdrojového signálu, kde by neupravené kódování jednotlivých zdrojových slov bitového toku do odpovídajících jednotlivých kanálových slov vedlo k porušení podmínky d=l v kanálovém signálu C a je přizpůsobena pro dodávání řídícího signálu jako odpovědi na takovou detekci na svém výstupu 10.
Výstup 10 jednotky Dl detektoru je napojen na vstup 12 řídícího signálu logického obvodu LC' . Logický obvod LC' má šest výstupů Oi až Οε, které jsou popořadě napojeny na vstupy buněk Yi až Yg druhého posuvného registru 4' .
Při nepřítomnosti řídícího signálu na vstupu 12 řídícího signálu logický obvod LC převádí první 2-bitové zdrojové slovo Xi x2 na tříbitové kanálové slovo yi y2 y3, přesně podle tabulky I uvedené výše. Jakmile obvod Dl detektoru detekuje kombinaci dvou 2-bitových zdrojových slov (xi,x2,x3,x4) , která se rovná jedné z kombinací uvedených výše, logický obvod LC' převede kombinaci podle upraveného kódování, jak je dáno následující tabulkou:
TABULKA II
Zdrojová slova Neupravené kódování Upravené kódování
00 00 101 101 100 010
00 01 101 100 101 010
11 00 001 101 000 010
11 01 001 100 001 010
Jak můžeme z tabulky vidět, neupravený převod jednotlivých dvou 2-bitových zdrojových slov vede na porušení podmínky d=l, protože na hranici mezi dvěma získanými kanálovými slovy se objevují dvě jedničky. Logický obvod LC' je tedy přizpůsoben pro převedení, v upraveném kódovacím režimu, bloků dvou 2-bitových zdrojových slov daných v levém sloupečku hořejší tabulky do • toto • * ·♦ · · · « to · · * · · • tototo ·«·· ··· to ·· · · a· ·· ···· bloků dvou 3-bitových kanálových slov daných v pravém sloupečku hořejší tabulky II. Jak je vidět, porušení podmínky d=2 se již více nevyskytuje. Co více, upravené kódování opět zachovává paritu nebo paritu invertuje, ale nyní ve dvojicích dvou 2-bitových zdrojových slov. To je velmi užitečné, aby jsme byli schopni získat výstupní signál prekodéru bez stejnosměrné složky přidáním jednoho bitu ke vstupnímu signálu, aby se získal bitový tok zdrojového signálu k dodání do kódovacího zařízení. To v dané situaci znamená, že pokud je počet jedniček v blocích dvou
2- bitových zdrojových slov tvořících dvojici sudý (lichý), počet jedniček v bloku získaných dvou 3-bitových kanálových slov je sudý (lichý), nebo nastane opačná situace v závislosti na tom, jestli převod dvojíce bloku 2-bitových zdrojových slov paritu zachovává nebo paritu invertuje. Dále je jedno ze dvou 2-bitových zdrojových slov, které je v hořejší tabulce druhé, zakódováno do 3-bitového kanálového slova, které není rovné jednomu ze čtyř kanálových slov z tabulky I. Důvodem pro to je, že je na konci přijímače možná detekce tohoto 3-bitového slova nenáležícího do množiny čtyř
3- bitových kanálových slov z tabulky I, takže se může provést odpovídající dekódování, které je inverzní ke kódování, které se definovalo s ohledem na tabulku II.
Blok dvou 3-bitových kanálových slov získaných pomocí kódování přesně podle tabulky II se dodá logickým obvodem LCY na jeho výstupy Oi až o^ a tato kanálová slova se dodají šesti buňkám Yi až Ys posuvného registru 4' . Z popisu tohoto provedení bude zřejmé, že situace, kde je potřeba upravené kódování, jsou detekovány prostředky Dl detektoru použitím zdrojových slov.
Odlišná stavba zařízení pro provádění upraveného kódování popsaná s ohledem na tabulku II je ukázána na obr. 2b. V tomto případě se rozhodne o detekci situací, kde «··« · · · · · * ···«··· · ♦ · · · «··· · · · 4 · · · ·· 4· 44 4· ** ·♦·· by se mělo provést upravené kódování, použitím převedených kanálových slov. Zařízení z obr. 2b zahrnuje detektor Dl1 se 6 vstupy pro příjem dvou po sobě jdoucích 3-bitových kanálových slov získaných pomocí neupraveného kódování. Detektor Dl' detekuje, jestli se dvě po sobě jdoucí 3-bitová kanálová slova získaná použitím neupraveného kódování rovnají jedné ze dvou 6-bitových posloupností uvedených v prostředním sloupečku pod neupraveným kódováním v tabulce II. Pokud ano, detektor Dl' vyšle na svůj výstup 10 přepínací signál a na svůj výstup 10' adresační signál AD. Přepínací signál se přivede na vstup 45 přepínacího signálu posuvného registru 4. Adresační signál AD se přivede na vstup 46 adresačního signálu ROM 47. Detektor Dl' vygeneruje jeden ze čtyř možných adresačních signálů ADI až AD4 jako odpověď na detekci odpovídající jedné ze čtyř 6-bitových posloupností z prostředního sloupečku tabulky II. Například adresační signál ADI se vygeneruje, když detektor Dl * detekuje posloupnost 101 101 a vygeneruje adresační signál AD4 na základě detekce 6-bitové posloupnosti 001 100. ROM 47 ukládá 6-bitové posloupnosti ukázané v pravém sloupečku tabulky II. Na základě určení adresačního signálu ADI dodá ROM na svých výstupech Oi až Οβ 6-bitovou posloupnost 100 010 a na základě určení adresačního signálu AD2 dodá ROM na svých výstupech 6-bitovou posloupnost 101 010, Na základě určeni adresačního signálu AD3 dodá ROM na svých výstupech 6-bitovou posloupnost 000 010 a na základě určení adresačního signálu AD4 dodá ROM na svých výstupech 6-bitovou posloupnost 001 010. Každé paměťové místo posuvného registru 4 má nyní dva vstupy, přičemž jeden z nich je napojen na odpovídající výstup logického signálu LC' a druhý je napojen na odpovídající výstup ROM 47.
V běžné situaci, kdy není podmínka d=l porušena, se provede neupravený převod a přepínací signál chybí, takže
0 00 ··· · 0 ·
0····* 0··· · • 000 0000 0 · 0
0· 0· 0· ·· ··· posuvný registr přijímá bity dodávané logickým obvodem LC' horními vstupy posuvného registru 4 . Pokud je podmínka d=l porušena, přivedení přepínacího signálu na vstup 45 přepínacího signálu způsobí, Se posuvný registr přijme 6-bitovou posloupnost, která je upravenou posloupností přivedenou na dolní vstupy posuvného registru 4 z ROM.
K-podmínka v (d,k) posloupnosti znamená, že je mezi dvěma po sobě jdoucími jedničkami kanálového signálu povoleno sřetězení nejvýše k nul.
Mohlo by se stát, že by neupravený převod tří po sobě jdoucích 2-bitových zdrojových slov porušil k-podmínku.
Například: neupraveným převodem by posloupnost zdrojových slov 10 10 10 dala tři 3-bitová kanálová slova ”000 000 000. Pokud by se měla získat (d,k) posloupnost, kde k je 6, 7 nebo 8, pak by se taková kombinace 3-bitových kanálových slov neměla vyskytnout.
Jiným příkladem je posloupnost zdrojových slov 10 10 11, která by neupraveným převodem dala tři 3-bitová kanálová slova 000 000 001. Tato kombinace tří 3-bitových kanálových slov nesplňuje podmínku k=6 nebo k=7. Co více, tato kombinace tří 3-bitových kanálových slov může následovat za předcházejícím kanálových slovem, které končí na 0, takže by to vedlo na porušení podmínky k=8. Dále kombinace končí na 1, což by vedlo na porušení podmínky d=l, pokud kombinaci následuje 3-bitové kanálové slovo, které začíná na 1. Obdobné argumenty platí pro posloupnost zdrojových slov 01 10 10.
Dalším příkladem je posloupnost zdrojových slov 01 10 11, která by neupraveným převodem dala tři 3-bitová kanálová slova 100 000 001. Tato kombinace může, stejným ♦ 0 0
0 · • 0 « 0
0 0
0« «««0 xu ·· * «00 • · 0
0 0 0
00 • · * · • 0 00 • » ♦ · • 0 « · ·♦ 0« způsobem jako výše, vést na porušení podmínky d=l.
Přítomnost takových kombinací by se měla detekovat, aby mohlo nastoupit upravené kódování. Obr. 3 ukazuje provedení zařízení, které je vedle normálního kódování 2-bitových zdrojových slov do 3-bitových kanálových slov schopné detekce výše označených kombinací a je schopné provádět upravené kódování.
Zařízení z obr. 3 zahrnuje posuvný registr 2 se šesti buňkami Xi až X6, aby se dostalo šest po sobě jdoucích bitů sériového bitového doku zdrojového signálu S. Výstupy šesti buněk jsou popořadě napojeny na odpovídající vstupy ii až ig logického obvodu LC. Zařízení dále obsahuje prostředky D2 detektoru. Prostředky D2 detektoru jsou přizpůsobeny pro detekování pozice v sériovém datovém toku zdrojového signálu, kde by neupravené kódování bitového toku vedlo na porušení k-podmínky kanálového signálu C a jsou přizpůsobeny pro dodávání řídícího signálu na svůj výstup 15 odezvou na takovou detekci.
Výstupy šesti buněk jsou také popořadě napojeny na šest vstupů ii až ie logického obvodu LC . Výstup 15 prostředku D2 detektoru je napojen na vstup 16 řídícího signálu logického obvodu LC. Logický obvod LC má devět výstupů Oi až Og, které jsou popořadě napojeny na vstupy buněk Yi až Yg druhého posuvného registru 4 .
Při nepřítomnosti řídících signálů na vstupech 12 a 16 řídících signálů logický obvod LC' převádí jednotlivá 2-bitová zdrojová slova Xi x2 na jednotlivá 3-bitová kanálová slova yi y2 Yi přesně podle tabulky I uvedené výše. Jakmile obvod Dl detektoru detekuje blok dvou 2-bitových zdrojových slov Xi x2, *3 x4, který se rovná jedné z kombinací dané hořejší tabulkou II, logický obvod tttttttt tttt • * tttt · · · tt tttt tttttt tt tt··· tttttttt • tt tttt tttt tttt • tttt · tttt · tttttt • tttt • tt tttttttt
LC převede kombinaci podle převodního pravidla, jak je dáno tabulkou II, aby se získal blok dvou 3-bitových kanálových slov yj. y2 y3 y4 y5 y6 .
Jakmile detektor D2 detekuje blok tří 2-bitových zdrojových slov xi x2, x3 x4, x5 x6, který se rovná jedné z kombinacích daných výše, logický obvod LC převede blok podle upraveného kódování, jak je dáno následující tabulkou, aby se získal blok tří 3-bitových kanálových slov:
TABULKA III
Zdrojová slova neupravené kódování Upravené kódování
10 10 10 000 000 000 000 010 010
10 10 11 000 000 001 001 010 010
01 10 11 100 000 001 101 010 010
01 10 10 100 000 000 100 010 010
Logický obvod LC je upraven pro převedení, v upraveném kódovacím režimu, bloků tří 2-bitových zdrojových slov daných v levém sloupečku hořejší tabulky III na bloky tří 3-bitových kanálových slov daných pravým sloupečkem hořejší tabulky. Provedením upraveného kódování podle tabulky III se získá kanálový signál, který splňuje podmínku k=8. Co více, upravené kódování rovněž zachovává paritu nebo invertuje paritu ve dvojicích dvou zdrojových slov. To je velmi užitečné, aby se mohl získat výstupní signál prekodéru bez stejnosměrné složky přidáním jednoho bitu ke vstupnímu signálu, aby se získal bitový tok zdrojového signálu k dodání do kódovacího zařízení. To ve stávající situaci znamená, že pokud je počet jedniček v blocích tří 2 bitových zdrojových slov tvořících dvojici sudý (lichý), počet jedniček v bloku získaných tří 3-bitových kanálových slov je sudý (lichý), nebo nastane obrácená situace, v závislosti na tom, jestli převod dvojice bloků tří 2-bitových zdrojových slov paritu zachovává, nebo paritu • · a · ·· a a a · a * a · a · · · · a a a a · a··· aaaa «aa aa aa a· «a ·· ♦ «·· invertuje, Dále se dvě ze tří 2-bitových zdrojových slov, která jsou druhým a třetím v hořejší tabulce, zakódují do 3-bitového kanálového slova, které se nerovná žádnému ze čtyř kanálových slov z tabulky I. Důvodem pro to je, že je na konci přijímače možná detekce těchto dvou po sobě jdoucích 3-bitových kanálových slov nenáležejících do množiny čtyř 3-bitových kanálových slov z tabulky I, takže se může provádět odpovídající dekódování, které je inverzní ke kódování, jak bylo definováno s ohledem na tabulku III.
Logický obvod LC dodává kombinaci tří 3-bitových kanálových slov získaných pomocí kódování přesně podle tabulky III na své výstupy οχ až 09, přičemž kanálová slova jsou dodána do devíti buněk Yi až Y9 posuvného registru 4. Sériový datový tok kanálového signálu C se dodá na výstupní svorky 8..
Bude zřejmé, že stejným způsobem, jaký byl popsán s ohledem na obr. 2b, může být dosaženo detekce porušení k-podmínky na úrovni kanálového signálu namísto úrovně zdrojového signálu.
Jak zde bylo dříve stanoveno, jsou možná jiná převodní pravidla pro převod jednotlivých 2-bitových zdrojových slov na jednotlivá 3-bitový kanálová slova. Tato převodní pravidla jsou dána následujícími sedmi tabulkami.
TABULKA IV
Zdrojové slovo (Xl,X2) kanálové slovo (Ύι,Υ2,Υ3)
SWi 00 cwx 101
sw2 01 cw2 001
sw3 10 cw3 000
sw4 11 cw4 100
TABULKA V ·«»· * · · » ft · · • · · ««· φ · 9 »· · · · · · ♦ · · · • φ · * · · » · *·· ·· «· ·· ·· ·* ····
Zdrojové slovo {X1/X2) kanálové slovo (Υΐ,Υ2,Ϊ3)
SWi 00 CWi 000
sw2 01 CW2 100
sw3 10 cw3 101
sw4 11 cw4 001
TABULKA VI
Zdrojové slovo {Xl,X2) kanálové slovo (Υι/Υζ,Υβ)
SWX 00 CWi 000
sw2 01 CW2 001
sw3 10 cw3 101
sw4 11 cw4 100
TABULKA VII
Zdrojové slovo (Xi,X2) kanálové slovo (yi,y2,Y3)
SW3 00 CWX 100
SW2 01 cw2 101
SW3 10 cw3 001
sw4 11 cw4 000
TABULKA VIII
Zdrojové slovo (Xl,x2) kanálové slovo (Yl/Y2,Y3)
SWi 00 CWi 001
sw2 01 CW2 101
sw3 10 CW3 100
sw4 11 cw4 000
TABULKA IX
Zdrojové slovo (Xl,X2) kanálové slovo (Ylfy2,Y3)
SWi 00 cwx 100
sw2 01 cw2 000
sw3 10 cw3 001
sw4 11 cw4 101
• · « * • · ·· • 9 9 9 9
9 9 9 ·* fc fcfc ♦ «· ··
9 9 • 9 • 9
9
999 ·
TABULKA X
Zdrojové slovo (Xj,X2) kanálové slovo (yi,Y2,y3)
SWi 00 CWi 001
sw2 01 cw2 000
sw3 10 cw3 100
sw4 11 cw4 101
Je zřejmé, že rozšíření těchto převodních pravidel pro kódování bloků dvou nebo tří 2-bitových zdrojových slov do bloku dvou nebo tří 3-bitových kanálových slov se mohou získat použitím znalostí uvedených výše.
Další provedení kodéru je popsáno s ohledem na následující tabulku XI. Tato tabulka ukazuje převodní pravidla pro kodér schopný kódovat 3-bitová zdrojová slova do 4-bitových kanálových slov.
TABULKA XI
Zdrojové slovo (Xl,X2,X3) kanálové slovo (γΐ/Υ2,Υ3, yJ
SWi 000 CWi 0000
SW2 001 cw2 0001
SW3 010 cw3 0100
SW4 011 cw4 0101
SWs 100 CW5 1001
sw6 101 cw6 1000
sw7 110 cw7 0010
SWe 111 cw8 1010
V tabulce XI převod zdrojového slova náležícího do dvojic zdrojových slov (SWlf SW2) a (SW3, SW4) paritu zachovává a převod zdrojového slova náležícího do dvojic zdrojových slov (SW5, SW6) a (SW7, SW8) paritu invertuje. V tomto případě se hodnota dvojíce zdrojových slov liší pouze v hodnotě bitu x3. Avšak ta samá tabulka se může použít pro vytvoření dvojic zdrojových slov, ve kterých se liší pouze fe • · · * ·
hodnota bitu x2. Například dvojice zdrojových slov mohou být tvořeny (SWlř SW3) , (SW2, SW4) , (SW5, SW7) a (SW6, SW8) , ve kterých převod prvních dvou dvojic a druhých dvou dvojic zachovává paritu, respektive paritu invertuje. Mělo by se poznamenat, že není nutné, aby se v převodní tabulce podle vynálezu počet dvojic zdrojových slov zachovávajících paritu a rovnal počtu dvojic zdrojových slov invertujících paritu. Převod 3-bitových zdrojových slov na 4-bitová kanálová slova muže tedy obsahovat tři dvojice zdrojových slov, které paritu zachovávají, a jednu dvojici zdrojových slov, která paritu invertuje.
Jak zde bylo dříve poznamenáno, zařízení popsaná výše jsou v kombinaci s převodní jednotkou, ve které se přidá jeden bit po každých r bitech sériového toku, velmi vhodná, aby se prováděl, nebo neprováděl převod polarity. Obr. 4 ukazuje takovou kombinaci, kde převodní jednotku 40 následuje zařízení 7' podle vynálezu 41, přičemž za zařízením 71 ihned následuje lT-prekodér 42, v oboru dobře známý. Výstupní signál lT-prekodéru 42 se přivede na generátor 43 řídícího signálu, který generuje řídící signál pro jednotku 40 převodníku, čímž řídí, jestli se do sériového datového toku přivedeného na zařízení 7' přidá 0 nebo 1. Přidání bitu 0 nebo 1 vede vždy k vzestupu a poklesu, respektive k poklesu a vzestupu v aktuální hodnotě číslicového součtu na výstupu prekodéru 42. Pomocí uspořádání ukázaného na obr. 4 je možné zasadit do sériového datového toku sledovací tón určité frekvence, nebo udržet stejnosměrnou složku datového toku na nule. Pokud je dále zařízení 7' upraveno pro generování (d,k) posloupnosti, jak bylo vysvětleno výše, způsobí, že výstupní signál uspořádání z obr. 4 bude (d,k) RLL výstupním signálem. Příklady převodníku 40 jsou dány v Bell System Technical Journal, Vol. 53, č. 6, str. 1103-1106.
Δ6
944»
Obr. 5 ukazuje dekódovací zařízení pro dekódování sériového datového toku získaného kódovacím zařízením z obr. 3, aby se získal binární zdrojový signál. Dekódovací zařízení má vstupní svorky 50 pro příjem kanálového signálu, přičemž vstupní svorky 50 jsou napojeny na vstup 56 posuvného registru 51 obsahujícího devět buněk Yi až Yg. Posuvný registr 51 funguje jako sério-paralelní převodník, takže se bloky tří 3-bitových kanálových slov přivedou na vstupy ii až ig logického obvodu 52. Logický obvod 52 obsahuje tři tabulky I, II a III. Výstupy 01 až Og logického obvodu 52 jsou napojeny na vstupy buněk Xi aŽ Xg posuvného registru 54, která má výstup 57 napojen na výstupní svorky 55. Obvod 53 detektoru má vstupy ii až ig popořadě napojeny na výstupy buněk Y4 až Yg posuvného registru 51 a má výstupy £1 a 02 popořadě napojeny na řídící vstupy Cj a c2 logického obvodu 52. Obvod 53 detektoru je schopen detekovat bitový vzor 010 v buňkách Y4, Y5 a Yg posuvného registru 51 a je schopen detekovat bitový vzor 010010 v buňkách Y4 až Yg posuvného registru 51.
Po detekci bitového vzoru 010010 obvod 53 detektoru vygeneruje na svém výstupu 02 řídící signál a na základě detekce bitového vzoru 010 v buňkách Y4, Y5 a Yg, když není v buňkách Y7, Ye a Yg bitový vzor 010, vygeneruje řídící signál na svém výstupu Οχ.
Při nepřítomnosti řídících signálů logický obvod 52 převede 3-bitové kanálové slovo uložené v buňkách Υχ, Y2, a Yj na odpovídající 2-bitové zdrojové slovo podle převodní tabulky I a dodá 2-bitové zdrojové slovo buňkám Xi a Xp Když je řídící signál na vstupu £1, logický obvod 52 převede blok dvou 3-bitových kanálových slov uložených v buňkách Yi až Yg na blok dvou 2-bitových zdrojových slov podle převodní tabulky II a dodá dvě 2-bitová zdrojová slova do buněk Xi až X4. Když je řídící signál na vstupu £2, logický obvod 52
• · « · fc • · • · • · • fc • * • fc « · •fc fcfc·· převede blok tří 3-bitových kanálových slov uložených v buňkách Yi až Yj na blok tří 2-bitových zdrojových slov podle převodní tabulky III a dodá tři 2-bitová zdrojová slova do buněk Xi až Xj, Tímto způsobem se převede sériový datový tok kanálového signálu na sériový datový tok zdrojového signálu.
Zakódované informace dodané na výstup 50 se mohly získat přehráním informací z nosiče záznamů, jako je magnetický nosič záznamů 23 nebo optický nosič záznamů 23' . Pro tento účel obsahuje zařízení z obr. 5 Čtecí jednotku 62 pro čtení informací ze stopy na nosiči záznamů, přičemž jednotka 62 obsahuje čtecí hlavu 64 pro čtení informací ze stopy.
Přestože je vynález popsán s ohledem na jeho upřednostňovaná provedení, je třeba chápat, že tyto příklady nejsou svazující. Odborníci tak přijdou na různé úpravy, aniž by odhlíželi od hlediska vynálezu, jak je definováno v nárocích. Například dekódovací zařízení z obr. 5 se může upravit na zařízení, ve kterém detektor 53 detekuje různé upravené dekódovací situace z dekódovaných informací místo ze zakódovaných informací, jak je uvedeno na obr. 5. Dále je třeba poznamenat, že například jednotka 7' převodníku a prekodér 42 se mohou zkombinovat do jedné jednotky, kde se v závislosti na vstupních n-bitových zdrojových slovech tato n-bitová zdrojový slova přímo převádějí převodní tabulkou na 3-bitová výstupní slova kombinované jednotky. Dále je vynález také vhodný pro použití v převodníku 8-bitových zdrojových slov na 15-bitová kanálová slova.
Použití slovesa obsahovat a jeho tvarů nevylučuje přítomnost prvků či kroků jiných, než je uvedeno v nárocích. Dále použití jednotného čísla prvku nevylučuje přítomnost více takových prvků. V nárocích by vztahové značky umístěné do závorek neměly omezovat rozsah výkladu nároků. Vynález je
9 » ·9· · možné implementovat hardwarovými, stejně jako softwarovými prostředky. Několik prostředků může představovat jednu jedinou položku hardwaru. Vynález dále spočívá ve všech a v každém novém znaku nebo kombinaci znaků.

Claims (19)

  1. PATENTOVÉ NÁROKY advokát
    120 00 Praha 2, Hálkova 2 ·· M • 0 · · « · 00 • » 0 · 0
    0 · · ·
    00 ··
    0 · ··· » 0 0 · ♦ · · « 0 ·
    0 «0 *
    00 ··
    1. Zařízení pro kódování toku datových bitů binárního zdrojového signálu do toku datových bitu binárního kanálového signálu, ve kterém je bitový tok zdrojového signálu rozdělen do n-bitových zdrojových slov, přičemž zařízení obsahuje převodní prostředky přizpůsobené pro převod zdrojových slov na odpovídající m-bitová kanálová slova, vyznačující se tím, že každá hodnota n-bitových zdrojových slov společně s jinou hodnotou n-bitových zdrojových slov tvoří dvojici zdrojových slov, přičemž hodnoty zdrojových slov dvojice n-bitových zdrojových slov se liší v bitových hodnotách q-tých bitů v n-bitových zdrojových slovech, q je konstanta, dvojice nbitových zdrojových slov jsou dále rozděleny na první část a zbývající Část a převodní prostředky jsou přizpůsobeny pro převod n-bitových zdrojových slov na m-bitová kanálová slova takovým způsobem, že převod dvou zdrojových slov tvořících dvojici zdrojových slov první části dvojic n-bitových zdrojových slov paritu zachovává a převod dvou zdrojových slov tvořících dvojici zdrojových slov zbývající části dvojic n-bitových zdrojových slov paritu invertuje.
  2. 2. Zařízení podle nároku 1, vyznačující se tím, že převodní prostředky jsou přizpůsobeny k převodu bloku p po sobě jdoucích n-bitových zdrojových slov na odpovídající blok p po sobě jdoucích m-bitových kanálových slov, kde n, m a p jsou celá čísla, m>n>2, p>l, a kde p se může měnit.
  3. 3. Zařízení podle nároku 2, vyznačující se tím, že m=n+l.
    0983312 (0983312_CZ.doc)
    9 a « 9
  4. 4. Zařízení podle nároku 3, vyznačující se tím, že n=2.
  5. 5. Zařízení podle nároku 4, vyznačující se tím, že zařízení je přizpůsobeno pro převádění jednoduchých zdrojových slov na odpovídající jednoduchá kanálová slova podle následující tabulky:
    zdrojové slovo kanálové slovo swx 00 cwx 101 sw2 01 cw2 100 sw3 10 cw3 000 sw4 11 cw4 001
  6. 6. Zařízení podle nároku 4 nebo 5, ve kterém jsou převodní prostředky přizpůsobeny pro převádění 2-bitových zdrojových slov na odpovídající 3-bitová kanálová slova, aby se získal kanálový signál ve tvaru (d,k) posloupnosti, kde d=l, přičemž zařízení dále obsahuje prostředky pro detekování pozice v bitovém toku zdrojového signálu, kde by kódování jednotlivých 2-bitových zdrojových slov do odpovídajících jednotlivých kanálových slov vedlo k porušení d-podmínky na hranicích kanálového slova, a pro dodání řídícího signálu odezvou na detekci, vyznačující se tím, že za nepřítomnosti řídícího signálu jsou převodní prostředky přizpůsobeny pro převádění jednotlivých
    2- bitových zdrojových slov na odpovídající jednotlivá
    3- bitová kanálová slova.
  7. 7. Zařízení podle nároku 6, ve kterém jsou, za přítomnosti řídícího signálu, který se objeví během převodu dvou po sobě jdoucích zdrojových slov, převodní prostředky přizpůsobeny pro převádění bloku dvou po sobě jdoucích tt «
    tt tt tt tttt • · tt tttt tt · * • tt • · tttttttt
    2- bitových zdrojových slov na blok dvou odpovídajících
    3- bitových kanálových slov takovým způsobem, že jedno nebo dvě zdrojová slova v bloku zdrojových slov se převedou na 3-bitové kanálové slovo, které není identické, jako jedno ze čtyř kanálových slov CWj. až CW4, aby se zachovala podmínka d=l, vyznačující se tím, že za přítomnosti řídícího signálu jsou převodní prostředky dále přizpůsobeny pro převádění bloku dvou po sobě jdoucích 2-bitových zdrojových slov na odpovídající blok dvou po sobě jdoucích 3-bitových kanálových slov.
  8. 8. Zařízení podle nároku 1 nebo 7 , vyznačující se tím, že převodní prostředky jsou přizpůsobeny pro převáděni bloků dvou po sobě jdoucích 2-bitových zdrojových slov na bloky dvou po sobě jdoucích 3-bitových kanálových slov podle kódování daného následující tabulkou:
    blok 2 zdrojových slov blok 2 kanálových slov 00 00 100 010 00 01 101 010 11 00 000 010 11 01 001 010
  9. 9. Zařízení podle nároků 6, 7 nebo 8, kde k má hodnotu větší než 5, přičemž zařízení má dále prostředky pro detekci pozice v bitovém toku zdrojového signálu, kde by kódování jednotlivých 2-bitových zdrojových slov do jednotlivých 3-bitových kanálových slov vedlo na porušení k-podmínky, a pro dodávání druhého řídícího signálu odezvou na detekci, vyznačující se tím, že za přítomnosti druhého řídícího signálu, který se objeví během převodu tří po sobě jdoucích 2-bitových zdrojových slov, jsou převodní prostředky dále přizpůsobeny pro převod bloku tří po sobě jdoucích 2-bitových zdrojových slov na blok odpovídajících tří po sobě jdoucích 3-bitových kanálových slov, přičemž převodní prostředky jsou dále přizpůsobeny pro převod dvou ze tří zdrojových slov v bloku na odpovídající 3-bitová kanálová slova, která nejsou identická se čtyřmi kanálovými slovy CWi až CW4, aby se zachovala k-podmínka.
  10. 10. Zařízení podle nároku 1 až 9, vyznačující se tím, že převodní prostředky jsou přizpůsobeny pro převod bloků tří po sobě jdoucích 2-bitových zdrojových slov na bloky tří po sobě jdoucích 3-bitových kanálových slov podle kódování daného následující tabulkou:
    blok 3 kanálových slov blok 3 zdrojových slov
    10 10 10 000 010 010 10 10 11 001 010 010 01 10 11 101 010 010 01 10 10 100 010 010
  11. 11. Zařízení podle kteréhokoliv z předcházejících nároků , vyznačující se tím, že převodní prostředky jsou přizpůsobeny k provádění operace zpracování signálu na základě binárního zdrojového signálu, příČemž tato operace je ekvivalentní převodu po sobě jdoucích zdrojových slov na po sobě jdoucí kanálová slova, následovanému aT překódováním kanálových slov.
  12. 12. Zařízení podle nároku 1 nebo 11, vyznačující se tím, že dále obsahuje prostředky přidávání bitu pro přidání jednoho bitu do následných bloků r bitů zdrojového signálu.
  13. 13. Zařízení podle kteréhokoliv z předcházejících nároků, vyznačující se tím, že dále obsahuje prostředky pro záznam toku datových bitů binárního kanálového signálu do stopy nosiče záznamů.
    ·· *··»
  14. 14. Způsob kódování toku datových bitů binárního zdrojového signálu do toku datových bitů binárního kanálového signálu, ve kterém je bitový tok zdrojového signálu rozdělen do n-bitových zdrojových slov, přičemž způsob obsahuje krok převodu zdrojových slov na odpovídající m-bitová kanálová slova, vyznačující se tím, že každá hodnota n-bitových zdrojových slov společně s jinou hodnotou n-bitových zdrojových slov tvoří dvojici zdrojových slov, přičemž hodnoty zdrojových slov dvojice n-bitových zdrojových slov se liší v bitových hodnotách q-tých bitů v n-bitových zdrojových slovech, q je konstanta, dvojice n-bitových zdrojových slov jsou dále rozděleny na první část a zbývající část a krok převodu obsahuje převod n-bitových zdrojových slov na m-bitová kanálová slova takovým způsobem, že převod obou zdrojových slov tvořících dvojici zdrojových slov první části dvojic n-bitových zdrojových slov zachovává paritu a převod dvou zdrojových slov tvořících dvojici zdrojových slov zbývající části dvojic n-bitových zdrojových slov paritu invertuje.
  15. 15. Nosič záznamů opatřený binárním kanálovým signálem, přičemž binární kanálový signál byl získán převodem odpovídajícího binárního zdrojového signálu, kde bitový tok binárního kanálového signálu byl rozdělen do m-bitových kanálových slov, binární zdrojový signál byl rozdělen do n-bitových zdrojových slov a m-bitová kanálová slova byla získána převodem n-bitových zdrojových slov na odpovídající m-bitová kanálová slova, vyznačující se tím, že každá hodnota n-bitových zdrojových slov společně s jinou hodnotou n-bitových zdrojových slov tvoří dvojici zdrojových slov, přičemž hodnoty zdrojových slov dvojice n-bitových zdrojových slov se liší v bitových hodnotách q-tých bitů v n-bitových zdrojových slovech, q je konstanta, dvojice n-bitových zdrojových slov jsou dále rozděleny na první část a zbývající část, převod n-bitových zdrojových
    4 ·
    4 4 4
    44 ·4 • · ·
    4 · ··
    4 4 4
    4 4 4 slov na m-bitová kanálová slova je takový, Se převod dvou zdrojových slov tvořících dvojici zdrojových slov první části dvojic n-bitových zdrojových slov zachovává paritu a převod dvou zdrojových slov tvořících dvojici zdrojových slov zbývající části dvojic n-bitových zdrojových slov paritu invertuje.
  16. 16. Nosič záznamů opatřený IT-překódovaným kanálovým signálem, přičemž IT-překódovaný kanálový signál byl získán lT-prekódováním binárního kanálového signálu, přičemž inární kanálový signál byl získán převodem odpovídajícího binárního zdrojového signálu, ve kterém byl bitový tok binárního kanálového signálu rozdělen do m-bitových kanálových slov, binární zdrojový signál byl rozdělen do n-bitových zdrojových slov a m-bitová kanálová slova byla získána převodem n-bitových zdrojových slov na odpovídající m-bitová kanálová slova, vyznačující se tím, že každá hodnota n-bitových zdrojových slov společně s jinou hodnotou nbitových zdrojových slov tvoří dvojici zdrojových slov, přičemž hodnoty zdrojových slov dvojice n-bitových zdrojových slov se liší v bitových hodnotách q-tého bitu nbitových zdrojových slovech, q je konstanta, dvojice nbitových zdrojových slov jsou dále rozděleny na první část a zbývající část, převod n-bitových zdrojových slov na m-bitová kanálová slova je takový, že převod dvou zdrojových slov tvořících dvojici zdrojových slov první části dvojic n-bitových zdrojových slov zachovává paritu a převod dvou zdrojových slov tvořících dvojici zdrojových slov zbývající části dvojic n-bitových zdrojových slov paritu invertuje.
  17. 17. Zařízení pro dekódování toku datových bitů binárního kanálového signálu do toku datových bitů binárního zdrojového signálu, ve kterém je bitový tok kanálového signálu rozdělen na m-bitová kanálová slova, přičemž zařízení obsahuje prostředky zpětného převodu přizpůsobené *♦ *··· pro zpětný převod m-bitových kanálových slov na odpovídající n-bitová zdrojová slova, vyznačující se tím, že každá hodnota n-bitových zdrojových slov společně s jinou hodnotou n-bitových zdrojových slov tvoří dvojici zdrojových slov, přičemž hodnoty zdrojových slov dvojice n-bitových zdrojových slov se liší v bitových hodnotách q-tých bitů n-bitových zdrojových slov, q je konstanta, dvojice n-bitových zdrojových slov jsou dále rozděleny na první část a zbývající část a prostředky zpětného převodu jsou přizpůsobeny pro zpětný převod m-bitových kanálových slov na n-bitová zdrojová slova takovým způsobem, že zpětný převod m-bitových kanálových slov na zdrojová slova, která tvoří dvojici zdrojových slov první části dvojic n-bitových zdrojových slov zachovává paritu a převod m-bitových kanálových slov na zdrojová slova tvořící dvojici zdrojových slov zbývající části dvojic n-bitových zdrojových slov paritu invertuje.
  18. 18. Dekódovací zařízení podle nároku 17, vyznačující se tím, že prostředky zpětného převodu jsou přizpůsobeny pro zpětný převod bloku p po sobě jdoucích m-bitových kanálových slov na odpovídající blok p po sobě jdoucích n-bitových zdrojových slov, kde n, m a p jsou celá čísla, m>n>2, p>l a kde p se může měnit.
  19. 19. Dekódovací zařízení podle nároku 17 nebo 18, vyznačující se tím, že prostředky zpětného převodu jsou přizpůsobeny pro zpětný převod m-bitových kanálových slov na n-bitová zdrojová slova podle alespoň jedné z tabulek ukázaných v popise.
CZ20014643A 2000-04-25 2001-04-02 Zařízení pro kódování toku datových bitů, způsob kódování, nosič záznamu a zařízení pro dekódování CZ20014643A3 (cs)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP00201479 2000-04-25

Publications (1)

Publication Number Publication Date
CZ20014643A3 true CZ20014643A3 (cs) 2002-06-12

Family

ID=8171397

Family Applications (1)

Application Number Title Priority Date Filing Date
CZ20014643A CZ20014643A3 (cs) 2000-04-25 2001-04-02 Zařízení pro kódování toku datových bitů, způsob kódování, nosič záznamu a zařízení pro dekódování

Country Status (15)

Country Link
US (1) US6710724B2 (cs)
EP (1) EP1279264A1 (cs)
JP (1) JP2003532338A (cs)
KR (1) KR20020087001A (cs)
CN (1) CN1383659A (cs)
AR (1) AR029067A1 (cs)
AU (1) AU5040901A (cs)
BR (1) BR0106089A (cs)
CZ (1) CZ20014643A3 (cs)
EA (1) EA004072B1 (cs)
MX (1) MXPA01013103A (cs)
MY (1) MY129334A (cs)
PL (1) PL351569A1 (cs)
TW (1) TW516292B (cs)
WO (1) WO2001082540A1 (cs)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7317756B2 (en) 2001-12-06 2008-01-08 Pulse-Link, Inc. Ultra-wideband communication apparatus and methods
US20050094709A1 (en) * 2001-12-06 2005-05-05 Ismail Lakkis Ultra-wideband communication apparatus and methods
US20050201473A1 (en) * 2001-12-06 2005-09-15 Ismail Lakkis Systems and methods for receiving data in a wireless communication network
US8045935B2 (en) 2001-12-06 2011-10-25 Pulse-Link, Inc. High data rate transmitter and receiver
US6753797B2 (en) * 2002-09-25 2004-06-22 Infineon Technologies Ag Multiproperty 16/17 trellis code
EP1941647B1 (en) 2005-10-27 2013-06-19 Qualcomm Incorporated Precoding for segment sensitive scheduling in wireless communication systems
WO2011093870A1 (en) * 2010-01-29 2011-08-04 Hewlett Packard Development Company, L.P. Parallel test payload
FR2982447A1 (fr) 2011-11-07 2013-05-10 France Telecom Procede de codage et decodage d'images, dispositif de codage et decodage et programmes d'ordinateur correspondants

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4337458A (en) * 1980-02-19 1982-06-29 Sperry Corporation Data encoding method and system employing two-thirds code rate with full word look-ahead
US4547890A (en) * 1982-09-28 1985-10-15 Abraham M. Gindi Apparatus and method for forming d.c. free codes
JP2657561B2 (ja) * 1990-02-09 1997-09-24 富士通株式会社 位置決め制御方式
JPH04143904A (ja) * 1990-10-05 1992-05-18 Hitachi Ltd ディジタル録画装置
US5477222A (en) * 1993-05-04 1995-12-19 U.S. Philips Corporation Device for encoding/decoding N-bit source words into corresponding M-bit channel words, and vice versa
KR0128040B1 (ko) * 1993-11-27 1998-04-04 김광호 디스크 기록 매체를 이용하는 데이타 저장장치의 디지탈 서보제어장치 및 방법
US5585976A (en) * 1994-06-22 1996-12-17 Seagate Technology, Inc. Digital sector servo incorporating repeatable run out tracking
US5861825A (en) * 1996-03-21 1999-01-19 Sony Corporation Method and device for code modulation, method and device for code demodulation, and method and device for decoding
ID22816A (id) * 1997-12-22 1999-12-09 Koninkl Philips Electronics Nv PERANTI UNTUK PEMBERIAN ATAU PENGURAIAN KODE SUMBER KATA n-BIT MENJADI KANAL KATA m-BIT YANG COCOK, DAN SEBALIKNYA

Also Published As

Publication number Publication date
AR029067A1 (es) 2003-06-04
BR0106089A (pt) 2002-03-05
AU5040901A (en) 2001-11-07
MY129334A (en) 2007-03-30
EA200200082A1 (ru) 2002-04-25
MXPA01013103A (es) 2002-06-04
JP2003532338A (ja) 2003-10-28
TW516292B (en) 2003-01-01
PL351569A1 (en) 2003-05-05
EA004072B1 (ru) 2003-12-25
WO2001082540A1 (en) 2001-11-01
KR20020087001A (ko) 2002-11-21
US6710724B2 (en) 2004-03-23
EP1279264A1 (en) 2003-01-29
US20010050623A1 (en) 2001-12-13
CN1383659A (zh) 2002-12-04

Similar Documents

Publication Publication Date Title
US5477222A (en) Device for encoding/decoding N-bit source words into corresponding M-bit channel words, and vice versa
CZ9602389A3 (cs) Nosič záznamu, způsob výroby nosiče se záznamem, kódovací zařízení, způsob dekódování a dekódovací zařízení
US6275175B1 (en) Device for encoding/decoding n-bit source words into corresponding m-bit channel words, and vice versa
KR20010041154A (ko) 엔-비트 소스어를 대응하는 엠-비트 채널어로 인코딩하고, 엠-비트 채널어를 대응하는 엔-비트 소스어로 디코딩하는 장치
JP4138031B2 (ja) ｎ−ビットソースワードから対応したｍ−ビットチャネルワードへの符号化装置、並びに、逆向きの復号化装置
CZ20014643A3 (cs) Zařízení pro kódování toku datových bitů, způsob kódování, nosič záznamu a zařízení pro dekódování
EP1076932B1 (en) ENCODING/DECODING n-BIT SOURCE WORDS INTO CORRESPONDING m-BIT CHANNEL WORDS, AND VICE VERSA, SUCH THAT THE CONVERSION IS PARITY INVERTING
US6225921B1 (en) Device for encoding/decoding n-bit source words into corresponding m-bit channel words, and vice versa
EP0624000B1 (en) Device for encoding/decoding n-bit source words into corresponding m-bit channel words, and vice versa
KR20020038709A (ko) 이진 소스신호의 복수의 데이터 비트의 스트림을 이진채널신호의 복수의 데이터 비트의 스트림으로 인코딩하는장치, 메모리장치, 정보 기록장치, 기록매체, 코딩장치와,재생장치
US6232896B1 (en) Device for encoding n-bit source words into corresponding m-bit channel words and decoding m-bit channel words into corresponding n-bit source words
JPH06268526A (ja) 信号処理システム
MXPA00008158A (en) Device for encoding n-bit source words into corresponding m-bit channel words and decoding m-bit channel words into corresponding n-bit source words
MXPA99006015A (en) Device for encoding/decoding n-bit source words into corresponding m-bit channel words, and vice versa
CZ296699A3 (cs) Způsob kódování a zařízení pro kódování zdrojového signálu na kanálový signál, záznamové zařízení, nosič záznamu, dekódovací zařízení kanálového signálu
MXPA00008156A (es) Dispositivo para codificar palabras fuente de n bits en palabras de canal de m bits correspondientes y decodificar palabras de canal de m bits en palabras fuentes de bits correspondientes