KR930003259B1

KR930003259B1 - 광기록과 광판독을 위한 코드변환장치와 복호장치

Info

Publication number: KR930003259B1
Application number: KR1019890010408A
Authority: KR
Inventors: 히로미찌 이시바시; 신이찌 다나까
Original assignee: 마쯔시다덴기 산교 가부시기가이샤; 다니이 아끼오
Priority date: 1988-07-22
Filing date: 1989-07-22
Publication date: 1993-04-24
Also published as: EP0355999B1; KR910003595A; DE68925845T2; US5008669A; EP0355999A2; JPH0233221A; DE68925845D1; EP0355999A3

Abstract

내용 없음.

Description

광기록과 광판독을 위한 코드변환장치와 복호장치

제1도는 본 발명의 제1실시예를 도시한 회로도.

제2도는 제1실시예에서 설명된 테이블 코드변환기의 일부를 도시한 회로도.

제3도는 제1실시예에서 설명된 병렬카운터를 도시한 회로도.

제4도는 본 발명의 제3실시예를 도시한 회로도.

제5도는 제3실시예에서 설명된 테이블 복호기의 일부를 도시하는 회로도.

제6도는 본 발명의 제4실시예를 도시한 회로도.

제7도는 제4실시예에서 설명된 코오드변환회로를 도시하는 회로도.

* 도면의 주요부분에 대한 부호의 설명

1,11 : 입력레지스터 2a∼(2h),(12a)∼(12h) : EXOR게이트

3 : 테이블코드 변환기 4 : 병렬카운터

5,235a,235h : NAND게이트 6,15 : 데이터선택기

7 : 확장코드생성기 8,16 : 출력레지스터

13 : 테이블 복호기 14,233,234 : 복호기

23 : 코드변환회로 34,134,237 : 배선 OR매트릭스

236a,236h : OR게이트 R,Z : 플래그

본 발명을 광기록을 행하기 위하여 이진 코드를 "1" 또는 "0"의 고정수로 이루어진 채널코드로 변환하는 코드변환장치 및 재생된 채널코드로 본래의 2진 코드로 복호화하는 복호장치에 관한 것이다.

광기록기술과 광판독기술에 대해서는 계속해서 연구되어 왔다. 최근, 광기록매체 적합한 코드변환/복호(ENCDEC)기술에 대한 논문이 자주보고되고 있다. "코드변환"은, 2진 코드(일반적으로 8비트의 데이터로 구성됨)를, 기록매체에 기록될 채널코드로 변환시키는 처리수순을 의미한다. "복호"란 "코오드변환"의 역처리수순, 즉 채널코드를

본래의 2진 코드로 변환시키는 것을 의미한다. ENDEC기술은 자기기록과 자기재생의 기술분야에서 20년 이상 발전되어 왔다. 대부분,(2,7) ENCDEC기법은 우수한 기록효율(고밀도와 낮은 착오율)을 제공하는 것으로 공지되어 있다. 광기록과 광판독의 초기발전단계에서는, (2,7) ENCDEC기법이 가장 적합한 기법으로 간주되었다.

그러나, 최근의 연구에 의하면, 특히 잡음상태에서 광기록과 광판독을로 행하기 위하여, (2,7)기법에 비하여 기록밀도가 높고 착오율 낮은 상이한 ENCDEC기법이 있음을 알 수 있다. 그중의 하나가 i/N(N개중 i개) ENCDEC기법으로 공지되어 있다. "N"는 1개의 채널코드의 단어길이를 나타내고, "i"는 그 채널코드내에 있는 "1"의 개수를 나타낸다. 이 기법에 의해 생성된 모든 N비트 코드는, "1"의 정확한 개수(exact number)(i)와 "0"의 정확한 계수(N-i)를 가진다. 상기 기법에 의해 생성된 코드인 i/N 코드는, 비트에러를 극히 용이하게 검출할 수 있기 때문에, 특히 잡음상태에서 광기록과 광판독에 적합하다. 광기록매체로부터 판독된 N비트채널코드가 "1"의 정확한 개수를 가지지 않을 경우, 채널코드는 비트에러를 가진 것으로 간주된다.

i/N ENCDNC기법을 사용한 전형적인 코드변환장치와 복호장치에 관하여 미국특허 제4,646,281호 공보(1987.2.24)에 개시되어 있다. 이 장치는, 8비트 2진코드를, 8비트 2진코드내에서 4개의 "1"을 가진 14비트 채널코드로 변환하고, 14비트채널코드를 본래의 8비트 2진코드로 복호화하는 것을 목적으로 한다. 코드 변환장치를 8비트 2진코드의 상위 4비트를 14비트채널코드의 7비트로 변환시키는 제 1 테이블코드변환기와, 8비트 2진코드의 하위 4비트를 14비트 채널코드의 7비트로 변환시키는 제2테이블코드변환기로 구성되어 있다. 전자의 7비트는 14비트 채널코드중 짝수의 비트를 형성하고, 후자의 7비트는 14비트채널코드중 홀수의 비트를 형성한다. 제1, 제2테이블 코드변화기는 각각 0000에서 1111까지(십진법으로 0에서 15까지)변환하는 4비트코드에 따라 두개의 "1"을 가진 7비트 코드의 16패턴을 생성하도록 설계되어 있다. 그러므로, 4개의 "1"을 가지는 14비트 채널코드의 256패턴(=6×16)을 얻을 수 있다.

마찬가지로, 복호장치는, 14비트채널코드의 짝수의 7비트를 8비트 2진 코드의 상기 4비트로 변환하는 제1테이블 복호기와, 14비트채널 코드의 홀수의 7비트를 8비트 2진코드의 하위 4비트로 변환하는 제2테이블 복호기로 구성되어 있다.

미국특허 제4,646,281호 공보에는 4/14코드로 효율적으로, 즉 소형의 전기회로로 제조하는 기술이 개시되어 있다 공지된 바와 같이, 8비트 2진코드(00000000에서 11111111까지)의 집합에는 256개의 패턴이 존재한다.

그러므로, 모든 8비트 2진 코드에 대하여 256개의 독립된 256채널코드가 필요하다. 8비트 코드로부터 4/14코드로의 변환을 간단한 논리 방정식으로 표현할 경우, ENCDEC회로는 소형화 될 수 있다. 그러나, 모드 8비트 코드를 실제의 i/N코드로 변환할 수 있는 적합한 논리 방정식은 발견되지 않고 있다(N이 충분히 클 경우에는 가능하다). 그러므로 256코드변환기회로는 256개의 8비트 코드를 적합한 256개의 4/14코드로 변환하여야 한다. 상기 변환회로의 집합은 테이블 코드변환기로 공지되어 있다. 8비트 2진 코드를 이에 대응하는 4/14채널코드로 변환하는 회로가 평균적으로 10개의 논리게이트(즉, NAND게이트 또는 NOR게이트)를 필요로한다고 가정하면, 테이블 코드변환기에 필요한 전체 논리게이트의 수는, 미국특허 제4,646,281호 공보에 개시된 기술이 없을 경우, 대략 2,500개까지 된다. 그러나 미국특허 제4,646,281호에 따르면, 32개 이상의 코드변환기회로에 의해서 전체의 8비트 코드를 이에 대응하는 4/14코드로 변환시킬 수 없다.

상술한 바와같이, 8비트 2진 코드는 각각 상위 4비트 코드와 하위 4비트 코드로 분할된다. 그리고, 상기 4비트 코드는 4/14채널 코드의 짝수비트와 홀수비트에 위치한 2/7(7개중 2개) 코드로 코드변환된다.

여기에서, 16개의 변환회로는 8비트 2진 코드의 상위 4비트와 하위 4비트에 대해서 각각 테이블 코드변환기를 형성할 수 있다. 전체적으로, 32개의 변환회로에 의해서 8비트 2진코드로부터 4/14코드를 생설할 수 있다.

상기한 바와 같은 방법으로 4/14채널코드를 본래의 8비트 2진 코드로 복호화 할 수 있다. 또한, 상기 경우에서도, 32개의 복호기 회로로 구성되는 테이블 복호기는 4/14채널코드를 모두 해독할 수 있다.

보다 실용적으로 적용하기 위하여, 미국특허 제4,646,281호 공보는 실시예로서 4/15코드집합을 개시하고 있다. 15비트중 14비트는 상술한 바와 같은 이중테이블 코드변환기에 의해서 생성된다. 다음에, 현행의 채널코드의 전후에 기록된 인접채널코드로부터 현행의 채널코드를 분리하기 위하여 15번째 비트인 0을 4/14코드에 부가한다.

그러나, 상기 장치에 있어서, 단어길이(N)는 14 이상이어야 한다.

상술한 바와 같이, 잡음에 대하여 저항성이 있는 i/N코드는 i/N코드의 용작(redundancy)때문에 본래의 8비트 2진 코드에 비하여 N-8(N〉8)만큼 여분의 단어길이를 필요로 한다. 즉, 4/14코드의 경우에, 8비트의 정보를 표현하기 위하여 14비트가 필요하다. 통상적으로, 단어길이(N)가 짧으면 짧을수록, 높은 기록밀도를 달성할 수 있다. 4/N코드에 의해 표현된 구성의 전체수는 N=10,11,12,13,14일때 다음과 같이 계산된다 .

N=10 4^c10= 210

N=11 4^c11= 330

N=12 4^c12= 495

N=13 4^c13= 715

N=14 4^c14= 1001

상기 결과는 256개의 8비트 2진 코드를 표현하기 위한 채널코드로써 4/N(N

11) 코드만을 사용할 수 있다는 것을 나타낸다. 4/11 코드를 4/14코드 대신 사용할 경우, 기로밀도는 27% 증가하게 된다.

그러나, 4/11코드와 같은 고밀도 i/N코드를, 미국특허 제4,646,281호 공보에 개시된 기술을 사용하여도, 생성할 수 없다.

상기 특허에서는, i/n코드(i^cN)의 전체수가 256개 이상되어야 하고, 또한 반채널코드(i/2^cN/2)의 전체수도 16개 이상(16 : 4비트코드의 전체수)되어야 한다. 일예로서, 4/12코드 및 4/14/코드의 경우에는,

N=12 2^c6=15(2/6코드의 수)

N=14 2^c7=21(2/7코드의 수)

미국특허 제4,646,281호 공보에 있어서의 ENCDEC시스템은 단어길이(N)가 14 이하인 i/N 코드에는 적용될 수 없는 것은 자명하다.

따라서, 본 발명의 목적은, 소형회로를 사용하는 4/11코드용 코드변환장치와 복호기를 제공하는데 있다.

본 발명에 의하면, 상기 목적을 달성하기 위하여, 8비트 2진 코드의 일부분에 대하여 테이블 코드변환기와 테이블 복호기에 위해서 코드변환과 복호화를 행하고, 8비트 2진 코드와 다른 부분에 대하여는 채널코드내의 "1"의 수동 4로 유지하기 위한 패리티 코드로 기능하는 3비트 확장 코드를 부가하거나 제거함으로써 코드변환과 복호화를 행한다.

본 발명의 한측면에 따르면, 각기 2,3 또는 4개의 "1"을 가진 8비트 2진코드는, 확장코드"110","100" 또는 "000"'(2,1 또는 0개의 "1"을 가짐)을 각각 부가함으로써 4/11채널코드로 코드변환되고, 5 또는 6개의 "1"을 가진 8비트 2진 코드는 논리를 반전시킨 다음에 확장코드 "001" 또는 "101" (1 또는 2개의 "1"을 가짐)을 각각 부가함으로써 코드변환되고, 다른 8비트 2진 코드는 테이블 코드변환기에 의하여 확장코드의 위치에서 "010"을 가진 4/11코드로 코드변환 된다.

본 발명의 다른 측면에 따르면, 연속적인 4개의 "1"을 가진 8비트 2진코드는, 런렝쓰(run length)를 더욱 짧게하기 위하여 4개의 "1"의 연속적으로 위치하지 않는 4/11채널코드로 테이블코드변환기에 의해 코드변환된다.

본 발명의 또다른 측면에 따르면, 확장코드 "110", "100" 또는 "000"을 가진 4/11채널코드는 11비트채널코드로부터 상위 8비트를 선택하여 8비트 2진코드로 복호화 되고, 확장코드 "001" 또는 "101"을 가진 4/11채널 코드는 11비트 채널코드로부터 상위 8비트로 선택하여 8비트 2진코드로 복호화 되고, 확장코드 "010"을 가진 4/11채널코드는 테이블 복호기에 의해서 복호화 된다.

본 발명의 또다른 측면에 따르면, 테이블코드변환기는 배선 OR게이트에 위해 실행되는 코드변환회와 부가적인 논리회로로 대치된다.

본 발명의 상기 목적 및 기타목적과 특징 및 이점은, 첨부도면과 함께 설명되는 다음 내용으로부터 자명하다.

먼저, 제 1도에 있어서, 본 발명의 실시예로 코드변환장치가 도시되어 있다. 입력레지스터(1)에 적재된 8비트 2진코드(a⁷a⁶a⁵a⁴a³a²a¹a⁰)는 EXOR게이트(2a)∼(2h), 테이블코드변환기(3) 및 병렬카운터(4)에 공급도된다. 병렬카운터(4)는 8비트 2진코드내외 "1"의 수를 계수하여 그 합계를 3비트코드(k²k¹k⁰)로 출력한다. 확장코드생성기(7)는 3비트코드(k²k¹k⁰) 및 폴레그(Z)(이후 설명함)로부터 비트 채널 코드중 하위 3비트(c²c¹c⁰)을 생성한다. 또한, 확장코드생성기(7)는 병렬카운터(4)의 출력이 4를 초과할 경우 "1"이 되는 플래그(R)을 출력한다. 여기서 2진법으로 k²k¹k⁰＞100을 만족한다. 테이블코드변환기(3)는, 적재된 8비트코드(a⁷a⁶a⁵a⁴a³a²a¹a⁰)가 테이블 코드변환기내에 준비된 코드변환표에 수록되어 있는 코드중 어느 한개의 코드와 일치할 경우 8비트의 임시코드(t⁷t⁶t⁵t⁴t³t²t¹t⁰)를 출력한다.

일치하지 않을 경우에는 테이블코드변환기(3)는 "11111111"을 출력한다.

NAND게이트(5)는, 테이블코드변환기(3)로부터 "11111111"을 수신할 경우 플래그(Z)로 "0"을 출력한다. EXOR게이트(2a)∼(2h)는, 플래그(R)가 "1"일 경우, a⁷a⁶a⁵a⁴a³a²a¹a⁰를 얻기 위해 8비트 코드의 논리를 반전시키고, 반전된 출력을 또다른 8비트 임시코드(s⁷s⁶s⁵s⁴s³s²s¹s⁰)로 데이터 선택기(6)에 공급한다.

데이터선택기(6)는 플래그(Z)에 따라서 8비트 임시코드(t⁷)∼(t⁰) 또는 8비트의 임시코드 (s⁷)∼(s⁰)를 11비트채널코드의 상위 8비트(c¹⁰c⁹c⁸c⁷c⁶c⁵c⁴c³)로 전송한다. 출력레지스터(8)는 공지의 기록회로(본 실시예에서는 도시되지 않음)에 출력하기 위해 전체의 11비트채널코드 (c¹⁰c⁹c⁸c⁷c⁶c⁵c⁴c³c²c¹c⁰)를 래칭한다.

본 발명을 한층더 용이하게 이해하기 위하여, 본 발명의 원리를 설명한다. 대부분의 채널코드에서 하위 3비트(c²c¹c⁰)는 "1"의 수를 4개로 유지하기 위한 패리티코드로 기능한다. 예를들면, 8비트의 2진코드 "00011000" 및 패리티 3비트 코드 "110"은 4/11코드 "00011000110"을 형성한다. 2개, 3개 또는 4개의 "1"을 가지는 8비트 2진코드는 다음에 도시한 3비트 확장코드를 부가함으로써 이러한 방법으로 코드변환을 행할 수 있다.

여기에서 "K"는 현행의 8비트의 2진 코드(A) 내에 있는 "1"의 수이다. 그러므로, 154개(=₂C₈+₃C₈+₄C₈)개의 8비트 2진코드를 이에 대응하는 4/11코드로 코드변환할 수 있다.

4개 이상의 "1"이 8비트 2진코드(k²k¹k⁰＜100 : 2진법)내에 존재하는 경우에는, 8비트 2진코드(a⁷a⁶a⁵a⁴a³a²a¹a⁰)의 모든 비트는

로 논리적으로 반전된 다음에 다른 3비트 확장코드를 부가한다.

예를들면, 6개의 "1"을 가진 8비트 2진코드 "01110111"은 "01110111"으로 반전된다음 확장코드 "101"을 부가함으로써, 4/11채널코드 "10001000101"를 얻는다. 5 또는 6개의 "1"을 가진 8비트 2진코드는 반전을 필요로 하기 때문에 "부(負)의 코드"라고 칭한다.

그리고, 2,3 또는 4개의 "1"을 가진 8비트 2진코드는 "정(正)의 코드"라고 칭한다. 부의 코드에 대한 코드변환규칙을 다음과 같이 나타낸다.

괄호안의 숫자는 반전된 8비트 2진코드

에 있는 "1"의 수이다. 이 규칙에서, 개(=⁵C⁸+⁶C⁸)의 부의 8비트 2진코드를 4/11코드로 코드변화한다.

정, 부의 코드를 모두 요약하면, 256개이 8비트 2진코드중 238개를, 적절한 3비트 확장코드를 부가함으로써, 독립된 1/11코드로 코드변환한다.

8비트 2진코드중 나머지(아직 18개가 남아있음)는 테이블코드변환기에 의해 코드변환된다. 테이블코드변화기에 코드변화된 코드의 일예가 표 1에 나타나 있다. 표에 있는 4/11채널코드중 상위 8비트는 임의로 설계할 수 있다. 테이블코드변환된 채널코드와 앞의 예에서의 정, 부의 코드를 구분하기 위하여, 하위 3비트는 "010"으로 형성된다.

[표 1]

제 1 도에 도시한 회로는 상기한 바와 같은 규칙에 따라서 8비트 2진코드를 4/11채널코드로 변환시킨다. 코드변환연산을 신속히 종료하기 위하여, 정/부의 코드용 회로 및 테이블코드변환된 코드용 회로를 모두 병렬로 작동한다. 이 실시예에 있어서, 입력레지스터(1)에 일단 저개된 8비트 2진코드는 테이블 코드변환기(3) 및 병렬카운터(4)에 모두 공급된다.

테이블코드변환기(3)는 배선 OR매트릭스와 결합된 18개의 코드변환기소자로 구성된다. 제 2 도는 테이블 코드변화기(3)의 일부분을 도시한다. 18개의 코드변환기소자중 3개의 코드변환기소자(31),(32),(33)와 배선 OR매트릭스(34)가 제 2 도에 도시되어 있다. 코드변환기소자(31)(32)(33)는 각각 기본적으로 정 및 부(비반전 및 반전)의 입력과 개방콜렉터출력을 가진 8비트 NAND게이트로 구성된다. 배선 OR매트릭스(34)는 저항에 의해서 각각 종료되고, 임시 8비트 코드(t⁷t⁶t⁵t⁴t³t²t¹t⁰)에 대응하는 8개의 선을 구비하고 있다. 코드변환기소자(31)는, 8비트 채널코드 "11011111"을 수신할 경우, "0"을 출력하도록 설계되어 잇다.

코드변환기소자(31)의 출력(수명)선은, 제2도에서 점으로 표시한 바와 같이, t⁷,t⁶,t⁴,t¹,t⁰에 대응하는 8개의 (수직)선중 5개의 선에 접속되어 있다. 수평선이 "0"이 될 경우, 출력 "00101100"이 8개의 수직선상에 나타난다.

한편, 8비트 2진코드(a⁷a⁶a⁵a⁴a³aa) t10 "1111111"이 상이할 경우, 코드변환기소자(31)는 "1"개방을 출력한다. 이 경우에는, 임시코드(t⁷t⁶t⁵t⁴t³t²t¹t⁰⁾는 "11111111"로 된다.

코드변환기소자(32)는 8비트 2진코드가 "10111111"일 경우 임시코드(t⁷t⁶t⁵t⁴t³t²t¹t⁰)로 "01011000"을 출력하고, 코드변환기소자(33)는 8비트 2진코드가 "01111111"일 경우 "10110000"을 출력한다. 동일한 방법으로, 표 1에 기록되어 있는 모든 8비트 2진코드는 이에 대응하는 임시코드로 코드변환된다.

8비트 NAND 게이트(5)는, 테이블코드변환기(3)의 출력(t⁷t⁶t⁵t⁴t³t²t¹t⁰)이 "11111111"일 경우, "0"을 출력하고, 이것은 입력레지스터(1)에 적재된 현행의 8비트 2진코드는 테이블코드변환기에 의해 코드변환될 수 있는 2진코드의 어느 것과도 일치하지 않는다. 그러므로, 8비트 NAND 게이트의 출력(Z)은, 현행의 8비트 2진코드가 표에 있는 18개 코드중의 하나인지 아닌지를 나타내는 플래그이다. 플래그(Z)가 "1"일 경우, 테이블코드변환기(3)는 8비트 2진코드에 대응하는 정확한 8비트 임시코드를 출력한다.

병렬카운터(4)는 8비트 2진코드내의 "1"의 수를 계수하여 8비트 2진코드 내의 "1"의 수를 나타내는 3비트 2진코드 "k(=k²k¹k⁰)"를 출력한다. 제 3도는 병렬카운터(4)의 예를 도시한다. 병렬카운터는 기본적으로 가산기(41)∼(47)로 구성된다. 가산기(41),(42),(43),(44)는 각각 a⁷+a⁶, a⁵+a⁴, a³+a², a¹+a⁰의 연산을 행하는 반가산기이고, 가산기(45),(46)는, 그후, 각각 a⁷+a⁶+ a⁵+a⁴및 a³+a²+ a¹+a⁰의 연산을 행하며, 마지막으로 가산기(47)는 a⁷+a⁶+a⁵+a⁴+a³+a²+a¹+a⁰의 연산을 행한다. 예를들면, a⁷a⁶a⁵a⁴a³a²a¹a⁰=01000110이면, k²k¹k⁰=0+1+0+0+0+1+1+0=011(십진법으로 3)이다.

제1도에 도시한 바와 같이 논리게이트로 구성되는 확장코드 생성기(7)는 3비트 코드(k²k¹k⁰)와 플래그(Z)에 의해서 확장코드(c²c¹c⁰)와 플래그(R)를 생성하도록 설계되어 있다. 표 2는 확장코드 생성기(7)의 진리표이다.

[표 2]

표 2는 앞에서 설명한 코드변환규칙에 따라서 작성되었다. 표 2에서 "*"의 기호는 "관계 없음", 즉 "0" 또는 "1"중 어느것이어도 상관없다는 의미이다. 플래그(R)는 8비트 2진코드의 극성(정 또는 부)을 나타낸다. 앞에서 설명한 바와 같이, 정의 코드인 경우에는, 즉 k(=k²k¹k⁰⁾가 2,3 또는 4인 경우에는, 4-k개의 "1"을 가진 적합한 확장코드는 소정의 4/11코드의 하위 3비트로서 8비트 2진코드에 부가되고, 부의 코드인 경우에는, 즉 k가 5 또는 6인 경우에는, 4-(8-k)개의 "1"을 가진 확장코드는 반전된 8비트 2진코드에 부가된다.

플래그(R)는, 8비트 2진코드가 정인 경우에는, "0"이 되고, 8비트 2진코드가 부인 경우에는, "1"이 된다.

EXOR 게이트 (2a)∼(2h)는 플래그(R)에 따라 8비트 2진코드( a⁷a⁶a⁵a⁴a³a²a¹a⁰)의 모든 비트의 논리를 그대로 유지하거나 반전시키고, 그후 임시 코드(s⁷s⁶s⁵s⁴s³s²s¹s⁰)을 출력한다. 즉,

R=1이면, s⁷s⁶s⁵s⁴s³s²s¹s⁰=a⁷a⁶a⁵a⁴A³A²A¹A⁰이고,

R=0이면,

이다.

데이터 선택기(6)는 현행의 8비트 2진코드가 테이블코드변환기(3)에 기록된 전체의 일부를 포함하고 있지 않는 경우, 즉 현행의 8비트 2진코드를, 비트를 부가하는 연산에 의해 코드변환하여야 하는 경우, 앞에서 설명한 바와 같이, "0"이 되는 플래그(Z)에 의해서 EXOR 게이트(2a)~(2h)의 출력인 임시코드(s⁷s⁶s⁵s⁴s³s²s¹s⁰) 또는 테이블코드변환기(3)의 출력인 임시코드(t⁷t⁶t⁵t⁴t³t²t¹t⁰)를 선택한다. 상기의 경우에는, 데이터 선택기(6)는 4/11 채널코드의 상위 8비트로서 EXOR 게이트(2a)∼(2h)의 출력을 출력레지스터에 전송한다.

즉, Z=0이면,

c¹⁰c⁹c⁸c⁷c⁶c⁵c⁴c³=s⁷s⁶s⁵s⁴s³s²s¹s⁰이 된다.

그렇지 않은 경우에는, 즉 현행의 8비트 2진코드가 테이블 코드변환기(3)에 기록된 전체의 일부를 포함하고 있는 경우에는, 데이터선택기(6)는 4/11 채널 코드의 상위 8비트로서 테이블코드변환기(3)의 출력을 전송한다.

즉, Z=1이면,

c¹⁰c⁹c⁸c⁷c⁶c⁵c⁴c³=t⁷t⁶t⁵t⁴t³t²t¹t⁰이 된다. 상위채널코드(c¹⁰c⁹c⁸c⁷c⁶c⁵c⁴c³) 및 하위채널코드(c²c¹c⁰)를 출력레지스터(8)에 적재한다. 다음에, 전체의 채널코드는 광기록매채에 기록된다.

따라서, 상술한 바와 같이, 4/11 채널코드는, 8비트 2진코드로부터 18개의 소자를 가지는 테이블코드변환기에 의하거나 3비트 확장코드를 생성하는 논리회로에 의해서 코드변환될 수 있다. 256개의 코드변환기소자로 이행된다는 가정하에서 4/11 코드 변환장치에 비해서, 회로의 총량이 격감된다.

그런데, 3비트 확장코드에 대한 정확한 설명이 없다. 3비트 확장코드는 채널코드내의 "1"의 수를 4로 유지하는 패리티 코드로 가능한다는 조건으로 임의로 형성할 수 있다. 그러나, 본 실시예에 있어서, 확장코드는 "1"의 런렝쓰를 더 작게 하도록 설계되어 있다. "1"이 연속하여 길게 나타나는 것은 광기록과 광판독을 위해 바람직하지 않다. 주지하는 바와 같이, "1"과 "0"으로 구성된 데이터는 레이저빔을 이용하여 광기록매체를 가열시킴으로써 기록된다. 일반적으로, "1"의 기간동안에, 강한 레이저빔이 기록매체의 반사율을 변경시키기 위해 광기록매체에 초점을 맞추고 "0"의 기간동안에는, 반사율을 변경시키지 않는 정도의 약한 레이저광이 조사된다.

따라서, "1"이 기록된 영역은 "0" 또는 아무것도 기록되어 있지 않은 영역에 비해서 반사율이 현저하다. 예를들면, 1회 기록용 광기록매체의 경우에는 "1"에 해당하는 영역은 레이저빔에 의해 소손된다. "1"에 해당되는 모든 영역은 동일한 크기로 형성되는 것이 바람직하지만, 열에 의해 형성되는 영역들은 불규칙하게 형성되는 경향이 있다. 주지된 바와 같이, "1"이 트랙의 접선방행으로 연속적으로 길게 기록될수록, 기록마크는 열분산에 의해 트랙반경(수직)방향으로 넓어지게 된다. 그후 확장된 마크는 인접트랙과 혼선된다.

그러므로, "1"의 런렝쓰 즉 각 열기록 영역의 접선길이는 작은 것이 바람직하다. 4/11 코드의 런렝쓰는 각 채널코드에서 4이하이고, 즉 "00111100000"이다. 그러나 그것은, 연속적으로 기록되어 있기 때문에, 런렝쓰가 4를 초과하는 경우가 있다. 예를들면, 채널코드 "11110000000"가 채널코드 "0010101001" 바로 뒤에 기록되어 있는 경우(모두 정의 코드일 경우), 기록매체상에 기록된 연속코드는 0010101000111110000000이 된다. 명백히 두개의 채널코드에 걸쳐서 5개의 "1"이 연속적으로 기록되어 있다. 코드 "111" 및 "011"은 런렝쓰를 증가시키기 때문에 외부코드의 집합에는 포함되어 있지 않다. 코드 "111"이 제 1실시예(표 1 참조)에서 테이블코드변환기(3)내에 기록된 한개의 "1"을 가지는 8개의 8비트 2진코드에 대한 확장코드로써 사용될 경우, 테이블코드변환기소자의 수는 "10"으로 감소된다. 이에 대하여, 최대런렝쓰는 "7"로 증가한다. 마찬가지로, 확장코드"011"는 최대런렝쓰를 "6"으로 증가시킨다.

선택된 확장코드 "110", "100", "000", "001"및 "101"은 최소 유효 2비트의 위치에 한개 이하의 "1"을 가진다. 그러므로 현행의 채널코드가 "********101" 또는 "*******001"이고 다음의 채널코드가 "11110000000"인 경우, 최대런렝쓰는 5이다.

이하, 본 발명의 제 2실시예를 설명한다. 이 실시예에서 "1"의 최대런렝쓰는 3으로 제한된다. 이 목적을 위하여, 다른 모든 구성요소들은 제 1 실시예에서와 동일하지만, 테이브코드변환기(3)는 아래에 설명하는 바와 같이 좀 더 확장된다. 표 3은 제 2실시예의 테이블코드변환기(3)의 진리표를 나타낸다.

[표 3]

본 실시예에서는, 최대유효 3비트의 위치에 연속으로 4개 또는 3개의 "1"을 가지는 8비트 2진코드가 표 1에 나타낸 18개의 8비트 2진코드에 부가해서 테이블코드변환기(3)내에 기록되어 있다.

표 3에서, "010"인 하위 3비트 코드(c²c¹c⁰)는 표시하지 않았다. 코드번호(#1)∼(#3)는 이해를 돕기 위하여 사용되고 있다. 8비트 2진코드(#1∼#18)에 대응하는 채널코드는 표 1과 동일하다. 제 1실시예에서 비트부가 코드변환의 주체가 되는 코드(#19∼#31)가 3개 이하의 "1"의 런렝쓰를 형성하도록 테이블코드변환기(3)내에 기록되어 있다.

연속으로 4개의 "1"을 가진 8비트 2진코드(#19∼#23)는, 비트부가 코드변환기에 의해 4/11 채널코드로 코드변환되어도, 테이블코드변환기(3)에 의해 "1"런렝쓰가 가각 2 이하인 4/11 채널코드로 코드변환된다.

또한, 최대유효 비트 위치에 연속적으로 3개의 "1"을 가진 8비트 2진코드(#24∼#28)는, 선두채널코드의 최소유효 비트, 즉 현행의 채널코드 앞에 기록된 채널코드가 "1"이면 연속하여 4개의 "1"이 나타나기 때문에, 테이블코드변환기(3)에 의해 코드변환 된다. 8비트 2진코드(#29), (#30)는, 제 1실시예에 도시된 코드변환규칙에 따라 확장코드가 부가될 경우 연속적으로 4개의 "1"을 가진다. 3개의 가진 "1"을 채널코드(#29)(0000111)에 대한 확장코드(c²c¹c⁰)는 표 2에 의해서 "100"이다. 또한, 연속적으로 4개의 "1"을 채널코드 "0000111100"가 생성된다. 마찬가지로, 8비트 2진코드(#30)("00000011") 및 확장 코드 "110"은 제 1실시예에서 언급한 규칙에 따라 연속적으로 4개의 "1"을 가진 채널코드 "00000011110"를 형성한다. 또한, 본 실시예에서. 상기 2개의 8비트 2진코드는 테이블코드변환기(3)에 의해 코드변환된다.

5개의 "1"을 가진 8비트 2진코드(#31)(=00011111)는 "11100000"으로 반전된 다음, 제 1실시예에 도시한 규칙에 따라 최대유효 3비트의 위치에 3개의 "1"을 가진 채널코드 "11100000001"로 코드변환된다. 코드(#31)는 코드(#24)∼(#28)와 동일한 이유로 테이블코드변환기(3)에 기록되어야 한다.

그러나, 제 1실시예에서 설명한 바와 같이, 8비트 2진코드(#19)∼(#31)의 각각은 병렬카운터(4) 및 확장코드생성기(7)(모두 제1도에 도시되어 있음)에 의해 코드변환된다. 하나의 8비트 2진코드에 대해서 2개의 채널코드가 존재한다는 것은 혼란스러워 보인다. 실제에 있어서, 제 1실시예에서 도시한 바와 같은 회로장치가 사용되기 때문에, 병렬카운터(4) 및 확장코드생성기(7)로 구성된 테이블 코드변환기(3) 및 비트부가 코드변환기는 모두 서로 상이한 4/11 코드를 각각 생성한다. 8비트 2진코드가 "01111000"일 경우, 전자의 4/11 채널코드는 "10011000010"이 되고 후자는 "01111000000"이 된다. 그러나, 제 1실시예에서 설명한 바와 같이, 데이터선택기(6)는, 적재된 8비트 2진코드가 테이블코드변환기(3)내의 어느 하나와 일치할 경우 "1"이 되는 플래그(Z)에 따라, 두개중에서 어느 하나를 선택한다. 그러므로 두개의 코드변환기, 즉 테이블코드변환기 및 비트부가 코드변환기가 모두 4/11 채널코드를 출력하여도, 비트부가 코드변환기의 출력은, 테이블코드변환기(3)가 적재된 8비트 2진코드를 코드변환시키거나 플래그(Z)가 "1"일 경우에는, 무시된다(즉, 테이블코드변환기(3)는 "11111111"을 출력하지 않음). 이 경우에, 확장코드생성기는 "1"이 되는 플래그 "Z"에 따라 "010"을 출력한다. 따라서, 코드변환기소자의 수가 31로 증가하여도, "1"의 런렝쓰는 3으로 제한될 수 있다.

이하 본 발명의 제 3실시예를 설명한다. 제 4도는 제 3실시예의 회로도를 도시한다. 본 실시예는 4/11 채널 코드를 8비트 2진코드로 보호화 하는 방법을 나타내고 있다. 제 4도에서, 입력레지스터(11)에서 4/11 채널코드가 적재된다. 4/11 채널코드의 상위 8비트(c¹⁰,c⁹,c⁸,c⁷,c^6,c⁵,c⁴,c³)는 적재된 4/11 채널코드의 최소 유효 비트(c⁰)에 따라 상위 8비트의 논리를 반전시키는 EXOR 게이트(12a)∼(12h)의 입력에 공급된다. 하위 3비트에 포함된 비트(c²) 및 비트(c¹)는 확장코드 "010"를 검출한 경우 플래그(D)로서 "1"을 출력하는 복호기(14)에 공급된다. 또한, 4/11 채널코드의 상위 8비트는 테이블 복호기(13)에 공급된 다음 복호화 된다. 데이터선택기(15)는 EXOR 게이트(12a)∼(12h)의 출력 또는 테이블 복호기(13)의 출력중 어느 하나를 플래그(D)에 따라 출력레지스터(16)에 전송한다.

수신된 4/11 채널코드내의 하위 3비트(c²c¹c⁰)는 제1, 제 2실시예에서 설명한 테이블코드변환장치에 의해 부가된다. 4/11 채널코드는 다음과 같이 3개의 군으로 분류되는 것을 설명하였다. (19 8비트 2진코드(정의 코드) 및 3비트 확장코드로 구성된 것, (2) 반전된 8비트 2진코드(부의 코드) 및 3비트 확장 코드로 구성된 것, (3) 테이블 코드변환된 8비트 2진코드 및 3비트 확장코드로 구성된 것 등이다.

이들 군은 3비트 확장코드에 의해 구별되는 것도 역시 설명하였다. 표 4는 확장코드의 개요를 나타낸다.

[표 4}

제 1군에 속하는 4/11 채널코드는, 상위 8비트로 구성된 코드가 원래의 8비트 2진코드 그 자체이기 때문에 하위 3비트를 제거함으로써 간단히 복호화 된다. 제 2군에 속하는 4/11 채널코드는, 하위 3비트를 제거하고 상위 8비트를 반전시킴으로써 부호화 되고, 제 3군에 속하는 4/11 채널코드는 테이블 복호기(13)에 의해 복호화 된다. 복호기(14)는 "01*"을 검출할 경우 플래그(D)으로 "1"을 출력한다. 여기에서 "*"는 "관계 없음"의 표시이다. 표 4를 보면, 테이블코드변환된 코드를 나타내는 3비트 확장코드 "010"을 가진 채널 코드만이 플래그(D)가 "1"되도록 한다. 그러므로, 플래그(D)는 현행의 코드가 테이블코드변환된 것인지의 여부를 나타낸다.

테이블 복호기(13)는 복호기소자 및 배선 OR 매트릭스를 구비하고 있다. 소자의 수는 코드변환기소자의 수와 동일하여야 한다. 제 1실시예의 경우에는 소자의 수는 18개이고, 제2실시예의 경우에는 31개이다. 제 5도는 테이블 복호기(13)의 부분회로도를 도시한다. 복호기소자(131), (132), (133)와 배선 OR 매트릭스(134)가 도시되어 있다. 복호기 소자(131), (132), (133)는 제2도내의 코드변환소자(31), (32), (33)에 각각 대응한다.

EXOR 게이트(12a)∼(12h)는 수신된 채널코드의 최소유효비트(c⁰)에 따라서 4/11 채널코드의 상위 8비트(c¹⁰,c⁹,c⁸,c⁷,c^6,c⁵,c⁴,c³)의 논리를 반전시킨다. 표 4에서, 최소유효비트(c⁰)는 채널코드의 정 또는 부를 표시하는 플래그를 나타낸다. c⁰=1의 경우에 있어서, EXOR 게이트는 원래의 8비트 2진코드를 얻기 위하여 채널코드의 상위 8비트의 논리를 반전시킨다.

데이타선택기(15)는 테이블코드변환된 채널코드를 다른 것과 구별하는 플래그(D)에 따라서 테이블 복호기(13)의 출력과 EXOR 게이트(12a)∼(12h)의 출력중 어느 한쪽의 출력을 전송한다. D=0인 경우에는, 데이터선택기(15)는 EXOR 게이트(12a)~(12h)의 출력을 전송하고, D=1인 경우에는, 테이블 복호기(13)의 출력을 전송한다.

따라서, 제 1실시예 또는 제 2실시예에 도시한 장치에 의해 코드변환된 4/11 채널코드는 소규모의 회로를 사용하여 원래의 8비트 2진코드로 복화될 수 있다.

이하, 본 발명에 제 4실시예를 설명한다. 제 6도는 제 4실시예의 회로이다. 제 6도에서, 8비트 2진코드(a⁷a⁶a⁵a⁴a³a²a¹a⁰) 및 8비트 2진코드내의 "1"의 수를 나타내는 3비트 코드(k²k¹k⁰)가 공급되는 코드변환회로(23)는 제 1도의 테이블코드변환기(3) 대신에 사용된다. 제 7도는 코드변환회로(23)의 회로도이다. 코드변환회로(23)는 코드변환기소자(231),(232), 3비트 복호기(22),(234), NAND 게이트(235a)∼(235h), OR 게이트(236a)∼(236h) 및 OR 매트릭스(237)로 구성된다. NAND 게이트(235a)∼(235h) 및 OR 게이트(236a)~(236h)는 각각, 코드변환기소자(231),(232)와 마찬가지로 , 개방 콜렉터 출력을 가진다.

제 4실시예는 보다 소형화된 회로로 제 11실시예에 개시된 4/11코드변환을 제공하는 것을 목적으로 한다.

제 1실시예에서는, 정의 코드도 부의 코드도 아닌 18개의 8비트 2진코드에 대해서 18개의 코드변환기소자가 필요하다. 그러나, 표 1에 기록된 코드가 0,1,7 또는 8개의 "1"을 가진다는 것에 착안하여, 테이블코드 변환을 위한 회로를 감소시킬 수 있다.

코드변환기소자(231),(232)는 8비트 2진코드 "00000000" 및 "11111111"를 표 1에 표시한 바와 같은 대응하는 4/11 코드로 변환시키는 임무를 맡고 있다. 3비트 코드해독기(233) 및 NAND 게이트(235a)∼(235h)는 한개의 "1"을 가진 8비트 2진 코드를 대응하는 4/11 채널코드로 변환시키는 임무를 맡고 있다. 3비트 복호기(233)는 병렬카운터(4)로부터 "001"(십진법으로 "1")을 수신할 경우에는, "1"을 출력한다. 다른 경우에는, 3비트 복호기(233)는 "0"을 출력한다. 3비트 복호기(233)로부터 "0"을 수신할 경우, 모든 NAND 게이트(235a)∼(235h)는 "1"(개방)을 출력하고, "1'을 수신할 경우, 반전된 형태의 8비트 2진코드 T10를 출력한다. 즉, NAND게이트(235a)∼(235h)는 "11111111"을 출력하거나 7개의 "1"을 가진 8비트 코드를 출력한다. 예를 들면, 8비트 2진코드가 "00100000"일 경우, NAND 게이트(235a)∼(235h)는 "11011111"을 출력하고, 8비트 2진코드가 "10010110"일 경우, "11111111"을 출력한다. 표 1에서 , 한개의 "1"을 가진 8개의 8비트 2진코드가 있고, 그들 각각은 "1"이 되는 비트의 위치에 의해 특징지워진다.

그러므로, NAND 게이트 (235a)∼(235h)중의 하나는 8개의 8비트 2진코드중 대응하는 하나에 응답하여 "0"을 출력한다. NAND 게이트의 각 출력은 표 1에 표시한 대응하는 4/11 채널코드의 상위 8비트를 생성하기 위해 배선 OR 매트릭스(237)에 공급된다. 예를 들면, 현행의 8비트 2진코드가 "00100000"일 경우, NAND 게이트(235c)는 "0"을 출력하고, 다른 NAND 게이트는 "1"(또는 개방상태)을 출력한다. 그때, 출력은 "00110100"을 출력하기 위하여, t⁷,t⁶,t³,t¹,t⁰(제 7도 점에서 점으로 표시함)에 대응하는 배선 OR 매트릭스(237)의 수직선으로부터 추출한다. 동일한 방법으로, 3비트 복호기(234) 및 OR 게이트(236a)∼(236h)는 7개의 "1"을 가진 8비트 2진코드를 변환시키기 위하여 작동한다. 3비트 복호기(234)는, 병렬 카운터(4)로부터, "111"(십진법으로 "7")을 수신할 경우, "0"을 출력한다. 다른 경우에는, "1"을 출력한다. 그러므로, 8비트 2진코드내의 "0"의 비트에 대응하는 OR 게이트중의 하나는 "0"을 출력한다. 모든 OR 게이트의 출력은 임시코드 또는 표 1에 있는 대응하는 4/11 채널코드의 상위 8비트를 출력하기 위해 배선 OR 매트릭스(237)에 접속된다.

따라서, 7개의 "1"과 1개의 "0" 또는 "1과 7개의 "0"으로 구성된 표 1에 기록된 테이블코드 변환된 코드이 특징을 이용하여, 테이블 코드 변환회로를 대폭적으로 소형화시킬 수 있다.

Claims

각각의 비트가 "1" 또는 "0"으로 된 M비트로 구성된 M비트 2진코드를, 각각의 비트가 "1" 또는 "0"으로 된 N비트로 구성된 N비트 채널 코드로 변환하고, 상기 N비트 채널 코드중 "1"의 개수가 고정수(i)로 되는 코드 변환장치에 있어서, 입력 M비트 2진코드중 "1"의 개수(k)를 계수하는 계수수단(4)과, 상기 계수수단에 의한 계수값(k)에 응답하여, 상기 계수값(k)이 고정수(i)이하일 경우에는, 상기 입력 M비트 2진 코드를 그대로 통과시키고, 상기 계수값(k)이 (M-i)이상일 경우에는, 상기 입력 M비트 2진코드의 논리 상태를 반전시키고, 또한 그대로 통과된 상기 M비트 2진코드 또는 논리반전된 M비트 2진코드를 제1의 M비트임시코드로 출력시키는 논리게이트수단(2a)∼(2h)과, 상기 입력 M비트 2진코드가 복수의 소정의 코드 중 어느 하나일 경우, 상기 입력 M비트 2진코드를 특정의 M비트 2진코드로 코드변환하고, 또한 상기 특정의 M비트 2진코드를 제 2 의 M비트임시코드로 출력시키는코드변환수단(3)과, 상기 M비트 2진코드가 상기 복수의 소정의 코드중 어느 하나일 경우에는, 상기 제 2의 비트임시코드를 선택적으로 출력하고, 상기 이외의 경우에는, 상기 제 1의 M 비트임시코드를 선택적으로 출력함으로써, 선택된 M비트임시코드를 얻는 선택수단(16)과, 상기 선택된 M비트임시코드와 (N-M)비트 확장코드중 "1"의 총수가 (i)와 동일하게 되도록 상기 입력 M비트 2진코드에 따라서 (N-M) 비트 확장 생성하는 확장코드 생성수단(7)과, 상기 선택된 M비트임시코드와 상기 (N-M) 비트 확장 코드를 조합하여, 상기 N비트 채널 코드를 얻는 수단(18)으로 이루어진 것을 특징으로 하는 코드 변환장치.
제 1항에 있어서, 상기 코드변환수단(3)은, 상기 입력 M비트의 2진코드가 상기 복수의 소정의 코드중 어느 하나인 경우, 선택 신호를 생성하고, 상기 선택 수단(6)은, 상기 선택 신호에 응답하여, 상기 제 2의 M비트임시코드를 출력하는 것을 특징으로 하는 코드 변환장치.
각각의 비트가 "1" 또는 "0"으로 된 M비트로 구성된 M비트 2진코드를, 각각의 비트가 "1" 또는 "0"으로된 N비트로 구성된 N비트 채널 코드로 변환하고, 상기 N비트 채널 코드중 "1"의 개수가 고정수(i)로 되는 코드 변환장치에 의해서 생성된 N비트 채널코드로 부터 M비트 2진코드를 재생하는 복호장치에 있어서, 상기 코드변환장치는, 입력 M비트 2진코드중 "1"의 계수(k)를 계수하는 계수수단(4)과, 상기 계수수단에 의한 계수값(k)에 응답하여, 상기 계수값(k)이 고정수(i) 이하일 경우에는, 상기 입력 M비트 2진코드를 그대로 통과시키고, 상기 계수값(k)이 (M-i)이상일 경우에는, 상기 입력 M비트 2진코드의 논리상태를 반전시키고, 또한 그대로 통과된 상기 M비트 2진코드 또는 논리반전된 M비트 2진코드를 제 1 의 M비트 임시코드로 출력시키는 논리게이트수단(2a)∼(2h)과, 상기 입력 M비트 2진코드가 복수의 소정의 코드중 어느 하나인 경우, 상기 입력 M비트 2진코드를 특정의 M비트 2진코드로 코드변환하고, 또한 상기 특정의 M비트 2진코드를 제 2 의 M비트임시코드로 출력시키는 코드변환수단(3)과, 상기 입력 M비트 2진코드가 상기 복수의 소정의 코드중 어느 하나인 경우에는, 상기 제 2의 M비트임시코드를 선택적으로 출력하고, 상기 이외의 경우에는, 상기 제 1의 M비트임시코드를 선택적으로 출력함으로써, 선택된 M비트임시코드를 얻은 선택수단(6)과, 상기 선택된 M비트임시코드와(N-M)비트 확장코드중 "1"의 총수가 (i)와 동일하게 되도록 상기 입력 M비트 2진코드에 따라서 (N-M)비트 확장코드를 생성하는 확장코드 생성수단(7)과, 상기 선택된 M비트임시코드와 상기(N-M)비트 확장코드를 조합하여, 상기 N비트채널코드를 얻는 수단(8)으로 이루어지고, 상기 복호장치는, 입력 N비트채널코드중 상기 선택된 (N-M)비트 확장코드를 복호화하여, 상기 입력 N비트채널을, 상기 N비트채널코드중 상기 선택된 M비트임시코드가 상기 코드변환장치에서 그대로 통과된 M비트 2진코드인 제 1 종류와 상기 입력 N비트채널중 상기 선택된 M비트임시코드가 상기 논리반전된 M비트 2진코드인 제 2 종류와 상기 입력 N비트채널중 상기 선택된 M비트임시코드가 상기 제2의 M비트임시코드인 제 3종류중에서 어느 한 종류로, 분류하는 분류수단(14)과, 상기 분류수단의 출력에 응답하여, 상기 입력 N비트 채널코드가 상기 제 1 종류인 경우에는 상기 입력 N비트채널중 상기 선택된 M비트임시코드를 그대로 통과 시키고, 상기 입력 N비트채널코드가 상기 제 2종류인 경우에는, 상기 입력 N비트채널코드중 상기 선택된 M비트임시코드의 논리상태를 반전함으로써,제 1재생 M비트코드를 얻는 논리게이트수단(12a)∼(12h)과, 상기 입력 N비트채널코드가 상기 제3종류인 경우에는, 상기 입력 N비트채널코드중 상기 선택된 M비트임시코드를, 상기 복수의 소정의 코드중 대응하는 코드로 복호화하여 제 2 재생코드를 얻는 복호화수단(13)과, 상기 분류수단의 출력에 응답하여, 상기 입력 N비트채널코드가 상기 제 3종류인 경우에는, 상기 제 2재생 M비트 2진코드를 선택적으로 출력하고, 상기 이외의 경우에는, 상기 제1재생 M비트 2진코드를 선택적으로 출력함으로써, 재생 M비트 2진코드를 얻는 선택수단(15)으로 이루어진 것을 특징으로 하는 복호장치.
각각의 비트가 "1" 또는 "0"으로 된 8비트로 구성된 8비트 2진코드를, 각각의 비트가 "1" 또는 "0"으로 된 11비트로 구성된 11비트채널코드로 변환하고, 상기 11비트채널코드중 "1"의 개수가 4개로 되는 코드 변환장치에 있어서, 입력 8비트 2진코드중 "1"의 계수(k)를 계수하는 계수수단(4)과, 상기 계수수단에 의한 계수값(k)에 응답하여, 상기 계수값(k)이 2,3,4중 어느 하나와 동일한 경우에는, 상기 입력 8비트 2진코드를 그대로 통과시키고, 상기 계수값(k)이 5,6 중 어느 하나와 동일한 경우에는, 상기 입력 8비트 2진코드의 논리 상태를 반전시키고, 또한 그대로 통과된 상기 8비트 2진코드 또는 논리반전된 8비트 2진코드를 제1의 8비트임시코드로 출력시키는 논리게이트수단(2a)∼(2h)과, 상기 입력 8비트 2진코드가 복수의 소정의 코드중 어느 하나인 경우에는, 상기 입력 8비트 2진코드를 특정의 8비트 2진코드로 코드변환하고, 또한 상기 특정의 8비트 2진코드를 제2의 8비트임시코드로 출력시키는 코드변환수단(3)과, 상기 입력 8비트 2진코드가 상기 복수의 소정의 코드중 어느 하나인 경우에는, 상기 제2의 8비트 임시코드를 선택적으로 출력하고, 상기 이외의 경우에는, 상기 제1의 8비트임시코드를 선택적으로 출력함으로써, 선택된 8비트임시코드를 얻는 선택수단(6)과, 상기 선택된 8비트임시코드 및 3비트 확장코드중 "1"의 총수가 4와 동일하게 되도록 상기 입력 8비트 2진코드에 따라서 3비트 확장코드를 생성하는 확장코드 생성수단(7)과, 상기 선택된 비트임시코드와 상기 3비트 확장코드를 조합하여, 상기 11비트 채널코드를 얻는 수단(8)으로 이루어진 것을 특징으로 하는 코드변환장치.
제 4항에 있어서, 상기 복수의 소정의 코드는, K가 0, 1, 7, 8중 어느 하나와 각각 동일한 8비트 2진코드로 이루어진 것을 특징으로 하는 코드변환장치.
제 5항에 있어서, 상기 복수의 소정의 코드는, 3 또는 4개의 연속적인 "1"이 각각 포함된 8비트 2진코드로 이루어진 것을 특징으로 하는 코드변환장치.
제 4항에 있어서, 상기 코드변환수단(3)은, 상기 입력 8비트 2진코드가 상기 복수의 소정의 코드중 어느 하나인 경우 선택신호를 생성하고, 상기 선택수단(6)은, 상기 선택신호에 응답하여 상기 제2의 8비트임시코드를 출력하는 것을 특징으로 하는 코드변환장치.
각각의 비트가 "1" 또는 "0"으로 된 8비트로 구성된 8비트 2진코드를, 각각의 비트가 "1"또는 "0"으로 된 11비트로 구성된 11비트채널코드로 변환하고, 상기 11비트채널코드중 "1"의 개수가 4개로 되는 코드변환장치에 의해서 생성된 11비트채널코드로부터 8비트 2진코드를 재생하는 복호장치에 있어서, 상기 코드변환장치는, 입력 8비트 2진코드중 "1"의 개수(k)를 계수하는 계수수단(4)과, 상기 계수수단에 의한 계수값(k)에 응답하여, 상기 계수값(k)이 2, 3, 4중 어느하나와 동일한 경우에는, 상기 입력 8비트 2진코드를 그대로 통과시키고, 상기 계수값(k)이 5,6중 어느하나와 동일한 경우에는, 상기 입력 8비트 2진코드의 논리상태를 반전시키고, 또한 그대로 통과된 상기 8비트 2진코드 또는 논리반전된 8비트 2진코드를 제 1 의 8비트임시코드로 출력시키는 논리게이트수단(2a)~(2h)과, 상기 입력 8비트 2진코드가 복수의 소정의 코드중 어느하나일 경우 상기 입력 8비트 2진코드를 특정의 8비트 2진코드로 코드변환하고, 또한 상기 특정의 8비트 2진코드를 제2의 8비트임시코드로 출력시키는 코드변환수단(3)과, 상기 입력 8비트 2진코드가 상기 복수의 소정의 코드중 어느하나일 경우에는, 상기 제2의 8비트임시코드를 선택적으로 출력하고, 상기 이외의 경우에는, 상기 제 1 의 8비트임시코드를 선택적으로 출력함으로써, 선택된 8비트임시코드를 얻는 선택수단(6)과, 상기 선택된 8비트임시코드 및 3비트 확장코드중 "1"의 총수가 4와 동일하게 되도록 상기 입력 8비트 2진코드에 따라서 3비트 확장코드를 생성하는 확장코드생성수단(7)과, 상기 선택된 8비트임시코드와 상기 3비트 확장코드를 조합하여, 상기 11비트채널코드를 얻는 수단(18)으로 이루어지고, 상기 복호장치는, 입력 11비트채널코드중 상기 3비트 확장코드를 복호화하여, 상기 입력 11비트채널코드를, 상기 입력 11비트채널코드중 상기 선택된 8비트임시코드가 상기코드변환장치에서 그대로 통과된 상기 8비트 2진코드인 제 1 종류와 상기 입력 11비트채널코드중 상기 선택된 8비트임시코드가 상기 논리반전된 8비트 2진코드인 제 1종류와 상기 입력 11비트채널코드중 상기 선택된 8비트임시코드가 상기 제 2의 8비트임시코드인 제3종류중에서 어느 한종류로, 분류하는 분류수단(14)과, 상기 분류수단의 출력에 응답하며, 상기 입력 11비트채널코드가 상기 1종류인 경우에는, 상기 입력 11비트채널중 상기 선택된 8비트임시코드를 그대로 통과시키고, 상기 입력 11비트채널코드가 상기 제 2종류인 경우에는, 상기 입력 11비트채널코드중 상기 선택된 8비트임시코드의 논리상태를 반전함으로써, 제 1재생 8비트 2진코드를 얻는 논리게이트수단(12a)∼(12h)과, 상기 입력 11비트채널코드가 상기 제 3종류인 경우 상기 입력 11비트채널코드중 상기 선택된 8비트임시코드를, 상기 복수의 소정의 코드중 대응하는 코드로 복호화하여 제2재생 8비트 2진코드를 얻는 복호화수단(13)과, 상기 분류수단의 출력에 응답하여, 상기 입력 11비트채널코드가 상기 제 3종류인 경우에는, 상기 제2재생 8비트 2진코드를 선택적으로 출력하고, 상기 이외의 경우에는, 상기 제 1재생 8비트 2진코드를 출력함으로써, 재생 8비트 2진코드를 얻는 선택수단(15)으로 이루어진 것을 특징으로 하는 복호장치.