JPS61230679A - 2値デ−タ系列の記録方法 - Google Patents

2値デ−タ系列の記録方法

Info

Publication number
JPS61230679A
JPS61230679A JP7217785A JP7217785A JPS61230679A JP S61230679 A JPS61230679 A JP S61230679A JP 7217785 A JP7217785 A JP 7217785A JP 7217785 A JP7217785 A JP 7217785A JP S61230679 A JPS61230679 A JP S61230679A
Authority
JP
Japan
Prior art keywords
bit
bits
recording
word
recorded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7217785A
Other languages
English (en)
Inventor
Kazutoshi Nishimura
一敏 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP7217785A priority Critical patent/JPS61230679A/ja
Publication of JPS61230679A publication Critical patent/JPS61230679A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G11B2020/1469Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof modulation code with one or more merging bits between consecutive codewords

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (技術分野) 本発明は、2値データ系列を記録ビット系列に変換しビ
ットシリアルに2値記録するための記録方法、特に高密
度ディジタル磁気記録および高密度ディジタル光記録を
行うために有効な記録方法に関するものである。
(従来の技術) ディジタル磁気記録およびディジタル光記録の記録方法
は、原データ系列をmビット毎にn個の記録ビット(た
だし、mは自然数、nはmより大きな自然数)に変換す
る符号化と、記録ビット中のピッド1゛′毎に記録媒体
上の2値の記録状態を変化させるNRZr記録とからな
っている。符号化は、記録ビット系列中の隣り合うビッ
ト111 ++とピッド“1”との間に“°“0”が0
個ないしに個(ただし、dはOまたは自然数、kはdJ
:り大きな自然数)入るように制限を付加して行われる
d制限は再生信号にお(プる波形干渉を軽減するために
、また、k制限はセルフクロックを可能とするために付
加するものである。
従来の符号化として、TangとBa旧の方法(In−
formation & Control、 Vol、
17.No、5. pp、 43G−461、1970
)、BeenkerとSchouhamer lmm1
nkの方法(IEEE Trans、 Inform、
Theory、Vol、29.No、5.pp、751
−754.1983) 、Franaszek(IBM
 J、Res、Develop、。
Vo l 、 14 、 No、 4 、 pl)、 
376−383.1970)の方法が知られている。T
angと88旧の方法は、mビットのデータ語とdk制
限を満足するjビットの記録語とを1対1に対応させ、
かつ記録語と記録語の接続部でもdk制限されるように
、記録語と記録語の間にd+2個のマージングビットを
挿入するものである。
したがって1、nは++d+2となる。Beenker
とSchouhamer lmm1nkの方法は、Ta
ngとBa旧の方法における記録語に、さらにその始端
部および終端部に所定の個数のビット““0”が存在す
るという制限を追加することによって、マージングビッ
トの個数をdに削減したものである。したがって、nは
++dとなる。Franaszekの方法は2通りあり
、第1の方法はmビットのデータ語とdk制限を満足す
るnビットの記録語とを1対複数に対応させ、記録語と
記録語の接続部でもdk制限が満足されるように、デー
タ語を前記複数の記録語の内の1つに変換するものであ
る。第2の方法は、pないしMXpビットのデータ語と
dk制限を満足するqないしMXQビット(ただし、p
とMは自然数、qはpより大きな自然数)の記録語とを
1対1に対応させたものである。したがって、mおよび
nの最大値はそれぞれMxpおよびMXqとなる。
記録方法としては、mx(d+1)÷nで与えらえるビ
ット密度と記録密度との比(以下密度効率と呼ぶ)の大
きな符号化を用いたものが優れている。また、金物量の
観点から、mが小さな符号化を用いることが望まれる。
従来のmが8以下の符号化を、第1表に示す。
−6= (発明が解決しようとする問題点) 従来の符号化を用いた記録方法では、金物量的に実用限
界となるmが8以下の符号化を用いた場合、密度効率が
、d=3のもので、1.6以下、d=4のもので1.7
4以下と、小さいという欠点があった。
(発明の目的) 本発明は、金物量が従来と同等で密度効率がより大きな
、あるいは密度効率が従来と同等で金物量がより小さい
2値データ系列の記録方法を提供することにある。
(問題点を解決するための手段) 本発明は、データ語とd制限を満足する記録語とを1対
1に対応させ、記録語と記録語の間にd−1個のマージ
ングビツI〜を挿入し、所定の決定規則に従って前記マ
ージングビットを0゛′または“1”とし、記録語の接
続部においてもd制限を満足する符号化を用いることを
最も主要な特徴とする。
(作用) 本発明によれば、符号化のマージングビットがd−1個
と少なくなる。
(実施例) 第2表は、本発明の第1の実施例のデータ語と記録語と
の対応付けを示したものである。また、第3表は、記録
語と記録語の接続の全ての場合を、マージングビットも
含めて示したものである。
第2表           第3表 m=21.j−3、d−4、マージングビットはdl=
3@、n=j+3=5である。全マージングビッ1〜を
Lr OIIとしても記録語の接続部でd制限が破られ
るのは先行側の記録語の終端ビットおにび後続側の記録
語の始端ビットが“1”の場合だけであり、この場合に
は第3表の項番8に示すように先行側の記録語の終端ビ
ットおよび後続側の記録語の始端ビットを““0”に反
転し、中央のマージングビットだけを“1”とする。ま
た、項番1および項番13に示すように終端のマージン
グビットだけを“1”としてもその前後にそれぞれ4個
以上のII OIIが連続する場合には、終端のマージ
ングビットだけを“1”とする。項番2の場合には、1
つ前の終端マージングビットが1101+であればd制
限が満足されるので、その場合には始端のマージングビ
ットだけを“1”とする。項番14の場合には、先行側
の記録語の始端ビットが′O″に反転されていればd制
限が満足されるので、その場合には始端のマージングビ
ットだけを““1”とする。その他の場合には、3個の
マージングビットとも゛“0”とづ−る。
以上で19られる記録ビット系列に従って、ピッド“1
”毎に記録ヘッドへ与える2値の記録信号を反転させる
。これにJ:す、記録ピッド1゛に対応1ノで2値の状
態が変化する記録情報が、記録媒体上に記録される。
再生時の復合化は、中央のマージングビットを検査し、
それがII I ++の場合にだけ先行側の記録語の終
端ビットおよび後続側の始端ビットをii 1 ++に
反転した上で、第2表に従って記録語をデータ語に変換
する。始端おJ:び終端のマージングビッ1〜は、kを
小さくするために操作しているだけなので、複合化に用
いる必要はない。k ′?l−<’にわち″゛“0”“
0”数の最大値は、第3表の項番9の後に項番3が続く
場合、すなわち伝送語が” 010 ”、“’ o o
 o ”、“010 ”と連続した場合に発生し、11
である。
本実施例の密度効率は1.67であり、第1表に示した
従来の符号化を用いた方法と同等ひあるが、m=2は従
来の方法よりも小さく、したがって金物量が小さくなる
という改善がある。
第4表は、本発明の第2の実施例の記録語と記録語の全
ての場合を、マージングビットも含めて示したものであ
る。また、データ語と記録語との対応付けは、第2表と
同じである。
第4表 m=2、j=3、d=3、マージングビットは(L−1
=2個、n=j+2=5rある。全マージングビットを
′0′°としても記録語の接続部でd制限が破られるの
は先行側の記録語の終端ビットおJ:び後続側の記録語
の始端ビットが“1”の場合だけであり、この場合には
第4表の項番8に示すように先行側の記録語の終端ビッ
トおよび後続側の記録tHの始端ビットを“0”に反転
し、終端のマージングビットだけを“1”とする。また
、項番1および項番2に示すように始端のマージングビ
ットだけを“1”としてもその前後にそれぞれ3個以上
のO″が連続づる場合には、始端のマージングビットだ
けを““1”とする。また、項番13の場合は終端のマ
ージングビットだけを′““1”としてもその前後にそ
れぞれ3個以上の1101+が連続し、かつ先行側の記
録語の終端ビットから先行側に数えて2ないし4番目の
反転しない原記録語のビットの内の少なくとも1個が“
1”(具体的には3番目)であるから、終端のマージン
グビットだけを“1”とする。その他の場合には、2個
のマージングピッI〜とも” o ”とする。
以上で得られる記録ビット系列に従って、ピッド1′′
毎に記録ヘッドへ与える2値の記録信号を反転させる。
これにJ:す、記録ビット“1”に対応して2値の状態
が変化号−る記録情報が、記録媒体上に記録される。
再生時の複合化は、終端のマージングビッ1〜を検査し
て、それが1゛でかつ先行側の記録語の終端ビットから
先行側に数えて3番目のビットが′““0”の場合にだ
【プ先行側の記録語の終端ビットお」;び後続側の記録
語の始端ビットをii I I+に反転した上で、第2
表に従って記録語をデータ語に変換する。始端のマージ
ングビットは、kを小さくするために操作しているだけ
なので、複合化に用いる必要はない。kすなわち゛“0
”連続個数の最大値は、第4表の項番9の後に項番3が
続く場合、すなわち記録語が’010”、” o o 
o ”、” 010 ”ど連続した場合に発生し、9で
ある。
本実施例の密度効率は1.6であり、第1表に示した従
来の符号化を用いた方法と同等であるが、−15= m=2は従来の方法よりも小さく、したがって金物量が
小さくなるという改善がある。
d制限を満足するjビットパターンの個数N(j)は、
次式で与えられる。
N(j>=j+1    :jがd+1下の場合N (
j)=N (j−1)+N (j−d−1):jがd+
1より大きい場合 したがって、本発明に用いる符号化は、2mがN(j)
以下であることを満足するmをデータ語のビット数とす
ることができる。
第5表は、本発明によって実現されるmが8以下の符号
化を示したものである。
第5表 本発明で用いる記録語に要求される制限はd制限のみで
あり、従来の方法のdk制限よりも緩和されている。し
たがって、記録語のビット数jが同一ならば、使用可能
なパターンの個数が多く、必要とするパターン数すなわ
ち2mが同一ならば、jを小さくできる。さらに、本発
明のマージングビットの個数は、従来の方法と比較して
少ない。
すなわち、nを従来よりも小さくでき、第1表に示した
従来の符号化を用いた方法と比較して、金物量が同等な
らば密度効率がより大きくなる、あるいは密度効率が同
等ならばmすなわち金物量がより小さくなるという改善
がある。
第1図は、本発明による記録装置のブロック構成を示し
たものである。1はデータ鮪レジスタ、2は符号器、3
は後続側記録語レジスタ、4は先行側記録詔レジスタ、
5はマージングビット決定器、6はマージングビットレ
ジスタ、7は終端ビットレジスタ、8は1ビツトレジス
タ、9はj−2ビツトレジスタ、10は始端ビットレジ
スタ、11は記録信号発生器、12は記録ヘッド、13
は記録媒体である。
原データ系列はビットシリアルにmビットのデータ語レ
ジスタ1に入力される。最初のデータ語がデータ語レジ
スタ1に蓄えられると、符号器2はそのデータ語に対応
した記録語をjヒツトの後続側記録語レジスタ3に入力
する。符号器2は、例えば、第2表に示す対応に従って
データ語を記録語に変換ザるものであり、布線論理ある
いはROMを用いたテーブル参照回路などにJ:す、当
該技術者には容易に実現できるものである。以上と同様
にして後続の記録語が後続側レジスタ3に入力されると
同時に、すでに後続側記録語レジスタ3に蓄えらえれて
いた記録語は、先行側記録語レジスタ4に入力される。
この時点では、先行側の記録語が先行側記録語レジスタ
4に、また後続側の記録語が後続側記録語レジスタ3に
蓄えられている。これらの内容は、マージングビット決
定器5に入力される。マージングビット決定器5は、例
えば第3表または第4表について説明したマージングビ
ット決定規則に従って、マージングビット、先行側記録
tRの終端ビット、および後続側記録語の始端ビットを
作成するもので、布線論理により当該技術者には容易に
実現できるものである。マージングビット決定器5によ
り、マージングビットがマージングビットレジスタ6に
、先行側記録語の決定済終端ビットが1ビツトの終端ビ
ットレジスタ7に、後続側記録語の決定済始端ビットが
1ビツトレジスタ8に入力される。これと同時に、先行
側記録語の両端ビットを除くj−2ビツトが先行側記録
語レジスタ4からj−2ビツトレジスタ9に、また1つ
前の記録側記録語の決定済始端ビットが1ビツトレジス
タ8から1ビツトの始端ビットレジスタ10に入力され
る。
マージングビットレジスタ6、終端ピットレジスタ7、
j−2ビツトレジスタ9、始端ピットレジスタ10はビ
ットシリアルに接続されており、始端ビットレジスタ1
0側から順次、記録ビットが記録信号発生器11に入力
される。記録語の始端ビットからマージングビットの終
端ビットまでのj+d−1ビツトの転送が完了すると、
以上と同様の手順で新たな記録ビットがマージングビッ
トレジスタ6、終端ピットレジスタ7、j−2ビッ1ヘ
レジスタ9、および始端ピットレジスタ10に入力され
る。記録信号発生器11は、記録ビット111 IIが
入力される毎に、出力信号のレベルをハイとロウの間で
交互に切替えて、記録ヘッド12に入力する。これによ
り、記録媒体13上に2値の情報が記録される。
(効果) 以上説明したように、本発明によれば記録語に要求され
る制限が小さく、かつマージングビットが少なくて済む
ので、密度効率を大きくできる、あるいは金物量を少な
くできるという利点がある。
【図面の簡単な説明】
図面は本発明ににる記録装置のブロック構成を示したも
のである。 1・・・データ語レジスタ、2・・・符号器、3・・・
後続側記録語レジスタ、4・・・先行側記録語レジスタ
、5・・・マージングビット決定器、6・・・マージン
グビットレジスタ、7・・・終端ピットレジスタ、10
・・・始端ピットレジスタ、11・・・記録信号発生器
、12・・・記録ヘッド、13・・・記録媒体。

Claims (3)

    【特許請求の範囲】
  1. (1)2値データ系列を記録ビット系列に変換しビット
    シリアルに2値記録するための記録方法において、隣り
    合うビット“1”とビット“1”との間にd個(ただし
    、dは3以上の整数)以上のビット“0”が連続するj
    ビットのパターンの総数N(j)個の内から2^m個(
    ただし、mは2^mがN(j)以下であることを満足す
    る自然数)のパターンを記録語として選び、2^m個の
    mビットからなるデータ語と2^m個のjビットからな
    る前記の記録後とを1対1に対応付けし、原データ系列
    をmビット毎に区切ってデータ語とし、前記の対応に従
    つて逐次記録語に変換し、隣り合う記録語と記録語との
    間に連続するd−1個のマージングビットf_1ないし
    f_d_−_1(ただし、fの添字は順番を意味しない
    )を挿入し、所定の決定規則に従って前記のマージング
    ビットf_1ないしf_d_−_1ビットをそれぞれビ
    ット“0”またはビット“1”とし、隣り合うビット“
    1”とビット“1”との間にd個以上のビット“0”が
    連続する記録ビット系列に変換し、前記記録ビット系列
    中のビット“1”毎に記録ヘッドへ与える記録信号を反
    転させ、前記記録ビット系列中のビット“1”に対応し
    て2値状態が変化する記録情報を記録媒体上に記録する
    ことを特徴とする2値データ系列の記録方法。
  2. (2)マージングビットf_1ないしf_d_−_1の
    決定規則を、先行側の記録語の終端ビットが“1”でか
    つ後続側の記録語の始端ビットが“1”の場合には、前
    記2つのビット“0”をそれぞれ“0”に反転した上で
    、f_1を“1”かつf_2ないしf_d_−_1をそ
    れぞれ“0”とし、また、f_1を“0”かつf_i(
    ただし、iは2ないしd−1)を“1”としてもf_i
    の前後にそれぞれd個以上のビット“0”が連続する場
    合には、前記条件を満足するマージングビットの内の1
    個を“1”に、残るd−1個のマージングビットをそれ
    ぞれ“0”とし、また、前記2通りの場合以外には全マ
    ージングビットをそれぞれ“0”とする、としたことを
    特徴とする特許請求の範囲第1項記載の2値データ系列
    の記録方法。
  3. (3)dが3であり、かつマージングビットf_1およ
    びf_2の決定規則を、先行側の記録語の終端ビットが
    “1”でかつ後続側の記録語の始端ビットが“1”の場
    合には、前記2つのビット“1”をそれぞれ“0”に反
    転した上で、f_1を“1”かつf_2を“0”とし、
    また、f_1を“0”をかつf_2を“1”としてもf
    _2の前後にそれぞれ3個以上のビット“0”が連続す
    る場合には、f_1を“0”かつf_2を“1”とし、
    また、f_1を“1”かつf_2を“0”としてもf_
    2の前後にそれぞれ3個以上のビット“0”が連続し、
    かつ先行側の記録語の終端ビットから先行側に数えて2
    番目、4番目の反転をしない原記録語のビットが“1”
    であるかまたは後続側の記録語の始端ビットから後続側
    に数えて2番目ないし4番目の反転をしない原記録語の
    ビットが“1”である場合には、f_1を“1”かつf
    _2を“0”とし、また、前記3通りの場合以外には、
    f_1およびf_2をそれぞれ“0”とする、としたこ
    とを特徴とする特許請求の範囲第1項記載の2値データ
    系列の記録方法。
JP7217785A 1985-04-05 1985-04-05 2値デ−タ系列の記録方法 Pending JPS61230679A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7217785A JPS61230679A (ja) 1985-04-05 1985-04-05 2値デ−タ系列の記録方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7217785A JPS61230679A (ja) 1985-04-05 1985-04-05 2値デ−タ系列の記録方法

Publications (1)

Publication Number Publication Date
JPS61230679A true JPS61230679A (ja) 1986-10-14

Family

ID=13481681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7217785A Pending JPS61230679A (ja) 1985-04-05 1985-04-05 2値デ−タ系列の記録方法

Country Status (1)

Country Link
JP (1) JPS61230679A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03145333A (ja) * 1989-10-31 1991-06-20 Sony Corp ディジタル変調回路及び復調回路
US6188336B1 (en) 1997-11-21 2001-02-13 Samsung Electronics, Co., Ltd. 7/13 channel coding and decoding method using RLL(2,25) code

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03145333A (ja) * 1989-10-31 1991-06-20 Sony Corp ディジタル変調回路及び復調回路
US6188336B1 (en) 1997-11-21 2001-02-13 Samsung Electronics, Co., Ltd. 7/13 channel coding and decoding method using RLL(2,25) code

Similar Documents

Publication Publication Date Title
EP0178813B1 (en) Method and apparatus for encoding binary data
US4677421A (en) Digital information signal encoding method with reduced run length and improved self-clocking
JP3754080B2 (ja) mビットの情報語の系列を変調信号に変換する方法、コード装置及び記録装置
US4146909A (en) Sync pattern encoding system for run-length limited codes
US4882583A (en) Modified sliding block code for limiting error propagation
JPS58119273A (ja) 符号器
JPH0519332B2 (ja)
KR20020006673A (ko) 이진 정보신호의 복수의 데이터 비트의 스트림을 제약을받는 이진 채널신호의 복수의 데이터 비트의 스트림으로변환하는 방법, 인코딩장치, 제약을 받는 이진 채널신호의복수의 데이터 비트의 스트림을 포함하는 신호,기록매체와, 디코딩장치
EP0557130B1 (en) Data conversion method and recording/reproducing apparatus using the same
US4496934A (en) Encoding and decoding systems for binary data
JP4138031B2 (ja) n−ビットソースワードから対応したm−ビットチャネルワードへの符号化装置、並びに、逆向きの復号化装置
KR950006085B1 (ko) 부호변조장치
JP2003533120A (ja) 二進情報信号のデータビットストリームを制限された二進チャンネル信号のデータビットストリームに変換する方法、符号化する装置、制限された二進チャンネル信号のデータビットストリームを有する信号、記録担体、復号する方法及び復号する装置
EP0090047B1 (en) Encoding and decoding system for binary data
KR100415873B1 (ko) (n-1)-비트정보워드를n-비트채널워드로엔코딩하는엔코딩장치및방법과,채널워드를정보워드로디코딩하는디코딩장치및방법
JPS61230679A (ja) 2値デ−タ系列の記録方法
JP3192268B2 (ja) 信号処理システム
US20040263362A1 (en) Coding method and device
JPH0695644B2 (ja) ランレングスリミテツド符号の復号装置
JP2962027B2 (ja) 情報変換方法および情報記録装置
JP3243137B2 (ja) データ変換方法
KR100752880B1 (ko) 정보를 코딩/디코딩하는 방법 및 장치
JPH01221918A (ja) 可変長符号変換装置
JPH0787383B2 (ja) ランレングスリミテツド符号の復号装置
JPH01221926A (ja) 可変長符号変換方法