JPH0787383B2

JPH0787383B2 - ランレングスリミテツド符号の復号装置

Info

Publication number: JPH0787383B2
Application number: JP26910884A
Authority: JP
Inventors: 章池谷
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1984-12-19
Filing date: 1984-12-19
Publication date: 1995-09-20
Anticipated expiration: 2010-09-20
Also published as: JPS61145935A

Description

【発明の詳細な説明】産業上の利用分野本発明は、ディジタル信号の伝送および記録に用いられ
るランレングスリミテッド（Run Length Limited）符号
の復号装置に関する。

従来の技術磁気テープやディスクなどにディジタルデータを高密度
記録する場合、通常ランレングスリミテッド符号（以降
RLL符号と記す）を用いている。

RLL符号とは、同一２進値の連続ビット数をｄ以上ｋ以
下に制限する符号を言い、このような性質を有するRLL
符号は、ｍビットのデータ語（ビット長Ｔ）をｍより大
なるｎビットの符号語に変換することにより得られる。

このようにして得られるRLL符号において、１ビットを
識別するのに要する長さ（検出窓幅）最小反転間隔T_min＝ｄ・Ｔ_ωとなる。

一般的に、記録・再生系では高周波数成分が遮断される
ため波形干渉が生じる。この波形干渉を少なく抑えるた
めに前記T_minは大であることが望ましい。

また、波形干渉やジッタなどの時間軸変動による影響を
抑えるために、前記Ｔ_ωは大である方が良く、加えて、
セルフクロック機能を得るために前記ｋは小であること
が望ましい。

従来、上記観点から種々のRLL符号が開発されてきた。

一方、RLL符号を使用する場合、受信あるいは再生側に
おいて、ｎビットの符号語をｍビットのデータ語に復元
する復号装置が必要不可欠である。

ｎビットの符号語を直接ｍビットのデータ語に復元する
従来の復号装置においては、復号にROMを使用する場合
のメモリー容量V₁はV₁＝2ⁿ・ｍとなる。しかし、復号に
本質的に必要なメモリー容量Ｖ′はＶ′＝2^m・ｍである
から、メモリーの利用効率Ｅを式（１）で定義すると、
ｎとｍの差Ｅ＝V₂/V₁＝2^m-n ……（１）が大になるにつれて、メモリーの利用効率は指数関数的
に悪化する。

たとえば、第１表に示すｄ＝3,k＝7,m＝5,n＝12および
Ｔ_ω＝0.417TなるRLL符号の場合には次のようになる。

まず、第１表のRLL符号がｄ＝3,k＝７を満たすことを示
す。第１表から明らかなように、ｄ＝3,k＝７を満たす1
2ビットの符号語は32語あり、５ビットよりなる32（＝2
⁵）語のデータ語に１対１対応可能である。

なお、第１表には１で始まる表パターンの符号語と、表
パターンの１を０に、０を１にすべて置き換えた裏パタ
ーンを併記してあり、これらの符号語とデータ語との対
応は表パターンと裏パターンを１組にしてデータ語１語
に対応させる。そして、表パターンと裏パターンの選択
は次のようにして行う。

符号語の左端における同一２進値の連続ビット数ｌが２
ならばＦ＝０、３以上ならばＦ＝１とする値Ｆと、符号
語の右端における同一２進値の連続ビット数ｒが２以下
ならばＥ＝０、３以上ならばＥ＝１とする値Ｅと、符号
語の最終ビットを示す値LBを用いて、符号語を表パター
ンにするときはＹ＝０、裏パターンにするときはＹ＝１
とする値をＹとする。

ここで、１つ前に送出した符号語のＥをE₁、LBをLB₁、
これから送出する符号語のＦをF₂とすると、これから送
出する符号語に関して次式（２）によって、表−裏パタ
ーンの切り換えを行う。

ただし、“”は排他的論理和、“・”は論理積、
“−”は否定を表わす。

たとえば、１つ前に送出した符号語として第１表のNo.1
の表パターンの符号語を仮定する。このときE₁＝1,LB₁
＝１である。次いで、これから送出しようとする符号語
が第１表のNo.2の符号語である場合、F₂＝１である。し
たがって、式（２）よりとなり、これから送出する符号語は裏パターンにするこ
とを示す。この結果、第３図に示すように、符号語どう
しを接続しても、下線を施したその接続部においても同
一２進値の連続ビット数は３以上７以下となる。

同様にして、第１表の符号語どうしの接続に関しては、
式（２）に従う限りにおいては必ず、その接続部におい
てもｄ＝3,k＝７なる制限を満たすことがわかる。

以上示した第１表に示すｄ＝3,k＝7,m＝5,n＝12なるRLL
符号の復号に際しては、従来の一般的な方法によれば、
復号のためのROMの容量V₁はV₁＝2¹²・５＝20480ビット
必要である。

なお、第１表における値欄については実施例で説明す
る。

発明が解決しようとする問題点上述のように、ｄ＝3,k＝7,m＝5,n＝12なるRLL符号の復
号装置においては、高々32種類しかない符号語を識別す
るのに、12ビットすべてを用いている。これが、復号装
置におけるROMの容量を不必要に大きくする原因とな
る。

一般的に、符号語長ｎを大きくすると、前記d,k,T_ωの
いずれかを改善できることが知られている。しかしなが
ら、復号装置のROMの容量により、ｎが大なるRLL符号の
使用は事実上不可能であった。

問題点を解決するための手段本発明は、前記問題点を解決するため、復号装置におけ
るROMの容量を減らすことを目的とし、ｎビットを複数
のブロックに分割し、その分割したブロック毎に仮復号
し、その仮復号した結果の組み合わせを基にデータ語を
復号するという、２段階の復号操作を行う装置を実現し
たものである。

作用本発明の構成によれば、ｎビットの表パターンの符号語
を第１図に示すように、n₁ビットの第１ブロックとn₂ビ
ットの第２ブロックの２つのブロックに分割する。そし
て、第１ブロックに現われるビットパターン数を第２ブロックに現われる０で始まるビットパターン数をとする。

このとき、第１ブロックに現われるP₁個のビットパター
ンは、Q₁ビットを用いて互いに区別でき、第２ブロック
に現われる０で始まるP₂個のビットパターンは、▲Ｑ^′
_２▼ビットを用いて互いに区別できる。

ところで、２以上のｄ制限を満たすRLL符号を構成する
符号語の表パターンは必ず１ビット以上の１で始まる
（表パターンの定義より）。したがって、表パターンと
裏パターンの区別は符号語の先頭ビットだけで簡単に検
知できるので、受信あるいは再生した符号語が裏パター
ンの場合には表パターンに変換することにする。こうす
ることで、区別する符号語の数が半分、つまり表パター
ンのみの区別で済む。

さらに、ｄ３なるRLL符号における符号語の表パター
ンにおいては、符号語の先頭部には必ず２ビット以上の
１が続くようなRLL符号も存在する（昭59テレビ全大,7
−８）。

これらのことを総合すると、ｎビットの符号語の第１ブ
ロックに現われるビットパターンの区別に関しては、第
１ブロックの先頭からｄ′（１）ビットは、表パター
ンから裏パターンへの変換が済んだ後は、何の情報も与
えないので仮復号には不要となる。

したがって、第１ブロックに現われるビットパターンを
区別するのに要するビット数はn₁−ｄ′ビットとなる。

一方、第２ブロックに関しては、１および０のいずれで
も始まるが、これも第１ブロックと同様に０で始まる表
パターンに変換すれば、区別するビットパターン数は少
くなる。しかしながら、第２ブロックの第１ビットに関
しては、表パターンの符号語においても１で始まるもの
も、０で始まるものも存在するため、完全に削除できな
い。したがって、第２ブロックの第１ビットは仮復号に
は用いないが、最終的な復号には必要なものであるか
ら、第２ブロックの第１ビットは仮復号を通さないで、
直接最終復号に用いる。したがって、第２ブロックのビ
ットパターンを区別するためにはQ₂＝▲Ｑ^′ _２▼＋１ビ
ット必要となる。

このようにすることで、Q₁＋Q₂ビットで符号語を区別で
きるので、復号に要するROMの要量V₂は次式（３）で与
えられる。

一般的に、ｎビットの表パターンの符号語をＬ（２）
個の小ブロックに分割し、その分割したビットのブロックにおいて現われるビットパターン数をとすると、このP_i個のビットパターンはQ_iビットにより
互いに区別でき、従って、復号におけるROMの総容量V_L
は式（４）となる。

ただし、▲Ｑ^′ _ｉ▼＝Q_i−１したがって、V_L＜ｍ・2ⁿとなれば復号におけるROMの容
量は従来よりも少くなる。

式（４）の第１項および第２項は仮復号に要するROMの
容量であり、式（４）の第３項は最終的な復号に要する
ROMの容量であるから、にしなければ、ROM容量削減の効果は小さい。

一方、n_iビットの第ｉブロックにおいて現われるP_i個の
ビットパターンはQ_iビットで互いに区別できるが、Q_iビ
ットの情報を有効にするためには、P_iは２のベキ乗に近
い値であることが望ましい。

要約すると、次に示す（ｉ），（ii）がｎビットの符号
語を分割する指針となる。

実施例次に実施例を用いて、本発明により復号装置に要するRO
Mの総容量を従来より少なく、しかも簡単にできること
を詳細に示す。

本実施例で使用するRLL符号は第１表に示すｄ＝3,k＝7,
m＝５およびｎ＝12、したがってなる特徴を有する。

このRLL符号の符号語長はｎ＝12である。本実施例では
ｎ＝12をn₁＝６およびn₂＝６の２つのブロックに分け
る。このとき、表パターンの符号語においてn₁＝６ビッ
トの第１ブロックに現われるビットパターンおよびn₂＝
６ビットの第２ブロックに現われるビットパターンは各
々第２表のようになる。

第２表より明らかなように、第１ブロックのビットパタ
ーン数P₁＝４、第２ブロックのビットパターン数P₂＝13
であるから、前記Q₁＝2,Q₂＝４となるので、第２表の各
ビットパターンをQ_i（ｉ＝1,2）ビットを用いて表わし
た値（16進表記）は、第２表のR1,R2となる。

また、第２表より第１ブロックの先頭２ビットは必ず１
であるから、前記ｄ′＝２となる。

したがって、復号に要するROMの総容量は式（３）より V₂＝２・2^6-2＋３・2^6-1＋５・2²⁺⁴ ＝448ビットとなる。これは従来の復号装置に必要なROMの容量V₁＝2
0480ビットに比べて、約1/46である。

次に、本発明の復号装置の回路構成を第２図に示すブロ
ック図を用いて詳細に説明する。

まず、再生されて来る符号語は、シリアル−パラレル変
換器１（S/P）および12ビットのＤフリップフロップ２
（DF.F）で符号語単位で保持する。そして、Ｄフリップ
フロップ２に保持された12ビットの符号語の先頭ビット
は、インバータ３を通して５個の２入力排他的論理和ゲ
ート４の一方の入力端子に送る。

また、５個の２入力排他的論理和ゲート４のもう一方の
入力端子には、Ｄフリップフロップ２に保持された符号
語の第１ブロックにおける第３〜６ビットの４ビット
と、符号語の第２ブロックにおける先頭ビットを送る。
この結果、５個の２入力排他的論理和ゲート４の出力に
は、符号語の表パターンの第１ブロックから前２ビット
を削除した４ビットのビットパターンと、表パターンの
符号語の第２ブロックにおける先頭ビットが現われる。

このうち、第１ブロックに関する４ビットをROM5に送
り、第１ブロックのビットパターンを識別し、それに対
応する２ビットの値R1を出力する。

たとえば、再生された符号語が第１表No.1の裏パターン
の符号語であるとする。このとき、この符号語の先頭ビ
ットは０であるから、インバータ３の出力は１になる。
また、No.1の裏パターンの符号語における第３〜６ビッ
ト、つまり“0011"は５個の２入力排他的論理和ゲート
４のうちの４個に送る。この結果、この４個の排他的論
理和ゲートの出力には“1100"が現われる。さらに、こ
の値を第１ブロックの仮復号を行うROM5に送る。この結
果、ROM5の出力には、第２表から明らかなように、第１
ブロックの第３〜６ビットが“1100"に対応する値R1＝
３が現われる。

一方、Ｄフリップフロップ２に保持している第２ブロッ
クの先頭ビットを、第２ブロックの第２〜６ビットを０
で始まるビットパターンに変換するための、５個の２入
力排他的論理和ゲート６の一方の入力端子に送る。ま
た、Ｄフリップフロップに保持している符号語の第２ブ
ロックの第２〜６ビットを、５個の排他的論理和ゲート
６のもう一方の入力端子に送る。

この結果、５個の排他的論理和ゲート６の出力には、０
で始まる第２ブロックの５ビットのビットパターン（先
頭ビットを除く）が現われ、次いでこの５ビットのビッ
トパターンは、第２ブロックの仮復号のためのROM7へ送
られ、ROM7の出力には、入力の５ビットに対応する３ビ
ットの値R2が現われる。

たとえば、再生された符号語が第１表No.1の裏パターン
の符号語であるとする。このとき、Ｄフリップフロップ
２に保持しているこの符号語の第２ブロックの先頭ビッ
トは１であるから、第２ブロックの第２〜６ビット、つ
まり00000は５個の排他的論理和ゲート６により11111に
変換される。この変換した５ビットを、第２ブロックの
仮復号のためのROM7に送ると、ROM7は入力の５ビットを
識別し、それに対応する３ビットの値を出力する。

さらに、この３ビットと、排他的論理和ゲート４により
０に変換された第２ブロックの先頭ビットと共に、４ビ
ットの第２ブロックの仮復号値R2＝７を得る。

このようにして得た２ビットの第１ブロックの仮復号値
R1と、４ビットの第２ブロックの仮復号値R2を、最終復
号のためのROM8へ送る。この結果、ROM8は計６ビットの
入力のR1,R2に対応する復号値、つまり、入力した符号
語に対応するデータ語を出力する。

たとえば、入力の符号語が第１表におけるNo.1の裏パタ
ーンの符号語であるとき、先の例よりR1＝3,R2＝７とな
る。第１表において、R1＝3,R2＝７に対応するデータ語
は00000だけであるから、正しい復号がなされることに
なる。

以上示したように、本実施例の回路構成は極めて簡単で
あり、しかも従来より大幅にROMの容量を少くできると
いう特長があり、実用上極めて有用である。

なお、本実施例では、ある程度の汎用性を持たせるため
に、使用する符号語の特殊性を考慮せずに復号に要する
ROMの総容量を削減できることを示したが、符号語の特
殊性を考慮すれば、さらにROM容量の削減が可能とな
る。

たとえば、第２表における第１ブロックのビットパター
ンの第５ビットは常に０であるから、このビットはビッ
トパターンの区別には何ら情報を与えない。したがっ
て、第１ブロックのビットパターンを区別するROMの入
力は、第１ブロックの第3,4および６ビットの計３ビッ
トで済む。

この結果、復号に要するROMの総容量は2.2³＋３・2⁵＋
５・2⁶＝432ビットになり、符号語の特殊性を考慮しな
い場合より、ROMの総容量は少くなる。

また、本実施例では符号語を２分割する場合について示
したが、３分割以上においてもROM総容量を削減できる
だけでなく、符号語長の長い符号語については、３分割
以上に分割することで、さらに大きなROM総容量削減効
果がある。

発明の効果以上詳細に示したように、本発明はRLL符号の復号装置
において、ｎビットの符号語を複数のブロックに分割
し、その分割したブロックから特に必要のない情報を取
り除いた後ブロック毎に仮復号し、その仮復号した結果
を用いて最終復号値を得るという２段階の復号操作を行
うことによって、簡単回路構成でありながら、復号に要
するROMの総容量を従来より大幅に削減できる。

たとえば、ｄ＝3,k＝7,m＝5,n＝12なるRLL符号に対して
は、従来に比べて、ROMの総容量を約1/46に削減でき
る。

このように、本発明によるランレングスリミテッド符号
の復号装置を用いることで、従来よりも復号装置を小さ
くできるだけでなく、復号装置を小さくできることによ
り、より高密度記録に適する符号語長の長いRLL符号の
使用も可能になる等、実用上極めて大きな効果がある。

なお、本明細書ではROMの容量を１つの指針として本発
明の効果を示したが、復号装置においてROMを使用せ
ず、論理回路のみで復号する場合にも同様の効果がある
ことは言うまでもない。また、可変長符号の復号装置と
しても、全く同様の構成で使用できるという効果もあ
る。

【図面の簡単な説明】

第１図は符号語の２分割図、第２図は本発明の一実施例
における復号回路のブロック図、第３図は符号語どうし
の接続図である。１……シリアル−パラレル変換器、２……Ｄフリップフ
ロップ、３……インバータ、４……排他的論理和ゲー
ト、５……ROM、６……排他的論理和ゲート、７……RO
M、８……ROM。

Claims

【特許請求の範囲】

【請求項１】ｍビットのデータ語をｎビットの符号語に
変換して、変換後のｎビットの符号語どうしの接続によ
って生じるビット列中の同一２進値の連続ビット数をｄ
以上ｋ以下に制限するｎビットのランレングスリミテッ
ド符号を、ｍビットのデータ語に逆変換するランレング
スリミテッド符号の復号装置において、このｎビットを
２以上の整数値Ｌに対して、なる関係を満たす各々がn_iビットよりなるＬ個のブロッ
クに分割する分割手段と、その分割した各ブロックに関
して、そのブロックに現われるビットパターンをそれ自
身を含む他のビットパターンに変換するパターン変換手
段と、パターン変換手段により得られる各ブロック毎の
ビットパターンからそのブロックに現われるビットパタ
ーンを区別するのに必要でないビットを除外したビット
パターンを入力とし、正の整数値Q_iに対して、前記n_iビ
ットのブロックに現われるビットパターン数p_iが2^Qi-1
より大かつ2^Qi以下であるとき、前記不要ビットを除外
したビットパターンを各々区別するための前記Q_iビット
の情報を前記n_iビットに対する出力とする仮復号手段
と、前記仮復号手段の出力のすべてを入力としこの入力
に基づいて前記ｎビットの符号語に対応するデータ語を
出力とする最終復号手段を備えることを特徴とするラン
レングスリミテッド符号の復号装置。
【請求項２】１で始まる符号語を表パターン、０で始ま
る符号語を裏パターンと呼ぶとき、前記パターン変換手
段が、復号しようとする符号語の先頭ビットあるいはそ
の符号語が表パターンであるか裏パターンであるかを検
知できる特定のビットの値を用いて、復号しようとする
符号語の第１ブロックおよび第２ブロック以降第Ｌブロ
ックまでの各ブロックの先頭ビットを、その符号語の表
パターンまたは裏パターンのいずれか一方の各ブロック
の先頭ビットの値に変換する手段であることを特徴とす
る特許請求の範囲第１項記載のランレングスリミテッド
符号の復号装置。
【請求項３】パターン変換手段が、２以上Ｌ以下の値ｉ
に対して、第ｉブロックの先頭ビットの値を用いて、第
ｉブロックの第２ビット以降n_iビット以下の各ビットを
変換し、その第２ビットが必ず０または１のいずれか一
方の値になるようにする手段であることを特徴とする特
許請求の範囲第２項記載のランレングスリミテッド符号
の復号装置。
【請求項４】パターン変換手段の出力において、第ｉブ
ロックに現われるビットパターン数p_iが正の整数値▲Ｑ
^′ _ｉ▼に対して、以下であるとき、前記仮復号手段が、p_i個のビットパタ
ーンを区別し得る▲Ｑ^′ _ｉ▼ビットの出力を生成する手
段であることを特徴とする特許請求の範囲第３項記載の
ランレングスリミテッド符号の復号装置。
【請求項５】最終復号手段が、仮復号手段からの▲Ｑ^′
_ｉ▼ビットの出力と、前記パターン変換手段の出力に現
われる第２ブロック以降第Ｌブロックまでの各先頭ビッ
トの計ビットを入力とし、その入力に対応した値を入力の符号
語に対する最終復号値として出力する手段であることを
特徴とする特許請求の範囲第４項記載のランレングスリ
ミテッド符号の復号装置。
【請求項６】分割手段がシリアルイン・パラレルアウト
のシフトレジスタとＤフリップフロップよりなり、パタ
ーン変換手段は、排他的論理和ゲートによりなり、前記
仮復号手段および前記最終復号手段がメモリーよりなる
ことを特徴とする特許請求の範囲第５項記載のランレン
グスリミテッド符号の復号装置。
【請求項７】メモリーが読み出し専用メモリーであるこ
とを特徴とする特許請求の範囲第６項記載のランレング
スリミテッド符号の復号装置。