JPH0824311B2 - 情報伝送方法及び該方法に使用する符号化及び復号化装置 - Google Patents
情報伝送方法及び該方法に使用する符号化及び復号化装置Info
- Publication number
- JPH0824311B2 JPH0824311B2 JP60224979A JP22497985A JPH0824311B2 JP H0824311 B2 JPH0824311 B2 JP H0824311B2 JP 60224979 A JP60224979 A JP 60224979A JP 22497985 A JP22497985 A JP 22497985A JP H0824311 B2 JPH0824311 B2 JP H0824311B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- bit
- codewords
- codeword
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
- H03M5/145—Conversion to or from block codes or representations thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】 本発明はｍビット情報ワードを伝送前にｎビットコー
ドワードに変換し、該ｎビットコードワードを伝送後に
ｍビット情報ワードに再変換する情報伝送方法にあっ
て、ｍ＜ｎとし、かつｍ及びｎを正の整数とし、直流分
のない伝送を行なうために、発生コードワードの複数ビ
ットにわたる連続求和 （こゝにｘj＝±１はｊ番目のビット値である）が情報
ワードの系列に無関係に制限されたままとなるように前
記とり得るコードワードが選択されているようにした情
報伝送方法に関するものである。
ドワードに変換し、該ｎビットコードワードを伝送後に
ｍビット情報ワードに再変換する情報伝送方法にあっ
て、ｍ＜ｎとし、かつｍ及びｎを正の整数とし、直流分
のない伝送を行なうために、発生コードワードの複数ビ
ットにわたる連続求和 （こゝにｘj＝±１はｊ番目のビット値である）が情報
ワードの系列に無関係に制限されたままとなるように前
記とり得るコードワードが選択されているようにした情
報伝送方法に関するものである。
さらに本発明は上述した方法に使用する符号化装置に
関するものである。
関するものである。
本発明はさらに上述した方法に使用する復号化装置に
も関するものである。
も関するものである。
上述したような情報伝送方法及び符号化並びに復号化
装置は信号スペクトルを伝送用に最適とするために用い
られる。例えば磁気テープを介しての情報伝送の場合並
びに、ケーブル、空中又は光学記録担体の如き他の媒体
を介して情報を伝送する場合にも、その情報信号の直流
分をなくし、かつその信号スペクトルの低周波成分を最
小にして、信号を記録する場合におけるトラッキング信
号の如き種々の制御信号を伝送すべき信号中に含ませる
のが望ましい。例えば英国特許第1,540,617号明細書か
ら既知のように、連続的に発生される複数ビットにわた
る連続求和を限界範囲内の値に留める（理論値“1"の値
に対する反対の値を論理値“0"に割当てる）場合に、直
流分のないコードワードが得られ、このことは、連続求
和が無限大に増大する一連のコードワードを起生する一
連の入力ワードがなくなることを意味する。このように
するのに最も簡単な方法は、複数のコードワードに対し
てディスパリティ（これはコードワードのビット値の
和、即ちこのコードワードによって生ずる連続求和の変
動分である）がゼロとなるコードワードだけ、従って１
と同様の０を含んでいるコードワードだけを用いる方法
である。これは第２図に表で示した「二相」コードの例
である。前記英国特許明細書にはより多数のコードワー
ドを用い、従ってより一層有効な他の簡単な方法につい
ても記載されている。ゼロディスパリティのコードワー
ド以外に、或る特定のゼロでないディスパリティを有す
るコードワードを使用して、正ディスパリティ（例えば
＋２）のコードワードと負ディスパリティ（例えば−
２）のコードワードの双方を該当する入力ワードに割当
て、かつ先行コードワードのディジタル総和値（連続求
和）に依存してこれら２つのコードワードから、斯かる
ディジタル総和値の絶対値が制限されたままとなるよう
にコードワードを選択することもできる。その最も簡単
な方法は、先ず一方の組のコードワードを選択し、この
組のコードワードを反転させることによって他方の組の
関連するコードワードを発生させる方法である。
装置は信号スペクトルを伝送用に最適とするために用い
られる。例えば磁気テープを介しての情報伝送の場合並
びに、ケーブル、空中又は光学記録担体の如き他の媒体
を介して情報を伝送する場合にも、その情報信号の直流
分をなくし、かつその信号スペクトルの低周波成分を最
小にして、信号を記録する場合におけるトラッキング信
号の如き種々の制御信号を伝送すべき信号中に含ませる
のが望ましい。例えば英国特許第1,540,617号明細書か
ら既知のように、連続的に発生される複数ビットにわた
る連続求和を限界範囲内の値に留める（理論値“1"の値
に対する反対の値を論理値“0"に割当てる）場合に、直
流分のないコードワードが得られ、このことは、連続求
和が無限大に増大する一連のコードワードを起生する一
連の入力ワードがなくなることを意味する。このように
するのに最も簡単な方法は、複数のコードワードに対し
てディスパリティ（これはコードワードのビット値の
和、即ちこのコードワードによって生ずる連続求和の変
動分である）がゼロとなるコードワードだけ、従って１
と同様の０を含んでいるコードワードだけを用いる方法
である。これは第２図に表で示した「二相」コードの例
である。前記英国特許明細書にはより多数のコードワー
ドを用い、従ってより一層有効な他の簡単な方法につい
ても記載されている。ゼロディスパリティのコードワー
ド以外に、或る特定のゼロでないディスパリティを有す
るコードワードを使用して、正ディスパリティ（例えば
＋２）のコードワードと負ディスパリティ（例えば−
２）のコードワードの双方を該当する入力ワードに割当
て、かつ先行コードワードのディジタル総和値（連続求
和）に依存してこれら２つのコードワードから、斯かる
ディジタル総和値の絶対値が制限されたままとなるよう
にコードワードを選択することもできる。その最も簡単
な方法は、先ず一方の組のコードワードを選択し、この
組のコードワードを反転させることによって他方の組の
関連するコードワードを発生させる方法である。
本発明の目的は、情報ワードがランダムに供給される
場合に発生するコードワードのスペクトルが従来の方法
及び装置の場合におけるよりも小さい低周波成分を有す
るようにする冒頭にて述べた種類の情報伝送方法及びこ
の方法に使用する符号化装置と復号化装置を提供するこ
とにある。
場合に発生するコードワードのスペクトルが従来の方法
及び装置の場合におけるよりも小さい低周波成分を有す
るようにする冒頭にて述べた種類の情報伝送方法及びこ
の方法に使用する符号化装置と復号化装置を提供するこ
とにある。
本発明による情報伝送方法は、さらに、発生コードワ
ードの複数ビットにわたる全先行総和値全体の連続求和 も制限されたままとなるように前記とり得るコードワー
ドを選択することを特徴とする。
ードの複数ビットにわたる全先行総和値全体の連続求和 も制限されたままとなるように前記とり得るコードワー
ドを選択することを特徴とする。
本発明は、加算値 を制限すると、ω＝０の場合にエネルギースペクトルＳ
（ω）の第２誘導関数Ｓ″（ω）が０となり、スペクト
ルの低周波成分が低減されると云う事実の認識に基いて
成したものである。
（ω）の第２誘導関数Ｓ″（ω）が０となり、スペクト
ルの低周波成分が低減されると云う事実の認識に基いて
成したものである。
本発明による方法においては、第１グループの情報ワ
ードに、各ｎビットコードワードに対して となるコードワードを割当てるようにする。さらに本発
明の他の好適な方法においては、第１グループの情報ワ
ードに、和 の値がそれぞれ＋ａ及び−ｂとなる第１及び第２コード
ワードを割当て、かつ前記第１グループの情報ワードが
現れる場合に、全先行コードワードの連続求和 の関数としての２つのとり得るコードワードから、前記
連続求和が最小となるようにコードワードを選択するよ
うにする。
ードに、各ｎビットコードワードに対して となるコードワードを割当てるようにする。さらに本発
明の他の好適な方法においては、第１グループの情報ワ
ードに、和 の値がそれぞれ＋ａ及び−ｂとなる第１及び第２コード
ワードを割当て、かつ前記第１グループの情報ワードが
現れる場合に、全先行コードワードの連続求和 の関数としての２つのとり得るコードワードから、前記
連続求和が最小となるようにコードワードを選択するよ
うにする。
本発明の他の好適な方法においてはパラメータａとｂ
を等しくする。
を等しくする。
さらに本発明は前述したような情報伝送方法に使用す
る符号化装置において、ｍビット情報ワードを伝送前に
ｎビットコードワードに変換し、該ｎビットコードワー
ドを伝送後にｍビット情報ワードに再変換する情報伝送
方法に使用する符号化装置において、発生したコードワ
ードのビットの先行総和値すべての連続求和 が制限されたままとなるように変換回路によりｍビット
情報ワードをｎビットコードワードに変換するようにす
る。
る符号化装置において、ｍビット情報ワードを伝送前に
ｎビットコードワードに変換し、該ｎビットコードワー
ドを伝送後にｍビット情報ワードに再変換する情報伝送
方法に使用する符号化装置において、発生したコードワ
ードのビットの先行総和値すべての連続求和 が制限されたままとなるように変換回路によりｍビット
情報ワードをｎビットコードワードに変換するようにす
る。
以下図面につき本発明を説明する。
第１図はディジタルデータを符号化及び復号化するシ
ステムを用いる従来装置の一例を示すブロック線図であ
り、この装置は直列入力データを受信する入力端子１を
具ており、（入力データが並列データ形態で供給されな
い場合に）上記直列入力データを直並列変換器２に供給
して、この入力データを本例では２ビットの並列ワード
に変換する。これらの２ビットワードは例えばルック−
アップテーブル又はゲート回路形態の符号化回路３に供
給され、この符号化回路は本例では、この回路に定めら
れた規則に従って各入力ワード毎に４ビットの出力ワー
ドを発生する。これらの４ビットワードは並直列変換器
４によって直列データ系列に変換され、これは例えば慣
例のアナログ式の磁気テープレコーダ６によって磁気テ
ープに記録される。この場合、上記直列データ系列は例
えば複数個の並列トラックに記録することができる。同
期化は入力信号からクロック信号発生回路５によって取
出されるクロック信号により、例えば位相ロックループ
により行う。
ステムを用いる従来装置の一例を示すブロック線図であ
り、この装置は直列入力データを受信する入力端子１を
具ており、（入力データが並列データ形態で供給されな
い場合に）上記直列入力データを直並列変換器２に供給
して、この入力データを本例では２ビットの並列ワード
に変換する。これらの２ビットワードは例えばルック−
アップテーブル又はゲート回路形態の符号化回路３に供
給され、この符号化回路は本例では、この回路に定めら
れた規則に従って各入力ワード毎に４ビットの出力ワー
ドを発生する。これらの４ビットワードは並直列変換器
４によって直列データ系列に変換され、これは例えば慣
例のアナログ式の磁気テープレコーダ６によって磁気テ
ープに記録される。この場合、上記直列データ系列は例
えば複数個の並列トラックに記録することができる。同
期化は入力信号からクロック信号発生回路５によって取
出されるクロック信号により、例えば位相ロックループ
により行う。
原則として、復号化は上述した回路と同様な回路に信
号を逆の順序で供給することによって行うことができ
る。テープレコーダ６からの信号は（この信号が４ビッ
トワードとして入手できない場合に）直並列変換器７に
よって４ビットワードづつのグループに変換される。こ
れらの４ビットワードは、符号化に用いた規則と相補的
な関係にある規則に従って復号化回路８で２ビットワー
ドに変換される。ついでこれらの２ビットワードは並直
列変換器９により直列データ流に変換されて出力端子10
から出力される。この場合の復号化処理も、テープレコ
ーダ６から得られると共に直並列変換器７の入力端子12
に現れる信号からクロック信号発生回路13によって取出
されるクロック信号で同期をとるようにする。
号を逆の順序で供給することによって行うことができ
る。テープレコーダ６からの信号は（この信号が４ビッ
トワードとして入手できない場合に）直並列変換器７に
よって４ビットワードづつのグループに変換される。こ
れらの４ビットワードは、符号化に用いた規則と相補的
な関係にある規則に従って復号化回路８で２ビットワー
ドに変換される。ついでこれらの２ビットワードは並直
列変換器９により直列データ流に変換されて出力端子10
から出力される。この場合の復号化処理も、テープレコ
ーダ６から得られると共に直並列変換器７の入力端子12
に現れる信号からクロック信号発生回路13によって取出
されるクロック信号で同期をとるようにする。
符号化回路３でのビット変換は特に、伝送に適する信
号スペクトルを得るために行われる。例えば、信号を磁
気テープを介して伝送する場合だけでなく、ケーブル、
空中又は光学記録担体の如き他の媒体を介して伝送する
場合にも、その信号の直流分をなくし、かつその信号ス
ペクトルの低周波成分を最小にして、信号を記録する場
合におけるトラッキング信号の如き種々の制御信号を伝
送すべき信号中に含ませるのが望ましい。例えば英国特
許第1,540,617号明細書から既知のように、連続的に発
生される複数ビットについての連続求和（ランニング
サム）（running sum）を制限する（理論値“1"の値に
対する反対の値を理論値“0"に割当てる）と、つまり連
続求和が無限大に増大する一連のコードワードを起生す
る一連の入力ワードがなくなるようにすると、直流分の
ないコードワードが得られる。このようにするには、複
数コードワードに対してディスパリティ（これはコード
ワードのビット値の和、即ちこのコードワードによって
生ずる連続求和の変動分である。）がゼロとなるコード
ワードだけ、従って１と同数の０を含んでいるコードワ
ードだけを用いるのが最も簡単な方法である。これは第
２図に表で示した「二相」コードの例である。前記英国
特許明細書には、より多数のコードワードを用い、従っ
てより一層有効な他の簡単な方法についても記載されて
いる。ゼロディスパリティのコードワード以外に、或る
特定のゼトでないディスパリティを有するコードワード
を使用して、正ディスパリティ（例えば＋２）のコード
ワードと負ディスパリティ（例えば−２）のコードワー
ドの双方を該当する入力ワードに割当て、かつ先行コー
ドワードのディジタル総和値（連続求和）に依存してこ
れら２つのコードワードから、斯かるディジタル総和値
の絶対値が制限されたままとなるようにコードワードを
選択することもできる。その最も簡単な方法は、先ず一
方の組のコードワードを選択し、このコードワードを反
転させることによって他方の組の関連するコードワード
を発生させる方法である。
号スペクトルを得るために行われる。例えば、信号を磁
気テープを介して伝送する場合だけでなく、ケーブル、
空中又は光学記録担体の如き他の媒体を介して伝送する
場合にも、その信号の直流分をなくし、かつその信号ス
ペクトルの低周波成分を最小にして、信号を記録する場
合におけるトラッキング信号の如き種々の制御信号を伝
送すべき信号中に含ませるのが望ましい。例えば英国特
許第1,540,617号明細書から既知のように、連続的に発
生される複数ビットについての連続求和（ランニング
サム）（running sum）を制限する（理論値“1"の値に
対する反対の値を理論値“0"に割当てる）と、つまり連
続求和が無限大に増大する一連のコードワードを起生す
る一連の入力ワードがなくなるようにすると、直流分の
ないコードワードが得られる。このようにするには、複
数コードワードに対してディスパリティ（これはコード
ワードのビット値の和、即ちこのコードワードによって
生ずる連続求和の変動分である。）がゼロとなるコード
ワードだけ、従って１と同数の０を含んでいるコードワ
ードだけを用いるのが最も簡単な方法である。これは第
２図に表で示した「二相」コードの例である。前記英国
特許明細書には、より多数のコードワードを用い、従っ
てより一層有効な他の簡単な方法についても記載されて
いる。ゼロディスパリティのコードワード以外に、或る
特定のゼトでないディスパリティを有するコードワード
を使用して、正ディスパリティ（例えば＋２）のコード
ワードと負ディスパリティ（例えば−２）のコードワー
ドの双方を該当する入力ワードに割当て、かつ先行コー
ドワードのディジタル総和値（連続求和）に依存してこ
れら２つのコードワードから、斯かるディジタル総和値
の絶対値が制限されたままとなるようにコードワードを
選択することもできる。その最も簡単な方法は、先ず一
方の組のコードワードを選択し、このコードワードを反
転させることによって他方の組の関連するコードワード
を発生させる方法である。
第１図に示した装置では、理論値０を受信する度毎に
カウントダウンし、理論値１を受信する度毎にカトアッ
プするアップ／ダウンカウンタ14により先行ワードすべ
てについてのディジタル総和値を決定すると共に、この
ディジタル総和値が２つのとり得る値（可能値）の内の
高い方の値（Ｓ1）か、低い方の値（Ｓ0）のいずれであ
るかを指示する論理信号Ｓ0/S1を前記ディジタル総和値
の関数として発生させることにより、上述したような方
法を達成することができる。低値Ｓ0の場合には、通用
する規則に従ってつぎの入力ワードが０又は＋２ディス
パリティのワードに変換されるため、ディジタル総和値
はＳ0のままとなるか、又はＳ1（Ｓ1＝Ｓ0＋２）とな
る。高値Ｓ1の場合には、次の入力ワードが０又は−２
ディスパリティに変換されて、ディジタル総和値はＳ1
のままとなるか、又はＳ0（Ｓ0−２）となる。
カウントダウンし、理論値１を受信する度毎にカトアッ
プするアップ／ダウンカウンタ14により先行ワードすべ
てについてのディジタル総和値を決定すると共に、この
ディジタル総和値が２つのとり得る値（可能値）の内の
高い方の値（Ｓ1）か、低い方の値（Ｓ0）のいずれであ
るかを指示する論理信号Ｓ0/S1を前記ディジタル総和値
の関数として発生させることにより、上述したような方
法を達成することができる。低値Ｓ0の場合には、通用
する規則に従ってつぎの入力ワードが０又は＋２ディス
パリティのワードに変換されるため、ディジタル総和値
はＳ0のままとなるか、又はＳ1（Ｓ1＝Ｓ0＋２）とな
る。高値Ｓ1の場合には、次の入力ワードが０又は−２
ディスパリティに変換されて、ディジタル総和値はＳ1
のままとなるか、又はＳ0（Ｓ0−２）となる。
復号化中には先行ワードすべてのディジタル総和値を
アップ／ダウンカウンタ15によって決定して、符号化時
に０又は＋２ディスパリティのワードか、０又は−２デ
ィスパリティのワードのいずれがつぎのコードワードと
して選択されたのかを上記カウンタ15によるディジタル
総和値の関数として決定する必要がある。復号化回路８
は斯かるディジタル総和値の関数として制御される。こ
れがため、符号化回路及び復号化回路はいずれも、通用
する規則又はルックアップテーブルによって得られるコ
ードワード、即ち先行コードワードすべてのディジタル
総和値がＳ0である場合に有効である１組のコードワー
ドＳ0と、先行コードワードすべてのディジタル総和値
がＳ1である場合に有効である１組のコードワードＳ1と
を発生する。
アップ／ダウンカウンタ15によって決定して、符号化時
に０又は＋２ディスパリティのワードか、０又は−２デ
ィスパリティのワードのいずれがつぎのコードワードと
して選択されたのかを上記カウンタ15によるディジタル
総和値の関数として決定する必要がある。復号化回路８
は斯かるディジタル総和値の関数として制御される。こ
れがため、符号化回路及び復号化回路はいずれも、通用
する規則又はルックアップテーブルによって得られるコ
ードワード、即ち先行コードワードすべてのディジタル
総和値がＳ0である場合に有効である１組のコードワー
ドＳ0と、先行コードワードすべてのディジタル総和値
がＳ1である場合に有効である１組のコードワードＳ1と
を発生する。
前記英国特許によれば、双方の組の０ディスパリティ
のワードを同一のものとして選択し、かつ−２ディスパ
リティのワードを＋２ディスパリティのワードに対する
相補的なものとして選択する場合に、一方の組のコード
ワードを他方の組のコードワードＳ0から簡単に取出す
ことができる。本願人の出願に係る特願昭60-6003号に
は斯かる方法の改善策について記載してある。
のワードを同一のものとして選択し、かつ−２ディスパ
リティのワードを＋２ディスパリティのワードに対する
相補的なものとして選択する場合に、一方の組のコード
ワードを他方の組のコードワードＳ0から簡単に取出す
ことができる。本願人の出願に係る特願昭60-6003号に
は斯かる方法の改善策について記載してある。
上述したことは数学的につぎのように定義することが
できる。即ち、 ｉの値は増加するけれども、 の値が限界範囲内の値に留まる場合にはＳ（ω＝０）＝
０となる。なお、こゝにＳ（ω）はエネルギースペクト
ルであり、Ｚ0（ｉ）はｘj＝ε｛＋1,−１｝の場合にお
けるｉ個の先行ビットｘjすべてについての総和であ
り、ｊは先行ビットｘjの系列番号であり、ωは角周波
数である。従って、前記最も簡単なケースでは、斯かる
（１）の要件は各コードワードに対して、 となる場合、即ち各ｎビットコードワードに対してディ
スパリティが０となる場合に、即ち同数の“1"と“0"を
含む場合に満足される。
できる。即ち、 ｉの値は増加するけれども、 の値が限界範囲内の値に留まる場合にはＳ（ω＝０）＝
０となる。なお、こゝにＳ（ω）はエネルギースペクト
ルであり、Ｚ0（ｉ）はｘj＝ε｛＋1,−１｝の場合にお
けるｉ個の先行ビットｘjすべてについての総和であ
り、ｊは先行ビットｘjの系列番号であり、ωは角周波
数である。従って、前記最も簡単なケースでは、斯かる
（１）の要件は各コードワードに対して、 となる場合、即ち各ｎビットコードワードに対してディ
スパリティが０となる場合に、即ち同数の“1"と“0"を
含む場合に満足される。
さらに、本発明によれば： ｉの値は増加するけれども、 の値が限界範囲内に留まる場合にＳ″（ω＝０）＝０と
なるようにする。このことは、ｋビットづつの全部でｉ
個の先行ビット列の和についての総和Ｚ1（ｉ）を制限
すると、エネルギースペクトルＳ（ω）の第２導関数
Ｓ″（ω）がω＝０の場合に０となることを意味する
（Ｓ（ω）の奇数導関数はω＝０の場合常に０であ
る）。実際上、第２誘導関数Ｓ″（ω）が０であると云
うことは、Ｓ（ω＝０）だけが０となる場合よりもスペ
クトルの低周波成分が遥かに小さくなることを意味し、
このことはコードの有効性を改善することになる。
なるようにする。このことは、ｋビットづつの全部でｉ
個の先行ビット列の和についての総和Ｚ1（ｉ）を制限
すると、エネルギースペクトルＳ（ω）の第２導関数
Ｓ″（ω）がω＝０の場合に０となることを意味する
（Ｓ（ω）の奇数導関数はω＝０の場合常に０であ
る）。実際上、第２誘導関数Ｓ″（ω）が０であると云
うことは、Ｓ（ω＝０）だけが０となる場合よりもスペ
クトルの低周波成分が遥かに小さくなることを意味し、
このことはコードの有効性を改善することになる。
ｉの値は増加するけれども、 の値が限界範囲内に留まるようにする場合に低周波成分
はさらに低減させることができる。
はさらに低減させることができる。
同様に、斯かる要件をＺ3（ｉ）,Z4（ｉ）,Z5（ｉ）
…Ｚp（ｉ）…、即ち総和をとる度毎に課すことができ
る。一般に、 の値が限界範囲内に留まる場合にはＳ2P（ω＝０）＝０
となると云うことができ、こゝにＳ2P（ω）はエネルギ
ースペクトルＳ（ω）の第2p次の誘導関数であり、Ｚp
（ｉ）はｐ次の総和であり、Ｚp-1は（ｐ−１）次の総
和である。実際上、上記（４）及び（５）のような要件
はコードの有効化にはならないため、実際には要件
（３）のみを満足させるのが重要である。
…Ｚp（ｉ）…、即ち総和をとる度毎に課すことができ
る。一般に、 の値が限界範囲内に留まる場合にはＳ2P（ω＝０）＝０
となると云うことができ、こゝにＳ2P（ω）はエネルギ
ースペクトルＳ（ω）の第2p次の誘導関数であり、Ｚp
（ｉ）はｐ次の総和であり、Ｚp-1は（ｐ−１）次の総
和である。実際上、上記（４）及び（５）のような要件
はコードの有効化にはならないため、実際には要件
（３）のみを満足させるのが重要である。
要件（３）は要件（１）と同様に、各コードワードに
この要件（３）を課することによって満足させることが
できる。このことは、各ｎビットのコードワードに対し
て、 を満足するコードワードだけを選択すべきであることを
意味する。この要件は各コードワードが を満足する場合に満足される。そして、当業者であれば
Ｚ1（ｎ）が０となるｘ1,x2,x3，…ｘnの種々の組合せ
を容易に求めることができる。例えばｎ＝４（４ビッ
ト）の場合には、 Ｚ1（ｎ）＝ｘ1＋（ｘ1＋ｘ2）＋（ｘ1＋ｘ2＋ｘ3）＋
（ｘ1＋ｘ2＋ｘ3＋ｘ4）＝4x1＋３x2＋2x3＋ｘ4＝０ を満足するｘ1,x2,x3,x4は−1,1,1,−１と1,−1,−1,1
であり、従ってこの要件を満足する４ビットこーは“01
10"及び“1001"の２つであり、これらコードワードは
“1"と“0"の数が同数であり、要件（２）も満足する。
要件（２）及び要件（６）を満足するコードワードのこ
の例を第３図の表に示してあり、これは要件（６）を満
足する２つのとり得る４ビットのコードワードと、これ
に関連する１ビットの入力ワードとを示したものであ
る。このようなビット変換効率は0.25となる。その理由
は、入力ビットレートと出力ビットレートとの比が0.25
となるからである。
この要件（３）を課することによって満足させることが
できる。このことは、各ｎビットのコードワードに対し
て、 を満足するコードワードだけを選択すべきであることを
意味する。この要件は各コードワードが を満足する場合に満足される。そして、当業者であれば
Ｚ1（ｎ）が０となるｘ1,x2,x3，…ｘnの種々の組合せ
を容易に求めることができる。例えばｎ＝４（４ビッ
ト）の場合には、 Ｚ1（ｎ）＝ｘ1＋（ｘ1＋ｘ2）＋（ｘ1＋ｘ2＋ｘ3）＋
（ｘ1＋ｘ2＋ｘ3＋ｘ4）＝4x1＋３x2＋2x3＋ｘ4＝０ を満足するｘ1,x2,x3,x4は−1,1,1,−１と1,−1,−1,1
であり、従ってこの要件を満足する４ビットこーは“01
10"及び“1001"の２つであり、これらコードワードは
“1"と“0"の数が同数であり、要件（２）も満足する。
要件（２）及び要件（６）を満足するコードワードのこ
の例を第３図の表に示してあり、これは要件（６）を満
足する２つのとり得る４ビットのコードワードと、これ
に関連する１ビットの入力ワードとを示したものであ
る。このようなビット変換効率は0.25となる。その理由
は、入力ビットレートと出力ビットレートとの比が0.25
となるからである。
同様に、要件（５）を満足させる最も簡単な方法は、
この要件を各コードワードに課することである。一般に
これは各コードワードが となる場合に満足され、こゝにｐは和分法Ｚp（ｉ）の
次数である。
この要件を各コードワードに課することである。一般に
これは各コードワードが となる場合に満足され、こゝにｐは和分法Ｚp（ｉ）の
次数である。
要件（３）を簡単に満足させる他の方法は各入力ワー
ドに対して、パラメータＺ1（ｎ）が０以外の値を有す
る２つのコードワード、場合次第ではパラメータＺ
1（ｎ）が０であるコードワードも伴う２つのコードワ
ードを選択し、かつこれら２つのコードワードの内の一
方を全部でi/n個の先行ｎビットワードについての連続
求和Ｚ1（ｉ）が限界範囲内に留まるようにしてこの論
理和Ｚ1（ｉ）の関数として選択することである。な
お、連続求和Ｚ0（ｉ）（ディジタル総和値）が限界範
囲内に留まるようにすると云う要件（１）を満足させる
には任意の適当な方法を採用することができる。コード
ワードの選択はディスパリティが０でないコードワード
（Ｚ0（ｎ）＝０）を選択するのが好適である。総和Ｚ1
（ｎ）も０となるこれらのコードワードが選択される場
合に、ｎビットワードで形成し得るＭ個の可能なコード
ワードと、達成効率Ｒ＝2log（Ｍ）/nを第４図の表に示
してある。これから明らかなように、多少容認し得る効
率（例えばＲ≧0.5）に対しては、16ビット以上の比較
的長いコードワードを選択する必要がある（すべてのコ
ードワードの長さは４ビットの倍数として、Ｚ0（ｎ）
及びＺ1（ｎ）の双方を０とする要件を満足させる必要
がある）。
ドに対して、パラメータＺ1（ｎ）が０以外の値を有す
る２つのコードワード、場合次第ではパラメータＺ
1（ｎ）が０であるコードワードも伴う２つのコードワ
ードを選択し、かつこれら２つのコードワードの内の一
方を全部でi/n個の先行ｎビットワードについての連続
求和Ｚ1（ｉ）が限界範囲内に留まるようにしてこの論
理和Ｚ1（ｉ）の関数として選択することである。な
お、連続求和Ｚ0（ｉ）（ディジタル総和値）が限界範
囲内に留まるようにすると云う要件（１）を満足させる
には任意の適当な方法を採用することができる。コード
ワードの選択はディスパリティが０でないコードワード
（Ｚ0（ｎ）＝０）を選択するのが好適である。総和Ｚ1
（ｎ）も０となるこれらのコードワードが選択される場
合に、ｎビットワードで形成し得るＭ個の可能なコード
ワードと、達成効率Ｒ＝2log（Ｍ）/nを第４図の表に示
してある。これから明らかなように、多少容認し得る効
率（例えばＲ≧0.5）に対しては、16ビット以上の比較
的長いコードワードを選択する必要がある（すべてのコ
ードワードの長さは４ビットの倍数として、Ｚ0（ｎ）
及びＺ1（ｎ）の双方を０とする要件を満足させる必要
がある）。
より一層有効なコードは、要件Ｚ0（ｎ）＝０を維持
し、かつＺ1（ｎ）の値をより一層大きくすることによ
って出現させることができる。第５図の表はコード効率
Ｒを示し、この表の最初の列はコードワードのビット数
ｎを示し、各列の上に示した数値ｒは各コードワードの
終りにパラメータＺ1（ｉ）がとり得る値である。
し、かつＺ1（ｎ）の値をより一層大きくすることによ
って出現させることができる。第５図の表はコード効率
Ｒを示し、この表の最初の列はコードワードのビット数
ｎを示し、各列の上に示した数値ｒは各コードワードの
終りにパラメータＺ1（ｉ）がとり得る値である。
第６図の表はｎ＝４で、ｒ＝４（第５図）の場合にお
けるコードの例を示したものである。このコードはコー
ドワードの効率Ｒ及び長さに関しては前記二相コード
（第２図）と等価である。この第６図の表の最初の列は
２ビットの入力ワードを示し、第２列は先行ワードすべ
てについてのパラメータＺ1（ｉ）が０より小さい場合
における関連する４ビット出力ワードを示し、第３列は
このワードのＺ1（ｎ）の値を示し、第４列は先行ワー
ドすべてについてのパラメータＺ1（ｉ）が０以上とな
る場合の出力ワードを示し、第５列はこの出力ワードに
ついてのＺ1（ｎ）の値を示したものである。この場
合、各ワードの終りにＺ1（ｉ）は常に４つの可能値＋
3,＋1,−１および−３を有する。
けるコードの例を示したものである。このコードはコー
ドワードの効率Ｒ及び長さに関しては前記二相コード
（第２図）と等価である。この第６図の表の最初の列は
２ビットの入力ワードを示し、第２列は先行ワードすべ
てについてのパラメータＺ1（ｉ）が０より小さい場合
における関連する４ビット出力ワードを示し、第３列は
このワードのＺ1（ｎ）の値を示し、第４列は先行ワー
ドすべてについてのパラメータＺ1（ｉ）が０以上とな
る場合の出力ワードを示し、第５列はこの出力ワードに
ついてのＺ1（ｎ）の値を示したものである。この場
合、各ワードの終りにＺ1（ｉ）は常に４つの可能値＋
3,＋1,−１および−３を有する。
第７図は符号化時に採用する規則を符号化ゲート回路
に変形するために第６図の表をさらに詳細に示したもの
である。
に変形するために第６図の表をさらに詳細に示したもの
である。
この例ではパラメータＺ1（ｎ）の値をそれぞれ＋４
及び−4,＋２及び−２と、０とすることができる。最初
の列は２ビット入力ワードを示す。第２列は先行ワード
すべてについての連続求和Ｚ1（ｉ）の値を２進法及び1
0進法で示したものであり、第３列は選択すべき出力コ
ードワードを示し、第４列はこのコードワードの総和値
Ｚ1（ｎ）を示し、第５列は新規の連続求和値Ｚ1（ｉ＋
ｎ）を２進法及び10進法で示したものである。
及び−4,＋２及び−２と、０とすることができる。最初
の列は２ビット入力ワードを示す。第２列は先行ワード
すべてについての連続求和Ｚ1（ｉ）の値を２進法及び1
0進法で示したものであり、第３列は選択すべき出力コ
ードワードを示し、第４列はこのコードワードの総和値
Ｚ1（ｎ）を示し、第５列は新規の連続求和値Ｚ1（ｉ＋
ｎ）を２進法及び10進法で示したものである。
第７図の表に示すように、入力ワード00及び01は連続
求和Ｚ1（ｉ）に無関係にそれぞれワード1001及び0110
に変換され、これらの各ワードは０に相当する総和Ｚ1
（ｎ）を呈するため、Ｚ1（ｉ＋ｎ）はＺ1（ｉ）に等し
いままとなる。入力ワード10は、連続求和Ｚ1（ｉ）が0
0又は01（それぞれ＋３及び＋１）に等しくなった際に
Ｚ1（ｎ）＝−２の出力ワード0101に変換され、かつ連
続求和Ｚ1（ｉ）が10又は11（それぞれ−１及び−３）
となった際にＺ1（ｎ）＝＋２の出力ワード1010に変換
される。同様に、入力ワード11は連続求和Ｚ1（ｉ）が0
0又は01となった際にＺ1（ｎ）＝−４の出力ワード0011
に変換され、かつ連続求和Ｚ1（ｉ）が10又11となった
際にＺ1（ｎ）＝＋４の出力ワード1100に変換される。
求和Ｚ1（ｉ）に無関係にそれぞれワード1001及び0110
に変換され、これらの各ワードは０に相当する総和Ｚ1
（ｎ）を呈するため、Ｚ1（ｉ＋ｎ）はＺ1（ｉ）に等し
いままとなる。入力ワード10は、連続求和Ｚ1（ｉ）が0
0又は01（それぞれ＋３及び＋１）に等しくなった際に
Ｚ1（ｎ）＝−２の出力ワード0101に変換され、かつ連
続求和Ｚ1（ｉ）が10又は11（それぞれ−１及び−３）
となった際にＺ1（ｎ）＝＋２の出力ワード1010に変換
される。同様に、入力ワード11は連続求和Ｚ1（ｉ）が0
0又は01となった際にＺ1（ｎ）＝−４の出力ワード0011
に変換され、かつ連続求和Ｚ1（ｉ）が10又11となった
際にＺ1（ｎ）＝＋４の出力ワード1100に変換される。
第７図のコードはパラメータＺ1（ｉ）を決定しなく
とも復号化することができる。その理由は、すべてのコ
ードワードは明確に元のデータワードに再変換すること
ができるからである。このような変換は４ビットの内の
３ビットだけで行うことができる。これは、Ｚ0（ｎ）
＝０、即ちコードワードが１と同数の０を含むと云う要
件の下でコードワードを選択したからであう。これがた
め、情報は４ビットの内の３ビットで規定され、第４番
目のビットは単にＺ0（ｎ）＝０とする。
とも復号化することができる。その理由は、すべてのコ
ードワードは明確に元のデータワードに再変換すること
ができるからである。このような変換は４ビットの内の
３ビットだけで行うことができる。これは、Ｚ0（ｎ）
＝０、即ちコードワードが１と同数の０を含むと云う要
件の下でコードワードを選択したからであう。これがた
め、情報は４ビットの内の３ビットで規定され、第４番
目のビットは単にＺ0（ｎ）＝０とする。
第８図は第７図の表に従って符号化及び復号化する装
置の一例を示したものである。この場合にはＺ0（ｎ）
＝０のコードワードしかないから、第１図のアップ／ダ
ウンカウンタ14及び15が不要となるため、この点を除け
ば第８図の装置は第１図のものに対応する。符号化回路
３では第７図の表の第２行目の表示に従って、入力ビッ
トａ2及びａ3と、ビットａ0及びａ1を表わすパラメータ
Ｚ1（ｉ）が、出力ビットｂ2,b3,b4及びｂ5と、ビット
ｂ0及びｂ1を表わすパラメータＺi（ｉ＋４）とに変換
される。
置の一例を示したものである。この場合にはＺ0（ｎ）
＝０のコードワードしかないから、第１図のアップ／ダ
ウンカウンタ14及び15が不要となるため、この点を除け
ば第８図の装置は第１図のものに対応する。符号化回路
３では第７図の表の第２行目の表示に従って、入力ビッ
トａ2及びａ3と、ビットａ0及びａ1を表わすパラメータ
Ｚ1（ｉ）が、出力ビットｂ2,b3,b4及びｂ5と、ビット
ｂ0及びｂ1を表わすパラメータＺi（ｉ＋４）とに変換
される。
ビットａ3,a2,a1及びａ0はANDゲートＡ0〜Ａ10の反転
及び非反転入力端子に供給される。なお、これらのAND
ゲートＡ0〜Ａ10はそれらの出力端子に下記の論理等式
に従ってビットＣ0〜Ｃ10があらわれるように接続す
る。
及び非反転入力端子に供給される。なお、これらのAND
ゲートＡ0〜Ａ10はそれらの出力端子に下記の論理等式
に従ってビットＣ0〜Ｃ10があらわれるように接続す
る。
ついでこれらのビットｃ0〜ｃ10を下記の論理等に従
ってOR−ゲートＯ0〜Ｏ5により合成してビットｂ0〜ｂ5
を得る。
ってOR−ゲートＯ0〜Ｏ5により合成してビットｂ0〜ｂ5
を得る。
ｂ0＝ｃ0＋ｃ1＋ｃ3＋ｃ5 ｂ1＝ｃ2＋ｃ4＋ｃ6＋ｃ7 ｂ2＝ｃ3＋ｃ4＋ｃ6＋ｃ7＋ｃ8 ｂ3＝ｃ5＋ｃ6＋ｃ7＋ｃ8 ｂ4＝ｃ3＋ｃ4＋ｃ9＋ｃ10 ｂ5＝ｃ5＋ｃ6＋ｃ8＋ｃ10 ビットｂ0及びｂ1はパラメータＺ1＝Ｚ1（ｉ＋４）の
新規の値を表わし、これらのビットはフリップ−フロッ
プFF1及びFF2に供給され、これらのフリップ−フロップ
の個所にて上記ビットｂ0及びｂ1は新規の入力ワードａ
2ａ3が変換されるまでラッチされる。
新規の値を表わし、これらのビットはフリップ−フロッ
プFF1及びFF2に供給され、これらのフリップ−フロップ
の個所にて上記ビットｂ0及びｂ1は新規の入力ワードａ
2ａ3が変換されるまでラッチされる。
復号化回路８では、下記の論理等式に従ってビットｂ
3,b4及びｂ5がANDゲートＡ11〜Ａ15にて合成されて、ビ
ットｄ0〜ｄ4が得られる。
3,b4及びｂ5がANDゲートＡ11〜Ａ15にて合成されて、ビ
ットｄ0〜ｄ4が得られる。
これらのビットｄ0〜ｄ4は下記の論理等式に従ってOR
−ゲートＯ6及びＯ7により合成されて、出力ビットａ3
及びａ2を形成する。
−ゲートＯ6及びＯ7により合成されて、出力ビットａ3
及びａ2を形成する。
本発明による符号化方法の効果を説明するために、第
９図にエネルギースペクトルＳ（ω）を関連する角周波
数の関数ω／ω0としてデシベル（dB）で対数スケール
にて示してあり、こゝにω0はチャネルビット周波数で
あり、斯かるエネルギースペクトルはω／ω0＝0.5のま
わりに対称である。曲線Ｉは第２図の二相コードを用い
る場合のスペクトルを表わし、曲線IIは第７図のコード
を用いる場合のスペクトルを表す。これから明らかなよ
うに低周波に対して本発明によるコードの方がより小さ
な信号を発生し、このことは望ましいことである。
９図にエネルギースペクトルＳ（ω）を関連する角周波
数の関数ω／ω0としてデシベル（dB）で対数スケール
にて示してあり、こゝにω0はチャネルビット周波数で
あり、斯かるエネルギースペクトルはω／ω0＝0.5のま
わりに対称である。曲線Ｉは第２図の二相コードを用い
る場合のスペクトルを表わし、曲線IIは第７図のコード
を用いる場合のスペクトルを表す。これから明らかなよ
うに低周波に対して本発明によるコードの方がより小さ
な信号を発生し、このことは望ましいことである。
第１図は本発明による情報伝送方法を適用する従来装置
の一例を示すブロック線図； 第２図は従来の符号化／復号化方法に用いられる慣例の
コードワードを表にて示す図； 第３図は本発明による符号化／復号化方法に用いられる
コードワードを表にて示す図； 第４図は本発明による符号化／復号化方法による１つの
グループの情報ワードに関する達成コード効率Ｒを表に
て示す図； 第５図は本発明による符号化／復号化方法による他のグ
ループの情報ワードに関する達成コード効率を表にて示
す図； 第６図は本発明による符号化／復号化方方法の好適例に
関連するコードワードを表にて示す図； 第７図は第６図の表に基くコードワードの使用を説明す
るためにそのコードワードをさらに詳細に示した図； 第８図は本発明による方法に使用する装置の一例を示す
ブロック線図； 第９図は第２及び第６図の表に示したコードを使用する
場合に得られるエネルギースペクトルを示す特性図であ
る。 １……入力端子、２……直並列変換器 ３……符号化回路、４……並直列変換器 ５……クロック信号発生回路 ６……磁気テープレコーダ ７……直並列変換器、８……復号化回路 ９……並直列変換器、10……出力端子 12……直並列変換器入力端子 13……クロック信号発生回路 14,15……アップ／ダウンカウンタ Ａ0〜Ａ15……ANDゲート、Ｏ0〜Ｏ7……ORゲート FF1,FF2……フリップ−フロップ
の一例を示すブロック線図； 第２図は従来の符号化／復号化方法に用いられる慣例の
コードワードを表にて示す図； 第３図は本発明による符号化／復号化方法に用いられる
コードワードを表にて示す図； 第４図は本発明による符号化／復号化方法による１つの
グループの情報ワードに関する達成コード効率Ｒを表に
て示す図； 第５図は本発明による符号化／復号化方法による他のグ
ループの情報ワードに関する達成コード効率を表にて示
す図； 第６図は本発明による符号化／復号化方方法の好適例に
関連するコードワードを表にて示す図； 第７図は第６図の表に基くコードワードの使用を説明す
るためにそのコードワードをさらに詳細に示した図； 第８図は本発明による方法に使用する装置の一例を示す
ブロック線図； 第９図は第２及び第６図の表に示したコードを使用する
場合に得られるエネルギースペクトルを示す特性図であ
る。 １……入力端子、２……直並列変換器 ３……符号化回路、４……並直列変換器 ５……クロック信号発生回路 ６……磁気テープレコーダ ７……直並列変換器、８……復号化回路 ９……並直列変換器、10……出力端子 12……直並列変換器入力端子 13……クロック信号発生回路 14,15……アップ／ダウンカウンタ Ａ0〜Ａ15……ANDゲート、Ｏ0〜Ｏ7……ORゲート FF1,FF2……フリップ−フロップ
Claims (7)
- 【請求項１】ｍビット情報ワードを伝送前にｎビットコ
ードワードに変換し、該ｎビットコードワードを伝送後
にｍビット情報ワードに再変換する情報伝送方法にあっ
て、ｍ＜ｎとし、かつｍ及びｎを正の整数とし、直流分
のない伝送を行うために、発生コードワードの複数ビッ
トにわたる連続求和 （ここにｘj＝±１はｊ番目のビット値である）が情報
ワードの系列に無関係に制限されたままとなるように前
記とり得るコードワードが選択されているようにした情
報伝送方法において、さらに、発生コードワードの複数
ビットにわたる全先行総和値全体の連続求和 も制限されたままとなるように前記とり得るコードワー
ドを選択することを特徴とする情報伝送方法。 - 【請求項２】第１グループの情報ワードに、各ｎビット
コードワードに対して となるコードワードを割当てることを特徴とする特許請
求の範囲第１項に記載の情報伝送方法。 - 【請求項３】第１グループの情報ワードに、和 の値がそれぞれ＋ａおよび−ｂとなる第１及び第２コー
ドワードを割当て、かつ前記第１グループの情報ワード
が現われる場合に、全先行コードワード連続求和 の関数としての２つのとり得るコードワードから：前記
連続求和が最小となるようにコードワードを選択するこ
とを特徴とする特許請求の範囲第１項に記載の情報伝送
方法。 - 【請求項４】第２グループの情報ワードに、和 の値がそれぞれ＋ａ及び−ｂとなる第１及び第２コード
ワードを割当て、かつ前記第２グループの情報ワードが
現れる場合に、全先行コードワードの連続求和の関数と
しての２つのとり得るコードワードから前記連続求和が
最小となるようにコードワードを選択することを特徴と
する特許請求の範囲第２項に記載の情報伝送方法。 - 【請求項５】前記パラメータａ及びｂを等しくすること
を特徴とする特許請求の範囲第３又は４項のいずれかに
記載の情報伝送方法。 - 【請求項６】ｍビット情報ワードを伝送前にｎビットコ
ードワードに変換し、該ｎビットコードワードを伝送後
にｍビット情報ワードに再変換する情報伝送方法に使用
する符号化装置において、発生したコードワードのビッ
トの先行総和値すべての連続求和 が制限されたままとなるように変換回路によりｍビット
情報ワードをｎビットコードワードに変換するようにし
たことを特徴とする符号化装置。 - 【請求項７】ｍビット情報ワードを伝送前にｎビットコ
ードワードに変換し、該ｎビットコードワードを伝送後
にｍビット情報ワードに再変換する情報伝送方法に使用
する復号化装置において、ｎビットコードワードをｍビ
ット情報ワードに変換する回路が受信コードワードのビ
ットの先行総和値すべての連続求和 が制限されたままとなるコードワード系列を受信するよ
うにしたことを特徴とする復号化装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8403078A NL8403078A (nl) | 1984-10-10 | 1984-10-10 | Werkwijze voor het overdragen van informatie, codeerinrichting voor toepassing in de werkwijze en decodeerinrichting voor toepassing in de werkwijze. |
| NL8403078 | 1984-10-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61154246A JPS61154246A (ja) | 1986-07-12 |
| JPH0824311B2 true JPH0824311B2 (ja) | 1996-03-06 |
Family
ID=19844589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60224979A Expired - Lifetime JPH0824311B2 (ja) | 1984-10-10 | 1985-10-11 | 情報伝送方法及び該方法に使用する符号化及び復号化装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4750138A (ja) |
| EP (1) | EP0178027B1 (ja) |
| JP (1) | JPH0824311B2 (ja) |
| KR (1) | KR930002136B1 (ja) |
| CA (1) | CA1243123A (ja) |
| DE (1) | DE3584217D1 (ja) |
| NL (1) | NL8403078A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8708010D0 (en) * | 1987-04-03 | 1987-05-07 | Crosfield Electronics Ltd | Image reprocessing |
| GB8912471D0 (en) * | 1989-05-31 | 1989-07-19 | Int Computers Ltd | Data transmission code |
| US5229769A (en) * | 1992-02-21 | 1993-07-20 | Advanced Micro Devices, Inc. | Method and circuit for performing running disparity measurements |
| NL9002772A (nl) * | 1990-09-21 | 1992-04-16 | Philips Nv | Inrichting voor het optekenen van een digitaal informatiesignaal in een registratiedrager. |
| US5625644A (en) * | 1991-12-20 | 1997-04-29 | Myers; David J. | DC balanced 4B/8B binary block code for digital data communications |
| AU6158394A (en) * | 1993-03-10 | 1994-09-26 | Awacs Communications (New Zealand) Limited | Enhanced one way radio seven bit data network |
| US5450443A (en) * | 1993-09-01 | 1995-09-12 | International Business Machines Corporation | Method and apparatus for constructing asymptotically optimal second order DC-free channel codes |
| JP3184083B2 (ja) * | 1995-12-15 | 2001-07-09 | 日本電気株式会社 | チャネル多重分離方法およびチャネル多重分離装置 |
| JP3916055B2 (ja) * | 2002-03-28 | 2007-05-16 | 日本ビクター株式会社 | 変調方法、変調装置、記録媒体、復調方法および復調装置 |
| JP2014093682A (ja) | 2012-11-05 | 2014-05-19 | Denso Corp | 通信システム |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1540617A (en) * | 1968-12-13 | 1979-02-14 | Post Office | Transformation of binary coded signals into a form having lower disparity |
| DE1963945A1 (de) * | 1969-12-20 | 1971-06-24 | Ibm | Verschluesseler |
| JPS5665313A (en) * | 1979-10-29 | 1981-06-03 | Sony Corp | Data converting circuit |
| JPS5665314A (en) * | 1979-11-02 | 1981-06-03 | Sony Corp | Encoder for binary signal |
| US4261019A (en) * | 1979-11-29 | 1981-04-07 | Micropolis Corporation | Compatible digital magnetic recording system |
| GB2094107B (en) * | 1981-01-16 | 1985-04-17 | Standard Telephones Cables Ltd | Digital code for line transmission |
| JPS59169254A (ja) * | 1983-03-16 | 1984-09-25 | Hitachi Ltd | 符号変換方式 |
| JPH0714145B2 (ja) * | 1983-04-26 | 1995-02-15 | ソニー株式会社 | 情報変換方法 |
| NL8402444A (nl) * | 1984-01-20 | 1986-03-03 | Philips Nv | Werkwijze voor het overdragen van informatie, codeerinrichting voor toepassing in de werkwijze en decodeerinrichting voor toepassing in de werkwijze. |
| NL8402445A (nl) * | 1984-01-20 | 1985-08-16 | Philips Nv | Werkwijze voor het coderen van n-bits informatiewoorden naar m-bits codewoorden, inrichting voor het uitvoeren van die werkwijze, werkwijze voor het decoderen van m-bits codewoorden naar n-bits informatiewoorden en inrichting voor het uitvoeren van die werkwijze. |
-
1984
- 1984-10-10 NL NL8403078A patent/NL8403078A/nl not_active Application Discontinuation
-
1985
- 1985-03-11 US US06/710,659 patent/US4750138A/en not_active Expired - Fee Related
- 1985-10-03 CA CA000492139A patent/CA1243123A/en not_active Expired
- 1985-10-07 EP EP85201620A patent/EP0178027B1/en not_active Expired - Lifetime
- 1985-10-07 DE DE8585201620T patent/DE3584217D1/de not_active Expired - Lifetime
- 1985-10-10 KR KR1019850007445A patent/KR930002136B1/ko not_active IP Right Cessation
- 1985-10-11 JP JP60224979A patent/JPH0824311B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0178027B1 (en) | 1991-09-25 |
| US4750138A (en) | 1988-06-07 |
| EP0178027A2 (en) | 1986-04-16 |
| KR930002136B1 (ko) | 1993-03-26 |
| CA1243123A (en) | 1988-10-11 |
| EP0178027A3 (en) | 1989-03-15 |
| DE3584217D1 (de) | 1991-10-31 |
| JPS61154246A (ja) | 1986-07-12 |
| NL8403078A (nl) | 1986-05-01 |
| KR860003715A (ko) | 1986-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100446878B1 (ko) | 입력심볼인코딩방법및장치와채널코드워드생성방법및장치 | |
| US4528550A (en) | Method and apparatus for code conversion of binary of multilevel signals | |
| US5450443A (en) | Method and apparatus for constructing asymptotically optimal second order DC-free channel codes | |
| EP0243708A1 (en) | Partial response maximum likelihood coding | |
| EP0301191A2 (en) | PRML coding | |
| JPH0824311B2 (ja) | 情報伝送方法及び該方法に使用する符号化及び復号化装置 | |
| EP0557130B1 (en) | Data conversion method and recording/reproducing apparatus using the same | |
| KR950006085B1 (ko) | 부호변조장치 | |
| JP3306271B2 (ja) | 符号化方法、符号化回路、及び復号回路 | |
| KR20040033022A (ko) | 변조 코드 시스템 및 다수의 적분에 의해 신호를 인코딩및 디코딩하는 방법 | |
| Hollmann et al. | Performance of efficient balanced codes | |
| US6353912B1 (en) | Encoding circuit, encoding method, digital signal transmitting apparatus, and digital signal recording/reproducing apparatus | |
| EP0766406A1 (en) | Device and method for converting/decoding code and recording medium | |
| US5602547A (en) | Data conversion apparatus and encoding apparatus | |
| JP2573067B2 (ja) | 情報変換装置 | |
| JPH05235775A (ja) | 情報変換方法及びそれを用いた情報変換装置 | |
| US20080266149A1 (en) | Modulation Code System and Methods of Encoding and Decoding a Signal | |
| JPH0695644B2 (ja) | ランレングスリミテツド符号の復号装置 | |
| JP2962027B2 (ja) | 情報変換方法および情報記録装置 | |
| JPH02224527A (ja) | 情報変換方式 | |
| French et al. | Alternative modulation codes for the compact disc | |
| JPH0787383B2 (ja) | ランレングスリミテツド符号の復号装置 | |
| JPS6184124A (ja) | デイジタル変調器 | |
| van Rooyen et al. | On high rate maximum runlength limited (O, k) blocked line codes | |
| JPH063942B2 (ja) | ディジタル変調方法 |