JPS6184124A - デイジタル変調器 - Google Patents

デイジタル変調器

Info

Publication number
JPS6184124A
JPS6184124A JP20580484A JP20580484A JPS6184124A JP S6184124 A JPS6184124 A JP S6184124A JP 20580484 A JP20580484 A JP 20580484A JP 20580484 A JP20580484 A JP 20580484A JP S6184124 A JPS6184124 A JP S6184124A
Authority
JP
Japan
Prior art keywords
bit
code word
bits
word
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20580484A
Other languages
English (en)
Other versions
JPH0754912B2 (ja
Inventor
Shinichi Tanaka
伸一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59205804A priority Critical patent/JPH0754912B2/ja
Priority to EP85306961A priority patent/EP0178813B1/en
Priority to DE85306961T priority patent/DE3587535T2/de
Priority to US06/782,304 priority patent/US4728929A/en
Publication of JPS6184124A publication Critical patent/JPS6184124A/ja
Publication of JPH0754912B2 publication Critical patent/JPH0754912B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、帯域の制限された伝送路でも高い伝送レート
で誤りを少なくすることのできるディジタル変調信号を
生成するディジタル変調器に関する0 従来例の構成とその問題点 ディジタル信号の記録再生装置の記録密度は年々向上し
てきており、ディジタル変調方式の改善もそれに寄与し
ている。一般にディジタル変調方式には次のような特性
が望まれる。
(1)最小反転間隔(以後これをTwinと称する)が
大きい。
(11)  最大反転間隔(以後これをTmaxと称す
る)が小さい。
(iii)  低周波成分が少ない。
Gv)  検出窓枠が大きい。
上記(1)によりディジタル変調信号の高い周波数のス
ペクトラムを減少させることができ、これによって伝送
帯域の上限を下げることができる。また上記(1()は
セルフクロックを可能とするもので、これによってクロ
ックと信号のタイミングずれが少なくなり、記録密度の
向上に寄与する。また正情報記録再生装置などにおいて
はトラッキング制御信号にディジタル変調信号が雑音と
して混入するのを防ぐこともできる。また上記1vlは
符号量干渉などに対するジッターマージンを大きくする
ことができ、これも記録密度の向上に寄与する。
従来からこれらの特性を向上させるだめにN(Nは2以
上の整数)ビットの情報語をM(MはNより大きい整数
)ビットの符号語に変換し、さらに符号語の接続部を操
作することにより低周波成分を抑圧するとともにTma
xを小さくするような変調方式が既に提案されている。
以下図面を参照しながら従来のディジタル変調器につい
て説明する。第1図は従来のディジタル変調器の一例を
示すブロック図で、1は変換手段、2は接続処理手段、
3は累積手段、4は直列化手段、5は同期信号発生手段
である。
以上のように構成されたディジタル変調器についてその
動作を以下に説明する。変換手段1はNビットの情報語
(1)を入力してこれをMビットの符号語に変換し、直
列化手段4に入力する。この直列化手段4は上記符号語
と同期信号発生手段5から一定の周期で出力される同期
信号とを時系列信号に変換し、ディジタル変調信号(S
)として出力する。累積手段3はディジタル変調信号の
ビット毎に順算カウントあるいは逆算カウントするもの
で、ディジタル変調信号が一方の状態のビットで順算カ
ウント、他方の状態で逆算カウントする。そこで接続処
理手段2は累積手段3のカウント値と直列化手段4に入
力された符号語あるいは同期信号とを参照して上記累積
値の絶対値が小さくなるようにこの符号語の最初に時系
列信号として出力される部分、すなわち先行する符号語
に接続する1ビットあるいは数ビットめ値が調整される
。ただし符号語の接続によって状態反転間隔が所定のT
m1n より小さくなったり所定のTmaxより大きく
なったりする場合には、DSVの制御に優先して状態反
転間隔が所定の範囲になるように上記符号語の接続部を
調整する。こうすることによってディジタル変調信号の
低周波成分を抑圧することができ、また状態反転間隔を
所定の範囲に制限することもでき、伝送路の帯域を狭く
することができる。このような変調器の具体例としては
コンパクトディスク(フィリップス社登録商標)の記録
装置に用いられるEFM(ソニー社登録商標)変調器が
公知である。17M変調器は8ビットの情報語を14ビ
ットの符号語に変換して3ビットの接続ビットで符号語
間を接続するものである。ところが8ビットの情報語が
接続ビットを含めると実質的に17ビットの符号語に変
換されることになるので、例えばMFM変調と比べると
検出窓枠が6%程度狭くなるという欠点がある。またこ
の変調器でディジタル変調した信号を復調するときには
、符号語のビット数が大きいため、かなり複雑な論理回
路もしくは容量の大きなROMテーブルを必要とすると
いう欠点もあった。またさらにこれらの欠点を解消する
ために情報語および符号語のビット数を共に減らそうと
すると低周波成分の抑圧が不十分になるという欠点があ
った。
発明の目的 本発明の目的は上記した従来のディジタル変調器の欠点
を解消し、ディジタル変調後の低周波成分を十分抑圧す
ることができ、しかも最小反転間隔が大きく、さらに復
調も容易なディジタル変調器を提供することである。
発明の構成 本発明のディジタル変調器は、N(Nは2以上の整数)
ビットの変調すべき情報語を変換して得られるM(Nよ
りも大きな整数)ビットの符号語を遅延して出力する変
換手段と、上記符号語を時系列信号に変換してディジタ
ル変調信号として出力する直列化手段と、上記ディジタ
ル変調信号の一方の状態のビットを“0″′、他方の状
態のビットを°゛1′”とするとき、ビット“0″“の
数とビット“1″の数の差を累積して累積値を得る累積
手段とを有し、上記変換手段は符号語のビット“1“を
ディジタル変調信号の状態反転有りに、符号語のビット
“o ”をディジタル変調信号の状態反転無しに対応さ
せるとき、少なくとも1種類の特定の情報語に対しては
符号語に含まれるビット“1″の数が奇数のものと偶数
のものを含む複数の符号語を対応させ、上記累積手段の
出力する累積値に基づいてこの累積値の絶対値が小さく
なるようにこの累積値を得た時点に先行する上記特定の
情報語に対応する符号語を選択し、さらに上記符号語を
直列に並べたときその接続部分も含めてビット“1″が
連続しないように構成したものであり、これにより簡単
な構成でディジタル変調信号の低周波成分を抑圧するこ
とができ、さらに最小反転間隔を長くすることもできる
ものである。
実施例の説明 以下本発明の一実施例について、図面を参照しながら説
明する。
第2図は本発明の一実施例におけるディジタル変調器の
ブロック図を示すものである。第2図において11はN
7M変換器、12はVSV評価手段、13は選択手段、
14は記憶手段、16は接続処理手段、16は直列化手
段、17aおよび17bはそれぞれ第1および第2の累
積手段で、N/M変換H11,DS v評価手段1選択
手段13および記憶手段14は変換手段10を、また第
1の累積手段14)Lおよび第26累積手段1了すは累
積手段17をそれぞれ構成する。
以上のように構成された本実施例におけるディジタル変
調器について以下その動作を説明する。
N / N変換器11はN(Nは2以上の整数)ビット
の情報語1)をM(MはNより大きな整数)ビットの符
号語に変換するもので、符号語のビット“0パおよびビ
ット“1”がそれぞれこのディジタル変調器から出力さ
れるディジタル変調信号の状態反転無し、および状態反
転有りに対応するとしたとき、ビット“1°′とビット
“1″の間には必ず所定の敷板上のビット“0″が存在
するように符号語は構成される。特定の情報語を除く通
常の情報語に対しては符号語がそれぞれ1対1で対応し
、上記特定の情報語に対してはビット“1′”の数が奇
数の符号語と偶数の符号語の2つの符号語か対応する。
このM / N変換器11は上記特定の情報語を変換す
るとき、これに対応する複数の符号語のいずれか一方の
符号語か、あるいは符号語の中に含まれない他のコード
に暫定的に変換する。このようなN/N変換器11は組
み合わせ回路やROMテーブルなどによって容易に実現
することができる。同期信号発生手段5は上記N7M変
換器11から出力される符号語列に周期的に同期信号を
含ませる。接続処理手段15は上記同期信号を含んだ符
号語列を時系列信号としたとき、符号語と符号語、ある
いは符号語と同期信号の接続部においてビット“1”と
ビット“11”の間のビット“0′°の数が所定の数よ
り小さくならないように接続部を処理する。このように
して接続処理された符号語は記憶手段14に一時的に記
憶される。
記憶手段14は記憶している符号語を古いものから順に
出力するので変換手段10は符号語を遅延して出力する
ことになる。直列化手段16はこの変換手段1oから出
力される符号語を直列信号としてNRZI変調してディ
ジタル変調信号(S)として出力する。一方、第1.第
2の累積手段13a 、 13bはディジタル変調信号
の一方の状態のビット数と他方の状態のビット数の差(
以下。
これをDSvと呼ぶ)を累積するもので、直列化手段1
6から出力されるディジタル変調信号に先行して、記憶
手段14に記憶されつつある符号語までのDSVを先取
抄して得る。記憶手段14の中に上記特定の情報語を変
換した暫定的な符号語あるいはコードが記憶されている
場合には、この情報語を一方の符号語に変換した場合の
DSVを第1の累積手段14)Lで累積し、他方の符号
語に変換した場合のDSVを第2の累積手段17bで累
積する。この特定の情報語を変換した暫定的な符号語あ
るいはコードか上記記憶手段14から読み出されようと
するとき、あるいは次の特定の情報語を変換した暫定的
な符号語またはコードか新たに記憶手段14に記憶され
ようとするとき、DS’l/評価手段12は第1の累積
手段13aのDSVの絶対値と第2の累積値13bのD
SVの絶対値とを比較し、その比較結果に基ついて選択
手段13は記憶手段14に既に記憶されている上記特定
の情報語を変換した暫定的な符号語あるいはコードを、
絶対値の小さい方のDSVに対応する符号語に置換する
。またこのとき第1あるいは第2の累積手段17& 、
17bによるDSvの絶対値の小さい方の値か他方の累
積手段に複写される。こうすることによってDSVは常
に絶対値が小さくなるように制御され、したがってディ
ジタル変調信号の低周波成分が抑圧される。上記同期信
号発生手段5は本実施例の位置に限定されるものではな
く、特に同期信号のみのDSvの値か零の場合には同期
信号発生手段5はどこに置いても差支えない。また記憶
手段14は符号語を記憶するように構成したが、変換前
の情報語を記憶するようにすることも可能で、この場合
には記憶手段14の記憶容量を少なくすることができる
。また累積手段17は記憶手段14に記憶されている暫
定的な符号語を一方の符号語に変換した場合のDSVと
他方の符号語に変換した場合のDSvをそれぞれ第1お
よび第2の累積手段14)L、17bで累積するように
構成したか、上記暫定的な符号語以前までのDSVとそ
れ以後のDSVをそれぞれ別の累積手段で累積するよう
に構成しても差支兄ない。
次にN/M変換手段11の具体的な変換方法について説
明する。
第1表はN=2、M=4としたときの変換表の1例であ
る。情報語は上位ビットから順に〔al。
No)の2ビットからなり、符号語は上位ビットから順
に(bs、bz、b+、balの4ビットからなるもの
とする。
第1表 ここでは符号語のビット“1″゛とビット“1”の間に
ビット“0″が必ず存在し、符号語の最下位ビットは常
に“°Qパであるのでこの符号語を接続して時系列信号
としてもビット“1″とビット“1”′の間には常にビ
ット“0パが存在する。したがってこれをNRZI変調
すると最小反転間隔(Tmin)は、情報語の1ビット
の長さくT)に等しく T win = T となる。また符号語は全部で5種類存在し、情報語は4
種類であるので、第1表のように例えば情報語〔Oo〕
に対しては表の〔*〕が““0”のものと“1”°のも
のの2種類の符号語を対応させることによりDSVの絶
対値か小さくなるように制御することができる。さらに
また符号語を時系列信号とするとき上位ビットから順に
出力されるものとすれば、先行する符号語の°ビットb
1と後続する符号語のビットb3が共に“0′°のとき
には“0”が続き過ぎない限りその間のピントbo は
“0”でも“1′°でもどちらでもよく、この場合には
ビットb。によりてもDSVの絶対値が小さくなるよう
に制御することができる。そこで、ビットb。
KよってDSVの制御が可能なとき、N7M変換器11
はビットboを接続調整ビットとして暫定的な値とし、
第1.第2の累積手段17a、17bおよびDSv評価
手段12の結果に基ついて接続処理手段15がDSVか
小さくなるように上記選択手段13の場合と同様に後で
上記接続調整ビットb。を適当な値に決定すればよい。
ただしビット“1″とビット““1”′の間にビット“
Q′か続きすぎる場合には上記に使先して接続調整ビッ
トを“1”とすることによってTmaxを所定の値に制
限することができる。
(以下余白) 第2表 さらに第2表はN=4、M==8としたときのN7M変
換器の変換表である。ここでは情報語は上位ビ、r−か
ら順に(a3+&2+’1.aQ )の4ビットから成
り、情報語は上位ビットから順に〔b2゜b6+b5 
+b4 rb5 +b2 +b、1bo)の8ビットか
ら成るものとする。この表では符号語のビット”1″′
とビット“1“の間には必ず2ビット以上のビット“o
 ”が挿入されている。この符号語を時系列信号とする
とき上位ビットから順に出力されるものとしたとき、先
行する符号語のビットb1と後続する符号語のビットb
7が共に“1′の場合には、これらを共に°゛0“°と
してこれらの間のビットb。を“1”とすれば、時系列
にしたときのビット“1”とビット“1″の間には常に
2ビット以上のビット“0″”が存在することになり、
したがって ’I’m1n=1.5T となる。この表に従って情報語を符号語に変換するとき
には、3種類の情報語(oooo)。
語で表に〔*〕を記した所は“0″でも”1″でもよく
、これらはDSvを制御できる特定の情報語となる。上
記したようにビットboが1”となるのは先行する符号
語のビットb1と後続する符号語のビットb7が共に“
1″のときであるので、復調のときには接続ビット“1
パを検出すると逆に先行する符号語のblと後続する符
号語のblを共に“1″に戻すことによって確実に元の
情報語に復調することができる。ところが、先行する符
号語のビットb5あるいは後続する符号語のビットb5
のいずれか一方が“1″の場合には、先行する符号語の
ビットb1と後続する符号語のビットb7が共に1′と
なることは有り得ないのでTm1nが小さくなり過ぎな
いようにするためにその間のビットbo  を“1″と
するようなことは生じ得ない。
したがって先行する符号語のb3か“1′°で後続する
符号語のす、、b6か共に“0″の場合あるいは、後続
する符号語のbSが“1″で先行する符号語のbl、b
2が共に”OI+の場合にはそれらの間の?〉で1°・
2“′とI−7も“°”°0調整を行う場合と識別する
ことができる。したがってこのビットb。は第1表の場
合と同様にDSVの制御に用いることができる。さらに
第2表は情報語と符号語との間の変換、逆変換が容易な
ように工夫されている。すなわち、一部の例外(情報語
の0111)を除くすべての情報語とそれに対応する符
号語との間には、情報語の上位2ピツ) (”L 、 
&z)と符号語の上位3ビット(b6.bS、b)の間
および情報語の下位2ビット(al、ao)  と符号
語の下位3ビット(b2 + b、r bO)の間はそ
れぞれ1対1の写像関係にある。具体的にこの表では(
as l 2L2あるいはaI + a(1)と(b6
 + bS + baあるいはb2 l bI l b
O)  との間には○O←→  ooo 01  ←→  001 10  ←→  010 11   ←→  100 の対応関係がある。したがって変復調時に情報語と符号
語との間の変換を行なう論理回路を簡単にすることがで
き、必ずしもRO’Mテーブルを必要とせず変換を短時
間で行うことかできる。第3図は第2表に従って4ビッ
トの情報語を8ビットの符号語に変換する4/8変換器
の具体的構成を示す回路図である。同図ではピノ1−b
。は暫定的に常に“0“とされており、後で接続処理手
段12によって最終的な値に変換される。また第4図は
第2表に従って符号語を情報語に逆変換するだめの回路
である。このように第2表は変復調時の変換、逆変換が
極めて容易に行えるように構成されている。さらにまた
特定のすべての情報語に対応する複数の符号語は所定の
ビット(ここではビットb4)が“0′°のものと“1
”のものが対応しているのでDSv評価手段によって暫
定的な符号語を最終的な符号語に置換するときも簡単に
行うことかできる。尚、第2表においては情報語のビッ
ト’O+ aIを符号語のビットbI + b2 + 
bS に、情報語のビットa2 + aSを符号語のビ
ットb5.b6゜blにそれぞれ対応させたか、この組
合せは必ずしもこのように限定されるものではなく、他
のいかなるくみあわせであっても差支えない。
さらに第3表は第2表と同様にN=4 、 M=8の場
合のN7M変換器の変換表を示すものである。
この表においても符号語の〔*〕を記したビットは“Q
″または1″のいずれか一方が選択される。
(以下余白) 第3表 この表は以下のように構成されている。すなわち、符号
語のビy トbs 、 b6 、 byが同じ符号語に
対応する情報語は所定の4ビットの値からのノ寵ング距
離が1以下となっている。こうすることによって復調時
の逆変換を簡単にすることができる。具体的には次のよ
うにして逆変換が行われる。まず、符号語のビットb5
.b6.b7のとり得る 4種類の値に対して第4表の
ように暫定的な情報語を生成し、符号語のす、か“1”
のときにはaOを、b2が“1′°のときにはalを、
b、が1″のときにはa2  をそれぞれ反転すること
によりて簡単に第4表のように情報語に逆変換すること
ができる。
第4表 以上説明したように本発明によれば通常の情報語列にた
いして低周波成分の少ないディジタル変調信号を得るこ
とができるが、同一の情報語が繰り返すような場合には
DSv制御のできない場合が連続して低周波成分を抑圧
できない場合がある。
第6図は上記欠点を解消した本発明の他の実施例におけ
るディジタル変調器のブロック図を示すものである。第
6図において20はスクランブル手段である。以上のよ
うに構成された本実施例のディジタル変調器について以
下その動作を説明する。まずスクランブル手段20は入
力される情報語(I)を一定の約束に従ってかく乱する
ものである。スクランブル手段20は例えば同期信号に
同期して循環する乱数系列とビット毎に排他的論理和を
とることによって容易に実現することができる。以下は
第2図の実施例と同様に、上記スクランブル手段20に
よってかく乱された情報語をディジタル変調する。この
ようにして得られるディジタル変調信号は、同期信号に
同期して循環する乱数系列を用いて変調時の逆変換を行
うことによって容易に元の情報語を得ることができる。
なお、上記実施例ではスクランブル手段2oを同期信号
に同期して循環する乱数系列と情報語とでビット毎に排
他的論理和をとるとしたが、スクランブル手段2oはこ
のような構成になんら限定されるものではなく、例えば
乱数と情報語の間で加算を行うなど他のいかなる手段で
あっても原理的には差支えない。
発明の効果 以上の説明から明らかなように、本発明はN(Nは2以
上の整数)ビットの変調すべき情報語を変換して得られ
るM(Nよりも大きな整数)ビットの符号語を遅延して
出力する変換手段と、上記符号語を時系列信号に変換し
てディジタル変調信号として出力する直列化手段と、上
記ディジタル変調信号の一方の状態のビットを0″、他
方の状態のビットを“1″とするとき、ビット“0′”
の数とビット“1″の数の差を累積して累積値を得る累
積手段とを有し、上記変換手段は符号語のビット“1°
′をディジタル変調信号の状態反転有りに、符号語のビ
ット“o″をディジタル変調信号の状態反転無しに対応
させるとき、少なくとも1種類の特定の情報語に対して
は符号語に含まれるビット“1″の数が奇数のものと偶
数のものを含む複数の符号語を対応させ、上記累積手段
の出力する累積値に基づいてこの累積値の絶対値が小さ
くなるようにこの累積値を得た時点に先行する上記特定
の情報語に対応する符号語を選択し、さらに上記符号語
を直列に並べたときその接続部分も含めてビット”1′
が連続しないように構成されているので出力されるディ
ジタル変調信号の最小反転間隔が大きく、低周波成分も
抑圧することができるという優れた効果が得られる。
さらに変換手段は、符号語のビット“0゛およびビット
“1″をそれぞれディジタル変調信号の状態反転有りお
よび状態反転無しに対応させたとき 1.4ビットの情報語を8ビットの符号語に変換する。
11、符号語が複数のビット“1“を含むときにはそれ
らの間には必ず2ビット以上の“0″−を含む。
111、少なくとも1種類の情報語には、特定の位置の
ビットが“°0”のものと”1″のものの2種類の符号
語が対応し、どちらか一方を選−択して変換する。
Iv、符号語の最上位ビットあるいは最下位ビットは接
続調整ビットとして通常はol′とし、符号語列を時系
列信号にするとき、上記接続調整ビットの両側がビット
“1”となるときにはこれら両側のビットを共K“0”
として上記接続調整ビットを“1”とし、また接続調整
ビットの両側に共に2ビットの“′0”が隣接するとと
もに接続調整ビットから前後3番目に位置する2つのビ
ットの少なくともいずれか一方のビットか“1″の場合
には累積値に基ついて上記接続調整ビットの値を決定す
る。
ように構成すれば、最小反転間隔をさらに大きくするこ
とができ、さらに符号語のビット“Q IIおよびビッ
ト“1″をそれぞれディジタル変調信号の状態反転有り
および状態反転無しに対応させたとき、所定位置の2ビ
ットが同じ値をもつ情報語に対応する符号語は、少数の
例外を除いてすべて、所定の位置の3ビットが一定の値
であるか、あるいは符号語のビット“0″およびビット
IJ111をそれぞれディジタル変調信号の状態反転有
りおよび状態反転無しに対応させたとき、所定位置の3
ビットが同じ値をもつ符号語に対応する情報語は、少数
の例外を除いてすべて、上記3ビットの値によって定ま
る4ビットの所定の値に対してハミング距離が1以下で
あるようにすることによって変復調器の構成を簡単にす
ることかできるという効果が得られる。
さらに一定の周期で同期信号をディジタル変調信号に含
ませる同期信号発生手段と、上記同期信号に同期して循
環するNビットの乱数と入力される情報語との間で所定
の演算を行うスクランブル手段とを有し、上記スクラン
ブル手段によってかぐ乱された情報語を変換手段によ、
って符号語に変換するように構成することによって同じ
情報語が連続するような場合にもディジタル変換信号の
低周波成分を確実に抑圧することができるという効果が
得られる。
【図面の簡単な説明】
第1図は従来のディジタル変調器のブロック図、第2図
は本発明の一実施例におけるディジタル変調器のブロッ
ク図、第3図は上記実施例におけるディジタル変調器の
一部分の回路図、第4図は上記実施例におけるディジタ
ル変調器によるディジタル変調信号を復調するディジタ
ル復調器の一部分の回路図、第5図は本発明の他の実施
例におけるディジタル変調器のブロック図である。 10・・・・・・変換手段、11・・・・・・N7M変
換器、12・・・・・・DSV評価手段、13・・・・
・・選択手段、14・・・・・記憶手段、15・・・・
・・接続処理手段、16・・・・直列化手段、17・・
・・・・累積手段、17a・・・・・第1の累積手段、
17b・・・・・第2の累積手段、2o・・・・・・ス
クランブル手段。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2tA 第3図 弯4図 第5図

Claims (4)

    【特許請求の範囲】
  1. (1)N(Nは2以上の整数)ビットの変調すべき情報
    語を変換して得られるM(Nよりも大きな整数)ビット
    の符号語を遅延して出力する変換手段と、上記符号語を
    時系列信号に変換してディジタル変調信号として出力す
    る直列化手段と、上記ディジタル変調信号の一方の状態
    のビットを“0”、他方の状態のビットを“1”とする
    とき、ビット“0”の数とビット“1”の数の差を累積
    して累積値を得る累積手段とを有し、上記変換手段は符
    号語のビット“1”をディジタル変調信号の状態反転有
    りに、符号語のビット“0”をディジタル変調信号の状
    態反転無しに対応させるとき、少なくとも1種類の特定
    の情報語に対しては符号語に含まれるビット“1”の数
    が奇数のものと偶数のものを含む複数の符号語を対応さ
    せ、上記累積手段の出力する累積値に基づいてこの累積
    値の絶対値が小さくなるようにこの累積値を得た時点に
    先行する上記特定の情報語に対応する符号語を選択し、
    さらに上記符号語を直列に並べたときその接続部分も含
    めてビット“1”が連続しないことを特徴とするディジ
    タル変調器。
  2. (2)変換手段は、符号語のビット“0”およびビット
    “1”をそれぞれディジタル変調信号の状態反転有りお
    よび状態反転無しに対応させたとき、実質的に次の各項
    をすべて満足することと等価であることを特徴とする特
    許請求の範囲第(1)項記載のディジタル変調器。 i、4ビットの情報語を8ビットの符号語に変換する。 ii、符号語が複数のビット“1”を含むときにはそれ
    らの間には必ず2ビット以上の “0”を含む。 iii、少なくとも1種類の情報語には、特定の位置の
    ビットが“0”のものと“1”のも のの2種類の符号語が対応し、どちらか一 方を選択して変換する。 iv、符号語の最上位ビットあるいは最下位ビットは接
    続調整ビットとして通常は“0” とし、符号語列を時系列信号にするとき、 上記接続調整ビットの両側がビット“1” となるときにはこれら両側のビットを共に “0”として上記接続調整ビットを“1” とし、また接続調整ビットの両側に共に2 ビットの“0”が隣接するとともに接続調 整ビットから前後3番目に位置する2つの ビットの少なくともいずれか一方のビット が“1”の場合には累積値に基づいて上記 接続調整ビットの値を決定する。
  3. (3)符号語のビット“0”およびビット“1”をそれ
    ぞれディジタル変調信号の状態反転有りおよび状態反転
    無しに対応させたとき、所定位置の2ビットが同じ値を
    もつ情報語に対応する符号語は、少数の例外を除いてす
    べて、所定の位置の3ビットが同じ値であることを特徴
    とする特許請求の範囲第(2)項記載のディジタル変調
    器。
  4. (4)符号語のビット“0”およびビット“1”をそれ
    ぞれディジタル変調信号の状態反転有りおよび状態反転
    無しに対応させたとき、所定位置の3ビットが同じ値を
    もつ符号語に対応する情報語は、少数の例外を除いてす
    べて、上記3ビットの値によって定まる4ビットの所定
    の値に対してハミング距離が1以下であることを特徴と
    する特許請求の範囲第(2)項記載のディジタル変調器
    。 (4)一定の同期で周期信号をディジタル変調信号に含
    ませる同期信号発生手段と、上記同期信号に同期して循
    環するNビットの乱数と入力される情報語との間で所定
    の演算を行うスクランブル手段とを有し、上記スクラン
    ブル手段によってかく乱された情報語を変換手段によっ
    て符号語に変換することを特徴とする特許請求の範囲第
    (1)項記載のディジタル変調器。
JP59205804A 1984-10-01 1984-10-01 デイジタル変調器 Expired - Lifetime JPH0754912B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP59205804A JPH0754912B2 (ja) 1984-10-01 1984-10-01 デイジタル変調器
EP85306961A EP0178813B1 (en) 1984-10-01 1985-09-30 Method and apparatus for encoding binary data
DE85306961T DE3587535T2 (de) 1984-10-01 1985-09-30 Verfahren und Vorrichtung zur numerischen Datenkodierung.
US06/782,304 US4728929A (en) 1984-10-01 1985-10-01 Method and apparatus for encoding binary data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59205804A JPH0754912B2 (ja) 1984-10-01 1984-10-01 デイジタル変調器

Publications (2)

Publication Number Publication Date
JPS6184124A true JPS6184124A (ja) 1986-04-28
JPH0754912B2 JPH0754912B2 (ja) 1995-06-07

Family

ID=16512958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59205804A Expired - Lifetime JPH0754912B2 (ja) 1984-10-01 1984-10-01 デイジタル変調器

Country Status (1)

Country Link
JP (1) JPH0754912B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0593173A2 (en) * 1992-10-16 1994-04-20 Matsushita Electric Industrial Co., Ltd. Apparatus for recording digital signals by controlling frequency characteristics of digital signals
EP0691750A1 (en) 1994-07-08 1996-01-10 Victor Company Of Japan, Limited Digital modulating/demodulating method and apparatus using same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55138950A (en) * 1979-04-17 1980-10-30 Mitsubishi Electric Corp Digital signal modulation and demodulation system
JPS56106463A (en) * 1980-01-28 1981-08-24 Mitsubishi Electric Corp Modulating method of digital data signal
JPS59146414A (ja) * 1983-02-10 1984-08-22 Matsushita Electric Ind Co Ltd ディジタル変調方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4323931A (en) 1976-07-14 1982-04-06 Sperry Corporation Method and apparatus for encoding and recovering binary digital data
EP0178813B1 (en) 1984-10-01 1993-08-18 Matsushita Electric Industrial Co., Ltd. Method and apparatus for encoding binary data

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55138950A (en) * 1979-04-17 1980-10-30 Mitsubishi Electric Corp Digital signal modulation and demodulation system
JPS56106463A (en) * 1980-01-28 1981-08-24 Mitsubishi Electric Corp Modulating method of digital data signal
JPS59146414A (ja) * 1983-02-10 1984-08-22 Matsushita Electric Ind Co Ltd ディジタル変調方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0593173A2 (en) * 1992-10-16 1994-04-20 Matsushita Electric Industrial Co., Ltd. Apparatus for recording digital signals by controlling frequency characteristics of digital signals
EP0593173A3 (en) * 1992-10-16 1995-08-16 Matsushita Electric Ind Co Ltd Apparatus for recording digital signals by controlling frequency characteristics of digital signals
US5579182A (en) * 1992-10-16 1996-11-26 Matsushita Electric Industrial Co., Ltd. Apparatus for recording digital signals superposed with controlled frequency components
EP0691750A1 (en) 1994-07-08 1996-01-10 Victor Company Of Japan, Limited Digital modulating/demodulating method and apparatus using same

Also Published As

Publication number Publication date
JPH0754912B2 (ja) 1995-06-07

Similar Documents

Publication Publication Date Title
US7006017B2 (en) Encoding apparatus and method, recording medium and program
US4547890A (en) Apparatus and method for forming d.c. free codes
US6268810B1 (en) Method of generating run length limited (RLL) code having improved DC suppression capability and modulation/demodulation method of the generated RLL code
US5151699A (en) Data converting apparatus
JPH1186458A (ja) 変調装置および変調方法、復調装置および復調方法、並びに伝送媒体
US20050053160A1 (en) Method and apparatus of converting a series of data words into a modulated signal
JPH0452020B2 (ja)
JP3306271B2 (ja) 符号化方法、符号化回路、及び復号回路
EP0178027B1 (en) Method of transmitting information, encoding devide for use in the method, and decoding device for use in the method
JPS6184124A (ja) デイジタル変調器
US7274312B2 (en) High rate coding for media noise
JP2002539706A (ja) 変換がパリティ反転であるようなnビット・ソースワードから対応するmビット・チャネルワードへのエンコーディング及びその逆を行うデコーディング
US6809662B2 (en) Modulation code system and methods of encoding and decoding a signal by multiple integration
JPH0480576B2 (ja)
JPS6069943A (ja) コ−ド変換方式
JP3013745B2 (ja) ディジタル変復調方法,その装置,記録媒体,その製造方法
JPH08204573A (ja) 符号変換方法
JP2898132B2 (ja) ディジタル変調方法および装置
JP2704229B2 (ja) 2進データ復号回路
JPS6249724A (ja) デジタル変調方式
JPS635826B2 (ja)
JPH0342914A (ja) 情報変換器
JPS59186106A (ja) デイジタル信号記録回路
JPH0783273B2 (ja) 符号変換装置
JPH11134172A (ja) データ変調方法およびそのデータ変調装置並びにデータ復調方法およびそのデータ復調装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term