JPS6069943A - コ−ド変換方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明はコード変換方式、特にディジタル信号を記録
又は伝送する際に、その記録系又は伝送系に適した信号
に変換する場合等に用いて好適なコード変換方式に関す
る。

背景技術とその問題点 一般にアナログ信号をＰＣＭ化して得られる情報ディジ
タル信号を磁気記録する際の記録信号の符号化はなるべ
く直流成分を含まず、しかも周波数スペクトルが集中し
ていることが必要である。

記録信号の直流成分を零とすることは”１”と０”とが
交互に存在する信号波形とすることである。このような
処理は”０′またはｌ”の倒れか一方が長い期間続くこ
とによる受信（又は再生）側の同期抽出の困難さを回避
するうえで必要である。つまり、受信信号に同期したク
ロックを抽出するうえで、１ビット毎或いは数ビツト毎
に受信信号が変化していることが必要である。また回転
磁気ヘッドによってディジタル信号を磁気テ−ノに記録
する場合には、回転トランスを介して磁気ヘッドにディ
ジタル信号を供給し、再生する場合には回転トランスを
介して磁気ヘッドから再生信号を取り出しており、従っ
て直流成分が含まれていると、その情報を伝達できない
。

一方記録信号の周波数スペクトルを集中させるのはピー
クシフトと呼ばれる現象を少くするためである。このピ
ークシフトと云うのは、長周期信号から急に変化する最
初のビットが、再生信号でみるとそのピークが勤いてし
まうことで、このピークシフトがあると再生時ディジタ
ル化する時に誤った判定をしてしまうことになる。そこ
で、このピークシフトを取シ除くためには、なるべく同
じような周期で”１′から′０”或いはθ″から１″へ
反転させなければならない。すなわち記録信号の周波数
ス（クトルを集中化する必要がある。

このように磁気記録する場合、その記録信号の符号化は
なるべく直流成分を持たせずに周波数スペクトルが集中
するようにしなければならないが、斯る問題を解決する
ために従来種々のコード変換方式が提案されている。

例えば１サンプル８ビツトのディジタル信号を１０ビツ
トのディジタル信号に変換して行ういわゆる８−１０変
換方式もその一例である。この８−１０変換方式は、１
０ビツトのディジタル信号の取り得るコード数は２１０
個であシ、この中より“１”と０”との個数が等しいコ
ードすなわち１０Ｃ５＝２５２個を選び、これを変換別
の８ビツトのディジタル信号の取シ得るコード数すなわ
ち２８＝２５６個に対応させると１０ビツトの変換コー
ドは約４個足シないことになるので、”１”と”０”と
の数が１つ違うもの、例えば１０１０１０１０１１”や
’０１０１０１０１００”等のコードを４個選んで総合
的に２５６個としてコードマツプを形成するものである
。

ところが、このよりな８−１０変換方式の場合上述の如
く８ビツト２５６個の久方ピッ）　ｚｆターンに対して
直流成分を含まない出力ビットノｆターンは２５２個し
かなく、全体として直流成分を打消するために隣接する
ビットパターン１８ビツトの影響を受け、また、最小反
転間隔’Ｉ’ｍ　ｉ　ｎが０．８　Ｔ　（Ｔはデータビ
ット間隔）と短かく（大きい程高密度記録に適する）、
最大反転間隔１’ｍａＸが隣接するビット・ぐターンと
合わせて８Ｔと長い（小さい程機器の信頼性向上）ので
、結果として低域成分や直流成分が増大してしまう欠点
がある。

また３ビツトのデータを次の表１の規則に従って６ビツ
トに変換し、ＮＲＺＩ変調で記録する方式％式％ この方式はＰ５と次のＰｌが共に１”（反転）の場合の
み両方″′０”とし、Ｐ６を１″とすることによｐｌ、
５Ｔ〜６Ｔとなるようにしている。っまシ、６ビツトの
パターンの接続部分でｆ′１０１″というパターンが発
生すると反転間隔が短かくなってしまうので、このよう
な場合には“０１ｏ”に変換する結果になっておシ、こ
のために最後の１ビツトは必ず０″になされている。

しかし、この方式の場合、６ビツトの各パターンは直流
成分が零となるようなものでなく、しがもＴｍａｘ”６
Ｔであるため、低域成分や直流成分も多くなる不都合が
ある。

発明の目的 この発明は斯る点に鑑み、直流成分を零とし低域成分を
低減することができるコード変換方式を提供するもので
ある。

発明の概要 この発明では、８ビツトのコードを１６ビツトのコード
に変換するに当シ、上記１６ビツトのコードは０”と１
”の個数が等しく、′０”又は″１′の連続数が２〜６
個で且つコードの両端では上記連続数を１〜５個とする
と共に先頭ビットが”θ″及び１”で始まる一対のビッ
ト７ヤターンを用意し、上記８ビツトのコードが上記条
件で選ばれたビットパターンと１対１で対応されると共
に９、上記１６ビツトのビットパターンが用いられると
きその境界における上記連続数の少くとも一方が１個の
場合には上記境界における前のビットパターンの最終ビ
ットと同じ値で始まるビットパターンを選択し、上記境
界における上記連続数の和が６個を越える場合には上記
境界における前のビットパターンの最終ビットと異なる
値で始まるビットパターンを選択するように構成するこ
とによシ、直流成分が零でランレングスがＩＴ〜３Ｔと
なって低域成分が低減され、伝送特性、ピークシフト、
クロストーク等が改善され、逆転再生も容易に行うこと
ができる。

実施例 以下、この発明の一実施例を第１図〜第７図に基づいて
詳しく説明する。

本実施例では８ビツトのコードを１６ビツトのコードに
変換するに当シ、直流成分を零とし、ランレングスをＩ
Ｔ〜３Ｔとするために、例えば検出窓幅Ｔｗｔ−ｏ、５
Ｔとして、１６ビツトのビットパターン２”　＝　６５
５３６通シのうちから次の条件を満足するものを選ぶよ
うにする。

■　各ビットパターンの最初のピッ）　（ＭＳＢ）が′
０”であること。

■　各ビットパターンにおける”０”と１”の個数が等
しいこと。すなわちこの場合１６ビツトであるので夫々
８個ずつとなる。このことは直流成分が略々零であるこ
とを意味している。

■　各ビット７ヤターンにおける０”　又は１”の連続
数Ｎｃが２個〜６個であること。換言すれば、ランレン
グスがＩＴ〜３Ｔであること。

■　但し、各ビットパターンにおける最初の部分と最後
の部分すなわち両端に限シ、連続数Ｎｃは１個〜５個で
あること。ランレングスで言えば０．５Ｔ〜２，５Ｔで
あること。

第１図はこのような条件を満たすビットパターンの一例
を示すもので、このビットパターンは最初のビットが“
０′で、０”と”１″の個数が夫々８個と等しく、最初
と最後を除く部分における”１″の連続数Ｎｃが６個（
３Ｔ）と２個（ＩＴ）、“０″の連続数Ｎｃが３個（１
，５Ｔ）であシ、しかも最初及び最後の部分における連
続数Ｎ。は前者が０”が４個（２Ｔ）、後者が”０”が
１個（０，５７）である。

従って、８ビツトのコードより１６ビツトのコードに変
換するには、８ビツト２５６通シに対して１上述の条件
を満たすビットパターンを１６ビツト６５５３６通シの
中から選んであげればヨく、それは、次の第２表に示す
通シ、２６８通シ存在する。

表　２ ０００００１１００１１１１１１０　００００１１！１
１００００１１１０００００１１１０００１１１１１　
００００１１１１１０００１１１００００００１１１０
０１１１１１０　００００１１１１１００１１００１０
００００１１１１０００１１１１　００００１１１１１
００１１１０００００００１１１１００１１１１０　０
００．０１１１１１１０（１００１１０００００１１１
１１０００１１１００００１１１１１１０００１１００
００００１１１１１００１１１０００００１１１１１１
００１１０００００００１１１１１１０００１１０００
１１００（１０１１１１１１００００００１１１１１１
００１１００（１０１１０００１１００１１１１０００
０１１０００１１１１１１００００１１０００１１１０
０１１１００００１１００１１００１１１１０００１１
０００１１１１００１１００００１１００１１１００１
１１０００１１０００１１１１１００１００’００１１
００１１１１００１１　０００１１０００１１１１１１
００００００１１００１１１１１００１　０００１１０
０１．１０００１１１１００００１１００１１１１１１
００　０００１１００１１００１１１１０００００１１
１００００１１１１１　０００１１００１１１０００１
１１００００１１１０００１１１１１０　０００１１０
０１１１００１１１０００００１１１００１１００１１
１　０００１１００１１１１０００１１００００１１１
００１１１００１１　０００］、１００１１１１００１
］、０００００１１１．００１１１１００１　０００１
１００１１１１１０００１００００１１１００１１１１
１００　０００１１００１１１１１１０００００００１
１１１００００１１１１　０００１１１０００００１１
１１１００００１１１１０００１１１１０　０００１１
１００００１１１１１０００（１０１１１１００１１０
０１１０００１１１０００１１００１１１００００１１
１１００１１１００１０００１１１０００１１１００１
１００００１１１１００１１１１０００００１１１００
（＞１１１１．Ｏ０１０００１１１０００１１１１１０
０　００１１０００００１１１１１１００００１１１０
０１１０００１１１　００１１００００１１００１１１
１０００１１１００１１００１１１０　００１１０００
０１１１００１１１０００１１１００１１１０００１１
　００１１００００１１１１００１１０００１１１００
１１１００１１０　００１１００００１１１１１００１
０００１１１００１１１１０００１　００１１００００
１１１１１１０００００１１１００１１１１１０００　
００１１０００１１０００１１１１０００１１１１００
０００１１１１　００１１０００１１００１１１１００
００１１１１００００１１１１０　００１１０００１１
１０００１１１０００１１１１０００１１００１１　０
０１１０００１１１００１１１００００１１１１０００
１１１００１　００１１０００１１１１０００１１００
０１１１１０００１１１１００　００１１０００１１１
１００１１００００１１１１００１１０００１１　００
１１０００１１１１１０００１０００１１１１００１１
００１１０　００１１０００１１１１１１００００００
１１１１００１１１０００１　００１１００１１０００
０１１１１０００１１１１００１１１１０００　００１
１００１１０００１１１１００００１１１１１００００
０１１１　００１１００１１００１１００１１０００１
１１１１００００１１１０　００１１００１１００１１
１００１０００１１１１１０００１１００１　００１１
００１１００１１１１０００００１１１１１０００１１
１００　００１１００１１１００００１１１０００１１
１１１００１１０００１　００１１００１１１０００１
１１００００１１１１１００１１１０００　００１１０
０１１１００１１００１０００１１１１１１０００００
１１　００１１００１１１００１１１０００００１１１
１１１００００１１０　００１１００１１１１００００
１１０００１１１１１１０００１１００　００１１００
１１１１０００１１００００１１１１１１００１１００
０　００１１００１１１１００１１００００１１００１
１１１１００００１　００１１１１００００１１１００
１００１１００１１１１１１００００　ｏｏｎｘｆｏｏ
ｏｏｔｕｘｏ。

００１１１００００００１１１１１　００１１１１００
０１１０００１１００１１１０００００１１１１１０　
００１１１１０００１１００１１０００１１１００００
１１００１１１　００１１１１０００１１１０００１０
０１１１００００１１１００１１　００１１１１０００
１１１１０００００１１１００００１１１１００１　０
０１１１１００１１００００１１００１１１００００１
１１１１００　００１１１１００１１０００１１０００
１１１０００１１０００１１１　００１１１１００１１
００１１００００１１１０００１１００１１１０　００
１１１１００１１１００００１００１１１０００１１１
０００１１　００１１１１００１１１１００００００１
１１０００１１１００１１０　００１１１１１００００
００１１１００１１１０００１１１１０００１　００１
１１１１０００００１１１０００１１１０００１１１１
１０００　００１１１１１００００１１００１００１１
１００１１００００１１１　００１１１１１００００１
１１００００１１１００１１０００１１１０　００１１
１１１０００１１０００１００１１１００１１００１１
００１　００１１１１１０００１１１０００００１１１
００１１００１１１．００　００１１１１１００１１０
０００１００１１１００１１１００００１１　００１１
１１１００１１１００００００１１１００１１１０００
１１０　００１１１１１１００００００１１００１１１
００１１１００１１００　００１１１１１１０００００
１１０００１１１００１１１１００００１　００１１１
１１１００００１１００００１１１００１１１１１００
００　００１１１１１１０００１１０００００１１１１
００００００１１１１　００１１１１１１００１１００
００００１１１１０００００１１１１０　０１１０００
０００１１１１１１０００１１１１００００１１００１
１　０１１０００００１１００１１１１０１１００００
０１１１００１１１　０１１００１１００００１１１１
００１１０００００１１１１００１１　０１１００１１
０００１１００１１０１１０００００１１１１１００１
　０１１００１１０００１１１００１０１１０００００
１１１１１１００　０１１００１１０００１１１１００
０１１００００１１０００１１１１　０１１００１１０
０１１０００１１０１１００００１１００１１１１０　
０１１００１１００１１００１１００１１００００１１
１０００１１１　０１１００１１００１１１０００１０
１１００００１１１００１１１０　０１１００１１００
１１１１００００１１００００１１１１０００１１　０
１１００１１１０００００１１１０１１００００１１１
１００１１０　０１１００１１１００００１１１００１
１００００１１１１１０００１　０１１００１１１００
０１１００１０１１００００１１１１１１０００　０１
１００１１１０００１１１０００１１０００１１０００
０１１１１　０１１００１１１００１１０００１０１１
０００１１０００１１１１０　０１１００１１１００１
１１００００１１０００１１００１１００１１　０１１
００１１１１０００００１１０１１０００１１００１１
１００１　０１１００１１１１００００１１００１１０
００１１００１１１１００　０１１００１１１１０００
１１０００１１０００１１１００００１１１　０１１０
０１１１１００１１００００１１０００１１１０００１
１１０　０１１００１１１１１０００００１０１１００
０１１１００１１００１　０１１００１１１１１１００
００００１１０００１１１００１１１００　０１１１０
０００００１１１１１００１１０００１１１１００００
１１　０１１１０００００１１００１１１０１１０００
１１１１０００１１０　０１１１０００００１１１００
１１０１１０００’１ｌｌｌＯ０１１０００１１１００
０００１１１１００１０１１０００１１１１１００００
１０１１１０００００１１１１１０００１１０００１１
１１１１０００００１１１００００１１０００１１１０
１１００１１０００００１１１１０１１１００００１１
００１１１００１１１００００１１１０００１１０１１
１１００００１１０００１１０１１１００００１１１０
０１１００１１１１００００１１００１１００１１１０
０００１１１１０００１０１１１１００００１１１００
０１０１１１００００１１１１１００００１１１１００
００１１１１００００１１１０００１１００００１１１
０１１１１０００１１００００１１０１１１０００１１
０００１１１００１１１１０００１１０００１１００１
１１０００１１００１１００１０１１１１０００１１０
０１１０００１１１０００１１００１１１０００１１１
１０００１１１００００１０１１１０００１１１０００
０１１０１１１１０００１１１１０００００１１１００
０１１１０００１１００１１１１００１１０００００１
１０１１１０００１１１００１１０００１１１１００１
１００００１１００１１１０００１１１１００００１０
１１１１００１１０００１１０００１１１０００１１１
１１０００００１１１１００１１００１１００００１１
１００１１０００００１１１０１１１１００１１１００
０００１０１１１００１１００００１１１００１１１１
００１１１１００００００１１１００１１０００１１０
０１０１１１１１００００００１１１００１１１００１
１０００１１１０００１１１１１０００００１１００１
０１１１００１１００１１０００１０１１１１１０００
００１１１０００１１１００１１００１１１００００１
１１１１００００１１０００１０１１１００１１１００
０００１１０１１１１１００００１１１００００１１１
００１１１００００１１００１１１１１０００１１００
００１０１１１００１１１０００１１０００１１１１１
０００１１１０００００１１１００１１１００１１００
００１１１１１０，０１１０００００１０１１１００１
１１１０００００１０１１１１１００１１１０００００
０１１１００１１１１１００００００１１１１１１００
００００１１００１１１１００００００１１１１００１
１１１１１０００００１１０００１１１１０００００１
１００１１０１１１１１１００００１１００００１１１
１０００００１１１００１０１１１１ｉ１０００１１０
０００ｏｘｎ１ｏｏｏｏｏ１ｘｉ１ｏｏ　０１１１１１
１００１１０００００＝０１０Ｃ）１．＝２６８Ｄ 上記第２表において、２６８個のピッ）　Ｊ？パターン
、例えば最初が１６進法で表わされるデータ０００に対
応するもので、以下各データ００１．００２．・・・・
・・１０Ａに対応し、最後がデータＩＯＨに対応するも
のである。

従って、これ等２６８通シのうちから、８ビツト２５６
通りに対応して２５６個のビットツクターンを選ぶよう
にする。

このようにして、２５６個のビットノリーンを選ぶわけ
であるが、上述のランレングスがＩＴ〜３Ｔという条件
、すなわち”０”又は′１″の連続数ＮＣが２個〜６個
でなければならない条件は、各ビットパターン同士の接
続部分すなわち境界でも満足する套装がある。すると、
上述の選ばれた２５６通りでは数量的に十分でなく、こ
の２５６通シの１６ビツトのパターンを全て反転させた
ものも同じデータを表わすこととする。この反転させた
ものは、上述の■の条件によシ反転させない他のものと
重なることはない。

さて、このようにして、互いに逆極性の関係に６る一対
のピッｌ−パターンを用いて、各ビットノ（ターン同士
の接続部分でも上述の１′ｒ〜３′ｒの条件を満足させ
るには、その境界に接する０”又は”１”の連続数Ｎｃ
の少くとも一方が１個の場合にはこの境界における前の
ビットツクターンの最終ビットと同じ値で始まるビット
・臂ターンを選択するようにする。つまシ、各ピットノ
リーンの境界に接する２つの連続数Ｎｃのうち、いずれ
か一方でもＮｏ＝１個の場合にはもしビットパターンの
境界で互いに逆極性のビットが存在（以下、これをトラ
ンジェントと言う）するとランレングス０．５Ｔのもの
が生じてしまうので、これを解消すべく後述のピットノ
ぐターンに同極性のビットで始まるビットパターンのも
のをもってくるようにするわけである。

例えば第２図Ａに示すように、隣接する２つのビットパ
ターンの境界において、前方に位置するピットノやター
ンの後端７ビツトカ６・・・・・・１０００１１０　’
でアシ、これに続く後方に位置するピッ）　ｚ＋ターン
の先頭７ビツトが”　１１１１１００・・・・・・”で
ある場合、境界には前方のビットパターンの最終ビット
″０″によシランレングス０．５Ｔが存在し、ＩＴ〜３
Ｔ　＋７）条件を満足しない。

そこで、第３図Ｂに示すように、後方に第３図へのもの
を反転した先頭７ビツトが０００００１１・・・・・・
”のビットツクターンを選ぶようにする。これによって
、前方のビットパターンの最終ビット″０″と後方のビ
ットパターンの先頭５ビツト″’　ｏｏｏｏｏ”によシ
境界におけるランレングスは３Ｔとなシ、■Ｔ〜３Ｔの
条件を満足するようになる。

また、各ビットツクターンの境界に接する２つの連続数
Ｎｃの和が６個を越える場合には、もしビットパターン
の境界にトランジェントが存在しないとランレングスが
３．５Ｔ以上となｆｉｌＴ〜３Ｔの条件を満足しないこ
とになるので、境界における前のビットパターンの最終
ビットと逆極性のビットで始まるビットパターンを用い
るようにする。

例えば第３図Ａに示すように、隣接する２つのビットツ
クターンの境界において、前方に位置するビットパター
ンの後端７ピツトが−・・・・・００１１１００　”で
あり、これに続く後方に位置するビットツクターンの先
頭７ビツトが”　０００００１１・・・・・・”である
場合、境界では前方のビットツクターンの後端２ビツト
″′００”と後方のビットパターンの先頭５ビツト”　
ｏｏｏｏｏ”によりＩＯ”の連続数ＮＣの和が７個とな
り、つまシランレングスが３．５Ｔ存在し、ＩＴ〜３′
ｒの条件を満足しない。

そこで第３図Ｂに示すように、第３図へのものを反転し
た先頭７ビツトが’　１１１１１００・・・・・・”の
ビットパターンを選ぶようにする。これによって、境界
におけるランレングスは、前方のビットツクターンの後
端２ビツト″′００”によるＩＴと、後方のビットパタ
ーンの先頭５ビツト″’　１１１１ビによる２、５Ｔが
夫々存在することになり、ＩＴ〜３Ｔの条件を満足する
ようになる。

このようにして、各ビットパターンの接続部分である境
界でも、常に０”又は１”の連続数Ｎ。

を２個〜６個すなわちランレングスをＩＴ〜３Ｔと保つ
ことができる。

第４図は上述の方式に従って変換を行う装置の−例であ
る。同図において、（１）は第５図Ｃに示すような８ビ
ツトデータ（Ｄ７〜Ｄｏ　）が供給される入力端子、（
２）は直列信号を並列信号に変換するためのシフトレジ
スタであって、このシフトレジスタ（２）は、クロック
端子（３）からの第６図Ａに示すようなりロックパルス
が２進カウンタ（４）で１／２分周されて第６図Ｂに示
すようなシフト用パルスとして供給されると、入力端子
（１）からの８ビツトデータを順次入力する。第６図り
及びＥは、シフトレジスタ（２）の出力端子ＱＡ及びＱ
Ｈに現われるデータの推移を代表的に示すもので、出力
端子ＱＨにデータＤ７（ＭＳＢ）が入った時点では出力
端子ＱＡにはデータＩ）ｏ（ＬＳＢ）が現われる。

２進カウンタ（４）の出力端子ＱＤよシインバータ（５
）を介して第５図Ｆに示すようなりロック信号が発生さ
れると、例えばその立上シに同期してシフトレジスタ（
２）の内容が並列７リツプフロツグ回路（６）にロード
され、その出力端子Ｑ側に第５図Ｇに示すようなデータ
が得られる。なお、この時同期信号が端子（力よシフリ
ップ７０ツゾ回路（６）に供給されるようになされてい
る。この同期信号としては、上述のデータのビットパタ
ーンと識別できるように、例えば０”と”１”の個数が
等しい、つまり直流成分は零であるが、ランレングスは
３．５Ｔである。

０１１１１１１１０００００００１ の如きパターンが用いられる。

フリップフロッグ回路（６）の出力は例えばＩ（ＯＭ又
はＰＬＡを用いた変換ロジック（８）に供給され、この
変換ロジック（８）では上述の１対１対応の変換が行わ
れる。ただし、ここでは１６ビツトの最上位ピッ）　（
ＭＳＢ）は′０”であるものとする。従って変換ロジッ
ク（８）では、実質的に８ビツトから１５ビツトへの変
換が行われ、その出力側には各ビットに対応したデータ
Ｍ１４〜ＭＯが第５図Ｈの如く現われる。

更に、この変換ロジック（８）からの出力は並列信号を
直列信号に変換するためのシフトレジスタ（９）の各入
力端子Ａ−０に供給される。なお、シフトレジスタ（９
）の入力端子Ｐは低レベルに保持され、データＭ１５対
応の先頭ビット（ＭＳＢ）を得るようにされている。こ
のシフトレジスタ（９）は、２進カウンタ（４）のキャ
リ端子Ｃ几Ｙよシインバータα０）を介して供給される
第５図■に示すような制御信号によってその動作を制御
され、制御信号が一方のレベル例えば高（”１’）レベ
ルの時はその内容が順次シフトされるモードとされ、−
力制御信号が他方のレベル例えば低（”０”）レベルの
時はその内容がロードされるモードとされる。従ってシ
フトレジスタ（９）は、制御信号入力端子Ｓ／Ｌのレベ
ルが高レベルの時は、クロック端子（３）からのクロッ
ク・ぞルス（第５図Ａ）よシ、その内容を第５図Ｊに示
すように、順次その出力端子ＱＰに出力し、入力端子Ｓ
／Ｌのレベルが低レベルになるとその時点の内容をロー
ドするようになる。

また、各ビットパターンの境界の状態を見るために、遅
延回路例えばフリップフロッグ回路αＢが設けられ、そ
の入力端子ＤＩ及びＤ２に夫々変換ロジック（８）の出
力データＭＯ及びＭｌつまシビットパターンの最終２ビ
ツトが供給される。

フリップフロッグ回路（１１１の出力端子Ｑ１及びＱ２
の出力は２進カウンタ（４）の出力端子ＱＤよシインバ
ータ（５）を介して供給されるクロックパルスによりイ
クスクルーシブ・オア回路（以下、ＥＯＲ回路と略称す
る）α２に供給され、ここで２つの隣接するピッ）　ｚ
４ターンの境界における前方に位置するビットノやター
ン、つま＃）１ブロツク前のビットパターンの連続数Ｎ
ｃが１個であるか否かがチェックされる。ＥＯＲ回路（
１２１の出力はＮＯＲ回路［＋３１の一方の入力端に供
給され、このＮＯＲ回路（１３１の他方の入力端には変
換ロジック（８）の出力データＭ１４、すなわち上述の
境界における後方に位置するビット・クターン、つまシ
現在のビットパターンの、０”とされている先頭ピッ）
　（ＭＳＢ）の次のピッ）　（２８Ｂ）が供給され、こ
こで隣接するビットパターンの境界における連続数Ｎｃ
のどちらか一方でも１個であるが否かがチェックされる
。この例では上記境界における０”または１”の連続数
ＮＧの少なくとも一方が１個の場合にのみトランジェン
トが存在せず、連続数Ｎｃの和が６を越える場合を含む
他のすべての場合にトランジェントが存在するようにな
っている。すなわち若し、トランジェントが存在すれば
、ＮＯＲ回路０の出力は１”となる。

ＮＯＲ回路（１３）の出力はｇＯＲＯＲ回路α一方の入
力端に供給され、このＥＯＲ回路α沿の他方の入力端に
はフリップフロッグ回路（１１１の出力端子Ｑ１の出力
、つｔｂシフトレジスタ（９）の出力端子ＱＰにおける
前のビットパターンの最終ビット（ＬＳＢ）が供給され
る。そして、このＥＯＲ回路（１４１は前のピッ）　ｚ
ｆターンの最終ビットが０”でトランジェントが存在ス
るとき、又は前のビットパターンの最終ビットが１”で
トランジェントが存在しないときは、″１”の出力をＪ
Ｋ型フリップフロッグ回路ａ９の共通接続された入力端
子Ｊ及びＫに供給する。なお、７リツグフロツゾ回路（
１５１としては、この場合Ｔ型フリッグフロツゾ回路を
用いてもよい。

フリップフロッグ回路（１９の出力端子Ｑの出力は、２
進カウンタ（４）の出力端子ＱＤよシインパータ（５）
を介してクロックパルスが印加される毎に、つまシビッ
トノ母ターンが変わる毎にＦＯＲＯＲ回路α一方の入力
端に供給され、とのＥＯＲＯＲ回路上方の入力端にはシ
フトレジスタ（９）の出力端子ＱＰからの出力が供給さ
れる。

従って、フリップフロッグ回路（Ｌ５）の出力が”０”
の時はシフトレジスタ（９）からの内容はＥＯＲ回路（
１Ｇ＋を介してそのままフリップフロップ回路ａηの入
力端子りに供給され、フリップフロップ回路住９の出力
が１″の時はシフトレジスタ（９）の内容は全てＥＯＲ
ＯＲ回路上の極性を反転されてフリップフロップ回路（
１７１の入力端子りに供給される。つまシ、ＥＯＲ回路
（１６１の出力端子において、隣接する２つのビットパ
ターンのうちの前のビットパターンの最終ビット（ＬＳ
Ｂ）が０″で、隣接するビットノやターンの境界にトラ
ンジェントが存在しないとき、または前のピッ）　ｚＪ
？ターンの最終ビットが１”で隣接するピットノ臂ター
ンの境界にトランジェントが存在するときは、シフトレ
ジスタ（９）の内容はそのままフリップフロッグ回路α
ηに供給され、ＥＯＲ回路（１６１の出力端子において
、前のビットノリーンの最終ビットが０”で隣接するピ
ッ）　ｉ４ターンの境界にトランジェントが存在すると
き、または前のビットパターンの最終ビットが１″で隣
接するビットパターンの境界にトランジェントが存在し
ないときは、シフトレジスタ（９）の内容は全てその極
性を反転されてフリップフロッグ回路ａＤに供給される
。

換言すれば、隣接する２つのピットノ等ターンの境界に
おける′０”又は１″の連続数ＮＣの少くとも一方が１
個の場合、ＮＯＲ回路０の出力は”０”であり、境界に
トランジェントが存在せず、ＦＯＲ回路（１４）はシフ
トレジスタ（９）の出力端子ＱＰにおける前のビットパ
ターンの最終ビットの６０”または“１″の状態をその
ままＪＫ型ノリツゾフロツノ回路（１９の入力端子Ｊ及
びＫに供給する。従って、ＪＫ型ノリツブフロッグ回路
（１５１は前のビット・０ターンの最終ビットが”０”
のときはその出力状態″′０”または１”を保持してデ
ータＭ１５に対応する先頭ビットＭＳＢを“０″にされ
ている（入力端子Ｐの部分）シフトレジスタ（９）の内
容をＥＯＲ回路（１６１を通して前のビット・やターン
と同じ極性で、すなわち前の１６ビツトが反転されてい
れば後続の１６ビツトも反転させ、反転されていなけれ
ば反転させずにフリップフロッグ回路ｕｎに後続のビッ
トパターンとして伝達する。一方フリッゾ７０ツノ回路
ａ９はシフトレジスタ（９）の出力端子ＱＰにおける前
のビットパターンの最終ビットが”１”のときは、その
出力状態“０′または′ｌ”を反転させて、ＦＯＲ回路
０６）の出力端子における後続のビット・ぞターンの先
頭ビットが前のピットノやターンの最終ビットと同じ値
（極性）となるように、シフトレジスタ（９）の内容を
ＥＯＲ回路ａｅを通して前のビットパターンと異なる極
性で、すなわち前の１６ビツトが反転されていれば後続
の１６ビツトは反転させず、反転されていなければ反転
させて、フリツノフロッグ回路α看に伝達する。

そして、フリップフロップ回路（Ｉ７１の出力端子Ｑに
は、クロック端子（３）からのクロックパルスが印加さ
れる毎に入力端子りのレベルに応じた出力が得られ、も
って出力端子Ｕには第５図Ｋに示すよウニ、変調された
１６ビツ）ｚｌターンの信号が取シ出される。

また、第６図は復調のための装置の一例を示すもので、
同図において、入力端子（２１１からの第７図Ｃに示す
ような信号はＢＯｆＬ回路（２邊の一方の入力端に供給
されると共に、ビットパターンの先頭ピッ）　（ＭＳＢ
）用のフリップフロップ回路（ハ）の入力端子りと同期
検出及びタイミング発生回路（財）に供給され、ＥＯｆ
（回路＠の他方の入力端にはフリツノフロップ回路（ハ
）の出力端子Ｑからの出力が供給される。

また、クロック端子（ハ）には第５図Ａのクロックパル
ス同様の周期を有する第７図Ａに示すようなりロツクハ
ルスカ供給すレ、このクロックツぐルスは同期検出及び
タイミング発生回路（財）に供給されると共に直列信号
を並列信号に変換するためのシフトレジスタ翰に供給さ
れる。同期検出及びタイミング発生回路（財）からはビ
ットパターン毎に第７図りに示すようなブロッククロッ
ク信号が発生され、並列型フリップフロップ回路（２η
及び並列信号を直列信号に変換するためのシフトレジス
タ翰に供給される。

フリップフロップ回路（ハ）は、ブロッククロック信号
の印加によ多入力端子（２１１からのビットパターンの
先頭ビット（Ｍ２Ｓ）を第７図Ｅに示すようにラッチし
、この先頭ビットが０″でおれば以下の１５ビツトＭ１
４〜ＭｏをＥＯＲ回路（２′ＩＪで反転させることなく
シフトレジスタ（２６１へクロック端子（ハ）からのク
ロックパルスによシ順次転送させ、先頭ビットが１”で
あれば以下の１５ピツ）Ｍ１４〜ＭＯをＥＯＲ回路（２
功で反転させてシフトレジスタ（２６）へ転送させる。

この結果、シフトレジスタＣ２６１にはビットパターン
毎に１５ビツト分のデータＭ１４〜ＭＯが入力されるこ
とになる。従って、シフトレジスタ０６１の出力端子Ｑ
Ａ及び喝には夫々第７図Ｆ及びＧに示すようなデータの
推移が見られる。これよシ、出力端子−にデータＭ１４
（２８Ｂ）が入った時点では、出力端子ＱＡにはデータ
ＭＯ（ＬＳＢ）が現われ、データＭ１５　（ＭＳＢ）に
相当する部分は低レベルとなっていることがわかる。

シフトレジスタ（イ）の内容はブロッククロック信号に
よシ第７図１１に示すようにフリツノフロップ回路（ロ
）にロードされた後例えば）ｔＯＭ又はＰＬＡを用いた
変換ロジック（ハ）に供給され、ここで上述の１対ｌの
逆変換による復調が行われ、その出力側に復調きれた（
　Ｄ７〜Ｄｏ　）の情報が第７図Ｉに示すように得られ
る。この情報は並列信号を直列信号に変換するためのシ
フトレジスタｔ２９）に供給される。このシ、フトレジ
スタ（、！ｌはＳ／Ｌ端子に印加されるブロッククロッ
ク信号が低レベルの時変換ロジック（至）からの情報を
第７図Ｊに示すようにロードし、＾レベルの時そのロー
ドした内容を、タイミング発生回路（至）からの第７図
Ｂに示すようなりロックパルス（第７図へのクロックを
１／２分周したもの）によシ、順次出力端子ＱＨに出力
する。

この結果、出力端子例には第７図Ｋに示すように、元の
信号に復調されたデータＤ７〜Ｄｏが取シ出される。な
お、この復調時にはビットパターンの境界のトランジェ
ントは無視して行われる。

発明の効果 上述の如くこの発明によれば、８ビツトのコードから１
６ビツトのコードに変換する際に、８ビツト２５６個の
ビットパターンに対応する１６ビツトの各ビットパター
ンを所定のランレングスの条件を満足するように選択す
ると共に、この選択された各ピットノ母ターンがその接
続部分である境界でも所定のランレングスの条件を満足
するように制御することによシ、直流成分が零となシ低
域成分が低減され、伝送特性、ピークシフト、クロスト
ーク等が改善される。

また、裏返した状態で正常に記録したテープを、ドラム
の回転方向を変えずテープを裏返さずに往復再生すると
、復時に逆転再生しなければならないが、そのような場
合でも隣接するピッ）　ｚｅターンの影響を受けずに容
易に復調できる。

【図面の簡単な説明】

第１図〜第３図はこの発明の説明に供するための線図、
第４図はこの発明で用いられる変調装置の一例を示す構
成図、第５図は第４図の動作説明に供するための波形図
、第６図はこの発明で用いられる復調装置の一例を示す
構成図、第７図は第６図の動作説明に供するための波形
図である。 （２）、　（９１，ＱＧ及ＵＨｔｄ、　’／　７　）　
ｖ　Ｊスタ、（４Ｈｄ２進カウンタ、（６１，＆では並
列型フリップフロッグ回路１（８）、＠は変換ロジック
、■、叫、（ハ）はフリツゾ７０ツゾ回路、αＺ、（１
４）、（１６１はイクスクルーシプ・オア回路、（財）
は同期検出及びタイミング発生回路である。 第１図 第２図 第３図 第６図

Claims (1)

【特許請求の範囲】
1. ８ビツトのコードを１６ビツトのコードに変換するに当
   シ、上記１６ビツトのコードは０”と１”の個数が等し
   く、０”又は１”の連続数が２〜６個で且つコードの両
   端では上記連続数を１〜５個とすると共に先頭ビットが
   ′０”及び１”で始まる一対のビットパターンを用意し
   、上記８ビツトのコードが上記条件で選ばれたピッ）　
   ｚｆターンとｌ対ｌで対応されると共に、上記１６ビツ
   トのビットパターンが用いられるときその境界における
   上記連続数の少くとも一方が１個の場合には上記境界に
   おける前のビットパターンの最終ビットと同じ値で始ま
   るビットパターンを選択し、上記境界における上記連続
   数の和が６個を越える場合には上記境界における前のピ
   ッ）　ｉＪ？ターンの最終ビットと異なる値で始まるビ
   ットノ９ターンを選択するようにしたことを特徴とする
   コード変換方式。