JP2636868B2

JP2636868B2 - ８／９符号変換方法

Info

Publication number: JP2636868B2
Application number: JP63028968A
Authority: JP
Inventors: 哲史糸井
Original assignee: NEC Home Electronics Ltd
Current assignee: NEC Home Electronics Ltd
Priority date: 1988-02-12
Filing date: 1988-02-12
Publication date: 1997-07-30
Anticipated expiration: 2012-07-30
Also published as: JPH01205629A

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、音声や映像のディジタル処理に適した8/
9符号変換方法に関する。

［従来の技術］ CD（コンパクトディスク）プレーヤにより再生される
コンパクトディスクには、信号再生時のトラッキングサ
ーボに適したEFM（8/14符号変換）記録が採用されてい
る。第10図に示した従来の8/14符号器１は、CIRCエンコ
ーダ（図示せず）による誤り訂正を受けた８ビットデー
タを、変換テーブルに従って14ビットデータに変換する
8/14変換回路２を有する。８ビットデータは、8/14変換
回路２だけでなく、ビット変換規則に従う結合ビット候
補を発生する結合ビット候補発生回路３と結合ビット候
補のなかから後述のDSV評価に従って最適結合ビットを
決定する結合ビット決定回路４にも供給され、結合ビッ
ト決定回路４にて決定された最適結合ビットを、結合ビ
ット挿入回路５において8/14変換回路２の出力である14
ビットデータ間に挿入することにより、14ビットデータ
どうしが結合される。

8/14変換回路２は、反転を示す“1"と非反転を示す
“0"の2¹⁴通りの組み合わせパターンのなかから、
「“1"と“1"の間に“0"が２個以上入り、かつ、“0"の
個数が10個以内である」というビット変換規則に従って
選出した2⁸（256）通りのパターンを、変換テーブル化
して格納したROM（読み出し専用メモリ）を有してお
り、入力された８ビットデータは一義的に対応する14ビ
ットデータに変換される。また、14ビットデータに間挿
する結合ビットの候補を発生する結合ビット候補発生回
路４は、例えば先行する14ビットデータの最後が“1"で
終わり、後続の14ビットデータが“1"で始まるような場
合に対処できるよう、相前後する14ビットデータ間に３
ビットの結合ビットを挿入することで、ビット変換規則
との整合を図るものであり、結合ビットとして考えられ
る４種類のパターン000,001,010,100のなかから、ビッ
ト変換規則を犯さないパターンを結合ビット候補として
結合ビット決定回路４に供給する。結合ビット決定回路
４は、結合ビット候補発生回路３から供給される結合ビ
ット候補から、相前後する14ビットデータ28ビットと３
ビットの結合ビットを合わせた31ビット分の信号の直流
成分を示すDSV（Digital Sum Variation）を最小にする
パターンを、最適な結合ビットとして選択するものであ
る。

ところで、ここで扱うDSVとは、14ビットデータの信
号波形の高レベルを＋１点，低レベルを−１点とし、14
ビットデータの進行とともに累積される合計点数を表す
ものであり、DSVの絶対値が小さいほど14ビットデータ
の直流成分や低周波成分が少なく、それだけコンパクト
ディスク表面に付いた傷等による影響を受けにくくなる
ため、相前後する14ビットデータの最後に得られるDSV
を最小とする結合ビットが、最適結合ビットとして選択
される。

［発明が解決しようとする課題］上記従来の8/14符号器１は、信号の直流成分を打ち消
すことはできるが、14ビットデータどうしを接続する結
合ビットを含めると８ビットデータの変換にかなりの冗
長ビットが必要であり、このため信号の伝送帯域を徒に
広帯域化してしまうといった課題を抱えており、また再
生信号の時間軸が揺れたときの符号誤りを起こさないた
めの余裕度（ジッタマージン）を表す検出窓幅Twが、ビ
ット間隔Ｔに対して0.47Tと、比較的小さい等の課題が
あった。

また、冗長度を４ビット縮め、8/14符号器１の5.18T
に対し最大符号反転間隔Tmaxを3.2Tに短縮した8/10符号
器は、最小符号反転間隔Tminが0.8Tというように比較的
小さいために、どうしても最高記録周波数が高くなって
しまい、記録系の分解能を高めなければならず、高密度
記録にも適さない等の課題があった。さらにまた、符号
変換に伴う冗長ビットが最小の１ビットで済む8/9符号
器は、最小符号反転間隔Tminを僅かにせよ0.89Tまで拡
張できるが、最小符号反転間隔Tmaxが20Tとかなり大で
あるため、記録周波数帯域が広帯域化する等の課題があ
った。

例えば、特開昭59−171243号「符号変調方式」には、
８ビットデータを10ビットの符号語に変換し、NRZI変調
して伝送する符号変換方式が開示されている。この符号
変換方式は、４つ以上の“0"の連続もしくは端に３個の
連続する“0"をもたない符号語で、かつ前に隣接する符
号語とのつなぎ目部分の１ビットを含む10ビット区間も
しくは後に隣接する符号語とのつなぎ目部分を含む10ビ
ット区間の少なくとも一方の区間において、DSVが零と
なる符号語の集合から、両端に“0"をもたないか又は少
なくとも一方の端に孤立した“0"をもつ符号語（グルー
プＡ）と、末尾に孤立した“00"をもち、かつ“・・・0
00100"を含まず、“・・・00010"を含む符号語（グルー
プＢ）、先頭に孤立した“00"をもち、かつ“001000・
・・”を含まず、“01000・・・”を含む符号語（グル
ープＣ）の３グループに分類し、グループＡとＢの和集
合か、又はグループＡとＣの和集合から256パターンを
選択し、８ビットデータのそれぞれに対応させてある。

しかしながら、この符号変換方式は、例えば“111010
1110"のごとく、前に隣接する符号語とのつなぎ目部分
の１ビットを含む10ビット区間においてのみDSVが０と
なる符号語（マークａの符号語）と、例えば“11000101
10"のごとく、後に隣接する符号語とのつなぎ目部分の
１ビットを含む10ビット区間においてのみDSVが０とな
る符号語（マークｂの符号語）とが、連続して現れる場
合は、前と後の20ビット区間の双方において、NRZI変換
符号中の“1"と“0"の比が、11:9もしくは9:11となり、
DSV積算値は２又は−２となって０とはならない。この
ため、マークａの符号語とマークｂの符号語が交互に連
続する極端な変換例に関しては、到底DCフリーとは言え
ず、伝送信号のゼロクロス点がピークの1/20ずつ上方又
は下方にシフトし続けてしまうといった危険を孕むもの
であった。これは、上記符号変換方式が、符号語自体の
DSVには着目しながらも、連続する符号語のDSV積算値を
監視し、このDSV積算値が閾値を逸脱しそうになったと
きにこれを零に引き戻すような変換則を採用しなかった
ことに原因があり、最大符号反転間隔の抑制を優先する
もDSV積算値を度外視したことによる重大な瑕疵である
ことは明らかであった。

一方また、例えば特開昭60−109358号「２進データの
符号化装置」には、DSV積算値を零に収束させるよう符
号を選択して符号化する8/10符号変換方式が開示されて
いる。

しかしながら、この符号変換方式は、８ビットデータ
をまず最初に8/9変換により９ビットデータに変換し、
この最初の変換により得られたTmin＝0.89T,Tmax＝3.56
Tでかつ直流成分のある９ビットデータに対し、マージ
ンビットを１ビット挿入することにより、Tmin＝0.8T,T
max＝3.2TでDC成分の少ない10ビットの符号を得るもの
であり、１ビットのマージンビットを挿入した10ビット
データのDSVの極性と、既に符号化された符号データのD
SVの極性とが逆になるよう、マージンビットの論理を
“1"又は“0"に決定する符号変換則によっているため、
完全にDCフリーというわけではなく、DC成分は零近くを
行き来するものであった。より詳しくは、この符号変換
方式は、既に符号化された先行符号化データのDSVすな
わちDSV積算値を求めておき、さらに先行する符号化デ
ータの末尾２ビットが“00"で、かつ今回符号化する後
行符号化データの先頭ビットが“0"のときは、マージン
ビットとして“1"を選択するが、それ以外の場合は、マ
ージンビットを“0"とするも、後行する符号化データ９
ビットのDSVが前記DSV積算値と同じ極性の場合だけは、
例外的にマージンビットを“1"とする符号変換則を採用
していた。この場合、例外的にマージンビット“1"を選
択することは、後行する符号化データ９ビットのDSVの
極性を反転することを意味するため、先行する符号化デ
ータの末尾２ビットが“00"で、かつ今回符号化する後
行符号化データの先頭ビットが“0"のときを除き、DSV
積算値は零に収束する方向の規制を受けることになる
が、DSV積算値の極性に着目しただけの変換であり、DSV
積算値の大きさに見合った補償を行うものでないため、
収束を加速するような積極的な零収束を望むことはでき
ないものであった。また、後行符号化データの先頭に挿
入するマージンビットについても、後行する符号化デー
タ９ビットのDSVをROM等からなる後行DSV演算部から読
み出し、ビット出力ごとに計数動作を行うアップダウン
カウンタ等からなる先行DSV演算部が計数したDSV積算値
と極性比較し、そこで初めて“1"又は“0"に決定され
る。従って、次の符号変換に必要なDSV積算値は、マー
ジンビットの決定を受けて確定した10ビットデータをビ
ット出力ごとに計数しなければ確定せず、DSV積算値の
演算に時間がかかるため、符号変換に時間がかかるとい
った課題を抱えるものであった。

［課題を解決するための手段］この発明は、上記課題を解決したものであり、８ビッ
トデータを９ビットデータに符号変換する8/9符号変換
方法であって、８ビットデータを、データ個々の直流バ
ランスを示すDSVの絶対値が３以下の９ビットデータに
２の補数表示したDSVを結合したデータに変換する主変
換テーブルと、DSVの絶対値が３以上で前記主変換テー
ブルとはDSVの極性が逆の９ビットデータに２の補数表
示したDSVを結合したデータに変換する副変換テーブル
とを用意し、８ビットデータが与えられたときに、前記
２の補数表示したDSVはDSV積算値の算出に当て、該DSV
を除く９ビットだけを変換データとして出力するととも
に、データ変換のつど更新されるDSV積算値が、あらか
じめ設定した一定範囲内にあるときは、主変換テーブル
に従って符号変換を実行し、またDSV積算値が前記範囲
を逸脱したときは、主副の変換テーブルのうちDSV積算
値を零に収束させる方の変換テーブルに従って符号変換
を実行することを特徴とするものである。

［作用］この発明は、８ビットデータを９ビットデータに符号
変換する8/9符号変換方式であって、８ビットデータ
を、データ個々の直流バランスを示すDSVの絶対値が３
以下の９ビットデータに２の補数表示したDSVを結合し
たデータに変換する主変換テーブルと、DSVの絶対値が
３以上で前記主変換テーブルとはDSVの極性が逆の９ビ
ットデータに２の補数表示したDSVを結合したデータに
変換する副変換テーブルとを用意し、８ビットデータが
与えられたときに、前記２の補数表示したDSVはDSV積算
値の算出に当て、該DSVを除く９ビットだけを変換デー
タとして出力するとともに、データ変換のつど更新され
るDSV積算値が、あらかじめ設定した一定範囲内にある
ときは、主変換テーブルに従って符号変換を実行し、ま
たDSV積算値が前記範囲を逸脱したときは、主副の変換
テーブルのうちDSV積算値を零に収束させる方の変換テ
ーブルに従って符号変換を実行することにより、DSV積
算値を一定限度枠内に保ったまま変換データの直流成分
を打ち消し、RLCC則を満たす高能率符号の生成を可能に
する。

［実施例］以下、この発明の実施例について、第１図ないし第９
図を参照して説明する。第１図は、本発明の8/9符号変
換方法を適用した8/9符号器の一実施例を示す回路構成
図、第２図ないし第９図は、いずれも第１図に示した8/
9符号器の符号変換に用いる変換テーブルを示す図であ
る。

第１図中、8/9符号器11は、８ビットデータを９ビッ
トデータに符号変換するものであり、あらかじめ用意さ
れた主副一対の変換テーブルを使い分けつつ、変換デー
タのDSV積算値が零に収束するよう符号変換するもので
ある。主副の変換テーブルは、８ビットデータの16進数
表現である（00）_Ｈ〜（FF）_Ｈまでの256個のアドレス
をもつ変換ROM内13に格納されており、主変換テーブル
では、８ビットデータをデータ個々の直流バランスを示
すDSV（又はCDS）の絶対値が３以下の９ビットデータに
変換し、副変換テーブルでは、８ビットデータをDSVの
絶対値が３以上で前記主変換テーブルとはDSVの極性が
逆の９ビットデータに変換する。

実施例では、第２図ないし第９図に示したように、主
変換テーブルは、（00）_Ｈ〜（7F）_Ｈの８ビットデータ
に対し、DSVが＋３又は＋１の９ビットデータを対応さ
せる一方、（80）_Ｈ〜（FF）_Ｈまでの８ビットデータに
対しては、DSVが−３又は−１の９ビットデータを対応
させてある。また、副変換テーブルは、（00）_Ｈ〜（7
F）_Ｈの８ビットデータに対し、DSVが−9,−7,−５或は
−３の９ビットデータを対応させる一方，（80）_Ｈ〜
（FF）_Ｈまでの８ビットデータに対しては、DSVが＋9,
＋7,＋５或は＋３の９ビットデータを対応させてある。
なお、変換により得られる９ビットデータのDSVは、２
の補数で表示され、９ビットデータの上位側に５ビット
データとして結合させて、各テーブル内に格納してあ
る。

ここで、変換対象である８ビットデータは、まず初段
のＤフリップフロップ回路12を経て変換ROM13に送り込
まれる。そして、変換ROM13内に格納された主副いずれ
か一方の変換テーブルに従って14ビットデータに変換さ
れた後、下位９ビットと上位５ビットが、それぞれ外部
出力用のＤフリップフロップ回路14とDSV積算回路15に
供給される。DSV積算回路15は、変換ROM13の上位５ビッ
ト出力にそれまでのDSVを加算することでDSV積算値を更
新する加算回路16と、この加算回路16の出力をラッチす
るＤフリップフロップ回路17からなり、現在のDSV積算
値を表すＤフリップフロップ回路17の出力が加算回路16
の被加算入力とされる。加算回路16から得られるDSV積
算値は、テーブル選択回路18に供給され、そこで比較基
準が＋９と−９の比較回路19,20にて、DSV積算値があら
かじめ設定した一定範囲−９〜＋９内にあるかどうか判
定される。これら一対の比較回路19,20の比較結果は、
続くオアゲート回路21を介してＤフリップフロップ回路
22に送り込まれ、そこでラッチされる。Ｄフリップフロ
ップ回路22のラッチ出力は、インバータ回路23とノアゲ
ート回路24を介して変換ROM13のテーブル選択入力端子
に供給され、DSV積算値が上記−９〜＋９の範囲内にあ
る場合は、Ｄフリップフロップ回路22のロウレベルのラ
ッチ出力をもって主変換テーブルの選択が実行される。

しかして、ロウレベル出力を主変換テーブル選択信号
とするノアゲート回路24は、インバータ回路23の出力を
一方の入力とするとともに、入力８ビットデータの最上
位ビットとDSV積算回路15から得られたDSV積算値の最上
位ビットとの排他的論理和をとるエクスクルーシブオア
ゲート回路25の出力を他方の入力とする。このエクスク
ルーシブオアゲート回路25は、DSV積算値があらかじめ
設定した±９を越えたときに、DSV積算値を零収束させ
る方のテーブルを選択するための情報を提供するもので
あり、入力８ビットデータの最上位ビットの“0",“1"
が、選択テーブルの前半か後半か、すなわち出力９ビッ
トデータのDSVの正負に対応し、またDSV積算値の最上位
ビットの“0",“1"がDSV積算値の正負に対応すること
を、テーブル選択に利用するわけである。

いまここで、仮にDSV積算値が01001すなわち＋９であ
るときに、８ビットデータとして00001010が送られてき
たとする。この場合、ノアゲート回路24の出力はロウレ
ベルであるため、主変換テーブルによる符号変換が実行
され、アドレス（10）_Ｈに対応するデータ000011110001
10が出力される。なお、このときの出力データの上位５
ビット00001は、９ビットデータ111000110のDSV＋１を
表しており、これがDSV積算回路15内でそれまでのDSV積
算値＋９に加算される結果、DSV積算値は＋10に変化す
る。

次に、入力８ビットデータとして（5D）_Ｈが送られて
きたとする。この場合、DSV積算値が＋９を越えた時点
で既にオアゲート回路21の出力がハイレベルに変化して
いるため、ノアゲート回路24の一方の入力はロウレベル
となる。一方、ノアゲート回路24の他方の入力であるエ
クスクルーシブオアゲート回路32の出力は、依然として
ロウレベルのままであるため、結局、ノアゲート回路24
の出力はハイレベルに変化し、副変換テーブルの選択が
指令される。このため、DSVが−３の９ビットデータ011
001000が選択され、DSV積算値は＋７と零側に引き戻さ
れることになる。

なお、入力８ビットデータ（5D）_Ｈの代わりに（80）
_Ｈ〜（FF）_Ｈのいずれかが供給された場合は、エクスク
ルーシブオアゲート回路25の出力がハイレベルとなるた
めノアゲート回路24のロウレベル出力に従って、主変換
テーブルによる符号変換が実行されるのは言うまでもな
い。

こうして、次々に送られてくる８ビットデータは、DS
V積算値を零に収束させる方向で符号変換されていくわ
けであるが、８ビットデータのビット間隔Ｔに対し、９
ビットデータのビット間隔すなわち最小符号反転間隔Tm
inは、8/9・Ｔ（≒0.89T）で表される。そして、できる
限り短ければよいとされる最大符号反転間隔Tmaxは、９
ビットデータが111110000,000000000,000001111と続い
た最悪のケースを想定することで、18個の“0"が持続す
る期間、すなわち18Tmin（＝16T）となる。

このように、上記8/9符号器11は、一の８ビットデー
タを、データ個々の直流バランスを示すDSVの絶対値が
３以下の９ビットデータに変換する主変換テーブルと、
DSVの絶対値が３以上で前記主変換テーブルとはDSVの極
性が逆の９ビットデータに変換する副変換テーブルとを
用意し、変換のつど更新されるDSV積算値が、あらかじ
め設定した一定範囲±９内にあるときは、主変換テーブ
ルに従って符号変換を実行し、またDSV積算値が±９を
逸脱したときは、DSV積算値が零に収束するよう、主副
いずれか適当な変換テーブルに従って符号変換を実行す
るよう構成したから、符号変換後の９ビットデータだけ
を単にテーブル内に格納するのではなく、変換に伴って
増減するDSVの値が９ビットデータの上位側に結合して
変換テーブルに格納してあり、このためDSV積算値の計
算が非常に簡単であり、符号変換と同時にDSVの積算が
完了してしまうため、符号変換の所要時間を最大限短縮
することができ、さらにまたデータ変換のつど更新され
るDSV積算値が限度枠±９内にあれば、主変換テーブル
に従って符号変換を実行し、８ビットデータの時系列に
任せたDSV積算値の緩やかな監視規制に止めるが、DSV積
算値が限度枠±９を逸脱したときは、比較的大きな値を
含むDSVをもってDSV積算値を零収束させることができ、
かくして主変換テーブルの使用を義務付けるDSV積算値
の限度枠±９に、±３を付加して得られる±12を、変換
データの直流成分の最大限度とした効率的な符号変換が
可能であり、また最大符号反転間隔については、同種ビ
ットが18ビット連続する場合に発生するため、ビット間
隔Ｔの16倍に押さえることができ、これにより記録最高
周波数の抑制が可能である。

また、8/9符号器11は、256個のアドレスをもつ変換RO
M13に、主副一対の変換テーブルを格納し、変換ROM13か
らの９ビットデータの読み出しに必要なDSV積算回路15
とテーブル選択回路18を付加することで、最小符号反転
間隔Tminが0.89T,最大符号反転間隔Tmaxが16T,検出窓幅
Twが0.89TのRLLC（Run Length Limited Code）則を満た
す９ビットデータが得られるので，小規模ROMの特徴を
活かしたPLA化と回路全体の構成の簡単化を図ることが
できる。

なお、上記実施例において、テーブル選択回路18内の
比較回路19,20に設定するDSV積算値の比較基準は、±９
以外の値であってもよい。

［発明の効果］以上説明したように、この発明は、８ビットデータを
９ビットデータに符号変換する8/9符号変換方法であっ
て、８ビットデータを、データ個々の直流バランスを示
すDSVの絶対値が３以下の９ビットデータに２の補数表
示したDSVを結合したデータに変換する主変換テーブル
と、DSVの絶対値が３以上で前記主変換テーブルとはDSV
の極性が逆の９ビットデータに２の補数表示したDSVを
結合したデータに変換する副変換テーブルとを用意し、
８ビットデータが与えられたときに、前記２の補数表示
したDSVはDSV積算値の算出に当て、該DSVを除く９ビッ
トだけを変換データとして出力するとともに、データ変
換のつど更新されるDSV積算値が、あらかじめ設定した
一定範囲内にあるときは、主変換テーブルに従って符号
変換を実行し、またDSV積算値が前記範囲を逸脱したと
きは、主副の変換テーブルのうちDSV積算値を零に収束
させる方の変換テーブルに従って符号変換を実行する８
ビットデータを９ビットデータに符号変換するようにし
たから、符号変換後の９ビットデータだけを単にテーブ
ル内に格納するのではなく、変換に伴って増減するDSV
の値を９ビットデータに結合して変換テーブルに格納し
てあり、このためDSV積算値の計算が非常に簡単であ
り、符号変換と同時にDSVの積算が完了してしまうた
め、符号変換の所要時間を最大限短縮することができ、
さらにまたデータ変換のつど更新されるDSV積算値が限
度枠±Ｎ内にあれば、主変換テーブルに従って符号変換
を実行し、８ビットデータの時系列に任せたDSV積算値
の緩やかな監視規制に止めるが、DSV積算値が限度枠±
Ｎを逸脱したときは、比較的大きな値を含むDSVをもっ
てDSV積算値を零収束させることができ、かくして主変
換テーブルの使用を義務付けるDSV積算値の限度枠±Ｎ
に、±３を付加して得られる±（Ｎ＋３）を、変換デー
タの直流成分の最大限度とした効率的な符号変換が可能
であり、また最大符号反転間隔については、同種ビット
が18ビット連続する場合に発生するようにできるため、
８ビットデータのビット間隔の16倍に押さえることがで
き、これにより記録最高周波数の抑制が可能であり、ま
た256個のアドレスをもつ変換ROMに、主副一対の変換テ
ーブルを格納し、９ビットデータの読み出しに必要なDS
V積算回路やテーブル選択回路を付加することで、最小
符号反転間隔と最大符号反転間隔がRLLC則を満たす９ビ
ットデータが得られるので、小規模ROMの特徴を活かし
たPLA化と回路全体の構成の簡単化を図ることができる
等の優れた効果を奏する。

【図面の簡単な説明】

第１図は、本発明の8/9符号変換方法を適用した8/9符号
器の一実施例を示す回路構成図、第２図ないし第９図
は、いずれも第１図に示した8/9符号変換器の符号変換
に用いる変換テーブルを示す図、第10図は、従来の8/14
符号器の一例を示す回路構成図である。 11……8/9符号器 13……変換ROM 15……DSV積算回路 18……テーブル選択回路

Claims

(57)【特許請求の範囲】

【請求項１】８ビットデータを９ビットデータに符号変
換する8/9符号変換方法であって、８ビットデータを、
データ個々の直流バランスを示すDSVの絶対値が３以下
の９ビットデータに２の補数表示したDSVを結合したデ
ータに変換する主変換テーブルと、DSVの絶対値が３以
上で前記主変換テーブルとはDSVの極性が逆の９ビット
データに２の補数表示したDSVを結合したデータに変換
する副変換テーブルとを用意し、８ビットデータが与え
られたときに、前記２の補数表示したDSVはDSV積算値の
算出に当て、該DSVを除く９ビットデータだけを変換デ
ータとして出力するとともに、データ変換のつど更新さ
れるDSV積算値が、あらかじめ設定した一定範囲内にあ
るときは、主変換テーブルに従って符号変換を実行し、
またDSV積算値が前記一定範囲を逸脱したときは、主副
の変換テーブルのうちDSV積算値を零に収束させる方の
変換テーブルに従って符号変換を実行することを特徴と
する8/9符号変換方法。