JPH0877717A - ディジタル変復調方法，その装置，記録媒体，その製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 反転間隔の条件を満たしつつ、記録，再生，
伝送における情報密度の向上を図り、好適なＤＳＶを得
る。 【構成】 １４チャネルビットの変調符号の連続する２
ブロックを結合してディジタル変調符号系列を生成する
際に、１ビットの結合ビットを挿入して最小反転間隔Ｔ
minの条件を満たしつつ、最大反転間隔Ｔmaxの制限，Ｄ
ＳＶの最小化が行われ、８ビットデータが実質的に１５
ビットのディジタル変調符号に変換される。変換処理
は、結合ビットの前後の論理値を参照して行われる。こ
れにより、８ビットデータからみた最小反転間隔Ｔmin
として３×８／１５＝１．６Ｔが実現でき、ＤＲ＝１．
６のディジタル変調符号を構成できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ｍビット（例えば８
ビット）のデータとｎビット（例えば１５ビット）の変
調符号とを変換するためのディジタル変復調のための方
法，その装置，記録媒体，その製造方法にかかり、更に
具体的には、高密度の記録や伝送に好適なディジタル変
復調方式の改良に関するものである。

【０００２】

【背景技術】ディジタルデータを媒体に記録したり、あ
るいは通信路を用いて伝送するような場合、通常それら
の記録系や伝送系の特性に整合するように、データの符
号変換（いわゆるChannel Coding）が行われる。このよ
うな符号化のための変調方式としては、既に各種のもの
が知られており、例えば、特公平1-27510号公報，特公
平5-68031号公報，特開昭58-220213号公報，特開昭58-2
20214号公報，特開昭58-220215号公報，特開昭61-84124
号公報にそれぞれ開示されたものがある。以下、代表的
なものを説明する。

【０００３】（1）８／１４変調（ＥＦＭ，Eight to Fo
urteen Modulation） よく知られているように、ＣＤシステムに用いられてい
る変調方式である。８ビットのデータは、１４チャネル
ビットのディジタル変調符号に変換される。１４チャネ
ルビットのディジタル変調符号は、データビット間隔Ｔ
に対して、 最小反転間隔（minimum length between tansition）
Ｔmin＝３Ｔ（ｄ＝２），すなわち論理値「1」と「1」
との間に「0」が少なくとも２個以上含まれている。 最大反転間隔（maximum lenght between transitio
n）Ｔmax＝１１Ｔ（ｋ＝１０），すなわち論理値「1」
と「1」との間の「0」の数が最大で１０個となってい
る。という条件を満たしている。

【０００４】そして、このような１４チャネルビットの
ディジタル変調符号の連続する２ブロックを結合してデ
ィジタル変調符号系列を生成する際には、それらブロッ
ク間に３ビットの結合ビットが挿入される。これによ
り、実質的に８ビットのディジタルデータが１７チャネ
ルビットのディジタル変調符号に変換される。

【０００５】３ビットの結合ビットの論理値の設定は、
結合ビットの前後のブロックの変調符号との間で、最小
反転間隔の条件Ｔmin＝３が満たされる場合には、結合
ビットのいずれかに「1」と立てることによって、最大
反転間隔Ｔmaxが１１Ｔ以内となるように制限するとと
もに、ＤＳＶ（Digital Sum Value）が減少するように
行われる。

【０００６】（2）４／８変調（特開昭61-84124号） この公報には、４ビツトのデータをＴmin＝３Ｔの８ビ
ツトのディジタル変調符号に変換するディジタル変調技
術が開示されており、変調後の低周波成分の抑圧を目的
としている。変換テーブルの複数箇所には、論理値が
「1」，「0」いずれでもよい任意ビットが含まれてい
る。これによって、ディジタル変調符号は、論理値
「1」が連続しない時系列直列信号に変換され、Ｔmaxの
制限とＤＳＶの制御が行われる。

【０００７】８ビットのディジタル変調符号が連続的に
結合されて時系列直列信号となる際には、前の変調符号
の最後から２ビット目が論理値「1」で、かつ後の変調
符号の最初のビットが論理値「1」で始まる場合には、
Ｔmin＝３Ｔ（ｄ＝２）の条件を満足しない。このた
め、変調符号の最後のビットを論理値「1」とするとと
もに、前の変調符号の最後から２ビット目と後の変調符
号の最初の１ビット目をそれぞれ「0」にする例外的な
処理を施して、ｄ＝２を満足させている。

【０００８】この背景技術は、４ビット単位でデータを
ディジタル変調符号に変換するため、変換テーブルが小
さくてよく、ハードウェアサイズが小さいもので済むと
いう利点がある。なお、ディジタルの処理装置では、ほ
とんどバイト単位で信号処理が行われるが、この４／８
変調方式では、１バイト＝８ビットのデータが４ビット
ずつに区切られてそれぞれが８ビットに変換される。こ
のような点からすると、実質的に８ビットのバイトデー
タを１６ビットのディジタル変調符号に変換するディジ
タル変調方式と等価であると考えることができる。

【０００９】

【発明が解決しようとする課題】ところで、以上のよう
な背景技術のうち、８／１４変調方式（ＥＦＭ）におい
ては、８ビットデータからみた最小反転間隔が３×８／
１７＝１．４１Ｔbとなり、従ってＤＲ（Density Rati
o）は１．４１となる。これに対し、４／８変調方式で
は、４ビットデータから見た最小反転間隔が３×４／８
＝１．５Ｔbであり、従ってＤＲは１．５となる。８／
１４変調方式と比較すればＤＲが大きく、情報の高密度
化が可能な方式である。

【００１０】しかし、最近は、更に高密度の情報の記録
再生や伝送が要求されており、より大きいＤＲ（より長
い最小反転間隔）の変調方式が要望されるに至ってい
る。また、一般に、ＤＲが同じである変調符号において
は、その変調信号の低域周波数成分が少ない方が、サー
ボ系への影響やデータ検出の面で好ましい。この発明
は、以上の点に着目したもので、その目的は、記録，再
生，伝送における情報密度の向上を図ることである。

【００１１】他の目的は、最大反転間隔Ｔmax及びＤＳ
Ｖの悪化を最小限に抑えることである。更に他の目的
は、ＤＳＶの制御性を向上して、低域周波数成分の低減
を図ることである。

【００１２】

【課題を解決するための手段と作用】前記目的を達成す
るため、この発明の変調方式では、ｍビットのディジタ
ルデータが、論理値「1」の間に論理値「0」が少なくと
もｄ個以上含まれている所定の反転間隔の条件を満たす
ｎ（ｎ＞ｍ）チャネルビットのディジタル変調符号に変
換される。そして、得られたｎビットのディジタル変調
符号の連続する２ブロックの間に、前記反転間隔の条件
を満たす論理値のｄ−１ビットの結合ビットが挿入され
る。

【００１３】このとき、結合ビットの前後の１ビットが
いずれも「1」のときは、これらを「0」とするととも
に、結合ビット内のいずれかを「1」とする変調処理が
行われる。また、結合ビットの前後いずれか一方の側に
「0」がｄ＋１個以上連続し、他方の側に「0」が２ｄ＋
１個以上連続する場合、及び、結合ビットの前後いずれ
も「0」が２ｄ＋１個連続する場合には、結合ビットを
「1」とするとともに、「0」が２ｄ＋１個以上連続する
変調符号ブロックの結合ビットからｄ＋１ビット目を
「1」とする変調処理が行われる。他の発明では、その
ｄ＋１ビット目のいずれか又は両方を、ＤＳＶを考慮し
て「1」とする変調処理が行われる。

【００１４】この発明のディジタル復調方式では、前記
ディジタル変調方式によって変調されたディジタル信号
の結合ビットと、その前後の変調符号ブロックのデータ
の論理値を参照して、前記変調処理と逆の復調処理を行
い、ｎチャネルビットのディジタル変調符号を得る復調
処理が行われる。そして、復調されたｎチャネルビット
のディジタル変調符号に前記データ変換と逆の変換を行
って、ｍビットのディジタルデータが得られる。

【００１５】他の発明のディジタル変調方式によれば、
前記変調方式において、所定間隔毎に、任意に極性反転
が得られるようにパターンを選択できる挿入ビットが符
号系列に挿入され、これによってＤＳＶの制御性が向上
する。またこの挿入ビットは、最小反転間隔や最大反転
間隔の条件を満たしつつ、可能な限り少ないビット数，
例えば５ビットあるいは４ビットに設定されている。

【００１６】この発明の主要な態様には、次のようなも
のがある。 （1）８ビットのディジタルデータを論理値「1」と
「1」との間に「0」が少なくとも２個以上含まれた１４
チャネルビットの変調符号に変換する手段と、該１４チ
ャネルビットの変調符号の連続する２ブロックを結合し
て変調符号系列を生成する際、１ビットの結合ビットを
挿入する手段を備え、これにより実質的に８ビットのデ
ィジタルデータを１５ビットの変調符号に変換し、この
出力をＮＲＺＩ変換するディジタル変調装置であって、

【００１７】該１４チャネルビットの変調符号の連続す
る２ブロックの最終ビットと最初のビットが、つまり結
合ビットの両側が「1」となる変調符号の組み合わせの
場合には、結合ビットを「1」とするとともに、両側の
ビットを「1」から「0」とする変換手段と、

【００１８】結合ビットのいずれかの片側に「0」が３
個以上連続し、もう片側に「0」が５個以上連続する場
合（結合ビットの両側とも「0」が５個以上連続する場
合も含む）には、結合ビットを「1」とするとともに、
結合ビットの隣から「0」が５個以上連続する側の結合
ビットから数えて３ビット離れた位置のビットを「1」
とする変換手段を備え、これにより最大反転間隔又はＤ
ＳＶ，あるいはそれら両方が選択的／適応的に制御でき
ることを特徴とするディジタル記録変調装置。

【００１９】（2）８ビットのディジタルデータを「1」
と「1」との間に「0」が少なくとも２個以上含まれた１
４チャネルビットの変調符号に変換する変換テーブルの
符号パターンとして、「1」と「1」との間の「0」の数
を１０個以内とし、パターンの始まり、あるいは終わり
に「0」の連続する数を８個以内とした変換テーブルを
用いたとき、「1」と「1」との間に「0」が１２個含む
パターンを同期パターンとした（1）記載のディジタル
変調装置。

【００２０】（3）２つのデータブロックを結合する目
的のために設けられたｐビットを挟むことによって、ｍ
ビットのディジタルデータをｎ＋ｐビット（ｍ＜ｎ）の
変調符号へ変換する変調方式において、所定間隔毎に所
定数ビットを結合ビットに隣接して挿入することによっ
てＤＳＶ制御された変調符号を生成することを特徴とす
るディジタル変調方式。

【００２１】（4）前記ｍ＝８、ｎ＝１４、ｐ＝１であ
り、ｄ＝２の変調符号を構成する方式において、前記挿
入ビット数が５の挿入ビットを所定間隔毎に結合ビット
に隣接して挿入したことを特徴とするディジタル変調方
式。

【００２２】（5）極性を反転させる場合は、結合ビッ
トから数えて２ビット目，あるいは３ビット目を「1」
とする。また、極性を反転しない場合は、挿入ビットと
結合ビットの計６ビットすべてを「0」とするか、又は
挿入ビットと結合ビットの計６ビットのうち２ビットを
「1」とする（3）又は（4）記載のディジタル変調方
式。

【００２３】（6）非反転のパターンの選択を前ブロッ
クの後ろ２ビット，及び後ろブロックの前２ビットに基
づいて判断することを特徴とする（5）記載のディジタ
ル変調方式。

【００２４】（7）前記（3）記載のディジタル変調方式
によって変調されたディジタル信号の結合ビットと挿入
ビット，及びその前後の変調符号ブロックのデータの論
理値を参照して、前記変調処理と逆の復調処理を行い、
ｎビットのディジタル変調符号を得、そのｎビットの論
理値から復調したデータを得る復調処理ステップを備え
たディジタル復調方法及びその装置。

【００２５】（8）前記ｍ＝８、ｎ＝１４、ｐ＝１であ
り、ｄ＝２の変調符号を構成する方式において、前記挿
入ビット数が４の挿入ビットを所定間隔毎に結合ビット
に隣接して挿入したことを特徴とする（3）記載のディ
ジタル変調方式。

【００２６】（9）極性を反転させる場合は、結合ビッ
トから数えて２ビット離れたビットを「1」とする。ま
た、反転しない場合は、挿入ビットと結合ビットの計
６ビットすべてを「0」とするか、あるいは、挿入ビ
ット及び結合ビットの計６ビットのうちの２ビットを
「1」とするか、あるいは、挿入ビット又は結合ビッ
トのいずれかを「1」とするとともに、前ブロックの後
ろから３ビット目又は後ろブロックの前から３ビット目
を「1」とする（8）記載のディジタル変調方式。

【００２７】（10）非反転のパターンの選択を前ブロッ
クの後ろ２ビット、及び後ろブロックの前２ビットに基
づいて判断することを特徴とする（9）記載のディジタ
ル変調方式。

【００２８】（11）前記（8）記載のディジタル変調方
法によって変調されたディジタル信号の結合ビットと挿
入ビット，及びその前後の変調符号ブロックのデータの
論理値を参照して、前記変調処理と逆の復調処理を行
い、ｎビットのディジタル変調符号を得、そのｎビット
の論理値から復調したデータを得る復調処理ステップを
備えたディジタル復調方法及びその装置。

【００２９】（12）前記（8）記載のディジタル変調方
法によって変調されたディジタル信号の結合ビットと挿
入ビットの排他的論理和と、その前後の変調符号ブロッ
クのデータの論理値を参照して、前記変調処理と逆の復
調処理を行い、ｎビットのディジタル変調符号を得、そ
のｎビットの論理値から復調したデータを得る復調処理
ステップを備えた（11）記載のディジタル復調方法及び
その装置。

【００３０】この発明の前記及び他の目的，特徴，利点
は、次の詳細な説明及び添付図面から明瞭になろう。

【００３１】

【好ましい実施例の説明】この発明のディジタル変復調
方法，その装置，記録媒体，その製造方法には数多くの
実施例が有り得るが、ここでは適切な数の実施例を示
し、詳細に説明する。

【００３２】＊実施例１＊ ＜変調処理手法＞最初に、図１〜図１０を参照しなが
ら、実施例の変調処理手法について説明する。なお、８
ビットデータを、表１の変換テーブルによって１４チャ
ネルビットに変換する場合を例として説明する。この変
換テーブルは、上述したＥＦＭで用いられているもので
ある。図１０は、以下の変換処理動作をまとめたフロー
チャートである。

【００３３】

【表１】

【００３４】同表中、８ビットデータは１０進表示とな
っている。例えば、８ビットの「２」は、１４チャネル
ビット「10010000100000」で表わされる変調符号に変換
される。８ビットの「１２８」は、１４チャネルビット
「01001000100001」で表わされる変調符号に変換され
る。他の８ビットデータについても、同表に示す通りで
ある。変換後の変調符号のブロックは、図１（Ａ）に示
すように１ビットの結合ビットで結合される。結合ビッ
トをｍｂ，その前のビットを……ｂ-4,ｂ-3,ｂ-2,ｂ-1
（又は……ｂ11,ｂ12,ｂ13,ｂ14）で表わし、その後の
ビットをｂ1,ｂ2,ｂ3,ｂ4……で表わすこととする。ま
た、Ｔmin＝３Ｔ（ｄ＝２），Ｔmax＝１２Ｔ（ｋ＝１
１）とする。

【００３５】（1）変換列普通の場合 例えば図１（Ｂ）に示すように、結合ビットｍｂの前の
変調符号ブロックが「00100000010010」（８ビットデー
タの「２５５」）であり、後のブロックが「0010010000
0000」（８ビットデータの「７」）であるとする。この
ように、前のブロックが「……10」で終わっているとき
は、Ｔmin＝３（ｄ＝２）の条件から結合ビットｍｂを
論理値の「1」とすることはできないので、「0」とする
（図１０ステップＳ１４→Ｓ１６）。この結果、ＮＲＺ
Ｉ（Non Return to Zero Inverted）による信号波形は
同図（Ｃ）のようになる。この信号波形に従って例えば
ディスク上にピット及びランドの連続としてデータを記
録する場合は、波形のＨレベルをピットにＬレベルをラ
ンドに対応させたとすると、同図（Ｄ）に示すようにな
る。

【００３６】（2）結合ビットの前後が「1」の場合 次に、例えば図２（Ａ）に示すように、結合ビットｍｂ
の前の変調符号ブロックが「01001000100001」（８ビッ
トデータの「１２８」）であり、後のブロックが「1000
0100000000」（８ビットデータの「1」）であるとす
る。このように、前のブロックが「……01」で終わって
おり、後のブロックが「10……」で始まっているとき
は、結合ビットｍｂを例え「0」としてもＴmin＝３Ｔ
（ｄ＝２）の条件を満たすことはできない。

【００３７】そこで、このように前のブロックが「1」
で終わっており、後のブロックが「１」で始まっている
場合は、同図（Ｂ）に示すように、結合ビットｍｂを
「1」とするとともに、前のブロックの終りビットと後
のブロックの始めビットをそれぞれ「0」に変換する
（ステップＳ１０→Ｓ１２）。このようにすることで、
Ｔminの条件を満たすことが可能となる。この場合のＮ
ＲＺＩによる信号波形は、同図（Ｃ）に示すようにな
る。

【００３８】（3）結合ビットの前後で「0」が最大反転
間隔Ｔmax以上連続する場合 次に、例えば図３（Ａ）に示すように、結合ビットｍｂ
の前の変調符号ブロックが「00000100010000」（８ビッ
トデータの「５」）であり、後のブロックが「00000001
000000」（８ビットデータの「１３」）であるとする。
この場合は、前のブロックが４個の「0」で終わってお
り、後のブロックが７個の「0」で始まっているので、
結合ビットｍｂの値を０とすると、結合ビット前後で
「0」が１２個連続することになり、Ｔmax＝１２Ｔ（ｋ
＝１１）を越えてしまう。

【００３９】他方、結合ビットｍｂの前後２ビットがい
ずれも「0」であれば、結合ビットｍｂを「1」としても
Ｔmin＝３の条件を満たすことができる。そして、この
ように結合ビットｍｂを「1」とすることにより反転を
入れるようにすれば、図３（Ｄ）のように「0」が連続
してピット長又はランド長が長くなることを制限するこ
とが可能である（ステップＳ２０→Ｓ２２）。しかし、
この場合には、Ｔminの条件を満たすようにした図２
（Ｂ）の場合と区別がつかなくなってしまう。

【００４０】図２の処理によってＴminの条件を満たす
場合は、結合ビットｍｂの前後は必ず「1」である。ま
た、表１の変換テーブルはＴmin＝３の条件を満たして
いるから、それら「1」には「0」が少なくとも２個必ず
連続している。つまり、前の変調符号ブロックは「……
001」で終っており、後のブロックは「100……」で始ま
っていると保証できる。別言すれば、図２のような場合
は、結合ビットｍｂの前後３ビット目は必ず「0」とな
っている。

【００４１】そこで、結合ビットｍｂの前後のいずれか
一方が少なくとも５個以上の「0」の連続「00000」であ
れば結合ビットｍｂを「1」とするとともに、結合ビッ
トｍｂから３ビット離れたいずれかのビットを「1」と
する（ステップＳ２４，Ｓ２６）。図３（Ａ）の例で
は、結合ビットｍｂの後側が５個以上の「0」の連続と
なっている。そこで、同図（Ｂ）に示すように、結合ビ
ットｍｂの後ブロックの最初から３ビット目を「1」と
する。このようにすれば、図２（Ｂ）のＴminを制限し
た場合と区別ができ、全体としてＴminの条件を満たす
ことができる。なお、この例では、点線矢印で示す結合
ビットｍｂの前３ビット目を「1」とすると、Ｔmin＝３
の条件を満足できない。信号波形は、同図（Ｃ）に示す
ようになる。

【００４２】このようなＴmaxを制限する処理が行われ
たことを識別するために結合ビットｍｂから３ビット目
を「1」とするのは、その前後いずれかでよい。また、
その３ビット目が「1」である場合を避けなければなら
ないから、上記Ｔmaxを制限する処理を行う条件は、 結合ビットｍｂの前後いずれかの５ビットが少なくと
も５個「0」が連続する「00000」であること， 同時に、前後のいずれ一方の側が少なくとも３個
「0」が連続する「000」であること， となる。

【００４３】なお、このように結合ビットｍｂの前後３
ビット目が「1」となるので、例えば図４（Ａ），
（Ｂ）に示すような４ビット目が「1」である場合は、
結合ビットｍｂを「1」とすることはできない。ｍｂを
「1」とすると、同図（Ｃ）に示すように、上述した変
換処理によってその前後いずれかの３ビット目が「1」
となり、「1」が連続することとなってＴminの条件を満
たさなくなる。そこで、このような場合は、結合ビット
ｍｂを「0」とする（ステップＳ１８→Ｓ１６）。

【００４４】（4）最大反転間隔について 次に、以上のようなＴmin及びＴmaxを制限する結合ビッ
ト前後での変換処理によって、この実施例における結合
ビットｍｂも含めた符号系列中での最大反転間隔Ｔmax
がどの程度になるかについて説明する。表１に示したよ
うに、ＥＦＭの８→１４変換の変調符号である１４チャ
ネルビット中において、「0」の連続が１０個，変調符
号ブロック両端での「0」の連続が８個以内であるとす
ると、結合ビットｍｂも含めた符号系列中での最大反転
間隔Ｔmaxは１２Ｔとなる。

【００４５】図５には、Ｔmax＝１２Ｔの符号系列の一
例が示されている。同図（Ａ）の例では、変調符号ブロ
ックＢ１〜Ｂ３の系列となっている。ブロックＢ１，Ｂ
２の結合ビットｍｂのところでは、その前後が「1」で
あるから、図２に示した変換処理が行われる。ブロック
Ｂ２，Ｂ３の結合ビットｍｂのところでは、特に上述し
た変換処理の条件には該当しないので、「0」となる。
このような変換処理の結果、同図（Ｂ）に示すようにＴ
max＝１２Ｔとなっている。

【００４６】（5）ＤＳＶの制御 次に、図６〜図８を参照しながら、ＤＳＶの制御手法に
ついて説明する。図６（Ａ）には、結合ビットｍｂの前
のブロックが「01001000100000」（８ビットデータの
「０」）で、後のブロックが「00000001000000」（８ビ
ットデータの「１３」）の場合が示されている。この例
では、前のブロックは５個の「0」で終わっており、後
のブロックは７個の「0」で始まっている。この場合、
結合ビットｍｂを「0」とすると、それも含む「0」の連
続が１３となり、Ｔmax＝１２Ｔを越えてしまう。そこ
で、図３に示したように、結合ビットｍｂを「1」とす
ることによって反転を入れ、ピット長又はランド長が長
くなることを制限する（図６（Ｂ），（Ｄ），（Ｆ）参
照）。

【００４７】この例では、結合ビットｍｂの前後のブロ
ックのいずれも５個以上「0」が連続して「00000」とな
っているので、前後のブロックいずれも結合ビットｍｂ
から３ビット目を「1」とすることが可能である。図６
（Ｂ）は前のブロックの３ビット目を「1」とした例で
あり（ステップＳ２４）、（Ｄ）は後のブロックの３ビ
ット目を「1」とした例であり（ステップＳ２６）、
（Ｆ）は前後のブロックの両方の３ビット目を「1」と
した例である（ステップＳ２８）。

【００４８】ＮＲＺＩによる信号波形は、同図（Ｃ），
（Ｅ），（Ｇ）にそれぞれ示す通りである。これらのう
ち、（Ｃ）と（Ｇ）を比較すると、結合ビットｍｂから
後３ビット目以降の極性が逆となっている。これを利用
すれば、結合ビットｍｂから後３ビット目以降のＤＳＶ
を制御することが可能となる。すなわち、変換処理を
（Ｂ）とするか（Ｆ）とするかの決定を一時保留し、あ
る範囲に渡って（Ｂ）とした場合と（Ｆ）とした場合の
両方について、後３ビット目以降のデータによるＤＳＶ
の変動を計算し、いずれか少なくなる方を適宜選択する
という手段をとることが可能となる。

【００４９】同様にして、（Ｅ）と（Ｇ）を比較する
と、結合ビットｍｂから前３ビット目以降の極性が逆と
なっている。また、（Ｃ），（Ｅ）を比較すると、結合
ビットｍｂの前後３ビット目の間で極性が逆となってい
る。これらの場合にも、変換処理の決定を一時保留し、
双方につきある範囲に渡って前３ビット目以降のデータ
によるＤＳＶの変動を計算し、いずれか少なくなる方を
適宜選択すればよい。

【００５０】次に、図７（Ａ）に示す符号系列の例で
は、前ブロックの最後の「1」と後ブロックの最初の
「1」との間の「0」の数が、仮に結合ビットｍｂを
「0」としても１１個であり、Ｔmax＝１２Ｔは超えな
い。従って、同図（Ｂ）に示すように、結合ビットｍｂ
は必ずしも反転させる必要はない。しかし、同図
（Ｄ），（Ｆ），（Ｈ）にそれぞれ示すように、結合ビ
ットｍｂを「1」とし、その前後３ビット目のいずれか
又は両方を「1」に変換してもよい。

【００５１】従って、この場合には、取り得るビットパ
ターンとしては、全体で４通りとなる（ステップＳ３
０，Ｓ３２，Ｓ３４，Ｓ３６）。信号波形は、同図
（Ｃ），（Ｅ），（Ｇ），（Ｉ）にそれぞれ示す通りで
ある。これらのパターンの中から、ＤＳＶが小さくなる
ように適宜選択すればよい。

【００５２】次に、図８（Ａ）に示す符号系列の例で
も、仮に結合ビットｍｂを「0」としてもＴmaxを超える
ことはないから、同図（Ｂ），（Ｄ）に示すように結合
ビットｍｂを「0」とするか「1」とするかで２通りのパ
ターンを選ぶことができる（ステップＳ３６，Ｓ３
２）。なお、結合ビットｍｂの前３ビット目を「1」と
すると、Ｔmin＝３の条件を満たさなくなるので、この
パターンは選択できない。信号波形は、同図（Ｃ），
（Ｅ）に示すようになり、これらのうちからＤＳＶが小
さくなるように適宜選択すればよい。以上のような処理
によって、反転間隔とＤＳＶの双方を、選択的，適応的
に制御できる。

【００５３】＜フレーム同期パターン＞上述したよう
に、この実施例では、Ｔmaxが１２Ｔとなるような８／
１４変換テーブルが選ばれている。このため、「0」が
１２個連続する１３Ｔ以上のパターンは発生しないか
ら、フレーム同期パターンとして図９（Ａ）のように１
３Ｔを含んだパターンとすれば、確実なフレーム同期が
実現できる。

【００５４】なお、同図のフレーム同期パターン中のＸ
は、「0」又は「1」を任意に設定できるビットであり、
ＤＳＶが小さくなるように設定するために挿入されたも
のである。すなわち、Ｘ＝０とするか、Ｘ＝１とするか
の決定を、次のフレームが終わるまで、あるいは前記
（5）ＤＳＶの制御の項で説明したＤＳＶが小さくなる
ように任意に設定できる結合ビットが現れるまで、一時
的に決定を保留する。

【００５５】そして、それまでのＤＳＶの変動を計算
し、ＤＳＶ値が少なくなるようにＸ＝０とするか，ある
いはＸ＝１とするかを適宜選択する。このようにするこ
とにより、結合ビットだけによるＤＳＶ制御の場合より
もＤＳＶの制御性が向上し、信号の低域成分の低下を図
ることができる。同図（Ｂ），（Ｃ）には、それぞれＸ
＝０，Ｘ＝１の場合のＮＲＺＩによる信号波形が示され
ている。

【００５６】＜変調装置，ディスク製造装置＞次に、図
１１のブロック図を参照しながら、変調装置，それを利
用したディスク製造装置について説明する。

【００５７】８ビットデータは、変換ＲＯＭ１０に入力
される。この変換ＲＯＭ１０には、表１に示した変換テ
ーブルが格納されており、これによって８ビットデータ
が１４チャネルビットの変調符号に変換される。変換後
の変調符号ブロックは、レジスタ１２，１４に順に転送
され、レジスタ１２，１４には前後の２ブロックのデー
タがそれぞれ格納される。レジスタ１４の格納データ
は、同期符号出力部１６から出力されたフレーム同期パ
ターンの符号とともに、セレクタ１８に供給され、ここ
で所定の選択が行われてメモリ２０に格納される。

【００５８】他方、レジスタ１２に格納された後の変調
符号ブロックの前側数ビットと、レジスタ１４に格納さ
れた前の変調符号ブロックの後側数ビットは、結合ビッ
ト処理部２２で参照され、上述した符号の論理値の繋り
が判定されて、結合ビットが仮に決定される。また、こ
のときに、ＤＳＶ制御が可能な論理値パターンであると
きは、論理値の選択可能なビット位置のアドレス値が、
アドレスポインタ２４に記憶されるとともにＤＳＶ演算
＆符号確定部２６に供給される。

【００５９】ＤＳＶ制御＆符号確定部２６には、仮に決
定された結合ビット，選択可能なビット位置のアドレ
ス，後の変調符号ブロックデータがそれぞれ供給され
る。そして、これらのデータに基づいて、選択可能なア
ドレスの論理値に対応したＤＳＶの変動がそれぞれ計算
され、ＤＳＶが最適となる論理値が上述したように求め
られる。これにより、後の変調符号ブロックの論理値
と、結合ビットの論理値が確定する。なお、仮決定され
た結合ビットの論理値を変更する場合は、その論理値に
変更し、変更する必要がないときは仮決定された論理値
を、それぞれ結合ビットの論理値として確定する。以上
の変調処理動作は、図１０に示した通りである。

【００６０】論理値が選択可能なアドレス値は、上述し
たようにポインタレジスタ２４に格納されており、アド
レスカウンタ２８によるアドレスカウント時にポインタ
レジスタ２４でそのアドレスが指示される。そして、そ
の指示アドレスの論理値が、ＤＳＶ演算＆符号確定部２
６の出力に基づいて指示設定され、最終的な確定値がメ
モリ２０に格納される。

【００６１】メモリ２０に格納された後の変調符号ブロ
ックの１４チャネルビットデータと結合ビットは、並直
列変換部３０にパラレルに出力され、ここでシリアルに
変換されてＮＲＺＩ変換部３２に供給される。ＮＲＺＩ
変換部３２では、入力データに基づいて論理値「1」で
反転，「0」は無反転のＮＲＺＩによる変調信号が生成
される。この変調信号は、光変調器駆動回路３４に供給
される。

【００６２】記録媒体であるディスク３６には、光源３
８から出力された記録用の光が光変調器４０で変調を受
けた後、投射光学系４２を介して照射されている。光変
調器駆動回路３４では、入力された変調信号に対応して
光変調器４０が駆動される。すなわち、光源３８から供
給された光が、光変調器４０で変調信号に基づいて変調
されることになる。そして、この変調光に基づいて、デ
ィスク３６にピット，ランドが形成されることになる。

【００６３】＜復調処理手法＞次に、図１２を参照しな
がら、復調処理手法について説明する。基本的には、上
述した変調方式の変換処理と逆の処理を行うようにすれ
ばよい。記録媒体から再生され、あるいは伝送された信
号系列には、上述したようにフレーム同期パターンが付
加されているので、これを参照することで、変調符号ブ
ロックや結合ビットが認識される。

【００６４】最初に、結合ビットｍｂが論理値の「1」
かどうかが判定される（図１２，ステップＳ５０）。そ
の結果、結合ビットｍｂが「1」でないとき，つまり
「0」のときは、例えば図１（Ｂ），図７（Ｂ），図８
（Ｂ）に示したような変調処理が行われたときであるか
ら、結合ブロックｍｂの前の変調符号ブロックに対し
て、表１における逆の１４→８の変換が行われる（ステ
ップＳ５２）。

【００６５】次に、結合ブロックｍｂが「1」でその前
３ビットが「100」のときは、例えば図６（Ｂ），図７
（Ｄ），（Ｈ）のような変調処理が行われたときである
から、前３ビット目を「0」とする（ステップＳ５４→
Ｓ５６）。同様に、結合ビットｍｂの後３ビットが「00
1」のときは、例えば図３（Ｂ），図６（Ｄ），
（Ｆ），図７（Ｆ），（Ｈ），図８（Ｄ）のような変調
処理が行われたときであるから、後３ビット目を「0」
とする（ステップＳ５８→Ｓ６０，図６（Ｆ），図７
（Ｈ）の場合はステップＳ５９→Ｓ６０）。そして、そ
の後、１４→８の変換が行われる（ステップＳ５２）。

【００６６】次に、ステップＳ５４，Ｓ５８の判定結果
から、結合ビットｍｂが「1」で前後が「0」のときは、
図２（Ｂ）に示した変調処理が行われた場合であるか
ら、結合ビットｍｂの前後のビットが「1」に変換され
る（ステップＳ６２）。そして、その後、１４→８の変
換が行われる（ステップＳ５２）。

【００６７】＜復調装置＞次に、図１３のブロック図を
参照しながら、復調装置について説明する。なお、図面
に示す装置は、図１１に示したディスク記録装置によっ
て記録が行われたディスク３６から読み出された信号を
再生するディスク再生装置にこの実施例の復調装置を適
用した例である。

【００６８】ディスク３６から読み出された信号は検出
器５０に供給され、ここでフレーム同期パターンから変
調符号ブロック及び結合ビットがそれぞれ検出される。
検出されたデータは、結合ビットメモリ（ｍｂで表示）
５２，シフトレジスタ５４，結合ビットメモリ５６，シ
フトレジスタ５８に、配列順に格納される。そして、シ
フトレジスタ５４，５８の結合ビットメモリ５６側の各
３ビットの論理値，及び，結合ビットメモリ５６の結合
ビットの論理値が、符号変換部６０で参照される。

【００６９】符号変換部６０では、図１２に示した復調
処理が行われ、シフトレジスタ５４，５８の該当ビット
の論理値が変換される。その後、シフトレジスタ５８に
格納されている１４チャネルビットデータが逆変換メモ
リ６２に供給され、ここで表１を参照して８ビットデー
タに逆変換されて復調出力が得られる。

【００７０】＜実施例１の効果＞以上のように、この実
施例によれば、１４チャネルビットの変調符号の連続す
る２ブロックを結合してディジタル変調符号系列を生成
する際に、１ビットの結合ビットを挿入して最小反転間
隔Ｔminの条件を満たしつつ、最大反転間隔Ｔmaxの制
限，ＤＳＶの最小化が図られる。これにより、８ビット
データを実質的に１５ビットのディジタル変調符号に変
換するディジタル変調装置，その復調を行う復調装置が
実現される。

【００７１】これにより、８ビットデータからみた最小
反転間隔Ｔmin＝３×８／１５＝１．６Ｔが実現でき、
ＤＲ＝１．６のディジタル変調符号を構成できる。すな
わち、背景技術で示したＥＦＭや８／１６変調方式より
も、更に高密度な記録が実現できる。

【００７２】また、８／１４ビット変換テーブルとし
て、ＣＤシステムで使用されているＥＦＭテーブルを使
用することが可能である。このため、本方式を採用した
フォーマットによるディスクの再生と、ＣＤシステムの
フォーマットによるディスクの再生を、共通の復号テー
ブルを用いて行うことができ、復調装置をより安価に構
成することができる。

【００７３】＜実施例１の変形例＞次に、前記実施例１
の変形例のいくつかを説明する。 （1）前記実施例は、８ビットデータと１４チャネルビ
ットデータとの変換の場合であり、Ｔmin＝３，Ｔmax＝
１２としたが、それらの値も、必要に応じて適宜変更し
てよい。例えば、次のような組み合わせが有用である。 ｄ＝３，ｍ＝８，ｎ＝１７，結合ビット＝２，変換レ
ート＝８／１９，Ｔmin＝４Ｔ，ＤＲ＝１．６８Ｔb，Ｔ
max＝１３Ｔ ｄ＝４，ｍ＝８，ｎ＝１９，結合ビット＝３，変換レ
ート＝８／２２，Ｔmin＝５Ｔ，ＤＲ＝１．８２Ｔb，Ｔ
max＝１７Ｔ １バイト単位でデータが処理されることが多いのでｍ＝
８となっているが、それ以上，以下でもよい。ｎも、１
８など他の値としてよい。Ｔmaxも、１４Ｔ，１５Ｔな
どとしてよい。

【００７４】前記実施例は、一般的には、ｍビットのデ
ィジタルデータと、Ｔmax＝ｋ＋１のｎ（ｎ＞ｍ）ビッ
トのディジタル変調符号との変換を、ｄ−１ビットの結
合ビットを挿入して行い、実質的にｍビットのディジタ
ルデータと（ｎ＋ｄ−１）ビットのディジタル変調符号
との変換を行うディジタル変復調に適用可能である。ま
た、前記実施例はＮＲＺＩを適用したが、他の方式でも
よい。

【００７５】（2）前記実施例では、ディスクに対する
データの記録，再生にこの発明を適用したが、他のテー
プなどの記録媒体に対するデータの記録，再生や、ある
いはデータを伝送するような場合にも、この実施例は適
用可能である。また、装置構成も、同様の作用を奏する
ように各種設計変更が可能である。

【００７６】＊実施例２＊ 次に、実施例２について説明する。実施例１に示した８
／１５変調方式では、１４ビットのディジタル変調符号
の連続する２ブロックを結合してディジタル変調符号系
列を生成する際に、１ビットの結合ビットを挿入して最
小反転間隔の条件を満たしつつ、最大反転間隔の制限，
ＤＳＶの最小化を図ることとしている。これにより、実
質的に８ビットのディジタルデータを１５ビットのディ
ジタル変調符号に変換するディジタル変調方式，具体的
には、３×８／１５＝１．６Ｔの最小反転間隔が実現で
きるとともに、ＤＲ＝１．６のディジタル変調符号を構
成でき、ＥＦＭや８／１６変調方式よりも更に高密度な
情報記録が実現できる。

【００７７】ところで、この実施例１の方式では、結合
ビットの前後いずれか，又は両方に５個以上の「0」が
連続するパターンのデータがくる場合には、結合ビット
の前後のパターンを選択することでＤＳＶの制御を行う
ことができるが、そのようなパターンの出現頻度は必ず
しも高くはない。

【００７８】一般に、ＤＲが同じである変調符号におい
ては、その変調信号の低域周波数成分が少ない方が、サ
ーボ系への影響やデータ検出の面で好ましい。この実施
例２は、実施例１に示した変換レート８／１５のＤＲ＝
１．６のディジタル変調符号において、できるだけ短い
ＤＳＶ制御用ビットを挿入することによって、ＤＳＶの
制御性を向上させ、低域周波数成分の低減を図ったもの
である。

【００７９】本実施例においては、所定間隔，例えば１
０バイト毎に５ビットのＤＳＶ制御ビットが挿入され
る。挿入ビットｃｂのパターンを、以下に述べるように
選ぶことによって、挿入ビットｃｂを経た後における極
性の反転，あるいは非反転（反転が２回の場合も含む）
が任意に選択できるようになり、ＤＳＶ値が小さくなる
ように制御が行われる。

【００８０】なお、以下の説明は、実施例１に示した８
／１５変調方式に対する適用例であり、ＤＳＶ制御用ビ
ットの挿入によっても、８／１５変調のランレングス
（RunLength）条件であるｄ＝２，及びｋ＝１１を満た
すように配慮されている。

【００８１】＜挿入パターン選択規則１＞図１４には、
本実施例によるビットパターンが示されている。前記実
施例１によれば、１４ビット毎に結合ビットｍｂが挿入
されるので、１ブロックのデータは、ｂ1〜ｂ14の１４
ビット及び結合ビットｍｂから構成される。更に本実施
例によれば、所定の間隔毎にＤＳＶ制御用の挿入ビット
ｃｂが挿入付加される。この挿入ビットｃｂのパターン
ｃ1〜ｃ5を選ぶことによって挿入ビット後の極性が反
転，あるいは非反転（反転が２回の場合も含む）とな
り、これによってＤＳＶ値が小さくなるように制御され
る。

【００８２】表２には、５ビットの挿入ビットｃｂを結
合ビットｍｂの前に入れるようにした場合の挿入ビット
パターンｃ1〜ｃ5，及びそれらパターンの選択条件が示
されている。以下、この表２に従って、挿入パターンの
選択規則１を説明する。

【００８３】

【表２】

【００８４】（1）挿入ビットによって極性を反転させ
る場合（表２［A］のパターン） 挿入ビットｃｂによって極性を反転させる場合は、挿入
ビット中のｃ3を「1」としたパターン「00100」を挿入
する。このとき、後続する結合ビットｍｂは常に「0」
にする。その代わりに、ｃ4を「1」としたパターン「00
010」を用いてもよい。

【００８５】以上のような表２［A］に示すパターン「0
0100」「00010」による極性反転については、同表に
「条件の説明」として記したように、挿入ビットｃｂの
前後のブロックのビットパターンｘには特に条件はな
く、常にこのパターンの挿入によって極性反転が可能で
ある。

【００８６】このときの最小反転間隔（ｄ＝２）につい
て考察する。まず、パターン「00100」を挿入し、前ブ
ロックの最後のチャネルビットｂ14及び後ブロックの最
初のチャネルビットｂ1がいずれも「1」であるとする。
前側については、挿入ビットｃｂの上位２ビットｃ1，
ｃ2がいずれも「0」であるため、ｄ＝２の条件を満た
す。後側については、挿入ビットｃｂの下位２ビットｃ
4，ｃ5，及び結合ビットｍｂがいずれも「0」であるた
め、同様にｄ＝２の条件を満たす。

【００８７】他方、パターン「00010」の場合を挿入し
た場合、前側については、挿入ビットｃｂの上位３ビッ
トｃ1，ｃ2，ｃ3がいずれも「0」であるため、ｄ＝２の
条件を満たす。後側については、挿入ビットｃｂの下位
１ビットｃ5，及び結合ビットｍｂがいずれも「0」であ
るため、同様にｄ＝２の条件を満たす。

【００８８】次に、最大反転間隔（ｋ＝１１）について
考察する。まず、パターン「00100」を挿入し、ｍ＝
８，ｎ＝１４のｍ／ｎ変換テーブルとしてＥＦＭテーブ
ルを用いた場合、両側のブロックの「0」の連続数は最
大で８である。従って、前側では、挿入ビットｃｂの上
位２ビットｃ1，ｃ2が「0」であることから、「0」の連
続数は８＋２＝１０となり、ｋ＝１１の条件を満たす。

【００８９】他方、パターン「00010」を挿入した場
合、前側では、「0」の連続数が８＋３＝１１となり、
ｋ＝１１の条件を満たす。後側では、「0」の連続数が
結合ビットｍｂも含めて１＋１＋８＝１０となり、同様
にｋ＝１０の条件を満たす。

【００９０】このように、５ビットのパターン「0010
0」又は「00010」を挿入ビットｃｂとして挿入すること
によって、ｄ＝２，及びｋ＝１１の条件を満足しつつ、
極性を反転することができる。

【００９１】（2）挿入ビットによって極性を反転させ
ない場合（表２［B］〜［D］のパターン） 以下に示す条件に基づいて挿入ビットｃｂのすべてを
「0」にする，あるいは挿入ビットｃｂと結合ビットｍ
ｂの計６ビットのうち２ビットを「1」とすることで反
転を２回行うことによって、結果的に非反転とすること
ができる。この極性反転しない場合の挿入ビットパター
ンとその条件としては、表２に［B］，［C］，［D］で
示す３通りがある。以下、順に説明する。

【００９２】表２［B］の場合 前後のブロックのビットパターンｙ中、前ブロックの後
ろ２ビットｂ13，ｂ14のいずれかが「1」で、かつ後ブ
ロックの始め２ビットｂ1，ｂ2のいずれかが「1」であ
る場合には、挿入ビットｃｂ及び後続の結合ビットｍｂ
をすべて「0」とする。

【００９３】図１５には、このような場合の例が示され
ている。図中（A）は表２［B］の条件に該当するパター
ンの一例である。これに対して、上述した表２［A］の
極性反転を行うと、図１５（B）に示すようなパターン
となる。また、図１５（A）に対し、前記表２［B］の極
性非反転を行うと、図１５（C）に示すようなパターン
となる。これら図１５（B），（C）のパターンに対して
ＮＲＺＩ変換を行った後の波形を示すと、それぞれ図１
５（D），（E）のようになる。

【００９４】表２［C］の場合 後ろブロックの始め２ビットｂ1，ｂ2がともに「0」で
ある場合には、挿入ビットｃｂを「00100」とするとと
もに、後続する結合ビットｍｂを「1」とする。なお、
この場合には、前ブロックのパターンｘには、特に条件
はない。

【００９５】図１６には、このような場合の例が示され
ている。図１６中（A）は表２［C］の条件に該当するパ
ターンの一例である。これに対して、上述した表２
［A］の極性反転を行うと、図１６（B）に示すようなパ
ターンとなる。また、図１６（A）に対し、前記表２
［C］の極性非反転を行うと、図１６（C）に示すような
パターンとなる。これら図１６（B），（C）のパターン
に対してＮＲＺＩ変換を行った後の波形を示すと、それ
ぞれ図１６（D），（E）のようになる。

【００９６】表２［D］の場合 前ブロックの後ろ２ビットｂ13，ｂ14がともに「0」で
ある場合には、挿入ビットｃｂを「10010」とするとと
もに、後続する結合ビットｍｂを「0」とする。なお、
この場合には、後ブロックのパターンｘには、特に条件
はない。

【００９７】図１７には、このような場合の例が示され
ている。図１７中（A）は表２［D］の条件に該当するパ
ターンの一例である。これに対して、上述した表２
［A］の極性反転を行うと、図１７（B）に示すようなパ
ターンとなる。また、図１７（A）に対し、前記表２
［D］の極性非反転を行うと、図１７（C）に示すような
パターンとなる。これら図１７（B），（C）のパターン
に対してＮＲＺＩ変換を行った後の波形を示すと、それ
ぞれ図１７（D），（E）のようになる。

【００９８】なお、前ブロックの後ろ２ビットｂ13，ｂ
14がともに「0」であり、後ブロックの始め２ビットｂ
1，ｂ2がともに「0」である場合には、表２中［C］，
［D］のいずれの条件にも当てはまるので、いずれのビ
ットパターンとしてもよい。

【００９９】これら、表２［B］，［C］，［D］いずれ
の挿入・変換を施しても、ｄ＝２，ｋ＝１１の条件を満
たした符号パターンが得られるように考慮されており、
前記表２［A］と同様である。例えば、表２［B］では、
「0」の連続数が、挿入ビットｃｂ及び結合ビットｍｂ
で少なくとも５＋１＝６であり、最小反転間隔（ｄ＝
２）の条件を満たす。また、前後のブロックのビットパ
ターンｙの条件から、「0」の連続数は挿入ビットｃｂ
及び結合ビットｍｂを含めて最大でも５＋１＋２＝８で
あり、最大反転間隔（ｋ＝１１）の条件を満たす。表２
［C］，［D］についても、同様の考察を行うことで、最
小反転間隔（ｄ＝２），最大反転間隔（ｋ＝１１）の条
件を満たすことが理解される。

【０１００】＜挿入パターン選択規則２＞次に、表３を
参照しながら、挿入パターン選択規則２について説明す
る。表３には、挿入ビットパターン及びその条件の他の
例が示されている。

【０１０１】

【表３】

【０１０２】（1）挿入ビットによって極性を反転する
場合（表３［A］のパターン） 表３［A］に示す極性反転の場合の規則は、前記表２の
［A］と同様であり、挿入ビットｃｂ中のビットパター
ンｃ3を「1」としたパターン「00100」を挿入するとと
もに、後続する結合ビットｍｂは常に「0」とする。

【０１０３】（2）挿入ビットによって極性を反転させ
ない場合（表３［B］〜［F］のパターン） 次に、極性非反転の場合には、表中に示した条件に基づ
いて、挿入ビットｃｂのすべてを「0」にする，あるい
は挿入ビットｃｂと結合ビットｍｂの計６ビットのうち
２ビットを「1」とすることによって、結果的に反転２
回により非反転とすることができる。この極性反転しな
い場合の挿入ビットパターンとその条件としては、表３
に［B］〜［F］で示す５通りがある。以下、順に説明す
る。

【０１０４】表３［B］の場合 前ブロックが「1」で終り、かつ後ブロックの始め２ビ
ットｂ1，ｂ2のいずれかが「1」である場合には、挿入
ビットｃｂ及び後続の結合ビットｍｂをすべて「0」と
する。

【０１０５】表３［C］の場合 前ブロックが「1」で終り、後ブロックの始め２ビット
ｂ1，ｂ2がともに「0」である場合には、挿入ビットｃ
ｂを「00100」とするとともに、後続する結合ビットｍ
ｂを「1」とする。

【０１０６】表３［D］の場合 前ブロックの後ろ２ビットｂ13，ｂ14が「10」であり、
後ブロックが「1」で始まる場合には、挿入ビットｃｂ
及び後続の結合ビットをすべて「0」とする。

【０１０７】表３［E］の場合 前ブロックの後ろ２ビットｂ13，ｂ14が「10」であり、
後ブロックが「0」で始まる場合には、挿入ビットｃｂ
を「01001」とするとともに、後続する結合ビットｍｂ
を「0」とする。

【０１０８】表３［F］の場合 前ブロックの後ろ２ビットｂ13，ｂ14が「00」である場
合には、挿入ビットｃｂを「10010」とするとともに、
後続する結合ビットｍｂを「0」とする。なお、この場
合には、後ブロックのパターンｘには、特に条件はな
い。

【０１０９】これら、表３［B］〜［F］のいずれの挿入
・変換を施しても、ｄ＝２，ｋ＝１１の条件を満たした
符号パターンが得られる。例えば、表３［B］では、
「0」の連続数が、挿入ビットｃｂ及び結合ビットｍｂ
で少なくとも５＋１＝６であり、最小反転間隔（ｄ＝
２）の条件を満たす。また、前後のブロックのビットパ
ターンの条件から、「0」の連続数は挿入ビットｃｂ及
び結合ビットｍｂを含めて最大でも５＋１＋１＝７であ
り、最大反転間隔（ｋ＝１１）の条件を満たす。表３
［C］〜［F］についても、同様の考察を行うことで、最
小反転間隔（ｄ＝２），最大反転間隔（ｋ＝１１）の条
件を満たすことが理解される。

【０１１０】＜変調回路＞次に、図１８を参照しながら
実施例２の変調回路について説明する。８ビットの入力
データは、変調テーブル１００において１４チャネルビ
ットのデータに変換されてデータセレクタ１０２に出力
される。このデータセレクタ１０２には、同期パターン
出力部１０４からフレーム同期パターンが供給されてお
り、各フレームの先頭ではフレーム同期パターンがセレ
クトされ、それ以外では１４チャネルビットデータがセ
レクトされる。

【０１１１】データセレクタ１０２から出力された１４
チャネルビットデータは、シフトレジスタ１０６にロー
ドされて並直列変換される。変換後のデータは、レジス
タ１０６，シフトレジスタ１１０を順に転送される。ま
た、同図下方のシフトレジスタ１１２に対しても１４チ
ャネルビットデータがロードされ、同様に並直列変換さ
れる。そして、変換後のデータは、レジスタ１１２，シ
フトレジスタ１１６を順に転送される。なお、レジスタ
１０８，１１４には、いずれも結合ビットが格納され
る。

【０１１２】次に、最小反転間隔Ｔmin及び最大反転間
隔Ｔmaxの制限，ＤＳＶの制御可能判定，パターン制御
を行う判定・パターン制御部１１８では、シフトレジス
タ１０６の後５ビット及びシフトレジスタ１１０の前５
ビットが参照され、結合ビットｍｂを挟む２つのブロッ
ク間のビットパターンからＴmin，Ｔmax制限のための変
換が行われる（実施例１参照）。また、結合ビットｍｂ
の前後がともに５個以上「0」が続くときは、ＤＳＶ制
御可能と判定されてその旨のフラグがシフトレジスタ１
１７及び後述するＤＳＶ値の比較回路１３２に出力され
るとともに、図上方のシフトレジスタ１０６，レジスタ
１０８，シフトレジスタ１１０は「……100［1］001…
…」と変換される。一方、図下方のシフトレジスタ１１
２，レジスタ１１４，シフトレジスタ１１６は「……10
0［1］000……」、ないし「……000［1］001……」と変
換される。

【０１１３】次に、２つの挿入ビット生成回路１２０，
１２２は、上述した実施例２の表２あるいは表３に示し
た挿入ビットパターンを発生する回路である。ＤＳＶ制
御用の挿入ビットパターンを挿入する場合には、図示し
ないタイミング回路で決められたタイミングでスイッチ
１２４，１２６が挿入ビット生成回路１２０，１２２側
に切り換えられ、上側シフトレジスタ１１０には反転パ
ターン，すなわち表１又は表２の［A］に示したビット
パターンが挿入される。下側シフトレジスタ１１６に
は、表２［B］〜［D］に従った非反転ビットパターン，
あるいは表３［B］〜［F］に従った非反転ビットパター
ンが挿入される。

【０１１４】なお、表２中［B］〜［D］のいずれのパタ
ーンを選ぶか、あるいは表３中［B］〜［F］のいずれの
パターンを選ぶかは、上側のシフトレジスタ１０６，レ
ジスタ１０８，シフトレジスタ１１０からの入力ビット
パターンに従って判定・パターン制御部１１８で決定さ
れる。

【０１１５】次に、演算回路１２８，１３０では、シフ
トレジスタ１１０，１１６から供給される各符号列のＤ
ＳＶが計算される。そして、判定・パターン制御部１１
８でＤＳＶ制御可能と判定されたとき、及びＤＳＶ制御
用挿入ビットパターンが挿入されたときは、ＤＳＶ制御
可能を示すフラグがシフトレジスタ１１６に供給されて
そのデータブロックに付加されるとともに、それまでの
２つのＤＳＶ値が比較回路１３２で比較され、演算回路
１２８，１３０で演算されたＤＳＶのいずれか小さい値
の方を示すフラグがＦＩＦＯ１３４に出力される。

【０１１６】上側シフトレジスタ１１０の符号系列は、
順にシフトレジスタ１３６に転送される。下側シフトレ
ジスタ１１６の符号系列は、ＤＳＶ制御可能フラグとと
もに、順にシフトレジスタ１３８に転送される。そし
て、挿入ビットが挿入される所定間隔分遅延された位置
で、ＤＳＶ制御可能フラグが可能であることを示してい
る場合に、ＦＩＦＯメモリ１３４の出力が示すフラグが
下側ビットパターンの方を選択する旨を示している場合
には、パターン変換部１４０より、上側シフトレジスタ
１３６のパターンが下側シフトレジスタ１３８のパター
ンによって置き換えられる。そして、適宜置き換えが行
われたビットパターンは、ＮＲＺＩ変換回路１４２に供
給され、ここでＮＲＺＩ変換されて出力される。変換後
の信号は、例えばディスクなどの記録媒体（図１９参
照）に記録され、あるいは通信路を介して伝送される。

【０１１７】＜復調回路＞次に、図１９を参照しながら
実施例２の復調回路について説明する。基本的には、上
述した変調方式の変換処理と逆の処理を行うようにすれ
ばよい。記録媒体から再生され、あるいは伝送された信
号系列には、上述したようにフレーム同期パターンが付
加されているので、これを参照することで、変調符号ブ
ロックや挿入ビット，あるいは結合ビットが認識され
る。

【０１１８】同図において、例えば前記変調回路によっ
てディスク１５０に記録された信号は、検出器１５２に
よって検出される。検出データは、シフトレジスタ１５
４，レジスタ１５６，シフトレジスタ１５８，レジスタ
１６０，シフトレジスタ１６２に順次シフトしながら格
納される。レジスタ１５６、１６０には、結合ビットｍ
ｂが格納される。ただし、挿入ビットｃｂの期間は、シ
フトレジスタへ格納が停止される。従って、３つのシフ
トレジスタ１５４，１５８，１６２には挿入ビットｃｂ
が除去されたデータが格納される。挿入ビットｃｂは、
ＤＳＶ制御のみを目的としたものであるので、そのビッ
トパターンは復調に直接関係しない。このため、符号系
列から除去される。

【０１１９】そして、符号変換部１６４には、シフトレ
ジスタ１５４に格納されている後ブロックの前側の２ビ
ットｂ3，ｂ1、レジスタ１５６に格納されている結合ビ
ットｍｂ，シフトレジスタ１５８に格納されている中央
のブロックの後側の２ビットｂ14，ｂ12の合計５ビット
が入力される。他方、符号変換部１６６には、シフトレ
ジスタ１５８に格納されている中央のブロックの前側の
２ビットｂ3，ｂ1、レジスタ１６０にに格納されている
結合ビットｍｂ，シフトレジスタ１６２に格納されてい
る前のブロックの後側の２ビットｂ14，ｂ12の合計５ビ
ットが入力される。

【０１２０】符号変換部１６４，１６６では、それら入
力ビットを見ることにより、変調時の結合ビットと前後
の処理の逆変換が行われる。すなわち、結合ビットが
「1」の場合、結合ビットの前後３ビットが 「000［1］000」の場合には「001［ ］100」に、 「100［1］… 」の場合には「000［ ］… 」に、 「 …［1］001」の場合には「 …［ ］000」に、それ
ぞれ変換される。

【０１２１】シフトレジスタ１５８に格納された１４ビ
ットデータのうちの中央１０ビット及び符号変換部１６
４，１６６で符号変換された前後各２ビットは、逆変換
テーブル１６８に供給される。そして、逆変換テーブル
１６８によってデータが復調される。復調された８ビッ
トデータは、Ｄ−フリップフロップ１７０を介して出力
される。

【０１２２】＜実施例２の効果＞以上のように、実施例
２によれば、所定間隔毎に挿入ビットを挿入することと
したので、ＤＳＶの制御性が向上し、低域周波数成分が
低減される。

【０１２３】＜実施例２の変形例＞なお、前記表２，表
３いずれの規則においても、挿入ビットｃｂを結合ビッ
トｍｂの前に配置したが、結合ビットｍｂの後側に挿入
ビットｃｂを隣接して配置しても、同様にｄ＝２，ｋ＝
１１の条件を満たした極性反転・非反転が実現できる。

【０１２４】＊実施例３＊ 次に、実施例３について説明する。この実施例も、前記
実施例２と同様にして．所定間隔毎に挿入ビットを挿入
することによってＤＳＶを制御するものである。前記実
施例２では５ビットの挿入ビットを用いたが、この実施
例３では４ビットの挿入ビットが用いられる。なお、本
実施例も、実施例１に示した８／１５変調方式に対する
適用例であり、ＤＳＶ制御用ビットの挿入によって８／
１５変調のランレングス条件であるｄ＝２，及びｋ＝１
１を満たすように配慮されている。

【０１２５】＜挿入パターン選択規則＞図２０には、本
実施例によるビットパターンが示されている。前記実施
例１によれば、１４ビット毎に結合ビットｍｂが挿入さ
れるので、１ブロックのデータは、ｂ1〜ｂ14の１４ビ
ット及び結合ビットｍｂから構成される。更に本実施例
によれば、所定の間隔毎にＤＳＶ制御用の挿入ビットｃ
ｂが挿入付加される。この挿入ビットｃｂのパターンｃ
1〜ｃ4を選ぶことによって挿入ビット後の極性が反転，
あるいは非反転（反転が２回の場合も含む）となり、こ
れによってＤＳＶ値が小さくなるように制御される。

【０１２６】表４には、４ビットの挿入ビットｃｂを結
合ビットｍｂの前に入れるようにした場合の挿入ビット
パターンｃ1〜ｃ4，及びそれらパターンの選択条件が示
されている。以下、この表４に従って、挿入パターンの
選択規則を説明する。

【０１２７】

【表４】

【０１２８】（1）挿入ビットによって極性を反転させ
る場合（表４［A］のパターン） 挿入ビットｃｂによって極性を反転させる場合は、挿入
ビット中のｃ3を「1」としたパターン「0010」を挿入す
る。このとき、後続する結合ビットｍｂは常に「0」に
する。

【０１２９】以上のような表４［A］に示すパターン「0
010」による極性反転については、同表に「条件の説
明」として記したように、挿入ビットｃｂの前後のブロ
ックのビットパターンには特に条件はなく、常にこのパ
ターンの挿入によって極性反転が可能である。

【０１３０】このときの最小反転間隔（ｄ＝２）につい
て考察する。まず、パターン「0010」を挿入し、前ブロ
ックの最後のチャネルビットｂ14及び後ブロックの最初
のチャネルビットｂ1がいずれも「1」であるとする。前
側については、挿入ビットｃｂの上位２ビットｃ1，ｃ2
がいずれも「0」であるため、ｄ＝２の条件を満たす。
後側については、挿入ビットｃｂの下位１ビットｃ4，
及び結合ビットｍｂがいずれも「0」であるため、同様
にｄ＝２の条件を満たす。

【０１３１】次に、最大反転間隔（ｋ＝１１）について
考察する。まず、パターン「0010」を挿入し、ｍ＝８，
ｎ＝１４のｍ／ｎ変換テーブルとしてＥＦＭテーブルを
用いた場合、両側のブロックの「0」の連続数は最大で
８である。従って、前側では、挿入ビットｃｂの上位２
ビットｃ1，ｃ2が「0」であることから、「0」の連続数
は８＋２＝１０となり、ｋ＝１１の条件を満たす。

【０１３２】このように、４ビットのパターン「0010」
を挿入ビットｃｂとして挿入することによって、ｄ＝
２，及びｋ＝１１の条件を満足しつつ、極性を反転する
ことができる。

【０１３３】（2）挿入ビットによって極性を反転させ
ない場合（表４［B］〜［F］のパターン） 次に、極性非反転の場合には、表中に示した条件に基づ
いて、 ａ，挿入ビットｃｂのすべてを「0」にする， ｂ，挿入ビットｃｂと結合ビットｍｂの計５ビットのう
ちいずれか２ビットを「1」とする， ｃ，挿入ビットｃｂ又は結合ビットｍｂのいずれかを
「1」とするとともに、前ブロックの後ろから３ビット
目あるいは後ブロックの前から３ビット目を「1」とす
る， ことによって、結果的に反転２回により非反転とするこ
とができる。この極性反転しない場合の挿入ビットパタ
ーンとその条件としては、表４に［B］〜［F］で示す５
通りがある。以下、順に説明する。

【０１３４】表４［B］の場合 前ブロックの後ろ２ビットｂ13，ｂ14がともに「0」
で、かつ、後ろブロックの始め２ビットｂ1，ｂ2がとも
に「0」である場合には、挿入ビットｃｂを「1000」と
するとともに、後続する結合ビットｍｂを「1」とす
る。

【０１３５】図２１には、このような場合の例が示され
ている。図２１中（A）は表４［B］の条件に該当するパ
ターンの一例である。これに対して、上述した表４
［A］の極性反転を行うと、図２１（B）に示すようなパ
ターンとなる。また、図２１（A）に対し、前記表４
［B］の極性非反転を行うと、図２１（C）に示すような
パターンとなる。これら図２１（B），（C）のパターン
に対してＮＲＺＩ変換を行った後の波形を示すと、それ
ぞれ図２１（D），（E）のようになる。

【０１３６】表４［C］の場合 前ブロックの終わり２ビットｂ13，ｂ14のいずれかが
「1」で、後ブロックの始め５ビットｂ1〜ｂ5のいずれ
かが「1」である場合には、挿入ビットｃｂ，及び後続
する結合ビットｍｂをすべて「0」とする。

【０１３７】図２２には、このような場合の例が示され
ている。図２２中（A）は表４［C］の条件に該当するパ
ターンの一例である。これに対して、上述した表４
［A］の極性反転を行うと、図２２（B）に示すようなパ
ターンとなる。また、図２２（A）に対し、前記表４
［C］の極性非反転を行うと、図２２（C）に示すような
パターンとなる。これら図２２（B），（C）のパターン
に対してＮＲＺＩ変換を行った後の波形を示すと、それ
ぞれ図２２（D），（E）のようになる。

【０１３８】表４［D］の場合 前ブロックの終わり５ビットｂ10〜ｂ14のいずれかが
「1」で、かつ、後ブロックの始め２ビットｂ1，ｂ2の
いずれかが「1」である場合には、挿入ビットｃｂ及び
後続する結合ビットｍｂをすべて「0」とする。

【０１３９】表４［E］の場合 前ブロックの終わり２ビットｂ13，ｂ14のいずれかが
「1」で、かつ、後ブロックの始め５ビットｂ1〜ｂ5が
ともに「0」である場合には、挿入ビットｃｂを「000
0」とするとともに、後続する結合ビットｍｂと後ブロ
ックの前から３ビット目のｂ3を「1」とする。

【０１４０】図２３には、このような場合の例が示され
ている。図２３中（A）は表４［E］の条件に該当するパ
ターンの一例である。これに対して、上述した表４
［A］の極性反転を行うと、図２３（B）に示すようなパ
ターンとなる。また、図２３（A）に対し、前記表４
［E］の極性非反転を行うと、図２３（C）に示すような
パターンとなる。これら図２３（B），（C）のパターン
に対してＮＲＺＩ変換を行った後の波形を示すと、それ
ぞれ図２３（D），（E）のようになる。

【０１４１】表４［F］の場合 前ブロックの後ろ５ビットｂ10〜ｂ14がすべて「0」
で、かつ、後ブロックの始め２ビットｂ1，ｂ2のいずれ
かが「1」である場合には、挿入ビットｃｂを「1000」
とするとともに、後続する結合ビットｍｂを「0」と
し、前ブロックの後ろから３ビット目のｂ12を「1」と
する。

【０１４２】図２４には、このような場合の例が示され
ている。図２４中（A）は表４［F］の条件に該当するパ
ターンの一例である。これに対して、上述した表４
［A］の極性反転を行うと、図２４（B）に示すようなパ
ターンとなる。また、図２４（A）に対し、前記表４
［F］の極性非反転を行うと、図２４（C）に示すような
パターンとなる。これら図２４（B），（C）のパターン
に対してＮＲＺＩ変換を行った後の波形を示すと、それ
ぞれ図２４（D），（E）のようになる。

【０１４３】これら、［B］〜［F］いずれの挿入・変換
を施しても、ｄ＝２，ｋ＝１１の条件を満たした符号パ
ターンが得られるように考慮されており、前記［A］と
同様である。

【０１４４】＜変調回路＞次に、実施例３の変調回路に
ついて説明する。回路構成は前記実施例２と同様であ
り、図１８に示した通りである。ただし、本実施例の場
合、挿入ビット生成回路１２０，１２２では、表４に示
した挿入ビットパターンが発生される。ＤＳＶ制御用の
挿入ビットパターンを挿入する場合には、図示しないタ
イミング回路で決められたタイミングでスイッチ１２
４，１２６が挿入ビット生成回路１２０，１２２側に切
り換えられ、上側シフトレジスタ１１０には反転パター
ン，すなわち表４の［A］に示したビットパターンが挿
入される。下側シフトレジスタ１１６には、表４［B］
〜［F］に従った非反転ビットパターンが挿入される。
なお、表４中［B］〜［F］のいずれのパターンを選ぶか
は、上側のシフトレジスタ１０６，レジスタ１０８，シ
フトレジスタ１１０からの入力ビットパターンに従って
判定・パターン制御部１１８で決定される。他の部分
は、前記実施例２と同様である。

【０１４５】＜復調処理手法＞次に、図２５を参照しな
がら、挿入ビットがある場合の復調処理手法について説
明する。基本的には、上述した変調方式の変換処理と逆
の処理を行うようにすればよい。なお、上述したよう
に、挿入ビットは所定間隔，例えば１０バイト毎に挿入
される。挿入ビットが挿入された結合ビットにおける復
調処理は図２５に示すように行われ、挿入ビットが挿入
されない結合ビットにおける復調処理は前記実施例１と
同様であり、図１２に示すように行われる。図２５は、
図１２と最初のステップ２００が異なるのみである。以
下、図２５の復調処理について説明する。

【０１４６】符号系列中の結合ビットｃｂに挿入ビット
ｍｂが隣接している部分においては、結合ビットｍｂ
と、挿入ビットｃｂのうちのｃ1との排他的論理和（Ｅ
Ｘ−ＯＲ）の演算が行われ（図２５，ステップＳ２０
０）、その結果に基づいて変調処理と逆の復調処理が行
われる。別言すれば、そのような処理が可能となるよう
に、表４における挿入ビットｃｂと結合ビットｍｂのビ
ットパターンが決められている。

【０１４７】（1）表４［A］，［C］，［D］の場合 これらの場合には、ｃ1＝ｍｂ＝「0」であり、（ｍｂ）
EXOR（ｃ1）＝「0」となる。従って、前ブロック，後ブ
ロックの変調符号は、そのまま１４→８変換テーブルに
より逆変換されて復調される（ステップＳ２００のＮ，
Ｓ５２）。

【０１４８】（2）表４［B］の場合 この場合には、ｃ1＝ｍｂ＝「1」であり、同様に（ｍ
ｂ）EXOR（ｃ1）＝「0」となる。従って、この場合も、
前ブロック，後ブロックの変調符号は、そのまま１４→
８に逆変換されて復調される（ステップＳ２００のＮ，
Ｓ５２）。

【０１４９】（3）表４［E］，［F］の場合 これらの場合には、ｃ1，ｍｂのいずれか一方が「1」で
あるため、（ｍｂ）EXOR（ｃ1）＝「1」となる（ステッ
プＳ２００のＹ）。すなわち、挿入ビット挿入時の変換
側によって前ブロック又は後ブロックの論理値が変更さ
れていない場合、つまり表４の［A］〜［D］の場合はＥ
ＸＯＲが「0」となる。しかし、いずれかの論理値が変
更されている場合、つまり表４の［E］，［F］の場合は
ＥＸＯＲが「1」となる。

【０１５０】表４［E］の場合には、結合ブロックｍｂ
の前３ビットｂ12，ｂ13，ｂ14が「100」ではないから
（ステップＳ５４のＮ）、結合ブロックｍｂの後３ビッ
トｂ2，ｂ3，ｂ4が「001」かどうかが判断される（ステ
ップＳ５８）。そして、Ｙであれば、ｂ3が「0」に変換
された後（ステップＳ６０）、１４→８に逆変換される
（ステップＳ５２）。表４［F］の場合は、前ブロック
が「100」であれば、ｂ12が「0」に変換された後（ステ
ップＳ５６）、１４→８に逆変換される（ステップＳ５
２）。

【０１５１】なお、この実施例３において、表４には、
ステップ６２に該当する処理が存在しないが、挿入ビッ
トを含まないブロックにおいてこのステップ６２の処理
が施される。

【０１５２】＜復調回路＞次に、図２６を参照しながら
復調回路について説明する。上述した実施例２の復調回
路（図１９）と比較して、シフトレジスタ２００，スイ
ッチ２０２，ＥＸＯＲ回路２０４の部分が異なるのみで
ある。

【０１５３】図において、検出器１５２から出力された
検出データは、シフトレジスタ１５４，レジスタ１５
６，シフトレジスタ１５８，レジスタ１６０，シフトレ
ジスタ１６２に順次シフトされながら格納される。ただ
し、挿入ビットｃｂの期間は、シフトレジスタ２００に
挿入ビットｃｂが格納され、シフトレジスタ１５４への
格納が停止される。従って、レジスタ１５４〜１６２に
は、挿入ビットｃｂが除去されたデータのみが格納され
る。

【０１５４】前記図２５で示したステップＳ２００の処
理を実行するため、挿入ビットｃｂに後続する結合ビッ
トｍｂが検出器１５２の出力に得られた時点で、スイッ
チ２０２がシフトレジスタ２００側に切り換えられる。
これにより、ＥＸＯＲ回路２０４にｍｂ及びｃ1が入力
され、（ｍｂ）EXOR（ｃ1）演算が行われる。そして、
得られたＥＸＯＲの値がシフトレジスタ１５４にシフト
する。この結果、レジスタ１５６，１６０に格納されて
いる結合ビットｍｂの論理値に基づく復調処理は、通常
の結合ビットに対しても、挿入ビットに後続する結合ビ
ットに対しても、同様の符号変換で可能となる。すなわ
ち、結合ビットｍｂの論理値を参照して、表４（E），
（F）と逆の処理が行われる。

【０１５５】＜実施例３の変形例＞なお、前記表４で
は、挿入ビットｃｂを結合ビットｍｂの前に配置した
が、結合ビットｍｂの後側に挿入ビットｃｂを隣接して
配置しても同様に、ｄ＝２，ｋ＝１１の条件を満たした
極性反転・非反転が実現できる。

【０１５６】＜実施例２，３の比較＞ＤＳＶの制御を最
小反転間隔や最大反転間隔の条件を満たしつつ行うため
には、挿入ビットのビット数が大きいほど制御の自由度
は大きい。しかし、必要以上のビット数は冗長度の増大
を招くのみである。実施例２では、挿入ビットを５ビッ
トとしているため、最小反転間隔の条件を満足し易く、
前後のブロックの論理値を変更する必要はない。他方、
実施例３では、挿入ビットが４ビットとなっているた
め、最小反転間隔の条件を満たすため、前後のブロック
の論理値を変更する必要がある。しかし、冗長度の観点
からは実施例３の方が優れている。

【０１５７】

【発明の効果】以上説明したように、この発明によれ
ば、次のような効果がある。 （1）結合ビットの前後の１ビットがいずれも「1」のと
きは、これらを「0」とするとともに、結合ビット内の
いずれかを「1」とし、結合ビットの前後いずれか一方
の側に「0」がｄ＋１個以上連続し、他方の側に「0」が
２ｄ＋１個以上連続する場合、及び、結合ビットの前後
いずれも「0」が２ｄ＋１個連続する場合には、結合ビ
ットのいずれかを「1」とするとともに、「0」が２ｄ＋
１個以上連続する変調符号ブロックの結合ビットからｄ
＋１ビット目を「1」とすることとしたので、反転間隔
の条件を満たしつつ、情報密度の向上を図ることができ
る。

【０１５８】（2）更に、結合ビットの前後いずれか一
方の側に「0」がｄ＋１個以上連続し、他方の側に「0」
が２ｄ＋１個以上連続する場合、及び、結合ビットの前
後いずれも「0」が２ｄ＋１個連続する場合には、結合
ビットのいずれかを「1」とするとともに、「0」が２ｄ
＋１個以上連続する変調符号ブロックの結合ビットから
ｄ＋１ビット目のいずれか又は両方を、ＤＳＶを考慮し
て「1」とすることとしたので、反転間隔のみならずＤ
ＳＶについても良好な制御を行うことができる。

【０１５９】（3）８／１４変換にＥＦＭの変換テーブ
ルを用いることとしたので、本方式を採用したフォーマ
ットによるディスクの再生と、ＣＤシステムのフォーマ
ットによるディスクの再生を、共通の復号テーブルを用
いて行うことができ、復調装置をより安価に構成するこ
とができる。

【０１６０】（4）同期パターンに論理値を任意に設定
できるビットを設けたので、ＤＳＶの制御を更に良好に
行うことができる。 （5）所定間隔毎に、所定ビット数の挿入ビットを結合
ビットに隣接して挿入することとしたので、ＤＳＶの制
御性が向上し、符号系列の低域周波数成分が良好に低減
される。

【図面の簡単な説明】

【図１】この発明の実施例１の変調処理手法を示す図で
ある。

【図２】実施例１の変調処理手法を示す図である。

【図３】実施例１の変調処理手法を示す図である。

【図４】実施例１の変調処理手法を示す図である。

【図５】実施例１の最大反転間隔を説明するための図で
ある。

【図６】実施例１の変調処理手法を示す図である。

【図７】実施例１の変調処理手法を示す図である。

【図８】実施例１の変調処理手法を示す図である。

【図９】実施例１のフレーム同期パターンの一例を示す
図である。

【図１０】実施例１の変調処理を示すフローチャートで
ある。

【図１１】実施例１の変調装置を適用したディスク記録
装置の主要部を示すブロック図である。

【図１２】実施例１の復調処理を示すフローチャートで
ある。

【図１３】実施例１の復調装置を適用したディスク再生
装置の主要部を示すブロック図である。

【図１４】実施例２の符号系列を示す図である。

【図１５】実施例２の変調処理方法を示す図である。

【図１６】実施例２の変調処理方法を示す図である。

【図１７】実施例２の変調処理方法を示す図である。

【図１８】実施例２の変調回路を示すブロック図であ
る。

【図１９】実施例２の復調回路を示すブロック図であ
る。

【図２０】実施例３の符号系列を示す図である。

【図２１】実施例３の変調処理方法を示す図である。

【図２２】実施例３の変調処理方法を示す図である。

【図２３】実施例３の変調処理方法を示す図である。

【図２４】実施例３の変調処理方法を示す図である。

【図２５】実施例３の復調処理を示すフローチャートで
ある。

【図２６】実施例３の復調回路を示すブロック図であ
る。

【符号の説明】

１０…変換ＲＯＭ（データ変換手段） １２，１４…レジスタ（変換データ格納手段） １６…同期符号出力部（同期パターン生成手段） １８…セレクタ（同期パターン付加手段） ２０…メモリ（符号系列生成手段） ２２…結合ビット処理部（符号系列生成手段） ２４…ポインタレジスタ（変調処理手段） ２６…ＤＳＶ演算＆符号確定部（変調処理手段） ２８…アドレスカウンタ（変調処理手段） ３０…並直列変換 ３２…ＮＲＺＩ変換部 ３４…光変調器駆動回路 ３６…ディスク（記録媒体） ３８…光源 ４０…光変調器 ４２…投射光学系 ５０…検出器（データ検出手段） ５２，５６…結合ビットメモリ（検出データ格納手段） ５４，５８…シフトレジスタ（検出データ格納手段） ６０…符号変換部（復調処理手段） ６２…逆変換メモリ（データ逆変換手段） １００…テーブル １０２…データセレクタ １０４…同期パターン出力部 １０６，１１０，１１２，１１６，１３６，１３８，１
５４，１５８，１６２，２００…シフトレジスタ １０８，１１４，１５６，１６０…レジスタ １１８…判定・パターン制御部 １２０，１２２…挿入ビット生成回路 １２４，１２６，２０２…スイッチ １２８，１３０…ＤＳＶ演算部 １３２…比較部 １３４…ＦＩＦＯメモリ １４０…パターン変換部 １４２…ＮＲＺＩ変換部 １５０…ディスク １５２…検出器 １６４，１６６…符号変換部 １６８…逆変換テーブル １７０…Ｄ−フリップフロップ ２０４…ＥＸＯＲ回路 Ｂ１，Ｂ２，Ｂ３…変調符号ブロック ｃｂ…挿入ビット ｍｂ…結合ビット

Claims (23)

【特許請求の範囲】
1. 【請求項１】 ｍビットのディジタルデータを、論理値
   「1」の間に論理値「0」が少なくともｄ個以上含まれて
   いる所定の反転間隔の条件を満たすｎ（ｎ＞ｍ）チャネ
   ルビットのディジタル変調符号に変換するデータ変換ス
   テップ；これによって得られたｎビットのディジタル変
   調符号の連続する２ブロックの間に、前記反転間隔の条
   件を満たす論理値のｄ−１ビットの結合ビットを挿入す
   る符号系列生成ステップ；結合ビットの前後の１ビット
   がいずれも「1」のときは、これらを「0」とするととも
   に、結合ビット内のいずれかを「1」とする第１の変調
   処理ステップ；結合ビットの前後いずれか一方の側に
   「0」がｄ＋１個以上連続し、他方の側に「0」が２ｄ＋
   １個以上連続する場合、及び、結合ビットの前後いずれ
   も「0」が２ｄ＋１個連続する場合には、結合ビット内
   のいずれかを「1」とするとともに、「0」が２ｄ＋１個
   以上連続する変調符号ブロックの結合ビットからｄ＋１
   ビット目を「1」とする第２の変調処理ステップ；を含
   むディジタル変調方法。
2. 【請求項２】 ｍビットのディジタルデータを、論理値
   「1」の間に論理値「0」が少なくともｄ個以上含まれて
   いる所定の反転間隔の条件を満たすｎ（ｎ＞ｍ）チャネ
   ルビットのディジタル変調符号に変換するデータ変換手
   段；これによって得られたｎビットのディジタル変調符
   号の連続する２ブロックの間に、前記反転間隔の条件を
   満たす論理値のｄ−１ビットの結合ビットを挿入する符
   号系列生成手段；結合ビットの前後の１ビットがいずれ
   も「1」のときは、これらを「0」とするとともに、結合
   ビット内のいずれかを「1」とする第１の変調処理手
   段；結合ビットの前後いずれか一方の側に「0」がｄ＋
   １個以上連続し、他方の側に「0」が２ｄ＋１個以上連
   続する場合、及び、結合ビットの前後いずれも「0」が
   ２ｄ＋１個連続する場合には、結合ビット内のいずれか
   を「1」とするとともに、「0」が２ｄ＋１個以上連続す
   る変調符号ブロックの結合ビットからｄ＋１ビット目を
   「1」とする第２の変調処理手段；を備えたディジタル
   変調装置。
3. 【請求項３】 ｍビットのディジタルデータを、論理値
   「1」の間に論理値「0」が少なくともｄ個以上含まれて
   いる所定の反転間隔の条件を満たすｎ（ｎ＞ｍ）チャネ
   ルビットのディジタル変調符号に変換するデータ変換手
   段；これによって得られたｎビットのディジタル変調符
   号の連続する２ブロックの間に、前記反転間隔の条件を
   満たす論理値のｄ−１ビットの結合ビットを挿入する符
   号系列生成手段；結合ビットの前後の１ビットがいずれ
   も「1」のときは、これらを「0」とするとともに、結合
   ビット内のいずれかを「1」とする第１の変調処理手
   段；結合ビットの前後いずれか一方の側に「0」がｄ＋
   １個以上連続し、他方の側に「0」が２ｄ＋１個以上連
   続する場合、及び、結合ビットの前後いずれも「0」が
   ２ｄ＋１個連続する場合には、結合ビット内のいずれか
   を「1」とするとともに、「0」が２ｄ＋１個以上連続す
   る変調符号ブロックの結合ビットからｄ＋１ビット目の
   いずれか又は両方を、ＤＳＶを考慮して「1」とする第
   ３の変調処理手段；を備えたディジタル変調装置。
4. 【請求項４】 ｍ＝８，ｎ＝１４，ｄ＝２であり、前記
   データ変換手段は、ＥＦＭに用いる変換テーブルに基づ
   いてデータ変換を行う請求項２又は３記載のディジタル
   変調装置。
5. 【請求項５】 反転間隔の条件のうち、最大反転間隔の
   条件を越えた数の「0」が「1」の間に連続する論理値パ
   ターンのデータを、同期パターンとして付加する同期パ
   ターン付加手段を備えた請求項２，３，又は４記載のデ
   ィジタル変調装置。
6. 【請求項６】 前記同期パターンは、任意に論理値を設
   定できるビットを含む請求項５記載のディジタル変調装
   置。
7. 【請求項７】 請求項１記載のディジタル変調方法によ
   って変調されたディジタルデータに基づいて記録用信号
   を得るステップ；これによって得られた記録用信号に基
   づいてデータを記録媒体に記録するステップ；を含む記
   録媒体の製造方法。
8. 【請求項８】 前記記録用信号は、ＮＲＺＩによって得
   られた信号である請求項７記載の記録媒体の製造方法。
9. 【請求項９】 請求項７又は８記載の記録媒体の製造方
   法によってディジタルデータが記録された記録媒体。
10. 【請求項１０】 請求項１記載のディジタル変調方法に
    よって変調されたディジタル信号の結合ビットと、その
    前後の変調符号ブロックのデータの論理値を参照して、
    前記変調処理と逆の復調処理を行い、ｎチャネルビット
    のディジタル変調符号を得る復調処理ステップ；これに
    よって復調されたｎチャネルビットのディジタル変調符
    号に前記データ変換手段と逆の変換を行って、ｍビット
    のディジタルデータを得るデータ逆変換ステップ；を備
    えたディジタル復調方法。
11. 【請求項１１】 請求項１記載のディジタル変調方法に
    よって変調されたディジタル信号の結合ビットと、その
    前後の変調符号ブロックのデータの論理値を参照して、
    前記変調処理と逆の復調処理を行い、ｎチャネルビット
    のディジタル変調符号を得る復調処理手段；これによっ
    て復調されたｎチャネルビットのディジタル変調符号に
    前記データ変換手段と逆の変換を行って、ｍビットのデ
    ィジタルデータを得るデータ逆変換手段；を備えたディ
    ジタル復調装置。
12. 【請求項１２】 ｍビットのディジタルデータを、変換
    テーブルを用いてｎ（ｍ＜ｎ）ビットの変調符号へ変換
    するステップ１；前記変調符号間にｐビットの結合ビッ
    トを加えた符号系列に対し、最大反転間隔，最小反転間
    隔，及びＤＳＶを考慮した変換処理を行うステップ２；
    このステップ２の変換処理が行われた符号系列の所定間
    隔毎に、所定ビット数の挿入ビットを結合ビットに隣接
    して挿入することによって、ＤＳＶを制御するステップ
    ３；を含むディジタル変調方法。
13. 【請求項１３】 挿入ビットが挿入される符号系列は、
    前記請求項１記載のディジタル変調方法によって得られ
    た符号系列である請求項１２記載のディジタル変調方
    法。
14. 【請求項１４】 前記ｍ＝８，ｎ＝１４，ｐ＝１であ
    り、最小反転間隔がｄ＝２であり、前記挿入ビットを５
    ビットとした請求項１２又は１３記載のディジタル変調
    方法。
15. 【請求項１５】 前記ステップ３において、極性を反転
    させる場合は、挿入ビット中の結合ビットから２ビット
    目又は３ビット目のいずれか一方を「1」とし、 極性を反転しない場合は、挿入ビット及び結合ビットを
    すべて「0」とするか、又はいずれか２ビットを「1」と
    する請求項１４記載のディジタル変調方法。
16. 【請求項１６】 前記ｍ＝８，ｎ＝１４，ｐ＝１であ
    り、最小反転間隔がｄ＝２であり、前記挿入ビットを４
    ビットとした請求項１２又は１３記載のディジタル変調
    方法。
17. 【請求項１７】 前記ステップ３において、極性を反転
    させる場合は、挿入ビット中の結合ビットから２ビット
    目を「1」とし、 極性を反転しない場合は、挿入ビット及び結合ビットを
    すべて「0」とするか、又はいずれか２ビットを「1」と
    するか、あるいは、いずれか１ビットを「1」とすると
    ともに、前ブロックの後ろから３ビット目又は後ブロッ
    クの前から３ビット目を「1」とする請求項１６記載の
    ディジタル変調方法。
18. 【請求項１８】 前記ステップ３において、極性非反転
    の挿入ビットを挿入するビットパターンの選択を、該当
    する結合ビットの前ブロックの後ろ２ビットの論理値及
    び後ブロックの前２ビットの論理値に基づいて判断する
    請求項１４又は１７記載のディジタル変調方法。
19. 【請求項１９】 請求項１２，１３，１４，１５，１
    ６，１７，又は１８のいずれかに記載のディジタル変調
    方法を実行するディジタル変調装置であって、ｍビット
    のディジタルデータを、前記変換テーブルを用いてｎビ
    ットの変調符号へ変換する手段；前記変調符号間にｐビ
    ットの結合ビットを加えた符号系列に対し、最大反転間
    隔，最小反転間隔，及びＤＳＶを考慮した変換処理を行
    う手段；この変換処理の際に、符号系列の所定間隔毎
    に、所定ビット数の挿入ビットを結合ビットに隣接して
    挿入することによって、ＤＳＶを制御する手段；を含む
    ディジタル変調装置。
20. 【請求項２０】 請求項１２，１３，１４，１５，１
    ６，１７，又は１８のいずれかに記載のディジタル変調
    方法で変調された符号の復調方法であって、 挿入ビット，結合ビット，及びその前後の変調符号ブロ
    ックのデータの論理値を参照して、前記変調処理と逆の
    復調処理を行うステップ；ｎビットの変調符号をｍビッ
    トのディジタルデータに逆変換する逆変換テーブルを用
    いて復調されたデータを得るステップ；を含むディジタ
    ル復調方法。
21. 【請求項２１】 請求項２０記載のディジタル復調方法
    を実行するディジタル復調装置であって、 挿入ビット，結合ビット，及びその前後の変調符号ブロ
    ックのデータの論理値を参照して、前記変調処理と逆の
    復調処理を行う手段；ｎビットの変調符号をｍビットの
    ディジタルデータに逆変換する逆変換テーブルを使用し
    て復調されたデータを得る手段；を含むディジタル復調
    装置。
22. 【請求項２２】 請求項２０記載のディジタル復調方法
    であって、 結合ビットと挿入ビットの排他的論理和と、その前後の
    変調符号ブロックのデータの論理値を参照して、前記変
    調処理と逆の復調処理を行うステップ；ｎビットの変調
    符号をｍビットのディジタルデータに逆変換する逆変換
    テーブルを用いて復調されたデータを得るステップ；を
    含むディジタル復調方法。
23. 【請求項２３】 請求項２２記載のディジタル復調方法
    を実行するディジタル復調装置であって、 結合ビットと挿入ビットの排他的論理和と、その前後の
    変調符号ブロックのデータの論理値を参照して、前記変
    調処理と逆の復調処理を行う手段；ｎビットの変調符号
    をｍビットのディジタルデータに逆変換する逆変換テー
    ブルを使用して復調されたデータを得る手段；を含むデ
    ィジタル復調装置。