JPS60152154A - 2進デ−タの符号化方式およびその装置 - Google Patents

2進デ−タの符号化方式およびその装置

Info

Publication number
JPS60152154A
JPS60152154A JP833184A JP833184A JPS60152154A JP S60152154 A JPS60152154 A JP S60152154A JP 833184 A JP833184 A JP 833184A JP 833184 A JP833184 A JP 833184A JP S60152154 A JPS60152154 A JP S60152154A
Authority
JP
Japan
Prior art keywords
binary data
bit
dsv
logic
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP833184A
Other languages
English (en)
Inventor
Minoru Ozaki
稔 尾崎
Teruo Furukawa
輝雄 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP833184A priority Critical patent/JPS60152154A/ja
Publication of JPS60152154A publication Critical patent/JPS60152154A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00Conversion of the form of the representation of individual digits
    • H03M5/02Conversion to or from representation by pulses
    • H03M5/04Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145Conversion to or from block codes or representations thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、2進データの符号化および復号化装置に関
し、特にたとえば2進データを磁気テープ等の記録媒体
に記録するのに適した符号データに変換する装置に関す
る。
〔従来技術〕
従来から、(磁気テープ等の記録媒体に記録に際し、2
進データを記録に適した符号データに変換し、記録する
方法がとられている。
符号化時に要求される性質として、(1)最小磁化反転
間隔(符号データ列において論理「0」の最小連続数に
1を加算しビット間隔Tを乗じた伯)Tmin が長い
、(2)最大磁化反転間隔(符号データ列において論理
[Ojの最大連続数に1を加算しピント間i)乗じた値
) Tmax が短い。(3)弁別窓幅(符号化ビット
間隔T七同−の値)TWが大きい。(4)記録信号の直
流成分が少ないなどかあiられ、記録再生糸の状態によ
り、適時各種符号化方式が選択される(参考文献日経エ
レクトロンクス1978 、12.11. PP126
〜163)上記(4)項に注目した符号化方式の従来例
の一つとして、低域同波数が伝送されない記録系例えば
ディジタルVTR用に用いられている8−10ブロック
変換方式について説明する。この変換方式は8ビツトの
入力信号256通り(28)に対し10ビツトの符号デ
ータを与えるものである。10ビツトの符号データのう
ち、5ビツトが論理「1」で残り5ビツトが論理「0」
である符号の組み合せは、252通り(10C5) で
あり、不足の4通りに対しては論理「1」が6個のもの
を2つ、論理「1」が4コのものを2つを符号データと
して採用し、計256通りの符号データを作る。
このように符号化したデータを論理rlJには記録電流
の高レベルを論理「0」には記録電流の低レベルを対応
させ記録すると七により、はぼ直流成分を持たない記録
が可能上なる。しかしながら、仁の符号化方式では論理
rlJあるいは論理「0」が最大10個連続することが
あり、最大磁化反転間隔Tmaxがl0T(Tはビット
間隔)と大きくなりディジタルデータを高密度に記録で
きない欠点があった。
〔発明の概要〕
この発り」は上記のような従来の2進データの符号化方
式の欠点を解消するためになされたもので2進データ列
をmビットごとに区分し、これら区分したmビットのデ
ータをnビットに変換する構成で論理「0」の連続する
量をR個に制限し、既に符号化された符号テ〜り列をD
SVにより符号データを選択する構成にすることにより
、最大磁化反転間隔Tmaxを短かくし、かつ、記録信
号の直流成分が少なくできる符号化方式およびその装置
を提供することを目的としている。
(発明の実施例〕 以下、この発明の一実施例を説明する。
−例として、m = 4、n = 6、R=2とする。
すなわち2進データ列を4ビツトご七に区分し、これら
区分した4ビツトのデータを6ビントの符号データに変
換する構成を備え論理1−0」の連続する量を2個に+
1ill限する符号化装置について説l:!IJする。
符号データを先頭から、Xl、X2、X3、X4、X5
、x6 L名付は符号ビットX2が論理「1」であると
規定し、なおかつ符号ビン)x5、x6が論理rO10
,Jとならない2進データをすべて列挙すると、第1図
に示すように22通りある。次にこの22通りの符号デ
ータを第2図に示すような方式(N工ZニーF方式)で
記録した場合においてDSVを演算するとcSvがOで
あるのが12通り、DSVが非零であるのが、10通り
ある。
第1図に各符号データのDSVの値(直前の記録電流の
レベルを低レベルとした。)を示す。
DSVが非零の時、符号ピントx&を1余く符号データ
が同一なのは5組あり、符号ビットXlの論理によりD
SVの極性が反対になっていることが第1図により判る
従ってこの5組のDSVが非零の符号データは、既に符
号化された先行する符号データ列のDSVの極性により
、そのDSVの極性と反対のDSVの極性を持つ符号デ
ータを選択する構成にする。
すなわち、符号ビンhxlの論理を選択する構成にする
ことにより、DSVの値を制限することができる。DS
Vが0の12通りと5組のDEiVが非零の符号データ
で、入力4ピントのデータの通υ数16(2)より大き
くなり、符号化が可能である。
以下、上記実施例の符号化装置について図について説り
]する。
第3図において入力端子(1)には符号化すべきデータ
が入力され、シフトレジスタ(2)に入力し、クロック
発生部(3)より出力する転送りロックAで転送される
。シフトレジスタ(2)の並列出力は、第1の変換部(
4)と第2のf」部(6)とに入力する。
第1の変換部(4)の出力は符号化データの下位4ビッ
トX3. X4. X5. X6 の出力が発生し、シ
フトレジスタ(5)に入力される。第2の変換部(6)
には、上記シフトレジスタ(2)の出力4ビツトと後述
するDSV演算部(8)の出力1ビツト七が入力し、符
号化データの上位1ピッ1−xlを出力し常時論理「l
」であるX2とともにシフトレジスタ(7)に入カスる
。シフトレジスタ(5)とシフトレジスタ(力とは、タ
ロツク発生部(3)より出力される転送りロックBで転
送されると七もに、タロツク発生部(3)より転送りロ
ックBの1/6の周期で出力されるバラーレルロードク
ロツクで第1および第2の変換11((4)(6)の出
力を収り込む。転送りロックAと転送りロックBとの同
期の比 4/6である。シフトレジスタ(7)の出力は
出力端子(9)より記録回路部に出力されNRZ工変調
されるとともに、DSV演算部(8)に出力される。D
Sv演算部では、前述したように既に符号化した先行す
る符号データ列のDSVを演算し、その極性と符号化し
た最終の記録レベルとにより、論理「1」が「0」を出
力する。例えば、先行する符号データ列のDSVの極性
が正とし、最終の記録レベルが高レベルであるとし、D
SV非零の符号データ、例えば第1図1番下の符号デー
タの組となった時この符号データのDSVが負の値とな
るようにする必要があるため“111001“を選ふ。
(第1図は直前の記録レベルを低レベルとしているため
第1図でDSVが止となる符号を選ぶ。) 次に、上記実施例の復号化装置について図を用い説明す
る。第4図において、入力端子(lO)にけ復号化すべ
き再生データデータがシフトレジスタ(11)に入力し
、タロツク発生部(12)より出力されル転送りロック
Cで転送される。シフトレジスタ(11)の出力は、I
JIJから2ビツト目を1余く5ビツトが変換部(13
)に入力し、復号を行い、シフトレジスタ(14)に復
号デ゛−タ4ビットを出力する。シフトレジスタ(14
)はタロツク発生部(12)で作られているパラレルロ
ードクロックで変換部(13)の出力を収り込み、タロ
ツク発生部(12)で作られた転送りロックDで出力端
子(15)に出力される。タロツク発生部(12)は、
再生データの情報を用いクロック作成を行い、転送りロ
ックCを出力すると七もに、転送りロックCの1/6の
同期のパラレルロードクロックを作るとともに、転送り
ロックDを作る。伝送りロックDは、転送りロックCの
4/6倍の周期を持つタロツクである。
なお、上記実施例ではm == 4、n =6、R=2
について説明したが、これに限らず、他の組み合せでも
良い、例えば、m = 8、n=10.、R=3につい
てもげ能である。符号データを先頭がらxi、 x2.
・・・xlOと名付は論理rOJの連続する個数が3個
以内であり符号ビットX2が論理rlJでありなおかつ
符号ピッh’x8. X9. XIOが論理「0.0.
0」とならない2進データの故は、386通り存在し、
DSVが0であるデータが136通り、DSVが非零で
あるデータが250通りある。先の実施例で述べたよう
に、Dsvが非零のデータは符号ビットxlを除くビッ
トが同じものを組にすることによりDsV#零のデータ
で125iの符号データに対応できDSVが0のデータ
136通りと合せて261通りきなり、入力デー〜りの
通り数256(2)より大きくなる。従って、適当に入
力データに対し符号データを削り当てることにより、m
=8、n==10.R=3で記録信号の直流成分が少な
い符号化が可能である。
また、上記実施例では、復号に、符号ピントX2を利用
していないが符号データをnピント単位に区切る場合に
、符号ビットX2は常時論理「1」であることを利用し
、復号時のnビット単位のブロック化の良否の判断基準
や誤り状態の把握ができる効果がある。
〔発り]の効果〕
以上のように、この発り」によれば、符号化ビットタU
の論理rOJの連続する数をに個K m+J I涙する
とともにDSVを制卸する構成としたので、最大磁化反
転間隔Tmaxが短かくなり、なおかつ、低−域向波攻
がilJ限される。従って低域周波数成分が通過しない
ロータリートランスを用いるとともにアジマス記録や重
ね書き記録を行うディジタルVTRや回転ヘッド型ディ
ジタル録音機において記録信号中に低域周波数成分が含
まれなくなるのでディジクル信号の高密度記録が1li
J能となる。
【図面の簡単な説明】
@1図はこの発明の一実施例に用いる符号データの条件
を満足する2進データとそのDSVを示す説明図、第2
図は、NRZI−F方式およびDSVを説明する波形図
、第3図はこの発りJの符号化装置の一実施例を示すブ
ロック図、第4図はこの発すJの復号化装置の一実施例
を示すブロック図である。 (1)、(lO)・・入力端子、(2)、(5)、(7
)、(11)、(14)・・・シフトレジスタ、(3)
 、(12)・・・タロツク発生部、(4)・・・第1
の変換部、(6)・・・第2の変換部、(8)・・Ds
V演算部、(9)、(15)・・・出力端子、(13)
・・変換部。 図中、同一符号は同一、又は相当部分を示す。 代 理 人 大 岩 増 雄 第1図 0 / 0.0 1 0 DSLJ=0/ / 00 
/ ODSU=0 0 / 0 1 0 / DSU=0 第2図 第33図 第4図 手 多売 補 正 書(自シ′も) 1.事件の表示 特願昭59−8881 号2 発明の
名称 2進データのイイ号化力式およびその装Vj3、補正を
する者 代表者片山にへ部 4、代理人 明細岩の発明の詳細な説明の欄 6、補正の内容 (υ明細書をつぎのとおり訂正する。

Claims (1)

  1. 【特許請求の範囲】 (1〕2進テークをmビット毎に区分し、これらの区分
    したmビットのデータをn(n>m)ビットのデータに
    変換する2進データの符号化方式において、論理「1」
    の符号ビットと次に現われる論理「1」の符号ビットと
    の間には、論理「0」が連続益個以内とし、変換後の先
    頭から2番目の符号ビットを論理rlJとし、変換後の
    最後尾の論理rlJの符号ビットの後の論理「0」の連
    続個数をに一1個以内とし、上記2進データのD8V(
    2進テータを記録電流波形に9換したときにこの記録電
    流波形の高レベル部分の総時間と低しベ割 ル部分の総時間との差を符号ビン) l/JJ隔1゛で
    二りた値)が零であるnビットの2進データ列A個に対
    しA個の入力2進データ列を各々対応させる符号化を行
    ない、上記DSVが非零であるnビットの2進データ列
    2B個を先頭の符号ビットを除くn−1ビツトの2進デ
    ータ列が同一であるB組の2進データ列に分けるととも
    にB個の入力2進データ列に対応させる符号化(A十B
    =2m)を行ない、符号化される上記nビットの2進デ
    ータ列の上記D8Vが非零の場合、既に符号化された2
    進データ列の上記DSVの極性が正(負)の時、1組(
    2個)の2進データ列の中から上記DSVが負げ)のn
    ビット2進データ列を選択することを特徴とする2進デ
    ータの符号化方式。 (2)mビットの2進データ列を並列に入力し、先頭か
    ら2番目の符号ビットを除< n −1ピツトの符号ビ
    ットが並列に出力される第1の変換部と上記mビットの
    2進データ列と既に符号化された2進データ列のDBV
    を演算するDSV演算部の出力とが入力されるm+1ビ
    ツトの入力部を持ち、先頭の符号ビットを出力する第2
    の変換部とを備えた2進データの符号化装置。
JP833184A 1984-01-19 1984-01-19 2進デ−タの符号化方式およびその装置 Pending JPS60152154A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP833184A JPS60152154A (ja) 1984-01-19 1984-01-19 2進デ−タの符号化方式およびその装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP833184A JPS60152154A (ja) 1984-01-19 1984-01-19 2進デ−タの符号化方式およびその装置

Publications (1)

Publication Number Publication Date
JPS60152154A true JPS60152154A (ja) 1985-08-10

Family

ID=11690204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP833184A Pending JPS60152154A (ja) 1984-01-19 1984-01-19 2進デ−タの符号化方式およびその装置

Country Status (1)

Country Link
JP (1) JPS60152154A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60201728A (ja) * 1984-03-26 1985-10-12 Canon Inc データ処理方法
JPS626540A (ja) * 1985-07-02 1987-01-13 Canon Inc デ−タ処理装置
JPH0216815A (ja) * 1988-07-04 1990-01-19 Sony Corp データ変換装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60201728A (ja) * 1984-03-26 1985-10-12 Canon Inc データ処理方法
JPS626540A (ja) * 1985-07-02 1987-01-13 Canon Inc デ−タ処理装置
JPH0216815A (ja) * 1988-07-04 1990-01-19 Sony Corp データ変換装置

Similar Documents

Publication Publication Date Title
JPH0544206B2 (ja)
JPS6367268B2 (ja)
JPS6318821A (ja) 符号化方法
JPH0714145B2 (ja) 情報変換方法
JP3935217B2 (ja) mビット情報ワードのシーケンスから変調信号への変換
JPH07118657B2 (ja) 2進デ−タ符号化及び復号化方式
JP3306271B2 (ja) 符号化方法、符号化回路、及び復号回路
EP0090047B1 (en) Encoding and decoding system for binary data
JPS60152154A (ja) 2進デ−タの符号化方式およびその装置
WO1998017005A1 (fr) Procede et circuit de modulation numerique et procede et circuit de demodulation numerique
JP2004518241A (ja) 一連のmビットの情報ワードを被変調信号に変換する方法
JPS60109358A (ja) 2進デ−タの符号化装置
JPS58139313A (ja) デイジタル磁気記録再生装置
JPS6069943A (ja) コ−ド変換方式
JPS634269B2 (ja)
JP2675621B2 (ja) ディジタルデータ記録方式
JP2690154B2 (ja) 1,5符号変調方法
JP2673068B2 (ja) レート2/5(2、18、2)符号を使用する2進データの符号化および復号の方法及び装置
JPH01221918A (ja) 可変長符号変換装置
JPH0260323A (ja) 情報変換方式
JPS634270B2 (ja)
JP2573067B2 (ja) 情報変換装置
JP2962027B2 (ja) 情報変換方法および情報記録装置
JP3018980B2 (ja) 記録符号変換装置
JP2700333B2 (ja) 7/8nrzi符号変換方法