JPS6318821A - 符号化方法 - Google Patents

符号化方法

Info

Publication number
JPS6318821A
JPS6318821A JP62068172A JP6817287A JPS6318821A JP S6318821 A JPS6318821 A JP S6318821A JP 62068172 A JP62068172 A JP 62068172A JP 6817287 A JP6817287 A JP 6817287A JP S6318821 A JPS6318821 A JP S6318821A
Authority
JP
Japan
Prior art keywords
bit
encoder
data
code word
bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62068172A
Other languages
English (en)
Other versions
JPH036699B2 (ja
Inventor
ジヨン・スコツト・エジンバーガー
アービンド・モチバイ・パテル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6318821A publication Critical patent/JPS6318821A/ja
Publication of JPH036699B2 publication Critical patent/JPH036699B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00Conversion of the form of the representation of individual digits
    • H03M5/02Conversion to or from representation by pulses
    • H03M5/04Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145Conversion to or from block codes or representations thereof

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明はM L (Maximum Likeliho
od :最大尤度)検出法を採用するP R(Rart
ial Re5ponse :パーシャルリスポンス)
チャネルに適するエンコーダに関する。
B、従来技術 部分応答最大尤度(Partial Re5ponse
 MaximumLj、kelihood : P R
M L )技法がディジタル通信チャネルに長い間利用
されてきている。例えば、Y、 Kabal and 
S、 Pa5upathy、 ”Partial−Re
sponseSignaling”、 IEEE Tr
ans、 Commun、 Technol、。
Vol、 C0M−23,pp、 921−934. 
September 1975;R,W、 Lucky
、 J、 5alz and E、 J、 Weldo
n、 Jr、。
PRINCIPLES OF DATA COMMUN
ICATIONS、 New York:McGraw
−Hill、 1968; G、 D、 Forney
、 Jr、、 ”TheViterbi Algori
thm”、 Proc、 IEEE、 Vol、 61
. PI)。
26g−278,March  1973;  and
  J、M、Wozencraftand  1.  
M、  Jacobs、  PRINCIPLES  
OF  COMMUNICATIONENGINEER
ING、 New York: Wileyt 196
5.を参照のこと。大容量記憶装置の記録チャネルに対
するPRML信号発生及び検出の原理についてもよく知
られている。例えば、G、 D、 Forney、 ”
MaximumLikelihood 5equenc
e Estimation of DigitalSe
quences in the Presence o
f IntersymbolInterference
”、IEEE Trans、 Inform、Theo
ry、 Vol。
IT−18,pp、363−378. May 198
2; H,Kobayashi。
“Application of Probabili
sticDecoding t。
Digital Magnetic Recordin
g”、 IBM、 J、 RES。
DEVELOP、、 Vol、 15. pp、 64
−74. January1971;and K、 N
ishN15hi and K、 l5hii、”A 
DesignMethod for Optimal 
Equalization jn MagneticR
ecording Channels with Pa
rtial Re5ponseChannel Cod
ing”、 IEEE Trans、 Magn、、V
ol。
MAG−19,pp、 1719−1721. Sep
tember 1983.を参照のこと。
従来のピーク検出磁気記録チャネルにおけるデータ検出
は、先ずアナログ信号を微分し、次にその微分された信
号をゼロ交差検出器で検出して検出ウィンド内のゼロ交
差事象の存在あるいは不存在を決定することによって達
成される。ディジタル通信チャネルでのデータ検出は、
送られた信号の振幅の周期的なサンプリングに一般に基
づいている。
ノイズや他の不完全要素が存在しない場合、ピーク検出
での誘導信号のゼロ交差は、変換が書込まれる刻時に対
応する回数だけ起きる。事前補完、連続長さ制限(Ru
n−Length−Limited; RL L )符
号化、及びより複雑な検出器がピーク検出システムの動
作を拡張してきた。
サンプルされ或いは刻時された検出においては、信号の
振幅は周期的にサンプルされ、このようなサンプルを表
わすデータがそこから解釈される。
最大尤度(ML)検出は、サンプルが解釈されるときに
、エラーの可能性を最小にする。
サンプルした振幅の検出により、複数の抽出回数におい
て各入力に対応する非ゼロサンプル振幅相互の干渉の存
在が予期される。このような信号は部分応答(PR)信
号と言われ、PR信号を伝送するチャネルはPRチャネ
ルと言われる。
ML検出は、費用及び複雑な考察の点を除けば、ピーク
検出や他の応用にも同様に利用できるにも拘らず、典型
的にはPRチャネル(以下、PRML チャネルという
)において利用されている。
典型的には、ある与えられたチャネル帯域幅において、
PR信号は全応答信号よりもデータ変換率が高い。ここ
で、全応答信号は抽出回数の1つを除いた全てにおいて
ゼロ振幅を有する信号である。
最も正確な検出及び解決のために良好な状態とするよう
に読みかえし信号をフィルタル処理することに加えて、
データの符号化のような、他の技法が用いられてML検
出器の性能が向上される。
記録チャネルでの使用のためのデータの符号化について
も知られている。各々、ピーク検出システム中で用いら
れるRLLコードにおいて、ゼロの最小及び最大連続数
を指定するところの(d、k)制約は、データ信号のセ
ルフクロッキング特性を維持する間の符号量干渉を減ノ
」為させる。
PRMLチャネルでは、チャネルコードはクロッキング
及び自動利得制御(AGC)情報を提供するようにも用
いられ得る。名目上のゼロサンプルの最大連続数が制限
されなければならないため、K制約はPRMLチャネル
のためのチャネルコード要求を指定するときに依然とし
て適している。
しかしながら、ゼロより大きい(ゼロ以外の)dを有す
るRLLコードはPRMLチャネルには必要がない。と
いうのは、ISIに対する補償はML検出器中に固有だ
からである。
他方、K制約はPRMLチャネルのために要求されるた
だ1つの制約ではない。ML検出は最も近い過去データ
の評価器に対して1つより多いオプションが開放される
ことを要求するので、検出遅延及びハードウェアの複雑
性を共に制限するように付加的制約が望まれる。入力信
号のデータ列が偶数の添字付のサンプルの部分列と奇数
の添字付のサンプルの部分列とにデマルチプレックス(
インターリーズ)され、また、ML検出が各部分列に独
立的に採用されるとすれば、各部分列中の連続する名目
上のゼロサンプルの数に対する制約は、検出遅延及びハ
ードウェア(の複雑さ)を制限する。このように、NR
ZIデータ表現によって、要求される制限は、偶数添字
及び奇数添字の部分列双方での連続するゼロの最大数に
対するものとなる。双方の部分列中での連続するNRZ
エゼロの最大数はに□制約と言われ、また、インターリ
ーブされるデータ列(元のデータ列のこと。)に対する
に制約と類似している。
連続長さ制約を有する符号化手法は、許容されるコード
語列の数(即ち、コード語の数のこと。)を2nより少
なくなるように制限する。ここで。
nはデータのビット数である。そのようなコードの(変
換)率は、1データビット対1コードピツトよりも小さ
な整数比として表わされる。このように、8ビットデー
タバイトが9ビットコ一ド語に写像されると、符号化率
(変換率)は8/9である。
C0発明の概要 本発明はML検出法を採用したPRチャネルに適したエ
ンコーダに関する。このエンコーダによれば、頻繁な非
ゼロ(復帰)サンプル操作を行う上においてチャネルの
タイミング及び利得制限回路の動作を改善できる。更に
、このエンコーダは、データ評価器の処理の最中に、経
路メモリ中に経路余裕をつくり出すことにより、ML検
出器の複雑さを制限する。
本発明によるエンコーダは、(d、に/に工)と記され
る3つのパラメータd、K、及びに工によって特徴づけ
られる。パラメータd及びKは、チャンネル出力コード
ピット列(即ち、コード語のこと。)中のゼロの連続長
さく連続数)の最小及び最大値を表わし、ここでゼロの
連続長さは検出処理中の沈黙期間に関係する。パラメー
タに工は特別な全ての偶数のあるいは奇数の部分列中の
ゼロの最大連続長さを表わす。本発明を用いた符号化手
法では、PRMLチャネルの文脈中ではゼロの最小連続
長さは適切ではないので、dは0に等しい。正確なタイ
ミング及び利得制限のためには小さなKが望ましく、小
さな値のに□はML検出器中で要求される経路メモリの
大きさを減小させる。
特に、本発明はディスク記憶装置でのディジタルデータ
の磁気記録での利用のためのPRMLコード制約に関す
る。しかしながら、ここでの符号化及び復号化のための
符号化手法制約及び装置は、ML検出を採用する全ての
PR信号発生システムに適用できる。
本発明の後述する実施例によれば、変換比率が8/9、
(0,に/に□)の値が(0,3/6)及び(0,4/
4)である。後述の実施例では、これらのパラメータを
有し変換比率8/9の符号化及び復号化の捜し出し表を
含む最適化された順次論理回路を提供する。
D、実施例 本発明の一実施例では、(0,4/4)制約下の変調比
率8/9のRLLブロック符号化手法によって、8ビッ
トデータから279種の9ビットのコード語が与えられ
る。コード語の全ての連鎖(ビットパターンのこと。)
が(d、に/にユ)制約に従うような少なくとも256
種の9ビットワ一ド語が独立に特定され得るようになっ
ている。
本発明の一実施例を用いた符号化手法は、8ビットのデ
ータから9ビットのコード語への変調(変換)のための
特別な役割を果し、この符号化手法は、逆方向からの対
称読み出し性を保持するとともに、互いに同様の構造を
有するデータ及びコード語の区画を創り出す。データの
区画は別々に特定可能であり、コード語への全写像は簡
単なプール関数に従って区画ビットをゲート通過させる
ことにより実行される。
Yを次のように表わし、Yは(0、K/に□)制約下の
符号化手法における9ビットコ一ド語であるとする。
Y= (Y工、Y2)Yl、Y4.Y、、Y6.Y、、
Y、、 ys) (1) 符号化済ビット配列(コード語のビットパターンのこと
。)の全てに対する制約に=4が達成されるためには、
(ビットパターンの)両端に連続する3つのゼロを有し
たり両端を除いた内側に5つの連続する5つのゼロを有
するような9ビットのビットパターンを除外しなければ
ならない。このような制約は次のプール関係式により与
えられる。
(Y□+Y2+Y、)  (y2+y3+y4+y、+
y、)(Y 3 + Y 4 + y s + y 6
+ y 7 )  (Y 4 + Y S + Y s
+Y7+Y、)   (Y、+Y、l+Y9)=1  
   (2)同様に、制約に□=4が達成されるために
は、全ての奇数ビット位置のビット配列(ビットパター
ン)についての次の(3)式、及び、全ての偶数ビット
位置のビット配列についての次の(4)式が成立しなけ
ればならない。
(Y工+y、+y5)(Ys+y7+y9)=1  (
3)(Y、+Y、+Y、)(y4+y6+ys)=l 
(4)279種の値の9ビット配列は前出の各式(2)
、(3)、及び(4)を満足し、それらの10進表示の
等価値は第4図中に与えられている。ここで、23種の
余分なコード語は特殊な用途即ち望ましくないコード語
パターンを除外する代替物として利用され得る。
第1図において、8ビットデータXと9ビットコ一ド語
Yは次のように与えられる。
X= (X工、N2)N3、N4、N5、N6、N7、
X、)    (5) Y= (Yユ、N2)N3、N4、YS、Y、、Y、、
Ye、 N9)    (6) コード語を指定するための最初の区画Mは、データ中の
ビットの組み合せから構成され、そこでは、8ビットデ
ータXの最初と最後の4ビットが、各々、何ら変更を加
えられずに、9ビットコ一ド語の最初と最後の4ビット
に写像され得る。この区画における9ビットコ一ド語の
中間ビット即わち5番目のビットは常に1である。こう
して、区画Mは次の関係式で特定さ得る163種のコー
ド語を含む。
M= (X□+X、+X3)  (x4+xs)  (
x、、+X7 + Xs) + N2 N7     
    (7)第2の区画M1は、データ中のビットの
組み合せから構成され、Yの最初の4ビットはXの最初
の4ビットと同じである。こうして、MはM工を含み、
X中の最初の4ビットの次式で与えられる特殊な構造に
より12種の異なるコード語指定を行う。
M工=M+ (X工+X、)N4     (8)残り
の81種のコード語の指定は区画N□、R工。
及びS□に分割され、これらは各々、42種、7種、及
び32種のコード語指定を特定する。これらの指定は、
Xの最初の4ビットについての次の式で与えられる6 N、=M (X1+X、)N4      (9)Rx
 = M +(X、 + N3) + N2     
(10)S工= (x工+X2+ N3)      
 (11)本実施例を用いた符号化手法では逆方向読み
取り対称性が得られる。これは、Xの最後の4ビットが
、Yの最初の4ビットに対して対称的に即ち逆読み方向
に、Yの最後の4ビットに写像されることを意味する。
こうして、先程の残りの81種のコード語指定の最後の
4ビットは区画M2)N2)R2及びN2により与えら
れ、これらは区画M1、N1、R工、及びS工の対称相
手である。特に、N2)N2)N2)R2)及びN2は
、表I中に示されるように、式(8)、(9)、(10
)、及び(11)とは対称的な論理式により与えられる
Xの最後の4ビットの排他的構造により特定される。
全てのビット位置カー1に符号化された配列(ビットパ
ターン)になることを避けるため、中間ビットY、が代
ってゼロに変換されて他の有効なコード語が創り出され
る。第1図のエンコーダ100の論理式が表■中に示さ
れている。
第1図において、符号化される変数Xニーx8は符号器
10oのゲート101−106,108−112.11
4−118,120−122.124−127、及び1
30−142に受信される。
これらの変数に応じてゲート107−110が各々コー
ド語指定の区画M工、N□、R1、及びSlを創り出す
。同様に、ゲート113−116がコード語指定の区画
M2)N2)R2)及びN2を創り出す。最後に符号化
された変数YニーY9がゲート117、119. 12
1. 128、129、134.138.139、及び
141により各々創り出される。
一方、デコーダ機能は、9ビット配列Y中のビットパタ
ーンの互いに排他的な構造(同一でないビットパターン
のこと。)を用いてXの構成要素のための論理式を得る
ことにより、符号器中に同様の区画を特定する。第2図
のデコーダの復号化式が表■に示されている。
符号化されている変数YニーY、は、第2図のデコーダ
200のゲート201−204.207−218、及び
225−234に受信される。コード化されていない変
数即ちデータを再生するための逆方向読み取りコード語
区画M1. NL、 R1、及びSlは、コード化され
ている変数YニーY、に応じてゲート2o5.207.
209、及び212により各々嘲り出される。同様に、
区画M2)N2)R2)及びs 、 ハ、ゲー)−20
6,208゜210、及び214により各々創り出され
る。最後に、データX、−X、がゲート215.219
.216.221.222.217.220、及び21
8により各々創り出される。
なお、第1図中、Xl−XI+が入力される8本のライ
ンが受信部であり、全てのゲートとそれらの組み合せラ
インが変換部である。
本発明の第2実施例では、変換比率が8/9、K=3、
K1=6である。(O13/6)ブロック符号化のため
のコード語指定の区画は表■中に与えられ、この表■は
区画ML、Mz、N3、M、E、 N□、R工、Sl、
N2)R2)及びN2の論理式を示している。表■は第
5A、5B図のエンコーダ500のための符号化論理機
能も示している。
デコーダ機能は9ビットコ一ド語Yの構造を用いた(Y
のビットの組み合せにより得られる)区画M、 E、N
1、R工、SいN2)R2)及びN2を特定する。これ
らの区画の論理式は、第6A、6B図のデコーダ600
の復号化論理機能と同様に、表■中に示されている。
第5A、5B図において、エンコードする変数X1−X
、はエンコーダ500のゲート501−554に受信さ
れる。これらの変数に応じて、ゲー)−501−503
,555,520,505,556,513がコード語
区画M1、N2)N3、M。
E、 N□、R工、及びS工を各々創り出す。同様に、
ゲート515.557.519がコード語区画N2)R
2)及びN2を創り出す。最後に符号化された変数Y□
−Y、が各々ゲート558 565により創り出される
一方、符号化された変数YニーY、は第6A、6B図中
のデコーダ600のゲー1−601−641に受信され
る。復号化のための区画E工、N工、R工及びS工は、
符号化された変数Y1−Y、に応じて、各々、ゲート6
01.604.607及び608により創り出される。
同様にして、区画M□、N2)R2及びN2は各々ゲー
ト602.609.611及び612により創り出され
る。また、復号化されたデータXニーX、はゲート64
2−649により各々与えられる。
表■及び■中の式を満足する272種の有効な9ビット
バイナリ−列(ビットパターン)の10進数表示の等価
値が第7図に示されている。第4図中の数値は対称的で
あるが(即ち、示されている各9ビットコ一ド語にとっ
て、これらのビット順序を反転させることによって生成
した数値もまた示されている。)、第7図中の数値はそ
のように対称的でない。
上述の実施例では、K工が増加したり、変換比率が減小
したり、あるいはブロック長が増大したりすることなく
してはKを減小できないような最適ブロック符号化手法
であった。同様に、Kが増加したり、変換比率が減小し
たり、あるいはブロック長が増大したりすることなくし
てはに工を減小できない。
F0発明の効果 上述のように本発明によれば、NRZ法等に特に適した
エンコーダを提供できる。
表! O、4/4エンコーダ 阿=(X1+X2+X3)・(X4+X5)・(X6+
X7+X8)+X2・X7Ml=M+(X1+X3)−
N4    N2=M+(X8+X6)・X5Nt=T
・(xt+x3)−xa    N2=マ・(X8+X
6) ・X5R1=M−(Xl+X3)・N2    
R2=M・(X8+X6)・X7S1=(X1+X2+
X3)     51=(X84X7+X6)Y1=X
1+R1+SL・N4 Y2=■・X2+R1+5L Y3=X3+R1+5l−N4 Y4=旧・X4+N1・5こΣ十R1・°デーTe5t
 ・ (て+32)Y5=M−(Xi−N2・N3・N
4・N5−N6−N7・N8)Y6=M2・X5+N2
・X’ア+R2・X5+S2−  (X)「+ s i
 )N7=X6+R2+S2−N5 52−X5Y8=+R2+52 N9=X8+R2+S2−N5 表  ■ 0.4/4デコーダ 阿=Y5+Y1・Yl・N3・N4・N6・N7・N8
・N9X1=(N1+N1)・YI X2=M1・N2+N1−Y4+RI X3=(N1+N1)−N3 X4=Ml−N4+R1・N4+S1・Y3X5=M1
−N6+R2−N6+S2−N7X6=(N2+N2)
・N7 X7=M2・N8+N2−Y6+R2 X8=(N2+N2)・N9 表■ 0.3/6エンコーダ N1=X1+X2+X3 N2=X7+X8 N3=X
2+X4+X5+X7M=M1−Ml−N3   E=
X1−N2−N3・N4−N4−N5−N6−N7−X
8N1= (X1+X3)−N4          
      N2=M1・(X8+X6)−X5R1=
sx−Cx2+xs−N6)−エ驚「「R2=+41・
(X8+X6)−X5S1.N2−p−(X1+X3)
・N4  S2.N3−(X1+X3)・X8Y1=(
E−M+N1)−X1+R1−X4+R2−(X4+X
7)+S1 ・N3− (x1+X6)Y2=(E−M
+N1)・X2+R1・う(3+R2−(X4+X7)
+S1・X1+52Y3:(M+N1) ・X3+N2
+R1・X1+R2・(X4+X7)+SLY4=(E
−M+N1)・X4+N2・X4+R1+52Y51・
河 Y6=(iFM+N2)・X5+R1+R2+S2・X
6Y7=(M+N2)・X6+N1・αg+x6)++
u・xs+R2−o+st+szY8=(M+N2) 
・X7+N1−(X5+X6)+R1・X5+R2・N
6゜十31− (Xl+X6)+S:LXIy9=(T
−M+N2)−X8+N1 ・(X5+X6)+R1・
x2+Xs−(R2+S1)+S2・X3表■ 0.3/6デコーダ E=Y1・Yl・N4・N5・N6・N9  M=Y5
+EN1還・(Y1+Y3)・N4・π    N2=
Y1・Yl・Y6R1=M・(yt+y2・N3)・N
4・N6  R2=M−(Y1+Y2)・N4・N6 S1=阿・N4・N6     S2=(M+Y1+Y
3)X1=E+(M+N1)・Y1+R1ΔシS1・N
2+S2・N8X2=E+(M+N1)−N2+R1−
N9X3=(M+N1)・N3+R1−迅S1・(Y1
+Y2)+S2・N9X4=E+(M+N1+N2)−
N4+R1・N1+R2・Yl−N2X5=E+(M+
N2) ・N6+N1−N8−N9+R1−N8+y9
− (R2+S1)X6=(M+N2)・N7+N1・
N7・N8+R1・N7+R2・N8+S1・(Yl・
Y2+Y8)+S2・N6X7=(M+N2)−N8+
R2−Yl・N3X8=E+(M+N2)・N9+R2
・Y7+S2
【図面の簡単な説明】
第1図及び第2図は各々本発明によるエンコーダの一実
施例及びこのエンコーダに適したデコーダを示すブロッ
ク図、 第3図は第1.2.5A、5B及び6A、6B図中の図
形記号の意味を示す図、 第4図は前記一実施例により得られた9ビットデ一タ語
と等価な10進表示の数値を示す図、第5A、5B図及
び第6A、6B図は前記以外の実施例のエンコーダ及び
このエンコーダに適したデコーダを示すブロック図、 第7図は第5A、5B図のエンコーダにより得られた9
ビットデ一タ語と等価な10進表示の数値を示す図であ
る。 出願人  インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人  弁理士  岡  1) 次  生(外1名) AND              0RFIG、 3 70 111 165 2102t、9 309 35
5402 !、:4348671 113 166 2
11 250 310 35フ +−034,,545
77311A  16フ 213 251 311 3
58  AO5446489751171742152
54314361Z、07453 49177 113
 175 217 255 3L5 3624C194
54493781191772LS  274 317
 363 410 455 49482122 1フ9
 221 278 319 366 413 458 
49786 125 182 223 231 327
 369 415  ムロ1 49987 125 1
!ID  22’+232 329 370 J9 4
62 5G190  L41 186 229 2!1
5 331 373 422 465 50391 1
42 187 230 256 333 37ム 1−
23 466 5059:3 14]  189 22
1 287 3%  375 425 467 506
94 145 190 233 291 335 3フ
7  :、27 469 50795 146 191
 234 293 333 37i1 429 4フ0
50910:!  151 201 239 299 
345 383  t&34475103 153 2
02 2ムl  301 346 393 435  
+、77106 155 205 243 303 3
49 39フ ム38 479109 158 207
 246 306 351 399 441  ム83
110 159 209 247 307 25440
1 4424+115FIG、”7 手  続  ネ市  正  書(方式)%式% 1、事件の表示 昭和62年 特許願 第68172号 2)発明の名称 エンコーダ 3、補正をする者 事件との関係  特許出願人 4、代理人 5、補正命令の日付 6、補正の対象 明細書の図面の簡単な説明の欄 7、補正の内容 明細書第23頁第9行乃至第11行の「第5A、5B図
・・・・ブロック図、」を次の文章に改める。 「第5図は第5A図と第5B図との連結関係を示す図、 第5A図及び第5B図は両方の図で前記以外の実施例の
エンコーダを示すブロック図。 第6図は第6A図と第6B図との連結関係を示す図、

Claims (4)

    【特許請求の範囲】
  1. (1)コード語のビットパターン中のゼロの連続数の最
    小値及び最大値についての制約を受けながらMビットの
    データをNビットのコード語に変換するエンコーダにお
    いて、前記コード語の偶数ビット位置の配列から成る偶
    数部分列及び奇数ビット位置の配列から成る奇数部分列
    の各々についてのゼロの連続数の最大値についても制約
    を設けたことを特徴とするエンコーダ。
  2. (2)特許請求の範囲第1項において、前記Mビット及
    びNビットは各々8ビット及び9ビットであることを特
    徴とするエンコーダ。
  3. (3)特許請求の範囲第2項において、前記コード語の
    ゼロの連続数の最小値及び最大値は各々0及び4であり
    、前記偶数部分列及び奇数部分列の最大値は4であるこ
    とを特徴とするエンコーダ。
  4. (4)特許請求の範囲第2項において、前記コード語の
    ゼロの連続数の最小値及び最大値は各々0及び3であり
    、前記偶数部分列及び奇数部分列の最大値は6であるこ
    とを特徴とするエンコーダ。
JP62068172A 1986-04-24 1987-03-24 符号化方法 Granted JPS6318821A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/855,641 US4707681A (en) 1986-04-24 1986-04-24 Method and apparatus for implementing optimum PRML codes
US855641 1986-04-24

Publications (2)

Publication Number Publication Date
JPS6318821A true JPS6318821A (ja) 1988-01-26
JPH036699B2 JPH036699B2 (ja) 1991-01-30

Family

ID=25321747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62068172A Granted JPS6318821A (ja) 1986-04-24 1987-03-24 符号化方法

Country Status (6)

Country Link
US (1) US4707681A (ja)
EP (1) EP0243708A1 (ja)
JP (1) JPS6318821A (ja)
AU (1) AU593096B2 (ja)
BR (1) BR8701783A (ja)
CA (1) CA1262189A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6067198A (en) * 1994-05-23 2000-05-23 Stmicroelectronics S.R.L. Apparatus and method for processing a data signal from a magnetic-media reading head
US6078462A (en) * 1994-05-23 2000-06-20 Stmicroelectronics, S.R.L. Device and method for processing servo signals in a parallel architecture PRML reading apparatus for hard disks

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63284930A (ja) * 1987-05-15 1988-11-22 Fujitsu Ltd mBnB符号変換回路
US4786890A (en) * 1987-07-28 1988-11-22 International Business Machines Corporation Method and apparatus for implementing a PRML code
US4888779A (en) * 1988-03-18 1989-12-19 International Business Machines Corporation Matched spectral null trellis codes for partial response channels
US4888775A (en) * 1988-03-18 1989-12-19 International Business Machines Corporation Trellis codes for partial response channels
US4939354A (en) * 1988-05-05 1990-07-03 Datacode International, Inc. Dynamically variable machine readable binary code and method for reading and producing thereof
DE68920739T2 (de) * 1989-08-16 1995-06-29 Ibm Daten-Kodierung für den Sofortstart von PRML-Empfängern.
US5099237A (en) * 1990-07-10 1992-03-24 Research Corporation Technologies, Inc. Method and apparatus for providing maximum rate modulation or compression encoding and decoding
US5196849A (en) * 1992-01-31 1993-03-23 International Business Machines Corporation Method and apparatus for implementing PRML codes with maximum ones
JP2648554B2 (ja) * 1992-08-13 1997-09-03 インターナショナル・ビジネス・マシーンズ・コーポレイション Prmlディスク駆動システムの非同期ゲイン調整方法および装置
US5260703A (en) * 1992-08-27 1993-11-09 Quantum Corporation Data encoding and decoding within PRML class IV sampling data detection channel of disk drive
US5268848A (en) * 1992-09-30 1993-12-07 International Business Machines Corporation Equalizer adjustment for partial-response maximum-likelihood disk drive systems
US5424881A (en) 1993-02-01 1995-06-13 Cirrus Logic, Inc. Synchronous read channel
JP3528929B2 (ja) * 1993-09-22 2004-05-24 ソニー株式会社 磁気記録装置
US5537112A (en) * 1994-01-12 1996-07-16 Seagate Technology, Inc. Method and apparatus for implementing run length limited codes in partial response channels
JPH07220398A (ja) * 1994-02-03 1995-08-18 Fujitsu Ltd 記録信号再生方法及びその装置
US5619539A (en) * 1994-02-28 1997-04-08 International Business Machines Corporation Data detection methods and apparatus for a direct access storage device
DE19549399B4 (de) * 1994-03-18 2004-03-04 Fujitsu Ltd., Kawasaki Phasensynchronisationsschaltung
US6002538A (en) * 1994-03-18 1999-12-14 Fujitsu, Ltd. PRML regenerating apparatus having adjusted slice levels
US5544178A (en) * 1994-06-10 1996-08-06 Cirrus Logic, Inc. Method and apparatus for encoding data in a PRML class-IV digital communication channel
US5576707A (en) * 1994-06-10 1996-11-19 Cirrus Logic, Inc. Method and apparatus for detecting and decoding data in a PRML class-IV digital communication channel
JPH0863905A (ja) * 1994-08-18 1996-03-08 Hitachi Ltd 記録再生装置、ディジタル信号処理装置およびエラー訂正方法
US5671252A (en) * 1994-09-21 1997-09-23 Analog Devices, Inc. Sampled data read channel utilizing charge-coupled devices
JP3456781B2 (ja) 1995-02-06 2003-10-14 富士通株式会社 磁気記録再生装置の復調回路
US5691993A (en) * 1995-06-07 1997-11-25 Seagate Technology, Inc. Rate 4/5 trellis code for PR4 channels with improved error propagation
US5635933A (en) * 1995-06-30 1997-06-03 Quantum Corporation Rate 16/17 (d=0,G=6/I=7) modulation code for a magnetic recording channel
US5757822A (en) * 1995-08-24 1998-05-26 Quantum Corporation Bit-interleaved rate 16/17 modulation code with three-way byte-interleaved ECC
KR100288672B1 (ko) * 1995-09-18 2001-05-02 포만 제프리 엘 노이즈예측최대근사검출을위한장치및방법
US5604497A (en) * 1995-10-10 1997-02-18 Lucent Technologies Inc. Apparatus and method for increasing density of run length limited block codes without increasing error propagation
US5790571A (en) * 1995-12-11 1998-08-04 Seagate Technology, Inc. Coding data in a disc drive according to a code having desired algebraic characteristics
US6181497B1 (en) * 1995-12-12 2001-01-30 International Business Machines Corporation System and method for providing nonadjacent redundancy synchronization bytes
KR100370416B1 (ko) * 1996-10-31 2003-04-08 삼성전기주식회사 고밀도 데이터의 기록/재생을 위한 부호화/복호화 방법 및 그에 따른 장치
KR100408532B1 (ko) * 1996-10-31 2004-01-24 삼성전자주식회사 데이타저장기기의prml코드생성방법
KR100450782B1 (ko) * 1997-08-27 2004-11-16 삼성전자주식회사 고밀도 데이타 저장기기를 위한 피알엠엘 코드의 부호화 및복호화 방법
US6035435A (en) * 1997-09-30 2000-03-07 Datapath Systems, Inc. Method and apparatus for encoding a binary signal
KR100506070B1 (ko) * 1997-10-07 2005-09-30 삼성전자주식회사 고밀도데이터의기록/재생을위한부호화/복호화방법
US6246346B1 (en) 1997-10-24 2001-06-12 Western Digital Corporation Storage system employing high-rate code with constraint on run length between occurrences of an influential pattern
US6018304A (en) * 1997-12-18 2000-01-25 Texas Instruments Incorporated Method and apparatus for high-rate n/n+1 low-complexity modulation codes with adjustable codeword length and error control capability
US6097320A (en) * 1998-01-20 2000-08-01 Silicon Systems, Inc. Encoder/decoder system with suppressed error propagation
US6046691A (en) * 1998-04-13 2000-04-04 Lucent Technologies Inc. Rate 16/17 (0,5) modulation code apparatus and method for partial response magnetic recording channels
US6198582B1 (en) * 1998-06-24 2001-03-06 Seagate Technology Llc Efficient run length limited code with short interleaved constraint
US6158027A (en) * 1998-08-31 2000-12-05 International Business Machines Corporation Enhanced noise-predictive maximum likelihood (NPML) data detection method and apparatus for direct access storage device (DASD)
US6271725B1 (en) 1998-09-30 2001-08-07 Lsi Logic Corporation Low voltage bipolar transconductor circuit with extended dynamic range
US6204781B1 (en) 1999-03-18 2001-03-20 Lucent Technologies Inc. General rate N/(N+1) (0, G) code construction for data coding
US6430713B1 (en) 1999-06-30 2002-08-06 International Business Machines Corporation System and method for constructing low complexity block coders
US6408419B1 (en) * 1999-07-01 2002-06-18 Infineon Technologies North America Corp. Trellis code for extended partial response maximum likelihood (EPRML) channel
JP4171171B2 (ja) * 2000-10-25 2008-10-22 株式会社日立グローバルストレージテクノロジーズ データ同期検出方法およびデータ同期検出装置、情報記録方法および情報記録装置、情報再生方法および情報再生装置、情報記録フォーマット、信号処理装置、情報記録再生装置、情報記録媒体
KR100370223B1 (ko) * 2001-02-05 2003-02-05 삼성전자 주식회사 데이터 기록/재생 장치 및 그 방법과 데이터 부호화 방법
US6819512B2 (en) * 2003-02-18 2004-11-16 Protoscience, Inc. Triple-attribute method of encoding and decoding magnetic data
US7030789B1 (en) 2004-12-01 2006-04-18 Hitachi Global Storage Technologies Netherlands B.V. Techniques for applying modulation constraints to data using periodically changing symbol mappings
US7064687B1 (en) 2005-01-31 2006-06-20 Hitachi Global Storage Technologies Netherlands B.V. Techniques for modulating data using short block encoders
US7071851B1 (en) 2005-01-31 2006-07-04 Hitachi Global Storage Technologies Netherlands B.V. Techniques for implementing non-uniform constraints in modulation encoded data
US7126502B2 (en) * 2005-02-01 2006-10-24 Hitachi Global Storage Technologies Netherlands B.V. Techniques for using interleaved encoders to obtain modulation constraints
US7142134B2 (en) * 2005-02-01 2006-11-28 Hitachi Global Storage Technologies Netherlands B.V. Techniques for generating modulation codes using running substitutions
US7715137B2 (en) * 2006-10-19 2010-05-11 Hitachi Global Storage Technologies Netherlands B.V. Servo patterns for patterned media
US7486208B2 (en) * 2007-05-16 2009-02-03 International Business Machines Corporation High-rate RLL encoding

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3815028A (en) * 1972-08-09 1974-06-04 Itt Maximum-likelihood detection system
US3969700A (en) * 1974-04-10 1976-07-13 International Business Machines Corporation Regional context maximum likelihood error correction for OCR, keyboard, and the like
US4382300A (en) * 1981-03-18 1983-05-03 Bell Telephone Laboratories Incorporated Method and apparatus for decoding cyclic codes via syndrome chains
JPS57155857A (en) * 1981-03-23 1982-09-27 Kokusai Denshin Denwa Co Ltd <Kdd> Maximum likelihood method and apparatus for error
US4500994A (en) * 1982-10-04 1985-02-19 Motorola, Inc. Multi-rate branch metric processor for maximum-likelihood convolutional decoder
US4567464A (en) * 1983-01-28 1986-01-28 International Business Machines Corporation Fixed rate constrained channel code generating and recovery method and means having spectral nulls for pilot signal insertion
GB8313331D0 (en) * 1983-05-14 1983-06-22 Int Computers Ltd Decoding run-length encoded data
US4573155A (en) * 1983-12-14 1986-02-25 Sperry Corporation Maximum likelihood sequence decoder for linear cyclic codes
JPS60173930A (ja) * 1984-02-20 1985-09-07 Fujitsu Ltd パイプライン処理ビタビ復号器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6067198A (en) * 1994-05-23 2000-05-23 Stmicroelectronics S.R.L. Apparatus and method for processing a data signal from a magnetic-media reading head
US6078462A (en) * 1994-05-23 2000-06-20 Stmicroelectronics, S.R.L. Device and method for processing servo signals in a parallel architecture PRML reading apparatus for hard disks

Also Published As

Publication number Publication date
BR8701783A (pt) 1988-02-02
EP0243708A1 (en) 1987-11-04
CA1262189A (en) 1989-10-03
JPH036699B2 (ja) 1991-01-30
AU7188887A (en) 1987-10-29
AU593096B2 (en) 1990-02-01
US4707681A (en) 1987-11-17

Similar Documents

Publication Publication Date Title
JPS6318821A (ja) 符号化方法
JPH0319735B2 (ja)
US4882583A (en) Modified sliding block code for limiting error propagation
JPH0544206B2 (ja)
JPH05274811A (ja) Prmlコードを実行するための方法と装置
JPH01256251A (ja) コード化方法
JPS6367268B2 (ja)
JPH0526271B2 (ja)
JP2002335160A (ja) 変調符号化方法
JP3363432B2 (ja) データ符号化システム
JPH10508456A (ja) mビットの情報語の系列を変調信号に変換する方法、記録キャリアを製造する方法、コード装置、装置、記録装置、信号及び記録キャリア
JPS6226102B2 (ja)
TW459445B (en) Method and device for encoding/decoding N-bit source words into corresponding M-bit channel words, and vice versa
KR100809970B1 (ko) 변환이 패리티 반전이 되도록, 엔-비트 소스어를 대응하는엠-비트 채널어로, 그리고 역으로 인코딩/디코딩하는 장치및 방법
JP2004312779A (ja) コードワード配置方法
JPS62272726A (ja) 符号化回路
US6985320B2 (en) Method and apparatus for encoding data to guarantee isolated transitions in a magnetic recording system
JPH02265329A (ja) 符号逆変換装置
JPH02119434A (ja) 符合化回路及び復合化回路
JPS60152154A (ja) 2進デ−タの符号化方式およびその装置
JPH01221918A (ja) 可変長符号変換装置
JP2005513706A (ja) データストリームの符号化方法
JPS61227431A (ja) 符号変換装置
JPH0534747B2 (ja)
JP2673068B2 (ja) レート2/5(2、18、2)符号を使用する2進データの符号化および復号の方法及び装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees