JP2004312779A - コードワード配置方法 - Google Patents

コードワード配置方法 Download PDF

Info

Publication number
JP2004312779A
JP2004312779A JP2004202307A JP2004202307A JP2004312779A JP 2004312779 A JP2004312779 A JP 2004312779A JP 2004202307 A JP2004202307 A JP 2004202307A JP 2004202307 A JP2004202307 A JP 2004202307A JP 2004312779 A JP2004312779 A JP 2004312779A
Authority
JP
Japan
Prior art keywords
code
codeword
codewords
conversion
word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004202307A
Other languages
English (en)
Other versions
JP3953481B2 (ja
Inventor
Jae-Seong Shim
載 晟 沈
Ki-Hyun Kim
基 鉉 金
Kenshu Boku
賢 洙 朴
Kiu-Hae Jung
奎 海 丁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004312779A publication Critical patent/JP2004312779A/ja
Application granted granted Critical
Publication of JP3953481B2 publication Critical patent/JP3953481B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00Conversion of the form of the representation of individual digits
    • H03M5/02Conversion to or from representation by pulses
    • H03M5/04Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145Conversion to or from block codes or representations thereof
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/46Conversion to or from run-length codes, i.e. by representing the number of consecutive digits, or groups of digits, of the same kind by a code word and a digit indicative of that kind
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G11B2020/1457Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof wherein DC control is performed by calculating a digital sum value [DSV]

Abstract

【課題】 短いコードワードビットを主変換コードワード長さとして使用することにより記録密度側面にて高い効率性を提供し、またコードワード間にランレングス条件を満足せずにコードワードを他のコードワードに代える場合にもコード列のDC抑圧能力を保持すべくコードワードを配することによりコード列の優秀なDC抑圧能力を備えるコードワード生成及び配置方法を提供する。
【解決手段】 先行するコードワードaと後続するコードワードbとがコード列Xをなす時、コードワードbはコードワード内に含まれた「1」の数が奇数なのか偶数なのかを示すパラメータ特性が互いに反対であるb1とb2とのうちから選択可能なコードワードとして配する段階と、aとb1のコード列をX1、aとb2のコード列をX2とする時に、コードワードとコードワード間に与えられた所定の境界条件によりaまたはb1,b2が異なったコードワードに代替さるべき時、X1とX2とのINVは反対に保持さるべくコードワードを配する段階とを含む。
【選択図】 図3

Description

本発明は記録媒体に記録されるソースワードについて生成されたコードワードを配するコードワード配置に係り、より詳細にはソースコードについてランレングス制限を有するコードワードを生成してコード列のDC制御特性が保持さるべくコードワードを配するコードワード生成及び配置方法に関する。
(d,k,m,n)と表現されるRLLコードにおいて、コードの性能は大きく記録密度の側面とコードのDC成分を抑圧する能力とによりその優秀さが評価される。ここで、mはデータビット数(別名、ソースデータのビット数、情報ワードビット数ともいう)、nは変調後のコードワードビット数(別名、チャンネルビット数ともいう)、dはコードワード内において1と1との間に存在しうる連続する0の最小数、kはコードワード内において1と1との間に存在しうる連続する0の最大数である。コードワード内ビット間隔はTで示す。
変調方法にて記録密度を向上させられる方法は、dとmとは与えられた条件としておいたままコードワードのビット数nを減らすことである。しかし、RLLコードはコードワード内において1と1との間に存在しうる連続する0の最小数であるdと連続する0の最大数であるkとを満足せねばならない。この(d,k)条件を満足させつつデータビット数をmとするとき、RLL(d,k)を満足するコードワード数は2以上ならばよい。しかし、実際このようなコードを使用するためにはコードワードとコードワードとが連結される部分でもランレングスが制限条件、すなわちRLL(d,k)条件を満足せねばならず、光ディスク記録/再生装置のようにコードのDC成分がシステム性能に影響を与える場合には使用しようとするコードがDC抑圧能力を有せねばならない。
このようなRLL変調されたコードストリームにてDCを抑圧する最も重要な理由は再生信号がサーボ帯域に付与する影響を最小化するためである。DCを抑圧する方法を、以下DSV(Digital Sum Value)制御方式と呼ぶ。
DSV制御方式は大きく2種類がある。一つはコード自体にDSVを制御できるDSV制御コードを有している方式であり、他の一つはDSV制御時点ごとにマージビットを挿入する方式である。EFM+(Eight to Fourteen Modulation plus)コードは別途のコード表を使用してDSV制御を行うコードであり、EFMコードや(1,7)コードはマージビットを挿入してDSV制御を行うコードである。
従って、前述の条件を満足させつつコード自体にDC抑圧制御できるDSV制御コードを有している従来の変調用コードグループの形態は図1に示されたように所定数の主変換コードグループとそれぞれの主変換コードグループと対をなしてDC抑圧制御させるDC抑圧制御用コードグループを有する形態より構成された。この場合、所定数の主変換コードグループ内のコードワードを区分する何種類かの特徴があるが、それは主変換コードグループAとB内のコードワードは同じコードワードが存在せず、もし重複コードを使用したとするなら、重複コードの復調用変換コードグループCとDのようなコードグループが存在するということである。このとき、重複コードの復調用変換コードグループCとDとには同じコードワードが存在しないが、主変換コードグループAまたはB内のコードワードは重複コードの復調用変換コードグループCまたはDに存在しうる。それら主変換コードグループA、Bと重複コードの復調用変換コードグループC、Dのコードワード数は、もし変換前ソースワードのビット数をmビットとすれば2個が存在する。
コードグループE〜HをそれぞれコードグループA〜Dと共にDC抑圧用として使われるDC抑圧制御用コードグループとすれば、コードグループE〜H内のコードワード特徴はそれぞれのコードグループ対であるコードグループA〜D内のコードワードと同じ条件を有するということである。すなわち、重複コードワードを生成できる条件やコードワードのリードゼロ数に関する条件がDC抑圧制御用コードグループE〜Hと、コードグループE〜Hと共にDC制御できるコードグループA〜D内のコードワードの生成条件が同一である。
例えば、現在DVD(Digital Versatile Disc)にて使われているRLL(2,10)のランレングス条件を有してコードワードの長さnが16ビットであるEFM+コードの特徴は図2に示された通りである。主変換コードグループMCG1(図1では「A」)とMCG2(図1では「B」)とがあり、重複コード復調用変換コードグループDCG1(図1では「C」)とDCG2(図1では「D」)とがあり、それぞれの変換コードグループと対をなしてDC抑圧制御できる4つのDSVコードグループ(図1では「E〜H」)が存在する。それら4つの変換コードグループとDC制御用コードグループである4つのDSVコードグループ間には同じコードワードは存在しない。
また、全体のコードグループ内の重複コードワード生成条件も全て同一であり、DC制御できるコードグループ対(MCG1と第1DSVコードグループ、MCG2と第2DSVコードグループ、DCG1と第3DSVコードグループまたはDCG2と第4DSVコードグループ)内のコードワードの特徴も同じように構成されている。
すなわち、コードワードの最小ビット(LSB:Least Significant Bit)から連続する0の数(以下、「エンドゼロ数」という)が2〜5間のコードワードは重複コードワードを生成して使用し、この規則は全コードグループにわたり同一である。主変換コードグループMCG1と共にDC抑圧制御を行うDC抑圧制御用第1DSVコードグループ内のコードワードは最大ビット(MSB:Most Significant Bit)から連続する0の数(以下、「リードゼロ数」という)が2〜9であり、主変換コードグループMCG2と共にDC抑圧制御を行うDC抑圧制御用第2DSVコードグループ内のコードワードはMSBから連続する0の数が0〜1である同じ規則によっている。重複コード復調用変換コードグループDCG1と共にDC抑圧制御を行うDC抑圧制御用第3DSVコードグループ内のコードワードは一部ビット(ここでは、b15(MSB)とb3)がどちらも「0b」であり、重複コード復調用変換コードグループDCG1と共にDC抑圧制御を行うDC抑圧制御用第3DSVコードグループ内のコードワードは一部ビット(ここではb15(MSB)またはb3)が「1b」である特徴を有している。
図1または図2に示されたような変調コードグループを使用する従来の変調方法のEFM+より記録密度側面にて有利な8 to 15変調コードを開発するにあたってコードワードとコードワードとが連結される境界附近にて境界規則が適用されてコードワードに変化が生じる場合、コード列の最初の特性が変わる問題点が生じた。
前述の問題点を克服するために、本発明の目的はランレングス制限を有したコードワードを生成してコード列配置時に境界規則によりコードワードが代替される場合にも最初のコード列特性をそのまま保持すべくコードワードを配するコードワード生成及び配置方法を提供するところにある。
前記課題を解決するための、記録媒体に記録されるソースワードについて生成されたコードワードを配するコードワード配置方法は、先行するコードワードaと後続するコードワードbとがコード列Xをなすとき、前記コードワードbはコードワード内に含まれた「1」の数が奇数なのか偶数なのかを示すパラメータ(INV)の特性が互いに反対であるb1とb2とのうちから選択可能なコードワードとして生成する段階と、前記aとb1とのコード列をX1、aとb2とのコード列をX2とするときに、コードワードとコードワード間に与えられた所定の境界条件によりaまたはb1,b2が異なったコードワードに代替さるべき時、X1とX2とのINVは反対に保持さるべくコードワードを配する段階を含むことを特徴とする。
前記所定の境界条件がコードワード間に連続する0の数が最小2以上でなければならないと規定する時、前記aコードワードのLSBからMSB方向に連続する0の数(EZ_a)が0であり、前記コードワードb1,b2のMSBからLSB方向に連続する0の数(LZ_b1,LZ_b2)が1である場合に、前記境界条件が満足すべく前記aまたはb1,b2のコード変換が生じるのが望ましい。
前記aとb間に連続する0の数が1以下である場合、境界をなす0が2より大きくて10より小さいようにaとbとを変換することが望ましい。
コードワード間に境界条件が満足しない時、前記コード列X1内のコードワードaと前記X2内のコードワードaとは他のコードワードに変換され、この時前記X1とX2とで変換された各コードワードaに同じINV値を持たせ、それぞれ連続するワードワードb1とb2とのINVにより、結局X1とX2とのINVが相異なるべくコード変換を行うことを特徴とする。
本発明によれば、短いコードワードビットを主変換コードワード長さとして使用することにより記録密度側面にて高い効率性を提供する。
以下、添付された図面を参照して本発明を詳細に説明する。
図3は本発明のコード生成及び配置方法の基本的なフローチャートであり、記録媒体に記録するソースワードのコードワード生成及び配置方法は所定ランレングス条件に合うコードワードを生成し、前記各ランレングス条件別に生成されたコードワードをグルーピングする(300段階)。そして、ソースワードに対するコード(ワード)列がDC制御能力を有すべくコードワードを配する(310段階)。コード列において所定境界条件が満足するかをチェックし(320段階)、満足しない場合、境界条件を満足するコードワードに代えるが、この時最初のコードワード配置時に考慮したDC制御特性がそのまま保持さるべくコードワードを代替する。
ソースコードに対して変換されるコードワードのコードテーブルは大きく3種、すなわち、1)主変換テーブル、2)直流制御用変換テーブル、そして3)補助直流制御用変換テーブルとして生成される。
図4は主変換テーブルのさまざまなコードワードグループと該当コードグループのコードワード特性を表示したものである。コードまたはコードワードの最小ランレングスをd、最大ランレングスをk、ソースデータのビット数をm、変調後のコードワードのビット数をnとしてコードワードのLSBからMSB方向に連続する0の数をEZ(エンドゼロ数)、MSBからLSB方向に連続する0の数をLZ(リードゼロ数)とする。例えば、d=0,k=10,m=8,n=15,0≦EZ≦8のコードワードをLZの条件により分類すると次の通りである:
1)2≦LZ≦10を満足するコードワード数:177
2)1≦LZ≦9を満足するコードワード数:257
3)0≦LZ≦6を満足するコードワード数:360
4)0≦LZ≦2を満足するコードワード数:262
m=8であるソースデータならば、変調されるコードワード数は最小256以上でなければならないが、上において1)の場合、コードワード数が256に達し得ないので他のLZ条件を満足するコードワードのうちから一部を持ってきて必要なコードワード数を満足させうる。この場合、3)のLZ条件を満足するコードワードのうちから83個を持ってきて、1)のグループに追加させられる。これにより、1)と2)グループに属するコードワードはそれぞれ260個と257個とになり、3)のグループは360−83=277個、4)グループのコードワードは262個であり、各条件に該当するグループのコードワード数が8ビットのソースデータに対して256個であり、変調コードワードの最小数を満足させられる。図4の表にてMCG(Main Code Group)1は、前記1)の条件に該当するコードワードと、3)を満足するグループから持ってきた一部(83個)のコードワードとを含むコードグループの名称であり、MCG2、MCG3、MCG4はそれぞれ順に前記2)、3)(前記83個のコードワードを除いた残りのコードワードを含む)、4)の条件に該当するコードワードを含むグループの名称であり、それら主コードグループ(MCG1〜MCG4)それぞれから256個のコードワードだけソースコードに対する変換コードとして使われうる。
図5はDC制御用変換テーブルのさまざまなコードワードグループと該当コードグループのコードワード特性とを示す表である。例えば、d=2,k=10,m=8,n=17,0≦EZ≦8とする時、DC制御用変換コードテーブルはLZ条件により次の4種類グループ(順に、図4のDCG1,DCG2,DCG3,DCG4)を含められる:
1)2≦LZ≦10を満足するコードワード数:375個
2)1≦LZ≦9を満足するコードワード数:546個
3)0≦LZ≦6を満足するコードワード数:763個
4)0≦LZ≦2を満足するコードワード数:556個
DC制御用変換テーブルをなす各グループは同じソースデータに対して選択的に対応される最小2つのコードワードを備えなければならないので、8ビットのソースデータに対して最小限512個(2+2)以上のコードワード数を持たねばならない。1)のLZ条件を満足するコードワードのグループ内のコードワード数は512より小さいために、他のLZ条件を満足するコードワードのグループから剰余コードワードを持ってきて、グループ1)のコードワード最小具備数を満足させられる。例えば、この実施例では3)の条件を満足するコードワードよりなるグループから177個のコードワードを持ってきて、1)のコードグループに追加でき、従って1)のコードグループは375+177=552個のコードワードを有せる。
図6は補助DC制御用変換テーブルのさまざまなコードワードグループと該当コードグループのコードワード特性とを表した表である。例えば、d=2,k=10,m=8,n=15のコードワードのうち、9≦EZ≦10を満足するコードワードと主コード変換グループにて余るコードワードとLZ=7,8またはLZ=4,5のコードワードとを補助DC抑圧制御コードグループのコードワードとして使用する。このコードワードの生成条件を具体的に説明すれば次の通りであり、各項目は順に図5の表にて補助DC制御用補助変換テーブルの名前のACG1,ACG2,ACG3,ACG4として示される:
1)9≦EZ≦10であってLZ≠0を満足するコードワード5つ+MCG1にて余るコードワード4つ=9つ
2)9≦EZ≦10であってLZ≠0を満足するコードワード5つ+MCG2にて余るコードワード1つ=6つ
3)9≦EZ≦10であってLZ≠1のコードワード5つ+MCG3にて余るコードワード21個+7≦LZ≦8であって0≦EZ≦8であるコードワード15個=41個
4)9≦EZ≦10であるコードワード7つ+MCG4にて余るコードワード6つ+3≦LZ≦5であって0≦EZ≦8であるのコードワード85個=98個
コードワードaとコードワードbとが連結される時に連結される地点においてもランレングス(d,k)条件が満足されねばならない。図7はコードワードaとbとが連結される時にランレングスの条件のために考慮せねばならないことを示したものである。図7にて、コードワードaのエンドゼロ(EZ_a)とコードワードbのリードゼロ(LZ〜b)を足した値が最小ランレングスd以上であって最大ランレングスk以下でなければならないということがランレングスの条件を満足すると言える。
図8は図7を通じて説明したランレングスの条件を満足できない場合が生じる場合、コード変換前後によるINV変化様相の例を表したものである。コードワードbは先行するコードワードaのEZにより指定されたグループから決まるが、aやbがそれぞれ主変換テーブルやDC変換テーブルのグループのうちコードワード数が不足して他のコードグループから借りてきたコードワードを含むコードグループに属する場合、前記(d,k)条件が満足されえないことがある。この例において、コードワードaのエンドゼロが変わるが、このようにランレングス条件を満足できずにコードワード変化が起きることを境界規則という。コードワードストリーム内のビット1の数が偶数なのか奇数なのかを示す変数INVは境界規則によりコード変化前の状態から変わる可能性がある。こういう特徴のゆえにコードワードを配する時に、特にDC制御が可能なコード変換表同士は注意が必要である。
図9はDC制御のための選択的コードワードb1,b2によるコード列の分岐例を示したものである。本発明のコード変換にあたって最大の特徴のうち一つはDC制御を行うために選択可能な二つのコード変換テーブル内のコードワードはINV特徴を反対に保持するということである。しかし、前述の通り境界規則により以前のINVに変化が生じた場合、二つの選択可能なコード変化テーブル内のコードワードのINVがどちらも変化すれば問題ないが、そうでない場合、INV特徴が反対に保持されえない。こういう理由で、以下に説明することを考慮してコード変換テーブルを設計する。
まず、図9のA、すなわちコードワードaとコードワードbとが連結される地点にて、コードワードbとして選択可能なb1とb2とがそれぞれ図5に示されたコード変換テーブルDCG1から再び、同じソースコードに対応されるが、INVが相異なるコードワードを分離してグルーピングしたDCG11とDCG12内のコードワードであるとか、またはb1とb2とがそれぞれMCG1とACG1内のコードワードの場合、LZ〜b1(コードワードb1のリードゼロ数)、LZ〜b2(コードワードb2のリードゼロ数)がそれぞれ1であるコードワードは同じソースデータに相応する位置に配し、コードワードaのエンドゼロ数が0の場合、境界規則によりコードワードb1が属しているコード列やコードワードb2が属しているコード列どちらもコードワードaのINVが変わるか、あるいはどちらも変わらずに結局2コード列のINVは反対に保持する。次にその例を上げた。
ソースデータ 250 224 27
コード列1(変換前)000001000010001(MCG3) 000001000001001(MCG1) 010010010000000(MCG1)
コード列1(変換後)000001000010001 000001000001000 010010010000000
INV1 1 1 0
コード列2(変換前)000001000010001(MCG3) 000001000001001(MCG1) 010010000000000(ACG1)
コード列2(変換後)000001000010001 000001000001000 010010000000000
INV2 1 1 1
次に、図9のB、すなわちコードワードbとコードワードcとが連結される点において、コードワードb1とb2とがそれぞれコード変換テーブルDCG11とDCG12、DCG21とDCG22、DCG31とDCG32、DCG41とDCG42、MCG1とACG1、MCG2とACG2、MCG3とACG3、及びMCG4とACG4内のコードワードであり、(xx)xxxxxxxxxxx1001または(xx)xxxxxxxxxx10001ならば、次に連続するワードワードcのリードゼロ(LZ)により境界規則によるINV変化の可能性がある。従って、それらコードワードはそれぞれのテーブル上で同じソースデータに相応する並んだ位置に配列させ、結局2コード列のINVを反対に保持させる。次にその例を上げた。
ソースデータ 250 152 210
コード列1(変換前) 000001000010001(MCG3) 01000000010001001(DCG11) 000000100000001(MCG1)
コード列1(変換後) 000001000010000 01000000010001001 000000100000001
INV1 0 0 0
コード列2(変換前) 000001000010001(MCG3) 01001000010001001(DCG12) 010000001001001(MCG1)
コード列2(変換後) 0000010000100000 01001000010001001 010000001001001
INV2 0 1 1
図9のA、B点において前述の事項に全て該当するコードワードは優先的にそれぞれのコード変換テーブル(DCG11とDCG12またはMCG1とACG1)の並んだ位置に配列させる。次例を見れば、B点において境界規則によるコード列1とコード列2のINVとコード列3とコード列4のINVとは反対に保持されており、A点において境界規則によるコード列1とコード列3のINVとコード列2とコード列4のINVもやはり反対に保持されている。
ソースデータ 250 152 7
コード列1(変換前) 000001000010001(MCG3) 01000000010001001(DCG11) 010000010010001(MCG1)
コード列1(変換後) 000001000010000 01000000010001000 010000010010001
INV1 0 1 1
コード列2(変換前) 000001000010001(MCG3) 01000000010001001(DCG11) 010010010010001(ACG1)
コード列2(変換後) 0000010000100000 01000000010001000 010010010010001
INV2 0 1 0
コード列3(変換前) 000001000010001(MCG3) 01001000010001001(DCG12) 010000010010001(MCG1)
コード列3(変換後) 000001000010000 01001000010001000 010000010010001
INV3 0 0 0
コード列4(変換前) 000001000010001(MCG3) 01001000010001001(DCG12) 010010010010001(ACG1)
コード列4(変換後) 0000010000100000 01001000010001000 010010010010001
INV4 0 0 1
前述の通り、コードワード列内にてコードワード間に付与される境界規則によるコードワードのINV変化を考慮してコードワードを配することにより、変調後コード列対のINV極性を常に反対に保持させる。このようなコード列対のINV値の関係をグラフに示したのが図10である。コード列対のINV値が常に反対になるようにコードワードが配されれば、コード列対のうちからDC抑圧に有利なコード列になるようにコードワードを選択できる。
DC制御用コード変換テーブルにてソースデータが251〜255の場合、図9のA点においてINV値を反対に保持するという規則に例外が生じうる。こういう例外的な場合にはコードのCSV符号を反対にしてコード列対のDSV値に差を生じさせる。
図11A〜11Eは前述の事項を考慮して生成及び配置した主変換コードテーブルである。
図12A〜12Jは前述の事項を考慮して生成及び配置したDC制御用コード変換テーブルである。
図13A、13Bは前述の事項を考慮して生成及び配置した補助DC制御用コード変換テーブルである。
図14は本発明のDC制御用コード変換テーブルのコードワードを25%ほど使用して変調を行った時の周波数スペクトルと従来のEFM+変調コードワード使用時の周波数スペクトルとを共に示したグラフである。このグラフを通じて、低周波帯域で本発明の変調コード列の周波数スペクトルがEFM+の周波数スペクトルとほとんど同等であることから、本発明がEFM+方式とほとんど同等なDC抑圧能力であることが分かる。
結果的に本発明は15ビットのコードを主変換コードとして使用してDC制御のために選択的に17ビットのDC制御コードを利用しているので、記録密度側面において従来のEFM+コードより効率性が高く、かつEFM+コードと同等なDC抑圧能力を有せる効果を有する。
また、コードワード間にランレングス条件を満足せずにコードワードを他のコードワードに代える場合にも、コード列のDC抑圧能力を保持すべくコードワードを配することによりコード列の優秀なDC抑圧能力を提供する。
従来の変調コードグループ形態の例を示した図である。 従来のコードグループとそれに属しているコードワードの特徴を示したテーブルである。 本発明のコード生成及び配置方法の基本的なフローチャートである。 主変換テーブルのさまざまなコードワードグループと該当コードグループのコードワード特性とを表示した図である。 DC制御用変換テーブルのさまざまなコードワードグループと該当コードグループのコードワード特性とを表示した図である。 補助DC制御用変換テーブルのさまざまなコードワードグループと該当コードグループのコードワード特性とを示した図である。 コードワードaとbとが連結される時、ランレングスの条件のために考慮すべきことを示した図である。 図7を通じて説明したランレングスの条件を満足していない場合が生じる場合、コード変換前後によるINVの変化様相の例を表示した図である。 DC制御のための選択的コードワードb1,b2によるコード列の分岐例を示した図である。 コード列対のINV値の関係をグラフで表した図である。 本発明により生成及び配置した主変換コードテーブルである。 本発明により生成及び配置した主変換コードテーブルである。 本発明により生成及び配置した主変換コードテーブルである。 本発明により生成及び配置した主変換コードテーブルである。 本発明により生成及び配置した主変換コードテーブルである。 本発明により生成及び配置したDC制御用コード変換テーブルである。 本発明により生成及び配置したDC制御用コード変換テーブルである。 本発明により生成及び配置したDC制御用コード変換テーブルである。 本発明により生成及び配置したDC制御用コード変換テーブルである。 本発明により生成及び配置したDC制御用コード変換テーブルである。 本発明により生成及び配置したDC制御用コード変換テーブルである。 本発明により生成及び配置したDC制御用コード変換テーブルである。 本発明により生成及び配置したDC制御用コード変換テーブルである。 本発明により生成及び配置したDC制御用コード変換テーブルである。 本発明により生成及び配置したDC制御用コード変換テーブルである。 本発明により生成及び配置した補助DC制御用コード変換テーブルである。 本発明により生成及び配置した補助DC制御用コード変換テーブルである。 本発明のDC制御用コード変換テーブルのコードワードを25%ほど使用して変調を行った時の周波数スペクトルと従来のEFM+変調コードワード使用時の周波数スペクトルとの差を示したグラフである。

Claims (4)

  1. 記録媒体に記録されるソースワードについて生成されたコードワードを配するコードワード配置方法において、
    先行するコードワードaと後続するコードワードbとがコード列Xをなすとき、コードワードbとして2つの選択可能なコードワードb1およびb2の1つを配する段階であって、コードワードb1およびb2はコードワードに含まれる‘1’の数が奇数であるかまたは偶数であることを示すパラメータである互いに反対のパラメータを有する段階と、
    前記aとb1のコード列がX1、aとb2のコード列がX2であるとき、コードワード間に与えられた所定の境界条件によりaまたはb1あるいはb2が他のコードワードに置き換えられるときにX1とX2とのパラメータは反対に保持されるようにコードワードを配置する段階とを含むことを特徴とするコードワード配置方法。
  2. 前記所定の境界条件がコードワード間の連続する0の数が少なくとも2である必要があるときであって、前記コードワードaの最小ビットから最大ビットの方向に連続する‘0’の数が0であり、前記コードワードb1またはb2の最大ビットから最小ビット方向に連続する‘0’の数が1であるとき、境界条件を満足するように、コードワードaまたはb1あるいはb2のコード変換が生じることを特徴とする請求項1に記載のコードワード配置方法。
  3. 前記コードワードaとbとの間の連続する0の数が1または0であるとき、境界をなす0の数が2より大きく且つ10より小さいようにコードワードaまたはbを変換することを特徴とする請求項1に記載のコードワード配置方法。
  4. コード列X1およびX2の結果的に得られるコードワードaが同じパラメータを有するようにコード列X1のコードワードおよびコード列X2のコードワードが他のコードワードに変換され、その結果、コードワードaの後にコードワードb1およびb2のパラメータにより、コード列X1およびX2のパラメータはそれぞれ異なるようになることを特徴とする請求項3に記載のコードワード配置方法。
JP2004202307A 2001-04-20 2004-07-08 コードワード配置方法 Expired - Fee Related JP3953481B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0021360A KR100421004B1 (ko) 2001-04-20 2001-04-20 코드 생성 및 배치 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002118434A Division JP2003032120A (ja) 2001-04-20 2002-04-19 コード生成及び配置方法

Publications (2)

Publication Number Publication Date
JP2004312779A true JP2004312779A (ja) 2004-11-04
JP3953481B2 JP3953481B2 (ja) 2007-08-08

Family

ID=19708516

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2002118434A Pending JP2003032120A (ja) 2001-04-20 2002-04-19 コード生成及び配置方法
JP2004202308A Expired - Fee Related JP3953482B2 (ja) 2001-04-20 2004-07-08 コードワード配置方法
JP2004202307A Expired - Fee Related JP3953481B2 (ja) 2001-04-20 2004-07-08 コードワード配置方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2002118434A Pending JP2003032120A (ja) 2001-04-20 2002-04-19 コード生成及び配置方法
JP2004202308A Expired - Fee Related JP3953482B2 (ja) 2001-04-20 2004-07-08 コードワード配置方法

Country Status (6)

Country Link
US (6) US6781527B2 (ja)
EP (3) EP1450491A3 (ja)
JP (3) JP2003032120A (ja)
KR (1) KR100421004B1 (ja)
CN (3) CN1256810C (ja)
TW (3) TWI227598B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007135770A (ja) * 2005-11-16 2007-06-07 Maruhon Ind Co Ltd パチンコ遊技機

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7034719B2 (en) 2002-09-27 2006-04-25 Samsung Electronics Co., Ltd. Data modulating method and apparatus, data demodulating method and apparatus, and code arranging method
US7084788B2 (en) * 2001-04-20 2006-08-01 Samsung Electronics Co., Ltd. Code generation and allocation method
KR100421004B1 (ko) * 2001-04-20 2004-03-03 삼성전자주식회사 코드 생성 및 배치 방법
KR100752880B1 (ko) * 2001-07-26 2007-08-28 엘지전자 주식회사 정보를 코딩/디코딩하는 방법 및 장치
KR100871848B1 (ko) * 2002-05-30 2008-12-03 삼성전자주식회사 광기록매체상의 데이터 변조 방법 및 장치
JP3967691B2 (ja) * 2003-03-31 2007-08-29 株式会社東芝 情報記憶媒体と情報再生装置と情報記録再生装置
US7389467B2 (en) * 2003-05-20 2008-06-17 Samsung Electronics Co., Ltd. Method of error correction coding, and apparatus for and method of recording data using the coding method
TWI277064B (en) * 2003-09-29 2007-03-21 Mediatek Inc A method of determining a merging bit in an optical storage device
KR100611986B1 (ko) * 2004-07-27 2006-08-11 삼성전자주식회사 코드워드 배치 방법
KR100565079B1 (ko) * 2004-09-08 2006-03-30 삼성전자주식회사 코드 생성 방법, 변조 장치 및 변조 방법
JP2023043586A (ja) 2021-09-16 2023-03-29 株式会社東芝 磁気ディスク装置及びライトデータの生成方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100644599B1 (ko) * 2000-09-06 2006-11-13 삼성전자주식회사 개선된 dc 억압 능력을 갖는 rll 코드 변복조 방법
EP0162558B1 (en) * 1984-05-21 1991-08-21 Matsushita Electric Industrial Co., Ltd. Method and apparatus for generating a run length limited code
JPH0721942B2 (ja) * 1984-10-11 1995-03-08 ソニー株式会社 チヤンネル符号化方法
JPS61227430A (ja) * 1985-04-01 1986-10-09 Matsushita Electric Ind Co Ltd 符号変換装置
US5144304A (en) * 1989-07-17 1992-09-01 Digital Equipment Corporation Data and forward error control coding techniques for digital signals
SG96155A1 (en) * 1990-08-18 2003-05-23 Mitsubishi Electric Corp Data conversion method, pilot signal formation method using the same and rotary magnetic head device using the same
GB9314480D0 (en) * 1993-07-09 1993-08-25 Hewlett Packard Co Encoding data
JP3243138B2 (ja) * 1995-02-13 2002-01-07 パイオニア株式会社 データ変換方式及び復号方法
JP3243140B2 (ja) * 1995-02-20 2002-01-07 パイオニア株式会社 データ変換方式
GB9506470D0 (en) * 1995-03-29 1995-05-17 Sgs Thomson Microelectronics 5b4t coding scheme
US5847666A (en) * 1995-06-15 1998-12-08 Matsushita Electric Industrial Co., Ltd. Data transmitter and method object code generator and method digital signal processor and code generator and method
JP3306271B2 (ja) * 1995-08-23 2002-07-24 三洋電機株式会社 符号化方法、符号化回路、及び復号回路
JP3339539B2 (ja) * 1995-12-13 2002-10-28 松下電器産業株式会社 デジタル変調装置、その方法及び記録媒体
US6084535A (en) * 1997-01-30 2000-07-04 Mitel Semiconductor Americas Inc. System and method for generating many ones codes with hamming distance after precoding
US6011497A (en) * 1997-04-01 2000-01-04 Seagate Technology, Inc. Location dependent maximum transition run length code with alternating code word length and efficient K constraint
JP3760961B2 (ja) * 1997-09-11 2006-03-29 ソニー株式会社 変調装置および変調方法、復調装置および復調方法、並びに記録媒体
US6285302B1 (en) * 1998-12-28 2001-09-04 Texas Instruments Incorporated Runlength-limited code and method
KR100294893B1 (ko) 1999-03-09 2001-07-12 윤종용 개선된 dc 억압 능력을 갖는 rll 코드 생성 방법 과 생성된 rll 코드 변복조 방법
KR100565046B1 (ko) * 1999-04-21 2006-03-30 삼성전자주식회사 개선된 dc 억압 능력을 갖는 rll 코드 배치 방법, 변복조 방법 및 복조 장치
US6229458B1 (en) * 1999-08-27 2001-05-08 Lsi Logic Corporation Rate 32/34 (D=0, G=9/I=9) modulation code with parity for a recording channel
KR20010096009A (ko) * 2000-04-15 2001-11-07 박순배 통신 및 멀티미디어를 위한 변조코드
KR100421004B1 (ko) * 2001-04-20 2004-03-03 삼성전자주식회사 코드 생성 및 배치 방법
US7084788B2 (en) * 2001-04-20 2006-08-01 Samsung Electronics Co., Ltd. Code generation and allocation method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007135770A (ja) * 2005-11-16 2007-06-07 Maruhon Ind Co Ltd パチンコ遊技機

Also Published As

Publication number Publication date
US6879269B2 (en) 2005-04-12
CN100373493C (zh) 2008-03-05
TWI227598B (en) 2005-02-01
EP1450492A3 (en) 2009-11-11
CN1383267A (zh) 2002-12-04
CN1538438A (zh) 2004-10-20
JP3953481B2 (ja) 2007-08-08
CN1538439A (zh) 2004-10-20
US20040164885A1 (en) 2004-08-26
US20040164884A1 (en) 2004-08-26
CN100530406C (zh) 2009-08-19
JP3953482B2 (ja) 2007-08-08
TWI299946B (en) 2008-08-11
US7301483B2 (en) 2007-11-27
CN1256810C (zh) 2006-05-17
US7616135B2 (en) 2009-11-10
EP1251641A3 (en) 2005-03-16
TW200415859A (en) 2004-08-16
JP2004342310A (ja) 2004-12-02
US20060192694A1 (en) 2006-08-31
EP1450492A2 (en) 2004-08-25
JP2003032120A (ja) 2003-01-31
US20060187093A1 (en) 2006-08-24
TWI299947B (en) 2008-08-11
KR100421004B1 (ko) 2004-03-03
US7352302B2 (en) 2008-04-01
EP1251641A2 (en) 2002-10-23
US6859152B2 (en) 2005-02-22
US20020190879A1 (en) 2002-12-19
US20080150770A1 (en) 2008-06-26
TW200423551A (en) 2004-11-01
US6781527B2 (en) 2004-08-24
EP1450491A3 (en) 2009-04-22
EP1450491A2 (en) 2004-08-25
KR20020081894A (ko) 2002-10-30

Similar Documents

Publication Publication Date Title
US7352302B2 (en) Code generation and allocation method
KR100294893B1 (ko) 개선된 dc 억압 능력을 갖는 rll 코드 생성 방법 과 생성된 rll 코드 변복조 방법
JP3363432B2 (ja) データ符号化システム
JPH10508456A (ja) mビットの情報語の系列を変調信号に変換する方法、記録キャリアを製造する方法、コード装置、装置、記録装置、信号及び記録キャリア
JPH0652620B2 (ja) コード変換器、記録媒体、及びデータ変換方法
JP3306271B2 (ja) 符号化方法、符号化回路、及び復号回路
JP2003032120A5 (ja)
JP3091497B2 (ja) デジタル変調方法,デジタル変調回路,デジタル復調回路およびデジタル復調方法
JP2000078025A (ja) 符号化されたデ―タを処理する装置
KR100444982B1 (ko) 직류 성분이 제거되는 코드 변환 및 그 복조 방법
JP2002280907A (ja) 変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置
US7084788B2 (en) Code generation and allocation method
KR100611986B1 (ko) 코드워드 배치 방법
JP3692974B2 (ja) 符号化方法、符号化装置、記録媒体及びプログラム
JP2962027B2 (ja) 情報変換方法および情報記録装置
JP2005513706A (ja) データストリームの符号化方法
JPH0468822A (ja) ディジタル信号変調方式
JPH06176497A (ja) ディジタル信号の記録符号化方法
JP2002237137A (ja) 光ディスク装置および光ディスク装置用ラン長制限符号

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060523

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060823

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070417

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070424

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees