JP3953482B2 - コードワード配置方法 - Google Patents

コードワード配置方法 Download PDF

Info

Publication number
JP3953482B2
JP3953482B2 JP2004202308A JP2004202308A JP3953482B2 JP 3953482 B2 JP3953482 B2 JP 3953482B2 JP 2004202308 A JP2004202308 A JP 2004202308A JP 2004202308 A JP2004202308 A JP 2004202308A JP 3953482 B2 JP3953482 B2 JP 3953482B2
Authority
JP
Japan
Prior art keywords
code
codeword
word
code word
conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004202308A
Other languages
English (en)
Other versions
JP2004342310A (ja
Inventor
載 晟 沈
基 鉉 金
賢 洙 朴
奎 海 丁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004342310A publication Critical patent/JP2004342310A/ja
Application granted granted Critical
Publication of JP3953482B2 publication Critical patent/JP3953482B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/46—Conversion to or from run-length codes, i.e. by representing the number of consecutive digits, or groups of digits, of the same kind by a code word and a digit indicative of that kind
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G11B2020/1457—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof wherein DC control is performed by calculating a digital sum value [DSV]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

本発明は記録媒体に記録されるソースワードについて生成されたコードワードを配するコードワード配置に係り、より詳細にはソースコードについてランレングス制限を有するコードワードを生成してコード列のＤＣ制御特性が保持さるべくコードワードを配するコードワード生成及び配置方法に関する。
（ｄ，ｋ，ｍ，ｎ）と表現されるＲＬＬコードにおいて、コードの性能は大きく記録密度の側面とコードのＤＣ成分を抑圧する能力とによりその優秀さが評価される。ここで、ｍはデータビット数（別名、ソースデータのビット数、情報ワードビット数ともいう）、ｎは変調後のコードワードビット数（別名、チャンネルビット数ともいう）、ｄはコードワード内において１と１との間に存在しうる連続する０の最小数、ｋはコードワード内において１と１との間に存在しうる連続する０の最大数である。コードワード内ビット間隔はＴで示す。
変調方法にて記録密度を向上させられる方法は、ｄとｍとは与えられた条件としておいたままコードワードのビット数ｎを減らすことである。しかし、ＲＬＬコードはコードワード内において１と１との間に存在しうる連続する０の最小数であるｄと連続する０の最大数であるｋとを満足せねばならない。この（ｄ，ｋ）条件を満足させつつデータビット数をｍとする時、ＲＬＬ（ｄ，ｋ）を満足するコードワード数は２ｍ以上ならばよい。しかし、実際このようなコードを使用するためにはコードワードとコードワードとが連結される部分でもランレングスが制限条件、すなわちＲＬＬ（ｄ，ｋ）条件を満足せねばならず、光ディスク記録／再生装置のようにコードのＤＣ成分がシステム性能に影響を与える場合には使用しようとするコードがＤＣ抑圧能力を有せねばならない。
このようなＲＬＬ変調されたコードストリームにてＤＣを抑圧する最も重要な理由は再生信号がサーボ帯域に付与する影響を最小化するためである。ＤＣを抑圧する方法を、以下ＤＳＶ（Ｄｉｇｉｔａｌ Ｓｕｍ Ｖａｌｕｅ）制御方式と呼ぶ。
ＤＳＶ制御方式は大きく２種類がある。一つはコード自体にＤＳＶを制御できるＤＳＶ制御コードを有している方式であり、他の一つはＤＳＶ制御時点ごとにマージビットを挿入する方式である。ＥＦＭ＋（Ｅｉｇｈｔ ｔｏ Ｆｏｕｒｔｅｅｎ Ｍｏｄｕｌａｔｉｏｎ ｐｌｕｓ）コードは別途のコード表を使用してＤＳＶ制御を行うコードであり、ＥＦＭコードや（１，７）コードはマージビットを挿入してＤＳＶ制御を行うコードである。
従って、前述の条件を満足させつつコード自体にＤＣ抑圧制御できるＤＳＶ制御コードを有している従来の変調用コードグループの形態は図１に示されたように所定数の主変換コードグループとそれぞれの主変換コードグループと対をなしてＤＣ抑圧制御させるＤＣ抑圧制御用コードグループを有する形態より構成された。この場合、所定数の主変換コードグループ内のコードワードを区分する何種類かの特徴があるが、それは主変換コードグループＡとＢ内のコードワードは同じコードワードが存在せず、もし重複コードを使用したとするなら、重複コードの復調用変換コードグループＣとＤのようなコードグループが存在するということである。この時、重複コードの復調用変換コードグループＣとＤとには同じコードワードが存在しないが、主変換コードグループＡまたはＢ内のコードワードは重複コードの復調用変換コードグループＣまたはＤに存在しうる。それら主変換コードグループＡ、Ｂと重複コードの復調用変換コードグループＣ、Ｄのコードワード数は、もし変換前ソースワードのビット数をｍビットとすれば２ｍ個が存在する。
コードグループＥ〜ＨをそれぞれコードグループＡ〜Ｄと共にＤＣ抑圧用として使われるＤＣ抑圧制御用コードグループとすれば、コードグループＥ〜Ｈ内のコードワード特徴はそれぞれのコードグループ対であるコードグループＡ〜Ｄ内のコードワードと同じ条件を有するということである。すなわち、重複コードワードを生成できる条件やコードワードのリードゼロ数に関する条件がＤＣ抑圧制御用コードグループＥ〜Ｈと、コードグループＥ〜Ｈと共にＤＣ制御できるコードグループＡ〜Ｄ内のコードワードの生成条件が同一である。
例えば、現在ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）にて使われているＲＬＬ（２，１０）のランレングス条件を有してコードワードの長さｎが１６ビットであるＥＦＭ＋コードの特徴は図２に示された通りである。主変換コードグループＭＣＧ１（図１では「Ａ」）とＭＣＧ２（図１では「Ｂ」）とがあり、重複コード復調用変換コードグループＤＣＧ１（図１では「Ｃ」）とＤＣＧ２（図１では「Ｄ」）とがあり、それぞれの変換コードグループと対をなしてＤＣ抑圧制御できる４つのＤＳＶコードグループ（図１では「Ｅ〜Ｈ」）が存在する。それら４つの変換コードグループとＤＣ制御用コードグループである４つのＤＳＶコードグループ間には同じコードワードは存在しない。
また、全体のコードグループ内の重複コードワード生成条件も全て同一であり、ＤＣ制御できるコードグループ対（ＭＣＧ１と第１ＤＳＶコードグループ、ＭＣＧ２と第２ＤＳＶコードグループ、ＤＣＧ１と第３ＤＳＶコードグループまたはＤＣＧ２と第４ＤＳＶコードグループ）内のコードワードの特徴も同じように構成されている。
すなわち、コードワードの最小ビット（ＬＳＢ：Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）から連続する０の数（以下、「エンドゼロ数」という）が２〜５間のコードワードは重複コードワードを生成して使用し、この規則は全コードグループにわたり同一である。主変換コードグループＭＣＧ１と共にＤＣ抑圧制御を行うＤＣ抑圧制御用第１ＤＳＶコードグループ内のコードワードは最大ビット（ＭＳＢ：Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）から連続する０の数（以下、「リードゼロ数」という）が２〜９であり、主変換コードグループＭＣＧ２と共にＤＣ抑圧制御を行うＤＣ抑圧制御用第２ＤＳＶコードグループ内のコードワードはＭＳＢから連続する０の数が０〜１である同じ規則によっている。重複コード復調用変換コードグループＤＣＧ１と共にＤＣ抑圧制御を行うＤＣ抑圧制御用第３ＤＳＶコードグループ内のコードワードは一部ビット（ここでは、ｂ１５（ＭＳＢ）とｂ３）がどちらも「０ｂ」であり、重複コード復調用変換コードグループＤＣＧ１と共にＤＣ抑圧制御を行うＤＣ抑圧制御用第３ＤＳＶコードグループ内のコードワードは一部ビット（ここではｂ１５（ＭＳＢ）またはｂ３）が「１ｂ」である特徴を有している。
図１または図２に示されたような変調コードグループを使用する従来の変調方法のＥＦＭ＋より記録密度側面にて有利な８ ｔｏ １５変調コードを開発するにあたってコードワードとコードワードとが連結される境界附近にて境界規則が適用されてコードワードに変化が生じる場合、コード列の最初の特性が変わる問題点が生じた。
前述の問題点を克服するために、本発明の目的はランレングス制限を有したコードワードを生成してコード列配置時に境界規則によりコードワードが代替される場合にも最初のコード列特性をそのまま保持すべくコードワードを配するコードワード生成及び配置方法を提供するところにある。
前記課題を解決するための、記録媒体に記録されるソースワードについて生成されたコードワードを配するコードワード配置方法は、先行するコードワードａと後続するコードワードｂとがコード列Ｘをなすとき、前記コードワードｂはコードワード内に含まれた「１」の数が奇数なのか偶数なのかを示すパラメータ（ＩＮＶ）の特性が互いに反対であるｂ１とｂ２とのうちから選択可能なコードワードとして生成する段階と、前記ａとｂ１とのコード列をＸ１、ａとｂ２とのコード列をＸ２とするときに、コードワードとコードワード間に与えられた所定の境界条件によりａまたはｂ１，ｂ２が異なったコードワードに代替さるべき時、Ｘ１とＸ２とのＩＮＶは反対に保持さるべくコードワードを配する段階を含むことを特徴とする。
前記所定の境界条件がコードワード間に連続する０の数が最小２以上でなければならないと規定する時、前記ａコードワードのＬＳＢからＭＳＢ方向に連続する０の数（ＥＺ＿ａ）が０であり、前記コードワードｂ１，ｂ２のＭＳＢからＬＳＢ方向に連続する０の数（ＬＺ＿ｂ１，ＬＺ＿ｂ２）が１である場合に、前記境界条件が満足すべく前記ａまたはｂ１，ｂ２のコード変換が生じるのが望ましい。
前記ａとｂ間に連続する０の数が１以下である場合、境界をなす０が２より大きくて１０より小さいようにａとｂとを変換することが望ましい。
コードワード間に境界条件が満足しない時、前記コード列Ｘ１内のコードワードａと前記Ｘ２内のコードワードａとは他のコードワードに変換され、この時前記Ｘ１とＸ２とで変換された各コードワードａに同じＩＮＶ値を持たせ、それぞれ連続するワードワードｂ１とｂ２とのＩＮＶにより、結局Ｘ１とＸ２とのＩＮＶが相異なるべくコード変換を行うことを特徴とする。
本発明によれば、短いコードワードビットを主変換コードワード長さとして使用することにより記録密度側面にて高い効率性を提供する。
以下、添付された図面を参照して本発明を詳細に説明する。
図３は本発明のコード生成及び配置方法の基本的なフローチャートであり、記録媒体に記録するソースワードのコードワード生成及び配置方法は所定ランレングス条件に合うコードワードを生成し、前記各ランレングス条件別に生成されたコードワードをグルーピングする（３００段階）。そして、ソースワードに対するコード（ワード）列がＤＣ制御能力を有すべくコードワードを配する（３１０段階）。コード列において所定境界条件が満足するかをチェックし（３２０段階）、満足しない場合、境界条件を満足するコードワードに代えるが、この時最初のコードワード配置時に考慮したＤＣ制御特性がそのまま保持さるべくコードワードを代替する。
ソースコードに対して変換されるコードワードのコードテーブルは大きく３種、すなわち、１）主変換テーブル、２）直流制御用変換テーブル、そして３）補助直流制御用変換テーブルとして生成される。
図４は主変換テーブルのさまざまなコードワードグループと該当コードグループのコードワード特性を表示したものである。コードまたはコードワードの最小ランレングスをｄ、最大ランレングスをｋ、ソースデータのビット数をｍ、変調後のコードワードのビット数をｎとしてコードワードのＬＳＢからＭＳＢ方向に連続する０の数をＥＺ（エンドゼロ数）、ＭＳＢからＬＳＢ方向に連続する０の数をＬＺ（リードゼロ数）とする。例えば、ｄ＝０，ｋ＝１０，ｍ＝８，ｎ＝１５，０≦ＥＺ≦８のコードワードをＬＺの条件により分類すると次の通りである：
１）２≦ＬＺ≦１０を満足するコードワード数：１７７
２）１≦ＬＺ≦９を満足するコードワード数：２５７
３）０≦ＬＺ≦６を満足するコードワード数：３６０
４）０≦ＬＺ≦２を満足するコードワード数：２６２
ｍ＝８であるソースデータならば、変調されるコードワード数は最小２５６以上でなければならないが、上において１）の場合、コードワード数が２５６に達し得ないので他のＬＺ条件を満足するコードワードのうちから一部を持ってきて必要なコードワード数を満足させうる。この場合、３）のＬＺ条件を満足するコードワードのうちから８３個を持ってきて、１）のグループに追加させられる。これにより、１）と２）グループに属するコードワードはそれぞれ２６０個と２５７個とになり、３）のグループは３６０−８３＝２７７個、４）グループのコードワードは２６２個であり、各条件に該当するグループのコードワード数が８ビットのソースデータに対して２５６個であり、変調コードワードの最小数を満足させられる。図４の表にてＭＣＧ（Ｍａｉｎ Ｃｏｄｅ Ｇｒｏｕｐ）１は、前記１）の条件に該当するコードワードと、３）を満足するグループから持ってきた一部（８３個）のコードワードとを含むコードグループの名称であり、ＭＣＧ２、ＭＣＧ３、ＭＣＧ４はそれぞれ順に前記２）、３）（前記８３個のコードワードを除いた残りのコードワードを含む）、４）の条件に該当するコードワードを含むグループの名称であり、それら主コードグループ（ＭＣＧ１〜ＭＣＧ４）それぞれから２５６個のコードワードだけソースコードに対する変換コードとして使われうる。
図５はＤＣ制御用変換テーブルのさまざまなコードワードグループと該当コードグループのコードワード特性とを示す表である。例えば、ｄ＝２，ｋ＝１０，ｍ＝８，ｎ＝１７，０≦ＥＺ≦８とする時、ＤＣ制御用変換コードテーブルはＬＺ条件により次の４種類グループ（順に、図４のＤＣＧ１，ＤＣＧ２，ＤＣＧ３，ＤＣＧ４）を含められる：
１）２≦ＬＺ≦１０を満足するコードワード数：３７５個
２）１≦ＬＺ≦９を満足するコードワード数：５４６個
３）０≦ＬＺ≦６を満足するコードワード数：７６３個
４）０≦ＬＺ≦２を満足するコードワード数：５５６個
ＤＣ制御用変換テーブルをなす各グループは同じソースデータに対して選択的に対応される最小２つのコードワードを備えなければならないので、８ビットのソースデータに対して最小限５１２個（２８＋２８）以上のコードワード数を持たねばならない。１）のＬＺ条件を満足するコードワードのグループ内のコードワード数は５１２より小さいために、他のＬＺ条件を満足するコードワードのグループから剰余コードワードを持ってきて、グループ１）のコードワード最小具備数を満足させられる。例えば、この実施例では３）の条件を満足するコードワードよりなるグループから１７７個のコードワードを持ってきて、１）のコードグループに追加でき、従って１）のコードグループは３７５＋１７７＝５５２個のコードワードを有せる。
図６は補助ＤＣ制御用変換テーブルのさまざまなコードワードグループと該当コードグループのコードワード特性とを表した表である。例えば、ｄ＝２，ｋ＝１０，ｍ＝８，ｎ＝１５のコードワードのうち、９≦ＥＺ≦１０を満足するコードワードと主コード変換グループにて余るコードワードとＬＺ＝７，８またはＬＺ＝４，５のコードワードとを補助ＤＣ抑圧制御コードグループのコードワードとして使用する。このコードワードの生成条件を具体的に説明すれば次の通りであり、各項目は順に図５の表にて補助ＤＣ制御用補助変換テーブルの名前のＡＣＧ１，ＡＣＧ２，ＡＣＧ３，ＡＣＧ４として示される：
１）９≦ＥＺ≦１０であってＬＺ≠０を満足するコードワード５つ＋ＭＣＧ１にて余るコードワード４つ＝９つ
２）９≦ＥＺ≦１０であってＬＺ≠０を満足するコードワード５つ＋ＭＣＧ２にて余るコードワード１つ＝６つ
３）９≦ＥＺ≦１０であってＬＺ≠１のコードワード５つ＋ＭＣＧ３にて余るコードワード２１個＋７≦ＬＺ≦８であって０≦ＥＺ≦８であるコードワード１５個＝４１個
４）９≦ＥＺ≦１０であるコードワード７つ＋ＭＣＧ４にて余るコードワード６つ＋３≦ＬＺ≦５であって０≦ＥＺ≦８であるのコードワード８５個＝９８個
コードワードａとコードワードｂとが連結される時に連結される地点においてもランレングス（ｄ，ｋ）条件が満足されねばならない。図７はコードワードａとｂとが連結される時にランレングスの条件のために考慮せねばならないことを示したものである。図７にて、コードワードａのエンドゼロ（ＥＺ＿ａ）とコードワードｂのリードゼロ（ＬＺ〜ｂ）を足した値が最小ランレングスｄ以上であって最大ランレングスｋ以下でなければならないということがランレングスの条件を満足すると言える。
図８は図７を通じて説明したランレングスの条件を満足できない場合が生じる場合、コード変換前後によるＩＮＶ変化様相の例を表したものである。コードワードｂは先行するコードワードａのＥＺにより指定されたグループから決まるが、ａやｂがそれぞれ主変換テーブルやＤＣ変換テーブルのグループのうちコードワード数が不足して他のコードグループから借りてきたコードワードを含むコードグループに属する場合、前記（ｄ，ｋ）条件が満足されえないことがある。この例において、コードワードａのエンドゼロが変わるが、このようにランレングス条件を満足できずにコードワード変化が起きることを境界規則という。コードワードストリーム内のビット１の数が偶数なのか奇数なのかを示す変数ＩＮＶは境界規則によりコード変化前の状態から変わる可能性がある。こういう特徴のゆえにコードワードを配する時に、特にＤＣ制御が可能なコード変換表同士は注意が必要である。
図９はＤＣ制御のための選択的コードワードｂ１，ｂ２によるコード列の分岐例を示したものである。本発明のコード変換にあたって最大の特徴のうち一つはＤＣ制御を行うために選択可能な二つのコード変換テーブル内のコードワードはＩＮＶ特徴を反対に保持するということである。しかし、前述の通り境界規則により以前のＩＮＶに変化が生じた場合、二つの選択可能なコード変化テーブル内のコードワードのＩＮＶがどちらも変化すれば問題ないが、そうでない場合、ＩＮＶ特徴が反対に保持されえない。こういう理由で、以下に説明することを考慮してコード変換テーブルを設計する。
まず、図９のＡ、すなわちコードワードａとコードワードｂとが連結される地点にて、コードワードｂとして選択可能なｂ１とｂ２とがそれぞれ図５に示されたコード変換テーブルＤＣＧ１から再び、同じソースコードに対応されるが、ＩＮＶが相異なるコードワードを分離してグルーピングしたＤＣＧ１１とＤＣＧ１２内のコードワードであるとか、またはｂ１とｂ２とがそれぞれＭＣＧ１とＡＣＧ１内のコードワードの場合、ＬＺ〜ｂ１（コードワードｂ１のリードゼロ数）、ＬＺ〜ｂ２（コードワードｂ２のリードゼロ数）がそれぞれ１であるコードワードは同じソースデータに相応する位置に配し、コードワードａのエンドゼロ数が０の場合、境界規則によりコードワードｂ１が属しているコード列やコードワードｂ２が属しているコード列どちらもコードワードａのＩＮＶが変わるか、あるいはどちらも変わらずに結局２コード列のＩＮＶは反対に保持する。次にその例を上げた。
ソースデータ 250 224 27
コード列１(変換前)000001000010001(MCG3) 000001000001001(MCG1) 010010010000000(MCG1)
コード列１(変換後)000001000010001 000001000001000 010010010000000
INV1 1 1 0
コード列２(変換前)000001000010001(MCG3) 000001000001001(MCG1) 010010000000000(ACG1)
コード列２(変換後)000001000010001 000001000001000 010010000000000
INV2 1 1 1
次に、図９のＢ、すなわちコードワードｂとコードワードｃとが連結される点において、コードワードｂ１とｂ２とがそれぞれコード変換テーブルＤＣＧ１１とＤＣＧ１２、ＤＣＧ２１とＤＣＧ２２、ＤＣＧ３１とＤＣＧ３２、ＤＣＧ４１とＤＣＧ４２、ＭＣＧ１とＡＣＧ１、ＭＣＧ２とＡＣＧ２、ＭＣＧ３とＡＣＧ３、及びＭＣＧ４とＡＣＧ４内のコードワードであり、（ｘｘ）ｘｘｘｘｘｘｘｘｘｘｘ１００１または（ｘｘ）ｘｘｘｘｘｘｘｘｘｘ１０００１ならば、次に連続するワードワードｃのリードゼロ（ＬＺ）により境界規則によるＩＮＶ変化の可能性がある。従って、それらコードワードはそれぞれのテーブル上で同じソースデータに相応する並んだ位置に配列させ、結局２コード列のＩＮＶを反対に保持させる。次にその例を上げた。
ソースデータ 250 152 210
コード列１(変換前) 000001000010001(MCG3) 01000000010001001(DCG11) 000000100000001(MCG1)
コード列１(変換後) 000001000010000 01000000010001001 000000100000001
INV1 0 0 0
コード列２(変換前) 000001000010001(MCG3) 01001000010001001(DCG12) 010000001001001(MCG1)
コード列２(変換後) 0000010000100000 01001000010001001 010000001001001
INV2 0 1 1
図９のＡ、Ｂ点において前述の事項に全て該当するコードワードは優先的にそれぞれのコード変換テーブル（ＤＣＧ１１とＤＣＧ１２またはＭＣＧ１とＡＣＧ１）の並んだ位置に配列させる。次例を見れば、Ｂ点において境界規則によるコード列１とコード列２のＩＮＶとコード列３とコード列４のＩＮＶとは反対に保持されており、Ａ点において境界規則によるコード列１とコード列３のＩＮＶとコード列２とコード列４のＩＮＶもやはり反対に保持されている。
ソースデータ 250 152 7
コード列１(変換前) 000001000010001(MCG3) 01000000010001001(DCG11) 010000010010001(MCG1)
コード列１(変換後) 000001000010000 01000000010001000 010000010010001
INV1 0 1 1
コード列２(変換前) 000001000010001(MCG3) 01000000010001001(DCG11) 010010010010001(ACG1)
コード列２(変換後) 0000010000100000 01000000010001000 010010010010001
INV2 0 1 0
コード列３(変換前) 000001000010001(MCG3) 01001000010001001(DCG12) 010000010010001(MCG1)
コード列３(変換後) 000001000010000 01001000010001000 010000010010001
INV3 0 0 0
コード列４(変換前) 000001000010001(MCG3) 01001000010001001(DCG12) 010010010010001(ACG1)
コード列４(変換後) 0000010000100000 01001000010001000 010010010010001
INV4 0 0 1
前述の通り、コードワード列内にてコードワード間に付与される境界規則によるコードワードのＩＮＶ変化を考慮してコードワードを配することにより、変調後コード列対のＩＮＶ極性を常に反対に保持させる。このようなコード列対のＩＮＶ値の関係をグラフに示したのが図１０である。コード列対のＩＮＶ値が常に反対になるようにコードワードが配されれば、コード列対のうちからＤＣ抑圧に有利なコード列になるようにコードワードを選択できる。
ＤＣ制御用コード変換テーブルにてソースデータが２５１〜２５５の場合、図９のＡ点においてＩＮＶ値を反対に保持するという規則に例外が生じうる。こういう例外的な場合にはコードのＣＳＶ符号を反対にしてコード列対のＤＳＶ値に差を生じさせる。
図１１Ａ〜１１Ｅは前述の事項を考慮して生成及び配置した主変換コードテーブルである。
図１２Ａ〜１２Ｊは前述の事項を考慮して生成及び配置したＤＣ制御用コード変換テーブルである。
図１３Ａ、１３Ｂは前述の事項を考慮して生成及び配置した補助ＤＣ制御用コード変換テーブルである。
図１４は本発明のＤＣ制御用コード変換テーブルのコードワードを２５％ほど使用して変調を行った時の周波数スペクトルと従来のＥＦＭ＋変調コードワード使用時の周波数スペクトルとを共に示したグラフである。このグラフを通じて、低周波帯域で本発明の変調コード列の周波数スペクトルがＥＦＭ＋の周波数スペクトルとほとんど同等であることから、本発明がＥＦＭ＋方式とほとんど同等なＤＣ抑圧能力であることが分かる。
結果的に本発明は１５ビットのコードを主変換コードとして使用してＤＣ制御のために選択的に１７ビットのＤＣ制御コードを利用しているので、記録密度側面において従来のＥＦＭ＋コードより効率性が高く、かつＥＦＭ＋コードと同等なＤＣ抑圧能力を有せる効果を有する。
また、コードワード間にランレングス条件を満足せずにコードワードを他のコードワードに代える場合にも、コード列のＤＣ抑圧能力を保持すべくコードワードを配することによりコード列の優秀なＤＣ抑圧能力を提供する。
従来の変調コードグループ形態の例を示した図である。 従来のコードグループとそれに属しているコードワードの特徴を示したテーブルである。 本発明のコード生成及び配置方法の基本的なフローチャートである。 主変換テーブルのさまざまなコードワードグループと該当コードグループのコードワード特性とを表示した図である。 ＤＣ制御用変換テーブルのさまざまなコードワードグループと該当コードグループのコードワード特性とを表示した図である。 補助ＤＣ制御用変換テーブルのさまざまなコードワードグループと該当コードグループのコードワード特性とを示した図である。 コードワードａとｂとが連結される時、ランレングスの条件のために考慮すべきことを示した図である。 図７を通じて説明したランレングスの条件を満足していない場合が生じる場合、コード変換前後によるＩＮＶの変化様相の例を表示した図である。 ＤＣ制御のための選択的コードワードｂ１，ｂ２によるコード列の分岐例を示した図である。 コード列対のＩＮＶ値の関係をグラフで表した図である。 本発明により生成及び配置した主変換コードテーブルである。 本発明により生成及び配置した主変換コードテーブルである。 本発明により生成及び配置した主変換コードテーブルである。 本発明により生成及び配置した主変換コードテーブルである。 本発明により生成及び配置した主変換コードテーブルである。 本発明により生成及び配置したＤＣ制御用コード変換テーブルである。 本発明により生成及び配置したＤＣ制御用コード変換テーブルである。 本発明により生成及び配置したＤＣ制御用コード変換テーブルである。 本発明により生成及び配置したＤＣ制御用コード変換テーブルである。 本発明により生成及び配置したＤＣ制御用コード変換テーブルである。 本発明により生成及び配置したＤＣ制御用コード変換テーブルである。 本発明により生成及び配置したＤＣ制御用コード変換テーブルである。 本発明により生成及び配置したＤＣ制御用コード変換テーブルである。 本発明により生成及び配置したＤＣ制御用コード変換テーブルである。 本発明により生成及び配置したＤＣ制御用コード変換テーブルである。 本発明により生成及び配置した補助ＤＣ制御用コード変換テーブルである。 本発明により生成及び配置した補助ＤＣ制御用コード変換テーブルである。 本発明のＤＣ制御用コード変換テーブルのコードワードを２５％ほど使用して変調を行った時の周波数スペクトルと従来のＥＦＭ＋変調コードワード使用時の周波数スペクトルとの差を示したグラフである。

Claims (4)

  1. 記録媒体に記録されるソースワードについて生成されたコードワードを羅列するコードワード配置方法であって、
    先行するコードワードｂと後続するコードワードｃがコード列Ｙをなすとき、前記コードワードｂはコードワード内に含まれた‘１’の個数が奇数なのか偶数なのかを示すパラメータ（ＩＮＶ）の特性が互いに反対のｂ１とｂ２の中から選択可能なコードワードとして配する段階と、
    前記ｂ１とｃのコード列をＹ１、ｂ２とｃのコード列をＹ２とするとき、コードワードとコードワードとの間に与えられた所定の境界条件を満たすため、ｂ１、ｂ２またはｃが他のコードワードに置き換えられる必要があるときにＹ１とＹ２のＩＮＶは反対に保持されるようにコードワードを配する段階と、
    を含むことを特徴とするコードワード配置方法。
  2. 前記所定の境界条件がコードワード間の連続する‘０’の数が少なくとも２である必要があるときであって、コードワードｃの最小ビットから最大ビットの方向に連続する‘０’の数が１であるとき、境界条件を満足しない且つｘｘｘｘｘｘｘｘｘｘｘ１００１またはｘｘｘｘｘｘｘｘｘｘ１０００１であるコードワードｂはｂ１およびｂ２の両方に存在するようにすることを特徴とする請求項１に記載のコードワード配置方法。
  3. 前記コードワードｂとｃとの間に連続する０の数が１以下の場合、境界をなす０がｄより大きいか等しく、かつｋより小さいか等しくコードワードｂやコードワードｃを変換し、
    ここでｄはコードワードの最小ランレングスであり、ｋはコードワードの最大ランレングスであることを特徴とする請求項１に記載のコードワード配置方法。
  4. 前記コード列Ｙ１内のコードワードｂ１と前記コード列Ｙ２内のコードワードｂ２がコードワードｃによって変換されても前記Ｙ１とＹ２で変換された各コードワードｂ１とｂ２は互いに反対のＩＮＶ値を有するようにして、それぞれ連続するコードワードｃと共にＸ１とＸ２のＩＮＶが互いに異なるようにコード変換を行うことを特徴とする請求項３に記載のコードワード配置方法。
JP2004202308A 2001-04-20 2004-07-08 コードワード配置方法 Expired - Fee Related JP3953482B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0021360A KR100421004B1 (ko) 2001-04-20 2001-04-20 코드 생성 및 배치 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002118434A Division JP2003032120A (ja) 2001-04-20 2002-04-19 コード生成及び配置方法

Publications (2)

Publication Number Publication Date
JP2004342310A JP2004342310A (ja) 2004-12-02
JP3953482B2 true JP3953482B2 (ja) 2007-08-08

Family

ID=19708516

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2002118434A Pending JP2003032120A (ja) 2001-04-20 2002-04-19 コード生成及び配置方法
JP2004202307A Expired - Fee Related JP3953481B2 (ja) 2001-04-20 2004-07-08 コードワード配置方法
JP2004202308A Expired - Fee Related JP3953482B2 (ja) 2001-04-20 2004-07-08 コードワード配置方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2002118434A Pending JP2003032120A (ja) 2001-04-20 2002-04-19 コード生成及び配置方法
JP2004202307A Expired - Fee Related JP3953481B2 (ja) 2001-04-20 2004-07-08 コードワード配置方法

Country Status (6)

Country Link
US (6) US6781527B2 (ja)
EP (3) EP1251641A3 (ja)
JP (3) JP2003032120A (ja)
KR (1) KR100421004B1 (ja)
CN (3) CN100373493C (ja)
TW (3) TWI299946B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7034719B2 (en) 2002-09-27 2006-04-25 Samsung Electronics Co., Ltd. Data modulating method and apparatus, data demodulating method and apparatus, and code arranging method
US7084788B2 (en) * 2001-04-20 2006-08-01 Samsung Electronics Co., Ltd. Code generation and allocation method
KR100421004B1 (ko) 2001-04-20 2004-03-03 삼성전자주식회사 코드 생성 및 배치 방법
KR100752880B1 (ko) * 2001-07-26 2007-08-28 엘지전자 주식회사 정보를 코딩/디코딩하는 방법 및 장치
KR100871848B1 (ko) * 2002-05-30 2008-12-03 삼성전자주식회사 광기록매체상의 데이터 변조 방법 및 장치
JP3967691B2 (ja) * 2003-03-31 2007-08-29 株式会社東芝 情報記憶媒体と情報再生装置と情報記録再生装置
US7389467B2 (en) * 2003-05-20 2008-06-17 Samsung Electronics Co., Ltd. Method of error correction coding, and apparatus for and method of recording data using the coding method
TWI277064B (en) * 2003-09-29 2007-03-21 Mediatek Inc A method of determining a merging bit in an optical storage device
KR100611986B1 (ko) * 2004-07-27 2006-08-11 삼성전자주식회사 코드워드 배치 방법
KR100565079B1 (ko) * 2004-09-08 2006-03-30 삼성전자주식회사 코드 생성 방법, 변조 장치 및 변조 방법
JP4806254B2 (ja) * 2005-11-16 2011-11-02 マルホン工業株式会社 パチンコ遊技機
JP2023043586A (ja) 2021-09-16 2023-03-29 株式会社東芝 磁気ディスク装置及びライトデータの生成方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100644599B1 (ko) 2000-09-06 2006-11-13 삼성전자주식회사 개선된 ｄｃ 억압 능력을 갖는 ｒｌｌ 코드 변복조 방법
EP0162558B1 (en) * 1984-05-21 1991-08-21 Matsushita Electric Industrial Co., Ltd. Method and apparatus for generating a run length limited code
JPH0721942B2 (ja) * 1984-10-11 1995-03-08 ソニー株式会社 チヤンネル符号化方法
JPS61227430A (ja) * 1985-04-01 1986-10-09 Matsushita Electric Ind Co Ltd 符号変換装置
US5144304A (en) * 1989-07-17 1992-09-01 Digital Equipment Corporation Data and forward error control coding techniques for digital signals
SG96155A1 (en) * 1990-08-18 2003-05-23 Mitsubishi Electric Corp Data conversion method, pilot signal formation method using the same and rotary magnetic head device using the same
GB9314480D0 (en) * 1993-07-09 1993-08-25 Hewlett Packard Co Encoding data
JP3243138B2 (ja) * 1995-02-13 2002-01-07 パイオニア株式会社 データ変換方式及び復号方法
JP3243140B2 (ja) * 1995-02-20 2002-01-07 パイオニア株式会社 データ変換方式
GB9506470D0 (en) * 1995-03-29 1995-05-17 Sgs Thomson Microelectronics 5b4t coding scheme
US5847666A (en) * 1995-06-15 1998-12-08 Matsushita Electric Industrial Co., Ltd. Data transmitter and method object code generator and method digital signal processor and code generator and method
JP3306271B2 (ja) * 1995-08-23 2002-07-24 三洋電機株式会社 符号化方法、符号化回路、及び復号回路
JP3339539B2 (ja) * 1995-12-13 2002-10-28 松下電器産業株式会社 デジタル変調装置、その方法及び記録媒体
US6084535A (en) * 1997-01-30 2000-07-04 Mitel Semiconductor Americas Inc. System and method for generating many ones codes with hamming distance after precoding
US6011497A (en) * 1997-04-01 2000-01-04 Seagate Technology, Inc. Location dependent maximum transition run length code with alternating code word length and efficient K constraint
JP3760961B2 (ja) * 1997-09-11 2006-03-29 ソニー株式会社 変調装置および変調方法、復調装置および復調方法、並びに記録媒体
US6285302B1 (en) * 1998-12-28 2001-09-04 Texas Instruments Incorporated Runlength-limited code and method
KR100294893B1 (ko) 1999-03-09 2001-07-12 윤종용 개선된 ｄｃ 억압 능력을 갖는 ｒｌｌ 코드 생성 방법 과 생성된 ｒｌｌ 코드 변복조 방법
KR100565046B1 (ko) * 1999-04-21 2006-03-30 삼성전자주식회사 개선된 ｄｃ 억압 능력을 갖는 ｒｌｌ 코드 배치 방법, 변복조 방법 및 복조 장치
US6229458B1 (en) * 1999-08-27 2001-05-08 Lsi Logic Corporation Rate 32/34 (D=0, G=9/I=9) modulation code with parity for a recording channel
KR20010096009A (ko) * 2000-04-15 2001-11-07 박순배 통신 및 멀티미디어를 위한 변조코드
US7084788B2 (en) * 2001-04-20 2006-08-01 Samsung Electronics Co., Ltd. Code generation and allocation method
KR100421004B1 (ko) * 2001-04-20 2004-03-03 삼성전자주식회사 코드 생성 및 배치 방법

Also Published As

Publication number Publication date
EP1450492A3 (en) 2009-11-11
US6879269B2 (en) 2005-04-12
CN1383267A (zh) 2002-12-04
EP1450491A2 (en) 2004-08-25
CN100373493C (zh) 2008-03-05
EP1251641A3 (en) 2005-03-16
EP1450491A3 (en) 2009-04-22
US20060187093A1 (en) 2006-08-24
US7301483B2 (en) 2007-11-27
TW200423551A (en) 2004-11-01
US20040164884A1 (en) 2004-08-26
US6781527B2 (en) 2004-08-24
JP2004312779A (ja) 2004-11-04
TWI227598B (en) 2005-02-01
CN1538439A (zh) 2004-10-20
US20040164885A1 (en) 2004-08-26
TWI299946B (en) 2008-08-11
US20060192694A1 (en) 2006-08-31
CN100530406C (zh) 2009-08-19
JP3953481B2 (ja) 2007-08-08
JP2004342310A (ja) 2004-12-02
KR100421004B1 (ko) 2004-03-03
EP1251641A2 (en) 2002-10-23
US20020190879A1 (en) 2002-12-19
US7616135B2 (en) 2009-11-10
CN1256810C (zh) 2006-05-17
US6859152B2 (en) 2005-02-22
TWI299947B (en) 2008-08-11
CN1538438A (zh) 2004-10-20
JP2003032120A (ja) 2003-01-31
US20080150770A1 (en) 2008-06-26
EP1450492A2 (en) 2004-08-25
US7352302B2 (en) 2008-04-01
KR20020081894A (ko) 2002-10-30
TW200415859A (en) 2004-08-16

Similar Documents

Publication Publication Date Title
US7301483B2 (en) Code generation and allocation method
KR100294893B1 (ko) 개선된 ｄｃ 억압 능력을 갖는 ｒｌｌ 코드 생성 방법 과 생성된 ｒｌｌ 코드 변복조 방법
JP3306271B2 (ja) 符号化方法、符号化回路、及び復号回路
JP2003032120A5 (ja)
JP2000078025A (ja) 符号化されたデ―タを処理する装置
KR100444982B1 (ko) 직류 성분이 제거되는 코드 변환 및 그 복조 방법
WO1998017005A1 (fr) Procede et circuit de modulation numerique et procede et circuit de demodulation numerique
JP3947510B2 (ja) データ変調方法、データ復調方法及びコード配置方法
US7084788B2 (en) Code generation and allocation method
KR100611986B1 (ko) 코드워드 배치 방법
JP2636901B2 (ja) ８／１０符号変換方法
JP2636868B2 (ja) ８／９符号変換方法
JP2636870B2 (ja) ８／９符号変換方法
JP2005513706A (ja) データストリームの符号化方法
JPH0468822A (ja) ディジタル信号変調方式
JP2002237137A (ja) 光ディスク装置および光ディスク装置用ラン長制限符号
JP2002334443A (ja) 光ディスク装置
JPH01175323A (ja) ８／９符号変換方式
JPH05244014A (ja) 情報変換方式およびそれを用いた磁気記録再生装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060816

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070417

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070424

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees