JP2648554B2 - Ｐｒｍｌディスク駆動システムの非同期ゲイン調整方法および装置 - Google Patents
Ｐｒｍｌディスク駆動システムの非同期ゲイン調整方法および装置Info
- Publication number
- JP2648554B2 JP2648554B2 JP5138334A JP13833493A JP2648554B2 JP 2648554 B2 JP2648554 B2 JP 2648554B2 JP 5138334 A JP5138334 A JP 5138334A JP 13833493 A JP13833493 A JP 13833493A JP 2648554 B2 JP2648554 B2 JP 2648554B2
- Authority
- JP
- Japan
- Prior art keywords
- adc
- gain adjustment
- continuously
- value
- threshold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Digital Magnetic Recording (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、部分応答最大見込み
（ＰＲＭＬ）検出を利用するタイプの直接アクセス記憶
装置（ＤＡＳＤ）に関し、特に、ＰＲＭＬデータ検出の
ための非同期ゲイン調整用の方法および装置に関する。
（ＰＲＭＬ）検出を利用するタイプの直接アクセス記憶
装置（ＤＡＳＤ）に関し、特に、ＰＲＭＬデータ検出の
ための非同期ゲイン調整用の方法および装置に関する。
【０００２】
【従来の技術】コンピュータの多くは、データを書込ん
だり、後になって読取りすることが可能な媒体を有する
副メモリ記憶ユニットを装備している。通常、積み重ね
られ、回転するリジッドな磁気ディスクを組み込んだデ
ィスク・ドライブ・ユニットを使用して、ディスク表面
にデータ情報を磁気記録する。データはディスク表面に
同心状かつ放射状に分けて配置したデータ情報トラック
に記録される。駆動軸に接近、離反可能に駆動された変
換器ヘッドがデータをディスクに書込み、そのディスク
からデータを読取る。
だり、後になって読取りすることが可能な媒体を有する
副メモリ記憶ユニットを装備している。通常、積み重ね
られ、回転するリジッドな磁気ディスクを組み込んだデ
ィスク・ドライブ・ユニットを使用して、ディスク表面
にデータ情報を磁気記録する。データはディスク表面に
同心状かつ放射状に分けて配置したデータ情報トラック
に記録される。駆動軸に接近、離反可能に駆動された変
換器ヘッドがデータをディスクに書込み、そのディスク
からデータを読取る。
【０００３】ＰＲＭＬデータ・チャネルでは、リードバ
ック信号振幅を正常化することが適切なデータ検出に必
要とされる。バリアブル・ゲイン増幅器（ＶＧＡ）が、
通常、リードバック信号のスケーリング用にアナログ信
号パスで使用される。公知のＰＲＭＬチャネルは入って
くるリードバック信号の振幅を検知するためにアナログ
包絡線検出回路を必要とする。これによって、ＰＲＭＬ
チャネルが読取りあるいは書込み操作を開始する前にア
イドル・モードでＶＧＡに対するゲイン訂正を得る。そ
の信号振幅についての許容限界は、読取り操作のスター
ト時点での早急な収束を保証するために、アイドル・モ
ードの間、維持しなくてはならない。アナログ包絡線検
出回路を使用する不利益は、回路がアナログであるため
オンチップ調整なしで通常貧弱な振幅許容限界となるこ
とである。また、アナログ包絡線検出回路は、回路出力
をかなり上げないと高速信号を確立することが難しい。
さらに、低くなりすぎたゲインの回復は通常かなり劣っ
ている。
ック信号振幅を正常化することが適切なデータ検出に必
要とされる。バリアブル・ゲイン増幅器（ＶＧＡ）が、
通常、リードバック信号のスケーリング用にアナログ信
号パスで使用される。公知のＰＲＭＬチャネルは入って
くるリードバック信号の振幅を検知するためにアナログ
包絡線検出回路を必要とする。これによって、ＰＲＭＬ
チャネルが読取りあるいは書込み操作を開始する前にア
イドル・モードでＶＧＡに対するゲイン訂正を得る。そ
の信号振幅についての許容限界は、読取り操作のスター
ト時点での早急な収束を保証するために、アイドル・モ
ードの間、維持しなくてはならない。アナログ包絡線検
出回路を使用する不利益は、回路がアナログであるため
オンチップ調整なしで通常貧弱な振幅許容限界となるこ
とである。また、アナログ包絡線検出回路は、回路出力
をかなり上げないと高速信号を確立することが難しい。
さらに、低くなりすぎたゲインの回復は通常かなり劣っ
ている。
【０００４】
【発明が解決しようとする課題】本発明の主たる目的
は、ディスク・ドライブ・データ記憶システムにおける
ＰＲＭＬデータ検出用のゲイン調整の改良した方法を提
供することである。また、本発明の他の目的は、実質的
にネガティブな効果の発生がないゲイン調整の改良した
方法を提供することであり、アナログ包絡線検出回路の
必要性をなくし、従来の構造の多くの欠点を克服するこ
とである。
は、ディスク・ドライブ・データ記憶システムにおける
ＰＲＭＬデータ検出用のゲイン調整の改良した方法を提
供することである。また、本発明の他の目的は、実質的
にネガティブな効果の発生がないゲイン調整の改良した
方法を提供することであり、アナログ包絡線検出回路の
必要性をなくし、従来の構造の多くの欠点を克服するこ
とである。
【０００５】
【課題を解決するための手段】上記目的を達成するため
の本発明によるゲイン調整方法および装置は、部分応答
最大見込み（ＰＲＭＬ）データ・チャネルでデータ検出
をするためのものであり、ＰＲＭＬデータ・チャネル
は、通常の操作レンジを持つアナログ・デジタル変換器
（ＡＤＣ）とＡＤＣに結合したバリアブル・ゲイン増幅
器（ＶＧＡ）を有する。複数のサンプルはＡＤＣから検
出され、検出サンプルの各々は連続的に、あらかじめ定
めたしきい値と比較する。その所定のしきい値はゼロ、
およびＡＤＣの通常操作レンジの最小値と最大値であ
る。検出サンプルの各絶対値は連続的に第４の所定しき
い値と比較する。ゲイン調整訂正値はその連続的に比較
した値を利用して決定される。
の本発明によるゲイン調整方法および装置は、部分応答
最大見込み（ＰＲＭＬ）データ・チャネルでデータ検出
をするためのものであり、ＰＲＭＬデータ・チャネル
は、通常の操作レンジを持つアナログ・デジタル変換器
（ＡＤＣ）とＡＤＣに結合したバリアブル・ゲイン増幅
器（ＶＧＡ）を有する。複数のサンプルはＡＤＣから検
出され、検出サンプルの各々は連続的に、あらかじめ定
めたしきい値と比較する。その所定のしきい値はゼロ、
およびＡＤＣの通常操作レンジの最小値と最大値であ
る。検出サンプルの各絶対値は連続的に第４の所定しき
い値と比較する。ゲイン調整訂正値はその連続的に比較
した値を利用して決定される。
【０００６】
【実施例】添付の図１において、データ記憶媒体１２と
インターフェース制御ユニット１４を有するデータ記憶
ディスク・ファイル１０を部分概略的に示したブロック
図である。本発明の望ましい実施例では、データ記憶媒
体１２はリジッドな磁気ディスク・ドライブ・ユニット
（通称ハードディスク）１２であるが、他の機械的な動
作をするメモリ構造のものも使用することができる。本
発明の利用は特定の駆動ユニット構造に限定されないの
で、ユニット１２は本発明を理解するうえに参考となる
程度に簡略化されている。
インターフェース制御ユニット１４を有するデータ記憶
ディスク・ファイル１０を部分概略的に示したブロック
図である。本発明の望ましい実施例では、データ記憶媒
体１２はリジッドな磁気ディスク・ドライブ・ユニット
（通称ハードディスク）１２であるが、他の機械的な動
作をするメモリ構造のものも使用することができる。本
発明の利用は特定の駆動ユニット構造に限定されないの
で、ユニット１２は本発明を理解するうえに参考となる
程度に簡略化されている。
【０００７】図１、図２において、ユニット１２は磁気
記録層を有する面を１面以上持つ複数のディスク１８か
らなるディスクの積み重ね１６を有する。ディスク１８
は同時回転用に、一体的に設けたスピンドルとモータの
アセンブリ２６に平行に取り付けられている。各ディス
ク１８のデータ情報は、ディスク表面２０を半径方向に
移動可能な各ディスクに対応する変換器ヘッド２８によ
って読取り、書込みが行われる。
記録層を有する面を１面以上持つ複数のディスク１８か
らなるディスクの積み重ね１６を有する。ディスク１８
は同時回転用に、一体的に設けたスピンドルとモータの
アセンブリ２６に平行に取り付けられている。各ディス
ク１８のデータ情報は、ディスク表面２０を半径方向に
移動可能な各ディスクに対応する変換器ヘッド２８によ
って読取り、書込みが行われる。
【０００８】ヘッド２８は、支持スピンドル３４を中心
に同時回転運動できるように取り付けたアーム３２に担
持された柔軟なバネ３０に固定されている。アーム３２
の１本は、ヘッド駆動モータ３８によって軸駆動される
延長部３６を有する。いくつかの駆動機構が共通で使用
されるが、モータ３８は磁石とコア・アセンブリ（図示
せず）と協同で作動するボイスコイル・モータから構成
することが可能であり、ヘッド２８を半径方向に同期移
動するように制御し、ヘッドを追跡すべきデータが記録
されているディスク位置に合うように位置決めする。ボ
イスコイル・モータは固定磁界内を移動でき、コイル移
動の方向と速度は供給電流によって制御される。ディス
ク・ファイル１０の種々の部品は、ライン２６Ａのモー
タ制御信号やライン３８Ａの位置制御信号のように、制
御ユニット１４によって発生したモータ制御信号によっ
て操作制御される。
に同時回転運動できるように取り付けたアーム３２に担
持された柔軟なバネ３０に固定されている。アーム３２
の１本は、ヘッド駆動モータ３８によって軸駆動される
延長部３６を有する。いくつかの駆動機構が共通で使用
されるが、モータ３８は磁石とコア・アセンブリ（図示
せず）と協同で作動するボイスコイル・モータから構成
することが可能であり、ヘッド２８を半径方向に同期移
動するように制御し、ヘッドを追跡すべきデータが記録
されているディスク位置に合うように位置決めする。ボ
イスコイル・モータは固定磁界内を移動でき、コイル移
動の方向と速度は供給電流によって制御される。ディス
ク・ファイル１０の種々の部品は、ライン２６Ａのモー
タ制御信号やライン３８Ａの位置制御信号のように、制
御ユニット１４によって発生したモータ制御信号によっ
て操作制御される。
【０００９】３図には、本発明のゲイン調整方法を実施
するＰＲＭＬデータ・チャネル４０のブロック図を示
す。ＰＲＭＬ記録チャネルはＰＲ−ＩＶフィルタ機能に
よって得られたＩＶクラスの部分応答（ＰＲ）を使用す
る。書込みデータをエンコーダ４２に付与し、記録シー
ケンス全体における偶数記録シーケンスおよび奇数記録
シーケンス内の最大走行長さや、連続したゼロの最小値
および最大値のような所定の走行長さを制約する変調コ
ード化した出力を出す。プレコーダ４４がエンコーダ４
２に続き、１／（１−Ｄ2）演算で表わされ、Ｄはユニ
ット遅れ演算 子である。プレコーダ４４に接続したＰ
ＲＭＬ事前コンパイル４６が変調バイナル・パルス信号
を提供し、続いて、書込み回路４８がディスク表面に書
込むための変調書込み電流を供給する。（１−Ｄ2）演
算で表示されたヘッドとディスク ５０でアナログ読取
り信号を得る。その読取り信号はバリアブル・ゲイン増
幅器（ＶＧＡ）５２に供給される。そこで増幅された読
取り信号はローパス・フィルタ５４に付与され、フィル
タ処理された読取り信号は次にアナログ・デジタル変換
器（ＡＤＣ）５６によってデジタル形状（例えば、６４
の可能な６ビット・サンプル値）に変換される。
するＰＲＭＬデータ・チャネル４０のブロック図を示
す。ＰＲＭＬ記録チャネルはＰＲ−ＩＶフィルタ機能に
よって得られたＩＶクラスの部分応答（ＰＲ）を使用す
る。書込みデータをエンコーダ４２に付与し、記録シー
ケンス全体における偶数記録シーケンスおよび奇数記録
シーケンス内の最大走行長さや、連続したゼロの最小値
および最大値のような所定の走行長さを制約する変調コ
ード化した出力を出す。プレコーダ４４がエンコーダ４
２に続き、１／（１−Ｄ2）演算で表わされ、Ｄはユニ
ット遅れ演算 子である。プレコーダ４４に接続したＰ
ＲＭＬ事前コンパイル４６が変調バイナル・パルス信号
を提供し、続いて、書込み回路４８がディスク表面に書
込むための変調書込み電流を供給する。（１−Ｄ2）演
算で表示されたヘッドとディスク ５０でアナログ読取
り信号を得る。その読取り信号はバリアブル・ゲイン増
幅器（ＶＧＡ）５２に供給される。そこで増幅された読
取り信号はローパス・フィルタ５４に付与され、フィル
タ処理された読取り信号は次にアナログ・デジタル変換
器（ＡＤＣ）５６によってデジタル形状（例えば、６４
の可能な６ビット・サンプル値）に変換される。
【００１０】ＡＤＣ５６のデジタル・サンプルは次に、
１０タップ有限インパルス応答（ＦＩＲ）デジタル・フ
ィルタのようなデジタル・フィルタ５８に供給され、さ
らにゲインおよびタイミング制御６０に送られる。ゲイ
ンおよびタイミング制御６０はゲインおよびａｃ結合ポ
ール制御信号をＶＧＡ５６、および電圧制御オシレータ
６２を介してＡＤＣに供給する。デジタル・フィルタ５
８からのフィルタ処理した信号はデコーダ６６に接続し
たＶｉｔｅｒｂｉデコーダ６４に送り、データ・リード
バックの最大見込み（ＭＬ）検出プロセスを完了させ
る。本発明の特徴によれば、ゲイン調整はディスク・フ
ァイル１０内の有効な部分応答最大見込み（ＰＲＭＬ）
チャネル４０の集中機能である。
１０タップ有限インパルス応答（ＦＩＲ）デジタル・フ
ィルタのようなデジタル・フィルタ５８に供給され、さ
らにゲインおよびタイミング制御６０に送られる。ゲイ
ンおよびタイミング制御６０はゲインおよびａｃ結合ポ
ール制御信号をＶＧＡ５６、および電圧制御オシレータ
６２を介してＡＤＣに供給する。デジタル・フィルタ５
８からのフィルタ処理した信号はデコーダ６６に接続し
たＶｉｔｅｒｂｉデコーダ６４に送り、データ・リード
バックの最大見込み（ＭＬ）検出プロセスを完了させ
る。本発明の特徴によれば、ゲイン調整はディスク・フ
ァイル１０内の有効な部分応答最大見込み（ＰＲＭＬ）
チャネル４０の集中機能である。
【００１１】図４では、非同期ゲイン調整アルゴリズム
（ＡＧＡＡ）の連続的なオペレーションを説明するフロ
ーチャートを示す。ＡＧＡＡはＰＲＭＬチャネルのＡＤ
Ｃサンプルを使用する。同期フィールド・パターン（１
／４Ｔ）を非同期的にサンプリングすることにより、Ａ
ＧＡＡはトリムや外部部品を必要とせずに１．０５±５
％の標準化した振幅を保証する。ＡＤＣサンプルを使用
するので、ＡＤＣ５６における全許容限界が完全に提供
される。ランダム・データ・パターンについて、ＡＧＡ
Ａは従来のアナログ包絡線検出器に能力的に匹敵する。
（ＡＧＡＡ）の連続的なオペレーションを説明するフロ
ーチャートを示す。ＡＧＡＡはＰＲＭＬチャネルのＡＤ
Ｃサンプルを使用する。同期フィールド・パターン（１
／４Ｔ）を非同期的にサンプリングすることにより、Ａ
ＧＡＡはトリムや外部部品を必要とせずに１．０５±５
％の標準化した振幅を保証する。ＡＤＣサンプルを使用
するので、ＡＤＣ５６における全許容限界が完全に提供
される。ランダム・データ・パターンについて、ＡＧＡ
Ａは従来のアナログ包絡線検出器に能力的に匹敵する。
【００１２】Ｘｎ＝ＮＥＷ ＡＤＣ ＳＡＭＰＬＥと表
示され、ＡＤＣレンジが＋４．０から−４．０のブロッ
ク４０２に示すように、現サンプルをＡＤＣ５６から読
取る。アイドル・モードの間、アナログ・デジタル変換
器は、サンプリングの周波数は概ね正確だがサンプリン
グがディスクのデータに非同期のサンプルを提供する。
ＰＲＭＬチャネルがアイドル・モードでは、ＡＤＣサン
プルはリードバック信号に非同期であり、例えば、周波
数が±１％であり、位相は不確定となる。
示され、ＡＤＣレンジが＋４．０から−４．０のブロッ
ク４０２に示すように、現サンプルをＡＤＣ５６から読
取る。アイドル・モードの間、アナログ・デジタル変換
器は、サンプリングの周波数は概ね正確だがサンプリン
グがディスクのデータに非同期のサンプルを提供する。
ＰＲＭＬチャネルがアイドル・モードでは、ＡＤＣサン
プルはリードバック信号に非同期であり、例えば、周波
数が±１％であり、位相は不確定となる。
【００１３】デシジョン・ブロック４０４で示すよう
に、サンプルの絶対値を最大しきい値と比較する。｜Ｘ
ｎ｜＝４．０なら、サンプルはＡＤＣ５６を満たすこと
を示し、飽和の表示はブロック４０６に示すようにＳＡ
Ｔｎ＝ＴＲＵＥとセットし、他はブロック４０８で示す
ようにＳＡＴｎ＝ＦＡＬＳＥとする。
に、サンプルの絶対値を最大しきい値と比較する。｜Ｘ
ｎ｜＝４．０なら、サンプルはＡＤＣ５６を満たすこと
を示し、飽和の表示はブロック４０６に示すようにＳＡ
Ｔｎ＝ＴＲＵＥとセットし、他はブロック４０８で示す
ようにＳＡＴｎ＝ＦＡＬＳＥとする。
【００１４】次に、デシジョン・ブロック４１０で示す
ように、サンプルの絶対値は所定値と比較して異常に低
いサンプル値を検出する。｜Ｘｎ｜＜１．０なら、無効
信号表示をブロック４１２で示すようにＺＥＲＯｎ＝Ｔ
ＲＵＥとセットし、他はブロック４１４で示すようにＺ
ＥＲＯｎ＝ＦＡＬＳＥとする。
ように、サンプルの絶対値は所定値と比較して異常に低
いサンプル値を検出する。｜Ｘｎ｜＜１．０なら、無効
信号表示をブロック４１２で示すようにＺＥＲＯｎ＝Ｔ
ＲＵＥとセットし、他はブロック４１４で示すようにＺ
ＥＲＯｎ＝ＦＡＬＳＥとする。
【００１５】そして、デシジョン・ブロック４１６で示
すように、Ｘｎ＞０なら理想的なサンプル値をブロック
４１８で示すようにハットＸｎ＝＋２．０とセットす
る。他は理想的なサンプル値はブロック４２０で示すよ
うにハットＸｎ＝−２．０とセットする。間違い訂正用
に使用される値は、Ｅｎ＝（ＳＩＧＮ ＯＦ ハットＸ
ｎ）・（ハットＸｎ−Ｘｎ）と表示したブロック４２２
で示されるように算出される。この算出値Ｅｎは、Ｅｎ
＞１．０と表示したデシジョン・ブロック４２４で示す
ように、しきい値と比較される。Ｅｎ＞１．０なら、ブ
ロック４２６で示されるようにＥｎ＝１．０である。
すように、Ｘｎ＞０なら理想的なサンプル値をブロック
４１８で示すようにハットＸｎ＝＋２．０とセットす
る。他は理想的なサンプル値はブロック４２０で示すよ
うにハットＸｎ＝−２．０とセットする。間違い訂正用
に使用される値は、Ｅｎ＝（ＳＩＧＮ ＯＦ ハットＸ
ｎ）・（ハットＸｎ−Ｘｎ）と表示したブロック４２２
で示されるように算出される。この算出値Ｅｎは、Ｅｎ
＞１．０と表示したデシジョン・ブロック４２４で示す
ように、しきい値と比較される。Ｅｎ＞１．０なら、ブ
ロック４２６で示されるようにＥｎ＝１．０である。
【００１６】ＺＥＲＯｎからＺＥＲＯｎ−Ｑの複数のサ
ンプルで、Ｑが１０から３０の範囲で選択される場合、
低すぎるゲインについてチェックをおこなう。ＺＥＲＯ
ｎからＺＥＲＯｎ−Ｑの複数のサンプルがデシジョン・
ブロック４２８でＴＲＵＥであるか識別し、正しければ
ブロック４３０で示すように訂正値をＣｎ＝ＭＡＸＩＭ
ＵＭ ＰＯＳＩＴＩＶＥとセットする。その他は、２つ
の連続サンプルＺＥＲＯｎからＺＥＲＯｎ−１がデシジ
ョン・ブロック４３２でＴＲＵＥであると識別したな
ら、訂正値をブロック４３４で示すようにＣｎ＝ＮＯＮ
Ｅとセットして、短い範囲の無効な信号に対する訂正は
行われない。その他は、２つの連続サンプルＳＡＴｎま
たはＳＡＴｎ−１がデシジョン・ブロック４３６でＴＲ
ＵＥであると識別したなら、訂正値をブロック４３８で
示すようにＣｎ＝ＭＡＸＩＭＵＭＮＥＧＡＴＩＶＥとセ
ットする。それ以外は、直線的な訂正をブロック４４０
で示すように２つの連続した算出値を用いた訂正値Ｃｎ
＝（Ｅｎ＋Ｅｎ−１）÷２によって得る。
ンプルで、Ｑが１０から３０の範囲で選択される場合、
低すぎるゲインについてチェックをおこなう。ＺＥＲＯ
ｎからＺＥＲＯｎ−Ｑの複数のサンプルがデシジョン・
ブロック４２８でＴＲＵＥであるか識別し、正しければ
ブロック４３０で示すように訂正値をＣｎ＝ＭＡＸＩＭ
ＵＭ ＰＯＳＩＴＩＶＥとセットする。その他は、２つ
の連続サンプルＺＥＲＯｎからＺＥＲＯｎ−１がデシジ
ョン・ブロック４３２でＴＲＵＥであると識別したな
ら、訂正値をブロック４３４で示すようにＣｎ＝ＮＯＮ
Ｅとセットして、短い範囲の無効な信号に対する訂正は
行われない。その他は、２つの連続サンプルＳＡＴｎま
たはＳＡＴｎ−１がデシジョン・ブロック４３６でＴＲ
ＵＥであると識別したなら、訂正値をブロック４３８で
示すようにＣｎ＝ＭＡＸＩＭＵＭＮＥＧＡＴＩＶＥとセ
ットする。それ以外は、直線的な訂正をブロック４４０
で示すように２つの連続した算出値を用いた訂正値Ｃｎ
＝（Ｅｎ＋Ｅｎ−１）÷２によって得る。
【００１７】図５においては、ゲイン調整アルゴリズム
のオペレーションを示す。図５は同期フィールド・パタ
ーンをさまざまな振幅で非同期的および同期的にサンプ
リングしたものを示している。同期サンプリングは非同
期的サンプリングの縮退ケースなので、同期フィールド
・パターンの同期サンプリングを使用する獲得読取りモ
ードの間、ＡＧＡＡはゲイン訂正を供給することが可能
である。したがって、ＡＧＡＡはアイドル・モードの非
同期包絡線検出器を除去すること、また獲得読取りモー
ドの同期ゲイン設定アルゴリズムを提供すること、とい
う２つの目的に使用することができる。
のオペレーションを示す。図５は同期フィールド・パタ
ーンをさまざまな振幅で非同期的および同期的にサンプ
リングしたものを示している。同期サンプリングは非同
期的サンプリングの縮退ケースなので、同期フィールド
・パターンの同期サンプリングを使用する獲得読取りモ
ードの間、ＡＧＡＡはゲイン訂正を供給することが可能
である。したがって、ＡＧＡＡはアイドル・モードの非
同期包絡線検出器を除去すること、また獲得読取りモー
ドの同期ゲイン設定アルゴリズムを提供すること、とい
う２つの目的に使用することができる。
【００１８】訂正振幅および移動位相で同期フィールド
・パターンを使用するアルゴリズムのオペレーションの
拡大図を図６に示す。
・パターンを使用するアルゴリズムのオペレーションの
拡大図を図６に示す。
【００１９】要約すると、本発明はデジタル論理で実行
されるので、異常に低いあるいは高い信号振幅を容易に
検出できる。本発明は非同期サンプルを使用する適切な
オペレーションを保証する。ＡＧＡＡは一連のサンプル
の振幅が低い時、最大ポジティブ・ゲイン訂正を供給す
る。また、サンプルがＡＤＣ変換器を飽和させる時に最
大ネガティブ・ゲイン訂正が供給される。さらに、ＡＧ
ＡＡはすでにＰＲＭＬチャネルにあるので、別途アナロ
グ回路を必要とすることなく実行可能である。
されるので、異常に低いあるいは高い信号振幅を容易に
検出できる。本発明は非同期サンプルを使用する適切な
オペレーションを保証する。ＡＧＡＡは一連のサンプル
の振幅が低い時、最大ポジティブ・ゲイン訂正を供給す
る。また、サンプルがＡＤＣ変換器を飽和させる時に最
大ネガティブ・ゲイン訂正が供給される。さらに、ＡＧ
ＡＡはすでにＰＲＭＬチャネルにあるので、別途アナロ
グ回路を必要とすることなく実行可能である。
【００２０】
【発明の効果】本発明はディスク駆動データ記憶システ
ムにおいてＰＲＭＬデータ検出用のゲイン調整方法を提
供する。このゲイン調整方法はアナログ包絡線検出器回
路に対する要求をなくすことができ、これによって新た
な欠陥を発生することはない。
ムにおいてＰＲＭＬデータ検出用のゲイン調整方法を提
供する。このゲイン調整方法はアナログ包絡線検出器回
路に対する要求をなくすことができ、これによって新た
な欠陥を発生することはない。
【図１】本発明の実施例によるデータ記憶ディスク・フ
ァイルを示す概略図およびブロック図である。
ァイルを示す概略図およびブロック図である。
【図２】図１に示した装置の単一なディスク面に対する
アクセス機構を示す概略平面図である。
アクセス機構を示す概略平面図である。
【図３】図１のデータ記憶ディスク・ファイルにおける
本発明のゲイン調整方法を実施するＰＲＭＬデータ・チ
ャネル装置のブロック図である。
本発明のゲイン調整方法を実施するＰＲＭＬデータ・チ
ャネル装置のブロック図である。
【図４】図１のデータ記憶ディスク・ファイルにおける
本発明のゲイン調整方法を説明する論理ブロックフロー
チャートである。
本発明のゲイン調整方法を説明する論理ブロックフロー
チャートである。
【図５】本発明のゲイン調整方法用の非同期および同期
サンプリング・オペレーションを説明するグラフであ
る。
サンプリング・オペレーションを説明するグラフであ
る。
【図６】本発明のゲイン調整方法用の非同期および同期
サンプリング・オペレーションを説明するグラフであ
る。
サンプリング・オペレーションを説明するグラフであ
る。
１０ データ記憶ディスク・ファイル １２ データ記憶媒体 １４ インターフェース制御ユニット １６ ディスクの積み重ね １８ ディスク ２０ 磁気記録面 ２６ モータ一体型スピンドル ２８ 変換機ヘッド ３０ バネ ３２ アーム ３４ 支持スピンドル ３８ ヘッド駆動モータ ４０ ＰＲＭＬデータ・チャネル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リチャード・レオ・ガルブレイス アメリカ合衆国55901 ミネソタ州、ロ チェスター、フィフティセカンド・スト リート・エヌ．ダブリュ．2232 (56)参考文献 特開 昭61−135234（ＪＰ，Ａ)
Claims (12)
- 【請求項１】通常の操作レンジを持つアナログ・デジタ
ル変換器（ＡＤＣ）と結合したバリアブル・ゲイン増幅
器（ＶＧＡ）を有し、アナログ包絡線検出器を利用しな
い部分応答最大見込み（ＰＲＭＬ）データ・チャネルで
データ検出をするゲイン調整方法は、ＰＲＭＬチャネルのアイドル・モードの間に非同期サン
プリングによって、 ＡＤＣから複数のサンプルを検出す
ること、上記 検出サンプルの各々を連続的に、ゼロしきい値と比
較すること、上記 検出サンプルの各絶対値を連続的に所定の最大しき
い値及び最小しきい値と比較すること、および 該連続的に比較した値を利用してゲイン調整訂正値を決
定すること、から構成したことを特徴とするゲイン調整
方法。 - 【請求項２】さらに、該決定したゲイン調整訂正値をＶ
ＧＡに付与する工程を有することを特徴とする請求項１
記載の方法。 - 【請求項３】上記検出サンプルの各絶対値を連続的に最
大しきい値と比較する工程は、最大しきい値と同一なる
ことに応答してＡＤＣの飽和オペレーションを識別する
ことを特徴とする請求項１記載の方法。 - 【請求項４】上記検出サンプルの各絶対値を連続的に最
小しきい値と比較する工程は、ＡＤＣからの複数のサン
プル値の振幅を識別する工程と、上記検出サンプルの振
幅を所定の最小しきい値と比較し、最小しきい値より小
さい振幅に応答して、ＡＤＣの実質的に無効な信号オペ
レーションを識別する工程とを有することを特徴とする
請求項１記載の方法。 - 【請求項５】上記連続的に比較した値の所定数がＡＤＣ
の実質的に無効な信号オペレーションを識別する時、最
大ポジティブ訂正値に対応するゲイン調整訂正値を決定
する工程と、該決定したゲイン調整訂正値をＶＧＡに付
与する工程をさらに有することを特徴とする請求項４記
載の方法。 - 【請求項６】該連続的に比較した値の所定数がＡＤＣの
該飽和オペレーションを識別する時、最大ネガティブ訂
正値に対応するゲイン調整訂正値を決定する工程をさら
に有することを特徴とする請求項３記載の方法。 - 【請求項７】ＡＤＣからの複数のサンプルを検出する上
記工程は、ＰＲＭＬチャネルの獲得読取りモードの間の
同期サンプリング工程を有することをさらに特徴とする
請求項１記載の方法。 - 【請求項８】通常の操作レンジを持つアナログ・デジタ
ル変換器（ＡＤＣ）と結合したバリアブル・ゲイン増幅
器（ＶＧＡ）を有し、アナログ包絡線検出器を利用しな
い部分応答最大見込み（ＰＲＭＬ）データ・チャネルで
データ検出をするゲイン調整装置は、ＰＲＭＬチャネルのアイドル・モードの間に、 ＡＤＣか
ら複数のサンプルを検出する非同期サンプリング手段
と、上記 検出サンプルの各々を連続的に、ゼロしきい値と比
較する手段と、上記 検出サンプルの各絶対値を連続的に所定最大しきい
値及び最小しきい値と比較する手段、および 該連続的に比較した値を利用してゲイン調整訂正値を決
定する手段、から構成したことを特徴とするゲイン調整
装置。 - 【請求項９】さらに、該決定したゲイン調整訂正値をＶ
ＧＡに付与する手段を有することを特徴とする請求項８
記載の装置。 - 【請求項１０】上記検出サンプルの各絶対値を連続的に
比較する手段は、上記検出サンプルの比較された値が最
大しきい値と等しいと認識したことに応答して、ＡＤＣ
の飽和オペレーションを検出する手段を有することを特
徴とする請求項８記載の装置。 - 【請求項１１】上記検出サンプルの各絶対値を連続的に
比較する手段は、上記検出サンプルの比較された値が最
小しきい値より小さいことに応答して、ＡＤＣの実質的
に無効な信号オペレーションを検出する手段を有するこ
とを特徴とする請求項８記載の装置。 - 【請求項１２】ハウジングと、該ハウジング内に設け軸
を中心に回転し、少なくとも１つのデータ記憶表面を有
する少なくとも１枚のディスクと、 該ディスク表面にデータの書込み、読取りを行うために
該ディスク表面を横切って移動するように設けた変換手
段と、 アナログ入力信号を通常のオペレーション・レンジ内で
デジタル・サンプル値に変換するために該変換手段に接
続したアナログ・デジタル変換器（ＡＤＣ）と、ＰＲＭＬチャネルのアイドル・モードの間に、 ＡＤＣか
らの複数のサンプルを検出するための非同期サンプリン
グ手段と、上記 複数の検出サンプルの各々を連続的に、ゼロしきい
値と比較する手段と、上記 複数の検出サンプルの各絶対値を連続的に所定の最
大しきい値及び最小しきい値と比較する手段、および 該連続的に比較した値を利用してゲイン調整訂正値を決
定する手段と、 、から構成したことを特徴とするアナログ包絡線検出器
を利用しない部分応答最大見込み（ＰＲＭＬ）データ・
チャネルを有するダイレクト・アクセス記憶装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US92905792A | 1992-08-13 | 1992-08-13 | |
| US929057 | 1992-08-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06111478A JPH06111478A (ja) | 1994-04-22 |
| JP2648554B2 true JP2648554B2 (ja) | 1997-09-03 |
Family
ID=25457255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5138334A Expired - Fee Related JP2648554B2 (ja) | 1992-08-13 | 1993-06-10 | Ｐｒｍｌディスク駆動システムの非同期ゲイン調整方法および装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5438460A (ja) |
| JP (1) | JP2648554B2 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0861980A (ja) * | 1994-08-24 | 1996-03-08 | Canon Inc | 変位量検出装置 |
| JP3457068B2 (ja) * | 1994-09-14 | 2003-10-14 | アジレント・テクノロジー株式会社 | 適正な出力信号を得る装置および方法 |
| US6075665A (en) * | 1994-09-28 | 2000-06-13 | International Business Machines Corporation | Optimization of multimedia magnetic disk storage devices |
| US5796535A (en) * | 1995-05-12 | 1998-08-18 | Cirrus Logic, Inc. | Sampled amplitude read channel employing a user data frequency synthesizer and a servo data frequency synthesizer |
| US5787005A (en) * | 1995-10-02 | 1998-07-28 | Aiwa Co., Ltd. | Method and apparatus for signal threshold adjustment that compensates for signal asymmetry |
| US5708537A (en) * | 1995-11-09 | 1998-01-13 | International Business Machines Corporation | Intelligent envelope detector and method for gain control for PRML data and servo channels including polarity detection |
| US5701314A (en) * | 1995-12-21 | 1997-12-23 | Cirrus Logic, Inc. | On-the-fly error correction using thermal asperity erasure pointers from a sampled amplitude read channel in a magnetic disk drive |
| US6167550A (en) * | 1996-02-09 | 2000-12-26 | Overland Data, Inc. | Write format for digital data storage |
| US6543024B2 (en) | 1996-02-09 | 2003-04-01 | Overland Storage, Inc. | Write format for digital data storage |
| US5931968A (en) | 1996-02-09 | 1999-08-03 | Overland Data, Inc. | Digital data recording channel |
| JP3506565B2 (ja) * | 1996-07-22 | 2004-03-15 | 富士通株式会社 | ディスク記憶装置のａｇｃ回路 |
| US5808573A (en) * | 1996-08-01 | 1998-09-15 | Nec Electronics Incorporated | Methods and structure for sampled-data timing recovery with reduced complexity and latency |
| US5949820A (en) * | 1996-08-01 | 1999-09-07 | Nec Electronics Inc. | Method for optimizing an equalization and receive filter |
| JP3553292B2 (ja) * | 1996-09-30 | 2004-08-11 | 富士通株式会社 | サーマルアスペリティ除去方法及び磁気ディスク装置 |
| US5784010A (en) * | 1997-02-03 | 1998-07-21 | International Business Machines Corporation | Method and apparatus for implementing a set rate code for data channels with alternate 9-bit code words and 8-bit code words |
| US5914989A (en) * | 1997-02-19 | 1999-06-22 | Nec Electronics, Inc. | PRML system with reduced complexity maximum likelihood detector |
| US5956195A (en) * | 1997-03-31 | 1999-09-21 | Regents Of The University Of Minnesota | Method and apparatus for three dimensional sequence estimation in partially constrained binary channels |
| US5966262A (en) * | 1997-03-31 | 1999-10-12 | Regents Of University Of Mn | Method and apparatus for high data rate detection for three dimensional 110 channels |
| US6111710A (en) * | 1997-06-25 | 2000-08-29 | Cirrus Logic, Inc. | Asynchronous/synchronous gain control for interpolated timing recovery in a sampled amplitude read channel |
| US6038091A (en) * | 1997-10-06 | 2000-03-14 | Cirrus Logic, Inc. | Magnetic disk drive read channel with digital thermal asperity detector |
| GB2334839B (en) * | 1998-02-26 | 2002-11-20 | Mitel Semiconductor Ltd | A gain control arrangement and method |
| US6037886A (en) * | 1998-04-01 | 2000-03-14 | Texas Instruments Incorporated | Method and apparatus for extracting band and error values from digital samples of an analog signal |
| US6246733B1 (en) | 1998-05-20 | 2001-06-12 | International Business Machines Corporation | Synchronous interface for asynchronous data detection channels |
| US6597526B1 (en) | 1998-08-14 | 2003-07-22 | Overland Storage, Inc. | Magnetic tape drive apparatus including a variable rate encoder |
| US6191716B1 (en) * | 1998-12-31 | 2001-02-20 | Texas Instruments Incorporated | High-speed digital circuit employing a band-zero-determination-aside (BØDA) architecture |
| US6636572B1 (en) * | 1999-02-24 | 2003-10-21 | Texas Instruments Incorporated | High-speed digital timing and gain gradient circuit employing a parallel architecture |
| US6532259B1 (en) * | 1999-09-28 | 2003-03-11 | International Business Machines Corporation | Equalization method and apparatus with gain adjustment for direct access storage device (DASD) data channels |
| KR100700816B1 (ko) * | 2000-02-12 | 2007-03-27 | 엘지전자 주식회사 | 아날로그/디지털 변환 방법 및 장치 |
| US6882486B1 (en) | 2002-03-29 | 2005-04-19 | Western Digital Technologies, Inc. | Disk drive comprising asynchronous/synchronous gain control for fault tolerant detection of servo sync mark after head switch |
| US6646571B1 (en) * | 2002-06-07 | 2003-11-11 | Hewlett-Packard Development Company, L.P. | Encoder having a slidably engaged floating aperture piece |
| US7102839B2 (en) * | 2003-10-31 | 2006-09-05 | International Business Machines Corporation | Magnetic recording channel utilizing control fields for timing recovery, equalization, amplitude and amplitude asymmetry |
| US7151473B2 (en) * | 2004-08-20 | 2006-12-19 | Texas Instruments Incorporated | Digital detection of blockers for wireless receiver |
| US9009001B2 (en) * | 2011-05-26 | 2015-04-14 | Honeywell International Inc. | Monitoring for invalid data from field instruments |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3187323A (en) * | 1961-10-24 | 1965-06-01 | North American Aviation Inc | Automatic scaler for analog-to-digital converter |
| US4383247A (en) * | 1981-06-25 | 1983-05-10 | The United States Of America As Represented By The Secretary Of The Navy | Gain-step companding analog to digital converter |
| US4625240A (en) * | 1984-07-25 | 1986-11-25 | Eeco, Inc. | Adaptive automatic gain control |
| JPS61135234A (ja) * | 1984-12-06 | 1986-06-23 | Nec Corp | 軟判定しきい値制御方式 |
| JPH0685242B2 (ja) * | 1985-05-23 | 1994-10-26 | ソニー株式会社 | リ−ル台 |
| US4707681A (en) * | 1986-04-24 | 1987-11-17 | International Business Machines Corporation | Method and apparatus for implementing optimum PRML codes |
| DE3676825D1 (de) * | 1986-08-05 | 1991-02-14 | Ibm | Verstaerkungssteuerungsschaltung fuer ein wiedergabegeraet in einem magnetischen aufzeichnungssystem, welches ein verfahren mit partieller wiedergabe und hoechster wahrscheinlichkeit verwendet. |
| US4885757A (en) * | 1987-06-01 | 1989-12-05 | Texas Instruments Incorporated | Digital adaptive receiver employing maximum-likelihood sequence estimation with neural networks |
| US4786890A (en) * | 1987-07-28 | 1988-11-22 | International Business Machines Corporation | Method and apparatus for implementing a PRML code |
| US4804959A (en) * | 1987-11-10 | 1989-02-14 | International Business Machines Corporation | Method and apparatus using multiple codes to increase storage capacity |
| US4887779A (en) * | 1987-12-01 | 1989-12-19 | The Boeing Company | Roll drum sensor housing having sliding window |
| DE3852395T2 (de) * | 1988-10-17 | 1995-05-24 | Ibm | Adaptiver Entzerrer für Aufzeichnungssysteme unter Verwendung von Partial-Response-Signalisierung. |
| US4945538A (en) * | 1988-11-14 | 1990-07-31 | International Business Machines Corporation | Method and apparatus for processing sample values in a coded signal processing channel |
| US4929918A (en) * | 1989-06-07 | 1990-05-29 | International Business Machines Corporation | Setting and dynamically adjusting VCO free-running frequency at system level |
| JP2892372B2 (ja) * | 1989-06-08 | 1999-05-17 | エムケー精工株式会社 | 表示装置 |
| US5056117A (en) * | 1989-08-07 | 1991-10-08 | At&T Bell Laboratories | Decision feedback equalization with trellis coding |
| FR2652473B1 (fr) * | 1989-09-22 | 1991-11-29 | Europ Rech Electr Lab | Equipement de reception de signaux video. |
| US5095484A (en) * | 1989-11-13 | 1992-03-10 | International Business Machines Company Corporation | Phase invariant rate 8/10 matched spectral null code for PRML |
| FR2656930B1 (fr) * | 1990-01-05 | 1992-10-02 | Alcatel Radiotelephone | Circuit de mesure numerique d'un signal electrique. |
| US4964107A (en) * | 1990-03-14 | 1990-10-16 | International Business Machines Corporation | Relative timing precompensation of high-speed pulse signals for digital magnetic recoding |
| US5001482A (en) * | 1990-06-11 | 1991-03-19 | International Business Machines Corporation | BiCMOS digital-to-analog converter for disk drive digital recording channel architecture |
| US5117199A (en) * | 1991-03-27 | 1992-05-26 | International Business Machines Corporation | Fully differential follower using operational amplifier |
| US5233482A (en) * | 1991-07-31 | 1993-08-03 | International Business Machines Corporation | Thermal asperity compensation for PRML data detection |
-
1993
- 1993-06-10 JP JP5138334A patent/JP2648554B2/ja not_active Expired - Fee Related
-
1994
- 1994-05-23 US US08/247,501 patent/US5438460A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06111478A (ja) | 1994-04-22 |
| US5438460A (en) | 1995-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2648554B2 (ja) | Ｐｒｍｌディスク駆動システムの非同期ゲイン調整方法および装置 | |
| US5233482A (en) | Thermal asperity compensation for PRML data detection | |
| JP2843740B2 (ja) | 非同期サーボ識別／アドレスマーク検出方法及び装置、並びに直接アクセス記憶装置 | |
| KR100570558B1 (ko) | 통합된 판독 및 서보채널을 가진 동기식 디지털 복조기 | |
| JP3677141B2 (ja) | 記録等化器及びそれを用いた磁気記録再生装置 | |
| US5442492A (en) | Data recovery procedure using DC offset and gain control for timing loop compensation for partial-response data detection | |
| US6144513A (en) | Detecting servo data and servo bursts from discrete time samples of an analog read signal in a sampled amplitude read channel | |
| US5220466A (en) | Method and apparatus for digital filter control in a partial-response maximum-likelihood disk drive system | |
| US5357520A (en) | Method and apparatus for precompensation value determination in a PRML data channel | |
| US6628468B1 (en) | Low frequency signal baseline shift compensation in a disc drive | |
| KR100555277B1 (ko) | 동기서보복조를위한서보복조기및방법 | |
| JPH06162680A (ja) | クロック再生装置及びｒｌｌチャネルクロック再生方法 | |
| JP2766151B2 (ja) | 磁気記録再生装置 | |
| US6760173B2 (en) | Synchronization servo mark detector and method having improved phase error immunity for use in mass data storage device, or the like | |
| US7203022B2 (en) | Disk device, and positioning control method and signal-processing circuit for head | |
| JPH0241801B2 (ja) | ||
| KR20020007378A (ko) | 디지털 비대칭 판독 신호를 정정하는 방법 및 장치 | |
| US6222691B1 (en) | Interleaved dibit detection for direct access storage device (DASD) | |
| US7403351B1 (en) | Sequence-permutation control information detection and signal polarity determination | |
| US6163420A (en) | Interleaved analog tracking timing and gain feedback loops for partial response maximum likelihood (PRML) data detection for direct access storage device (DASD) | |
| US20020163748A1 (en) | Asynchronously sampling wide bi-phase codes | |
| JP2637301B2 (ja) | データ記録再生装置の再生回路 | |
| US6157336A (en) | Target specific folded analog to digital converter for direct access storage device (DASD) | |
| JP3586008B2 (ja) | ディスク記録再生装置のデータ再生処理装置 | |
| JPH02123564A (ja) | 磁気ディスク装置の復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080509 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100509 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100509 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |