JPH0526271B2 - - Google Patents

Info

Publication number
JPH0526271B2
JPH0526271B2 JP57214782A JP21478282A JPH0526271B2 JP H0526271 B2 JPH0526271 B2 JP H0526271B2 JP 57214782 A JP57214782 A JP 57214782A JP 21478282 A JP21478282 A JP 21478282A JP H0526271 B2 JPH0526271 B2 JP H0526271B2
Authority
JP
Japan
Prior art keywords
vector
bit
encoder
channel
bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57214782A
Other languages
English (en)
Other versions
JPS58119273A (ja
Inventor
Ansonii Furanasuzetsuku Piitaa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS58119273A publication Critical patent/JPS58119273A/ja
Publication of JPH0526271B2 publication Critical patent/JPH0526271B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T9/00—Image coding
    • G06T9/005—Statistical coding, e.g. Huffman, run length coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

【発明の詳細な説明】
〔技術分野〕 本発明は、形式上の束縛のない２進データを、
磁気記録に適した、ランレングスの制限された形
式に変換する手段に関する。この写像は、検出さ
れた誤りが、復号された２進データ・ストリーム
中に正確に限られた数の誤りを生じるような方式
で反転可能である。 磁気媒体上のデータの記録された線密度を増加
させるために過去において種々の方式が提案され
て来た。ランレングス制限（RLL）符号として
知られている技術は磁気媒体上のデータを、一様
な幅のスロツト内の飽和レベル間の遷移の有無に
よつて表現する。典型的な場合、そのような遷移
間に最小ｄ及び最大ｋのスロツトが存在する事が
要求される。但し遷移の欠除及び存在は各々０及
び１に相当する。従つてそのような符号はｄ，ｋ
ランレングス制限符号と呼ばれる。 多くのデイスク記録装置においてパラメータｄ
の良好な値は１である。また伝送レート（チヤネ
ル記号当りのビツトの数）を最大化すると共に、
値ｋを最小化する事が望ましい。実用上重要な他
のパラメータは誤り伝播限界の程度である。これ
は検出された１つの誤りの結果生じる復号された
誤りビツトの誤りの数の最大値によつて測られ
る。 〔先行技術の説明〕 米国特許第3689899号は２つの可能なｄ，ｋ符
号即ち（１，８）符号及び（２，７）符号を開示
している。これらのデータ符号は可変長固定レー
トの符号である。（１，８）符号のコード・レー
トは2/3であり、その符号辞書は長さが３の倍数
で３から９まで変化する16個の符号から成る。
（２，７）符号はコード・レートが1/2であり、そ
の符号辞書はその長さが２の倍数で２から８まで
変化する７個のワードから成る。 T.Horiguchi及びK.Moritaの論文“An
Optimization of Modulation Codes in Digital
Recording ”，IEEE Transactions on
Magnetics，Vol.MAG−12，No.６，Nov.1976，
p.740は可変長、固定レートのコード・レート2/3
の（１，７）符号について述べている。この論文
に記載された符号化技術は、復号の方法が上記発
明とは異なる。このコード・レート2/3の（１，
７）符号は６のバースト中６ビツトの誤り伝播を
有する。 IBM Technical Disclosure Bulletin，
Vol.23，No.９，February 1981，ｐ・4375のP.A.
Franaszekによる論文“Efficient Code for
Digital Magnetic Recording”はレート2/3の
（１，７）符号に関してここで用いられる原理に
ついて述べている。しかしここで開示される装置
は、符号化回路を単純化し誤り伝播限界を最適化
するために符号語の割り当てが許されている点で
この文献の装置とは異なる。上記技術とは異な
り、本発明の符号器は可変長のリードを用いな
い。 1981年７月16日付の米国特許出願第283758号は
レート2/3の（１，７）形式のスライデイング・
ブロツク符号を開示している。しかしながらこの
特許の符号化方法は逐次方式であり、復号器にお
いてルツク・アヘツドを用いている。一方本発明
の方式は符号器においてルツク・アヘツドを用い
る限界遅延（bounded delay）符号を用いてい
る。 〔発明の要約〕 本発明の主な目的は（１，７）ランレングス制
限符号を作る改良された装置を提供する事であ
る。 本発明の一態様によれば２つの非拘束のデー
タ・ビツトが３つの拘束されたチヤネル・ビツト
に写像されるようなコード・レート2/3のそのよ
うな符号が提供される。 本発明の一態様によれば復号器における誤り伝
播が５つのバースト中の４データ・ビツトを越え
ないような符号が与えられる。 本発明の一態様によれば、拘束された（１，
７）ランレングス制限符号を作るための非常に効
率的な符号器／復号器設計が与えられる。 本発明の目的はここで述べる符号及びここで開
示するブール論理表によつて特定されるハードウ
エア論理設計によつて満足される。この論理表は
非拘束データを反転可能な方式で所望の拘束形式
に写像するためのハードウエアを明確に定める。 ここで開示される方法及び装置は、非拘束の２
進データ・ストリームを、コード・レートが2/3
であつて誤り伝播が５のバースト中の４つに制限
された（ｄ，ｋ）＝（１，７）の拘束された系列に
符号化する。従つて検出された１つの誤りは、５
ビツトの群の中にある高々４つの復号誤りを発生
するだけである。これは前記文献のT.Horiguchi
及びK.Moritaによつて開発された符号の大きな
改善である。 RLL符号パラメータがｄ＝１，ｋ＝７の場合、
内部状態の記述にＹ＝（y2，y1，y0）で表わされ
る３ビツトが必要な有限状態機械符号器が特定さ
れる。この符号器は２つのブール関数、即ち入力
Ｘ＝（x1，x0）及び現状態Ｙ＝（y2，y1，y0）を
次状態Y′＝（y2′，y1′，y0′）に写像する次状態遷
移関数、並びに入力＝（x1，x0）及び現状態Ｙ＝
（y2，y1，y0）を出力Ｚ＝（z2，z1，z0）に写像
する出力関数によつて記述される。状態ベクトル
は３ビツトから成り、そのうち２つは直前の入力
ベクトルの２ビツトである。従つてそれは、次の
符号化動作中にそれ自身符号化される次の入力ベ
クトルの関数として実際に符号化されるベクトル
である。 復号器は６ビツトから成る２つのチヤネル記号
のルツク・バツクを必要とする。これらはＹ＝
（y6，y5，y4，y3，y2，y1）によつて表わされ
る。復号器はチヤネル・ベクトルＸ及び状態ベク
トルＹの関数ωとして出力ベクトルＺを定義する
ブール式によつて特定される。 次状態ベクトルY′はチヤネル・ベクトルＸ及
び現状態ベクトルＹの一部であるベクトルＶの関
数τとして決定される。 〔良好な実施例の説明〕 本発明による（１，７）RLL符号を実現する
ための良好なハードウエア例の詳細な説明を与え
る前に、発明の数学的基礎の一般的説明を行な
う。 ここで述べる符号化装置は、全ての語が同じ長
さである点で、前記の可変長技術とは異なる。そ
の代りに、特定の時間に符号化されるべきデータ
語即ちソース語が、利用可能な符号語に整合する
事を保証するルツク・アヘツド技術が用いられて
いる。ルツク・アヘツド機構は、利用可能な符号
語がデータ・ストリームに整合するように符号器
を操舵する手段とみなしても良い。より正確な説
明は以下に与えられる。 （１，７）拘束系列は下記の有限状態機械の出
力とみなす事ができる。
【表】 例えば状態の系列S0，S1，S0，S1を考える。こ
れはチヤネル記号010に対応する。全ての利用可
能な系列は上記状態間の経路を辿る事によつて得
られる。 符号器は、到来するデータを２ビツトのデータ
語に分割する。次にこれらのデータ語の各々は、
３つのチヤネル信号の系列である符号語の上に写
像される。従つてコード・レートは2/3である。
利用可能な符号語は符号器の取る状態の関数であ
る。一般に、各状態は任意の２ビツトを符号化す
るのには不充分な符号語しか利用できない。ここ
で述べる技術は下記の方法でこの問題を克服す
る。即ちどのデータ語が次に符号化されるかを決
定するのにルツク・アヘツドが用いられる。次に
現在のデータ語に用いられる符号語の選択は、次
のデータ語が適当な写像を有するような状態に拘
束系列を駆動するようなものである。符号器は下
記の状態依存表に説明されているように動作す
る。
【表】 例えば、上記表の第１行を考える。もし符号器
によつて作られる最後のチヤネル信号が０であり
（左側の欄の説明に示すように、）現在のデータ語
（ビツトx1，x2）が10で且つ次のデータ語（ビツ
トx3，x4）が０で始まるならば、チヤネル語
（z1，z2，z3）101が符号器によつて作られる。こ
の符号語はチヤネルを、表の最後の４行によつて
表わされる状態に駆動する。その状態において
は、符号語は０で始まるデータ語に関してだけ利
用可能である。もし最後のチヤネル信号が０であ
つて、現在のデータ語が10であり、且つ次のデー
タ語が１で始まるならば、作られる符号語は010
である。いずれの場合においても符号器は、次の
語の符号化を可能にする対応するチヤネル状態に
駆動される。 符号器は、仕事の開始点においてシステムが
（ｄ，ｋ）符号化規則に従う事を可能にする状態
ベクトルＹに初期設定されなければならない。こ
の初期状態ベクトルはy3＝０，y2＝１，y1＝０
であり、ビツトy3は事実上ビツトz3，即ち先行
するチヤネル信号の最後のあるいは最下位桁のビ
ツトである。このビツトが０であると仮定する事
によつて、本方法の符号化規則は６個よりも多く
の０が続き得ない事を保証する。もしz3が１であ
つたとすると、おそらく７個の０が続く可能性が
ある。 初期設定状態ベクトルＹのダミー・ビツトy2
及びy1は事実上動作の最初のサイクル時に符号
化され、最初の実際の情報ベクトルＸは第２のサ
イクル時に符号化される。従つて初期設定データ
は何の情報内容も伝達しないが、システムの適正
な動作のためにプロトコルに従う事が重要であ
る。 同様にデータ・メツセージの終了時に、最後の
２個のデータ・ビツトが符号化され得るように２
個のダミー・ビツトがメツセージ・ストリームに
付加されなければならない。この２つのダミー・
ビツトは、状態ベクトルのビツトy2及びy1にな
つている最後の２つの実際のメツセージ・ビツト
を符号化するのに必要な入力ベクトルＸにおける
ルツク・アヘツドを可能にする。どのようなビツ
トを付加してもよいが、既知のシステム・プロト
コルである事が必要である。 明らかに、上記ダミー・ビツトに加えて、「記
録終了」、「メツセージ終了」、「符号器ターン・オ
フ」等の制御目的のために、他の情報メツセージ
を任意の情報メツセージの終りに付加する事もで
きる。 下記の復号器状態表が、前記の符号器表を用い
て作られた。これは符号化演算の数学的な逆演算
を実行する。出力ベクトルＺは、３つの到来する
拘束されたチヤネル・ベクトルＸの全体の関数と
して作られる。 現在復号されつつあるチヤネル・ベクトルは
X0、以前のチヤネル・ベクトルはX-1、そして次
のチヤネル・ベクトルはX1と表わされる。現在
の復号動作の間、ベクトルX0及びX1は状態ベク
トルＹを形成し、現在の入力ベクトルX1は第５
図、第６図及び第７図にＸと表記されている現在
の入力ベクトルとなる。後述する復号器有限状態
機械の遷移表はこの表から直接に作られた。 復号器状態依存表Y-1 X0 X1 Ｚ X10 000 XXX 00 X00 000 XXX 01 XXX 100 XXX 11 XX0 010 00X 10 XX0 010 00X 11 XXX 101 XXX 10 X00 001 XXX 01 X10 001 XXX 00 XX1 010 XXX 00 XX1 010 00X 00 XX1 010 00X 01XX1 000 XXX 01 00は00でない事を意味する。 Ｘはドント・ケアである。 検出された単一誤りは、高々５ビツトの復号さ
れた非拘束データ・ストリームＺに影響を与える
だけである。 本明細書で開示されるランレングス制限符号化
システムの基礎をなす概念について説明して来た
が、以上そのハードウエア的実現の良好な実施例
について詳細に説明する。 本明細書で説明される限界遅延符号は、復号器
でルツク・アヘツドを用いる米国特許出願第
283758号のスライデイング・ブロツク符号とは対
象的に、符号器においてルツク・アヘツドを用い
る。この事はシステムについての下記の説明から
明らかになるであろう。 第１図を参照すると、典型的な符号化／復号シ
ステムの高レベル機能ブロツク図が示されてい
る。これは、特定の符号化ランレングス制限即ち
ｄ，ｋの値を考慮する事なく、データを拘束形式
に変換するのに必要なシステムについて説明して
いる。ソース・ブロツク１０は、符号器１２に一
時に２ビツトずつ供給される、拘束のない２進デ
ータのソースを表わす。符号器１２の出力は、そ
れによつて作られた３ビツト語の連鎖より成る系
列である。符号化された系列は以前に説明したよ
うにチヤネル特性に整合されている。また、以前
に述べたように、このRLL符号が特に適してい
るチヤネルは磁気デイスク、磁気テープ等の磁気
記録媒体であると想定されている。しかしながら
当業者の認めるように、チヤネルは伝送線路の可
能性もある。 後者に関して、この符号の拘束は具体的なチヤ
ネルに理想的に適合してはいないかもしれない
が、システム内での符号化ハードウエアの可用性
及びそのように作られた拘束符号が一般に非拘束
の符号よりもまだ良いという事実により、用いら
れる可能性がある事に注意されたい。 チヤネルから得られた拘束されたデータを元の
形式即ち非拘束形式に復号する事が望まれる時、
符号化されたデータは一時に３ビツトずつ復号器
に供給される。復号器の逆の機能を実行して、所
望の、元のデータに対応する２ビツトの非拘束の
データ群の系列を発生する。 第２図を参照すると、本発明の符号器の機能ブ
ロツク図が示されている。符号器は２つのレジス
タ１８及び１９を含む。レジスタ１８はソースか
ら受け取つた入力データの連続的な２ビツトの群
を記憶し、このレジスタは適当にゲートされた
時、入力ベクトルＸを形成する連続的な２ビツト
の群を供給する。レジスタ１９は、図面から明ら
かなように、次状態ベクトルY′を構成する３ビ
ツトの群を記憶する。適当なクロツク・パルスが
これら２つのレジスタに供給される時、新しい入
力ベクトルＸ及び状態ベクトルＹが符号器に供給
される、次状態ベクトルY′は、次の動作時には
状態ベクトルＹになる。 実際の符号化動作は出力回路ω及び次の状態回
路τによつて実行される。これら２つのブロツク
に含まれている論理回路は第３，１図及び第３，
２図並びに第４図に詳細に示されている。出力回
路ωは、３つのビツトz1，z2，z3から成る実際の
出力ベクトル即ちチヤネル記号Ｚを発生する。次
状態回路τは次状態ベクトルY′の３つのビツト
を発生する。各ベクトルＸ，Ｚ，Ｙ及びY′を構
成しているビツトの数は第２図のデータ・フロー
線に明確に示されている。各論理ブロツクに供給
される具体的なビツトの表示は同様に、符号器に
ついては第３，１図、第３，２図及び第４図に、
また復号器については第５図、第６図及び第７図
に示されている。参照の便宜のために、種々のベ
クトルを構成している具体的なビツトを下記の表
に示す。この表においては、図面同様に、大文字
は多数ビツトのベクトルを表わし、小文字は特定
のベクトル内の特定のビツトを表わす。 ベクトル定義表 Ｘ＝入力ベクトル、（x2，x1），x2＝MSB Ｙ＝状態ベクトル、（y3，y2，y1），y3＝MSB Y′＝次状態ベクトル、（y3′，y2′，y1′），y3′
＝
MSB Ｚ＝出力ベクトル、（z1，z2，z3），z1＝MSB 以前に述べたように、状態ベクトルＹはその主
要な成分として、以前の符号化サイクル中に処理
された入力ベクトルX0のビツトx1及びx2を含む。
符号器の出力論理回路ωへのこの入力は、新しい
入力ベクトルX1の関数として符号化される。 従つて、要約すると、符号器内の全体的なデー
タ・フローは第２図に明確に示されており、非拘
束の入力ベクトルＸ及び状態ベクトルＹは出力論
理回路及び次状態論理回路に供給され、それらの
論理回路は拘束された出力ベクトルＺ及び次状態
ベクトルY′を発生する。 この符号器の出力論理回路におけるデータ・フ
ローは第３，１図及び第３，２図に示されてい
る。この図で、２ビツトの入力ベクトルＸ，ルツ
ク・アヘツド・ベクトル、及び３ビツトの次状態
ベクトルＹから成る、回路への２つの入力が、３
ビツトの出力ベクトルＺ同様に明確に表示されて
いる。さらに第１の論理レベルを構成する３つの
OR回路３０〜３４及び７つのAND回路３６〜４
８への各々の入力の全ても同様に明確に表示され
ている。これらの論理回路の動作及び機能は明ら
かであると思われるので、これ以上の説明は行な
わない。出力論理回路全体は本質的に３つの論理
レベルから成る事に注意すべきである。第１のレ
ベルは、反転されたベクトル及びを与える２
つのインバータ２０及び２２から成る。これらの
インバータを用いれば、各ベクトルの種々のビツ
トの反転関数が得られるので後続の論理回路が単
純化される。第２の論理レベルは３つのOR回路
３０，３２，３４及び７つのAND回路３６〜４
８から成る。これらの論理回路の出力は、
NAND回路５０及びOR回路５２，５４から成る
第３の論理レベルに供給される。後者の３つの論
理回路の出力は出力ベクトル即ちチヤネル・ベク
トルの３つのビツトz1，z2，z3を構成する。但し
z3は最下位桁ビツトである。 この後の第４図の説明から明らかなように、出
力論理回路を構成する第３，１図及び第３，２図
の回路はレジスタ１８，１９に加えて符号器に必
要な能動論理回路の事実上全体を構成している。
第４図の次状態論理回路は本質的には連結回路で
あつて実際には何の論理も実行しない。当然の事
ながら、出力論理回路のハードウエアは、本発明
によるコード・レート2/3の（１，７）RLL符号
を与えるように設計される。この符号の符号化規
則は下記の符号器状態遷移表に具体的に示されて
いる。このように、完全な符号器及び復号器が容
易に設計され単一のVLSIチツプ上に配置できる。 本発明による（１，７）符号器に関する次状態
回路は第４図に示すようなものである。これは第
２図に示すτブロツクであつて、明らかにこのブ
ロツクは単なる連結を実行するだけである。即ち
この回路は現在の入力ベクトルＸと現在の出力ベ
クトルのビツトz3とを組み合わせて次状態ベクト
ルY′を作る。次状態ベクトルの各ビツトとの対
応関係は図面に明確に示されている。しかしなが
ら参照の便宜のためにそれを下記の表に再録して
おく。 次状態ベクトル表 y1′＝x1 y2′＝x2 y3′＝z3 このように、次状態回路は何の論理も実行しな
い。その出力は第２図に示されているレジスタ１
９に記憶される次状態ベクトルY′である。これ
は次の符号化サイクル中に出力論理回路にゲー
ト・バツクされる。 明らかに、入力ベクトルX-1が実際にシステム
にゲートされる後続の符号化動作中に入力ベクト
ルX0のビツトを供給する事によつて、符号器の
ルツク・アヘツド機能を実際に提供するのは次状
態回路である。
【表】 上記（１，７）符号器の遷移表は正確な符号化
の構成を明確に定義している。またこの表は実際
の符号化動作を実行する次状態回路及び出力論理
回路の論理的構成を明確且つ明示的に定義してい
る。表を参照すると、上欄及び左欄は各々入力ベ
クトルＸ及び状態ベクトルＹの２つの入力符号化
引数を特定している。表の内容は具体的な出力ベ
クトルＺ及び次状態ベクトルY′を特定している。
但し対角線の左上にY′、右下にＺが示されてい
る。これらのベクトルは、与えられた入力引数を
用いて作られなければならない。 上記表は、表現を簡潔にするために、内容が２
進数ではなく10進数になつている事に注意された
い。しかしながら上記表を論理回路に適用する時
は、全ての10進数はその10進数値を表わす種々の
２及び３ビツトの２進数ベクトルに変換されなけ
ればならない。例えば入力ベクトルＸ＝２及び状
態ベクトルＹ＝５とすると、次状態ベクトル
Y′＝４及び出力ベクトルＺ＝０となる。これら
は各々２進数値10，101，100、及び000に変換さ
れる。 表に示された明示的な論理関数から論理回路を
構成する事は、明らかに通常の２値論理回路設計
技術者の知識の範囲内にある。第３，１図、第
３，２図に示された具体的な論理回路設計並びに
第４図の連結回路は、上記表に特定された論理関
数を実行する事のできる良好な論理回路構成の例
である。上記表を参照する時に注意すべき最後の
点は、z3がＺの最下位ビツトであり、z1が最上位
ビツトである点で、出力ベクトルＺの各ビツトの
ゲーテイングが他の３つのベクトルとは逆になつ
ている事である。 これで、本発明の（１，７）符号器の動作の説
明を終える。復号器の動作及び構成は、それが本
質的に符号化の逆演算を実行するという点で、符
号器にかなり類似している。 本発明の（１，７）復号器の機能ブロツク及び
データ・フローの図である第５図を参照すると、
復号器の全体的な構成及びデータ・フローが第２
図の符号器のものと非常に類似している事が注目
される。例えば復号器は２個のレジスタ９１及び
９２、並びに第６図及び第７図に詳細に示される
２個の組み合せ論理回路、出力回路ω及び次状態
回路τから構成される。４つの多重ビツト・ベク
トルが、３ビツトの入力ベクトルＸ，６ビツトの
状態ベクトルＹ、２ビツトの出力ベクトルＺ及び
６ビツトの次状態ベクトルY′として図面に明確
に示されている。復号器の種々の相互接続線上に
含まれるビツト数及びデータ・フローも同様に第
５図に明示されている。 復号器に関するベクトル表記即ちＸ，Ｙ，Ｚ及
びY′は、符号器に関する同様に表示されたベク
トルと同じベクトルを意味しない事を理解すべき
である。例えば復号器の場合入力ベクトルＸは、
実際には符号器の出力ベクトルＺと呼ばれていた
３ビツトのチヤネル・ベクトルである。同様に復
号器の出力ベクトルＺは２ビツトのベクトルであ
つて、符号器に入力される非拘束の２ビツト入力
ベクトルＸに相当する。これらのベクトルと機能
ブロツクとの間の関係は第５図に明示されてお
り、出力ベクトルは３ビツトの入力ベクトルＸ及
び６ビツトの状態ベクトルＹの関数ωであり、次
状態ベクトルは２つのベクトルＸ及びＶの関数τ
である。但しベクトルＶは第７図及び下記の表に
定義されている。 出力回路のための関数ωは第６図の論理図によ
つて明確に示されている。同様に関数τは第７図
に示す次状態回路によつて定義されている。これ
は本質的に連結機能即ちビツト再配置機能を実行
する点で第４図の符号器のための次状態回路と非
常に類似している。 すべてのベクトルおよび定義は図面に明示され
ているが、参照の便宜のために下記の表を与え
る。 復号器ベクトルの定義表 Ｘ＝（x3，x2，x1）＝入力ベクトル Ｚ＝（z1，z2）＝出力ベクトル Ｙ＝（y6，y5，y4，y3，y2，y1） ＝状態ベクトル Ｖ＝（y6，y5，y4） Y′＝（y6′，y5′，y4′，y3′，y2′，y1′） ＝（x3，x2，x1，y6，y5，y4） ＝次状態ベクトル 第６図を参照すると、第６図の論理回路は第
３，１図及び第３，２図示されている符号器の論
理回路と類似している事が注目される。同様に復
号器論理回路は本質的に３段の論理レベルを必要
とする。即ちインバータ６０及び６２が第１レベ
ルを構成し、７個のAND回路６４〜７６が第２
レベルを構成し、そしてOR回路７８及び８０が
第３レベルを構成する。復号器出力回路への２つ
の入力ベクトルＸ及びＹは出力ベクトルＺと共に
明確に表示されている。第２論理レベルに送られ
る各ビツト線は全て明瞭に定義されており、各ビ
ツトのための否定関数は２個のインバータ６０及
び６２によつて作られる。 最後に、復号器出力回路の第３論理レベルは２
個のOR回路７８及び８０から構成される。これ
らのOR回路は各々出力ベクトルＺの２つのビツ
ト２及びz1を発生する。符号器の場合と同様に、
復号器もVLSI技術を用いて容易に単一チツプ上
に製造できる。また符号器と組み合せて単一チツ
プ上に製造する事さえも可能である。 第７図を参照すると、復号器の次状態回路は、
Ｘベクトル及びＶベクトルが所定の方式で組み合
されて次状態ベクトルY′を形成する連結回路か
ら構成される。任意の与えられた時点において、
次状態ベクトルY′は現在の入力ベクトルＸ及び
ここではＶと表記されている直前の入力ベクトル
から形成される。従つて任意の与えられた時点に
おいて、現在の入力ベクトルＸが復号される時、
事実上状態ベクトルＹを形成している２つの直前
の入力ベクトルが復号機能に用いられる。 第７図の次状態回路τによつて実行される実際
のビツト毎の論理演算は前記の符号器遷移表で用
いたのと同じ形式で下記の表に示されている。
【表】 表の内容は10進数であるが、論理設計者はこの
10進数を２進数に変換しなければならない。２つ
のベクトルＸ及びＶから成る２つの引数は各々表
の上欄及び左欄に示されている。また次状態ベク
トルY′の値は表の本体にある。例えばＸベクト
ルが７でＶベクトルが７であれば、ベクトル
Y′の値は63である。これら３つのベクトルを２
進数形式で表わすと111，111及び111111となる。
【表】
〔産業上の利用可能性〕
ここで開示した符号器／復号器及び符号化／復
号方法は、磁気記録チヤネル等の動的記録システ
ムにおいて特に有用であつて、（１，７）RLL符
号は従来周知のように磁気媒体において優秀な記
録結果を与える。 これまでの説明から明らかなように、全く最小
限の回路しか必要でなく且つ論理図から明らかな
ように最小限の数の論理レベルしか必要でない
（従つて回路は非常に速く動作できる）点で、ハ
ードウエアは非常に効率的である。 一般に符号化及び復号の両者に付き表索引動作
を必要とする既存の符号化方法と比較した時、本
発明の技術的利点は明らかである。 従来技術で用いられているRLL符号器／復号
器ハードウエアと比較すれば、そのようなシステ
ムに対する経済的利点も明白である。本符号に固
有の４ビツト誤り伝播は既存の符号よりも小さ
く、従つて符号化法をより信頼性の高く、従つて
より価値あるものにしている。
【図面の簡単な説明】
第１図は符号化／復号システムの機能ブロツク
図、第２図は本発明において用いるのに適した有
限状態（１，７）符号器の機能ブロツク図、第３
図は第３，１図及び第３，２図の構成を示す図、
第３，１図及び第３，２図は第２図の出力回路の
論理図、第４図は第２図の次状態回路の論理図、
第５図は本発明において用いるのに適した有限状
態（１，７）復号器の機能ブロツク図、第６図は
第５図の出力回路の論理図、第７図は第５図の次
状態回路の論理図である。

Claims (1)

  1. 【特許請求の範囲】 １ 構造的に制約された環境で使用するための、
    ２／３のコード・レートを有するランレングス制限
    （１，７）符号を生成するためのルツク・アヘツ
    ド符号器であつて、 (a) 所与の符号化演算のための入力ベクトルとし
    て、２ビツトの現在入力ビツトＸと、直前の符
    号化演算から得られた３ビツト状態ベクトルＹ
    を受け取るための手段と、 (b) ３ビツトの制限チヤネル・ベクトルＺと、次
    の符号化演算で使用するための状態ベクトルＹ
    となる３ビツトの次状態ベクトルY′を生成す
    るための論理回路手段を具備し、 (c) 上記論理回路手段は、以下に示す符号器遷移
    表に従い、上記２つの現在入力ビツトＸと上記
    状態ベクトルＹの関数として、上記チヤネル・
    ベクトルＺが上記ランレングス制限符号化規則
    に従うように上記チヤネル・ベクトルＺを生成
    し、上記次状態ベクトルY′を、上記２つの現
    在入力ビツトと該現在のチヤネル・ベクトルＺ
    の最下位ビツトz3の結合として形成するもので
    あり、 【表】 但し、上記表において、横軸のＸの０〜３と、
    縦軸のＹの０〜７は、それぞれ、上記２ビツトの
    現在入力ビツトと、上記３ビツト状態ベクトルと
    を10進表現した値であり、上記表における各々の
    升目中の“／”の左上の値は、その升目に対応す
    る現在入力ビツトＸ及び状態ベクトルＹに対する
    上記次状態ベクトルY′の値を10進表現したもの
    であり、上記表における各々の升目中の“／”の
    右下の値は、その升目に対応する現在入力ビツト
    Ｘ及び状態ベクトルＹに対する上記チヤネル・ベ
    クトルＺの値を10進表現したものである、 符号器。
JP57214782A 1981-12-31 1982-12-09 符号器 Granted JPS58119273A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US336488 1981-12-31
US06/336,488 US4488142A (en) 1981-12-31 1981-12-31 Apparatus for encoding unconstrained data onto a (1,7) format with rate 2/3

Publications (2)

Publication Number Publication Date
JPS58119273A JPS58119273A (ja) 1983-07-15
JPH0526271B2 true JPH0526271B2 (ja) 1993-04-15

Family

ID=23316322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57214782A Granted JPS58119273A (ja) 1981-12-31 1982-12-09 符号器

Country Status (4)

Country Link
US (1) US4488142A (ja)
EP (1) EP0083412B1 (ja)
JP (1) JPS58119273A (ja)
DE (1) DE3278299D1 (ja)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4644545A (en) * 1983-05-16 1987-02-17 Data General Corporation Digital encoding and decoding apparatus
JPS61227430A (ja) * 1985-04-01 1986-10-09 Matsushita Electric Ind Co Ltd 符号変換装置
US4684921A (en) * 1985-06-13 1987-08-04 International Business Machines Corporation RLL (1,7) encoder with single state bit
US4688016A (en) * 1985-06-13 1987-08-18 International Business Machines Corporation Byte-wide encoder and decoder system for RLL (1,7) code
CA1255390A (en) * 1985-06-13 1989-06-06 Wilson W. Fok Rll (1,7) encoder with single state bit
US4669004A (en) * 1986-02-27 1987-05-26 Quantum Corporation High capacity disk file with embedded sector servo
JPS62298234A (ja) * 1986-06-13 1987-12-25 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 非対称ランレングス制限コ−ド化方法
JPH061608B2 (ja) * 1986-12-08 1994-01-05 富士通株式会社 デ−タの変復調装置
US4771400A (en) * 1986-12-29 1988-09-13 Cylink Corporation Bit density controller
US4967389A (en) * 1986-12-29 1990-10-30 Cylink Corporation Bit density controller
US4914438A (en) * 1987-09-01 1990-04-03 Hitachi, Ltd. Digital information coding system
JPH01286626A (ja) * 1988-01-18 1989-11-17 Hitachi Ltd データ符号化方式
US4870414A (en) * 1988-03-18 1989-09-26 International Business Machines Corporation Even mark modulation coding method
US4882583A (en) * 1988-05-31 1989-11-21 International Business Machines Corporation Modified sliding block code for limiting error propagation
EP0416930B1 (en) * 1989-09-08 1997-11-12 Fujitsu Limited Encoding and decoding circuit for run-length-limited coding
US5047767A (en) * 1990-05-21 1991-09-10 Eastman Kodak Company Apparatus utilizing a four state encoder for encoding and decoding A sliding block (1,7) code
US5291500A (en) * 1990-05-22 1994-03-01 International Business Machines Corporation Eight-sample look-ahead for coded signal processing channels
JP2673068B2 (ja) * 1990-10-29 1997-11-05 インターナショナル・ビジネス・マシーンズ・コーポレイション レート２／５（２、１８、２）符号を使用する２進データの符号化および復号の方法及び装置
US5231545A (en) * 1991-06-04 1993-07-27 Quantum Corporation Fault tolerant rll data sector address mark decoder
EP0537407B1 (en) * 1991-10-14 1996-04-17 International Business Machines Corporation Flexible encoding method and architecture for high-speed data transmission and storage
US5349350A (en) * 1991-10-31 1994-09-20 Integral Peripherals, Inc. Run length limited encoding/decoding system for low power disk drives
US5424881A (en) 1993-02-01 1995-06-13 Cirrus Logic, Inc. Synchronous read channel
DE4341195B4 (de) * 1993-12-03 2008-04-17 Philips Intellectual Property & Standards Gmbh Verfahren zur Codierung und Schaltungsanordnung hierfür
JP3617074B2 (ja) * 1994-06-30 2005-02-02 ソニー株式会社 データ変調装置およびデータ復調装置
US5561656A (en) 1994-11-18 1996-10-01 International Business Machines Corporation Pulse width modulation optical disk drive with pulsed laser preheating between marks
US5537382A (en) * 1994-11-22 1996-07-16 Optex Corporation Partial response coding for a multi-level optical recording channel
US5680128A (en) * 1995-05-12 1997-10-21 Optex Corporation M=6(3,8) runlength limited code for multi-level data
US5757293A (en) * 1995-05-12 1998-05-26 Optex Corporation M=8 (1,2) runlength limited code for multi-level data
US5748117A (en) * 1995-05-12 1998-05-05 Optex Corporation M=8 (1,3) runlength limited code for multi-level data
US5668546A (en) * 1995-05-12 1997-09-16 Optex Corporation M=6 (3,6) runlength limited code for multi-level data
US5663722A (en) * 1995-05-12 1997-09-02 Optex Corporation M=10 (3,6) runlength limited code for multi-level data
US5657014A (en) * 1995-05-12 1997-08-12 Optex Corporation M=7 (3,7) runlength limited code for multi-level data
US5682155A (en) * 1995-05-12 1997-10-28 Optex Corporation M=6(4,11) runlength limited code for multi-level data
US5659310A (en) * 1995-05-12 1997-08-19 Optex Corporation M=5 (0,2) runlength limited code for multi-level data
US5781130A (en) * 1995-05-12 1998-07-14 Optex Corporation M-ary (d,k) runlength limited coding for multi-level data
US5675330A (en) * 1995-05-12 1997-10-07 Optex Corporation M=5(4,11)runlength limited code for multi-level data
US5748118A (en) * 1995-05-12 1998-05-05 Optex Corporation M=7 (3,8) runlength limited code for multi-level data
US5670956A (en) * 1995-05-12 1997-09-23 Optex Corporation M=5 (3,7) runlength limited code for multi-level data
US5663723A (en) * 1995-05-12 1997-09-02 Optex Corporation M=7 (1,3) runlength limited code for multi-level data
US5682154A (en) * 1995-05-12 1997-10-28 Optex Corporation M=4 (1,2) runlength limited code for multi-level data
US5659311A (en) * 1995-05-12 1997-08-19 Optex Corporation M=6 (2,4) runlength limited code for multi-level data
JPH09135172A (ja) * 1995-11-08 1997-05-20 Sony Corp 符号変換方法
DE69724201T2 (de) * 1996-02-08 2004-06-17 Sony Corp. Datendekoder
WO1997050179A1 (en) * 1996-06-24 1997-12-31 Etom Technologies Corporation M=10 (2,10), d=3.75 runlength limited code for multi-level data
US5946354A (en) * 1996-10-18 1999-08-31 International Business Machines Corporation Hard disk drive read channel with half speed timing
JP3760963B2 (ja) * 1997-11-07 2006-03-29 ソニー株式会社 変調装置および方法、復調装置および方法、並びに記録媒体
US6967597B1 (en) * 2000-11-08 2005-11-22 Lg Electronics, Inc. Method and apparatus for coding information, method and apparatus for decoding information, method of fabricating a recording medium, the recording medium and modulated signal
EA003569B1 (ru) * 2000-05-10 2003-06-26 Конинклейке Филипс Электроникс Н.В. Способ преобразования потока битов данных двоичного информационного сигнала в поток битов данных кодированного с ограничениями сигнала двоичного канала связи, устройство для кодирования, сигнал, содержащий поток битов данных кодированного с ограничениями сигнала двоичного канала связи, носитель записи, способ декодирования, устройство для декодирования
US6954885B2 (en) * 2001-12-14 2005-10-11 Qualcomm Incorporated Method and apparatus for coding bits of data in parallel
US6614369B1 (en) * 2002-03-05 2003-09-02 International Business Machines Corporation DC balanced 7B/8B, 9B/10B, and partitioned DC balanced 12B/14B, 17B/20B, and 16B/18B transmission codes
US6933864B1 (en) * 2002-11-07 2005-08-23 Maxtor Corporation Encoding method using code constraint violation pointers
US6819512B2 (en) * 2003-02-18 2004-11-16 Protoscience, Inc. Triple-attribute method of encoding and decoding magnetic data
US9189051B2 (en) * 2012-12-14 2015-11-17 International Business Machines Corporation Power reduction by minimizing bit transitions in the hamming distances of encoded communications

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3689899A (en) * 1971-06-07 1972-09-05 Ibm Run-length-limited variable-length coding with error propagation limitation
US3906485A (en) * 1973-06-13 1975-09-16 Ibm Data coding circuits for encoded waveform with constrained charge accumulation
US3995264A (en) * 1974-11-01 1976-11-30 International Business Machines Corporation Apparatus for encoding and decoding binary data in a modified zero modulation data code
US4337458A (en) * 1980-02-19 1982-06-29 Sperry Corporation Data encoding method and system employing two-thirds code rate with full word look-ahead
US4413251A (en) * 1981-07-16 1983-11-01 International Business Machines Corporation Method and apparatus for generating a noiseless sliding block code for a (1,7) channel with rate 2/3

Also Published As

Publication number Publication date
EP0083412A2 (en) 1983-07-13
EP0083412A3 (en) 1983-11-09
DE3278299D1 (en) 1988-05-05
US4488142A (en) 1984-12-11
JPS58119273A (ja) 1983-07-15
EP0083412B1 (en) 1988-03-30

Similar Documents

Publication Publication Date Title
JPH0526271B2 (ja)
EP0070387B1 (en) Method and apparatus for generating a noiseless sliding block code for a (1,7) channel with rate 2/3
EP0083407B1 (en) Method and apparatus for generating a noiseless sliding block code for a (2,7) channel with rate 1/2
JP3590209B2 (ja) 変調符号化方法
US4882583A (en) Modified sliding block code for limiting error propagation
KR100488634B1 (ko) m-비트정보워드들의계열을변조신호로변환하는방법,기록캐리어를제조하는방법,부호화장치,장치,기록장치,신호,및기록캐리어
JPS59167165A (ja) 可変長符号化復号化方式
JPS6129578B2 (ja)
JPH0724382B2 (ja) 符号化方法、装置及び復号化装置
US7339500B2 (en) Encoding method and decoding method
EP0059224B1 (en) System for coding and decoding binary data
JP3416115B2 (ja) ランレングス制限コード化シーケンスへの２進シーケンスの可逆的マッピング方法及び装置
BG106294A (bg) Метод за преобразуване на поток от битове данни на двоичен информационен сигнал в поток от битове данни на ограничен двоичен канален сигнал, съдържащпоток от битове данни на ограничен двоичен каналенсигнал, носител на запис, метод за декодиране, устройство за декодиране
EP0090047B1 (en) Encoding and decoding system for binary data
KR20010025003A (ko) 변환이 패리티 반전이 되도록, 엔-비트 소스어를 대응하는엠-비트 채널어로, 그리고 역으로 인코딩/디코딩하는 장치및 방법
KR20020087001A (ko) 엔-비트 소스어를 대응한 엠-비트 채널어로, 이와 반대로인코딩 및 디코딩하는 장치
JP2003536315A (ja) バイナリのソース信号のデータビットのストリームをバイナリのチャネル信号のデータビットのストリームに符号化するデバイス、メモリ手段、情報を記録するデバイス、記録担体、符号化するデバイス、および再生するデバイス
JP3192268B2 (ja) 信号処理システム
JPH02119434A (ja) 符合化回路及び復合化回路
JPH02265329A (ja) 符号逆変換装置
JPH0695644B2 (ja) ランレングスリミテツド符号の復号装置
JPS61230679A (ja) ２値デ−タ系列の記録方法
KR0185944B1 (ko) (1,7)변조코드를 이용하는 복호화방법 및 그 장치
JP2794719B2 (ja) 符号変換装置
JPH02305226A (ja) 可変長符号変換装置