JPS6129578B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は２進信号によつて表現されているデー
タのコード化を行なうシステムに関し、更に具体
的に言えば、独特の反復性パターンを定比率可変
長レングス制限コードでコード化するシステムに
関するものである。 多くのデイジタル・データ処理システムにおい
て、情報の個々のキヤラクタは、通常、バイトと
呼ばれる８ビツトの組合わせによつて表現され
る。一般に、データ処理システムを構成している
複数の装置の間及び各装置内における情報の転送
は、バイト直列様式で行なわれている。しかしな
がら、システムにおける情報の記憶は、しばしば
ビツト直列―バイト直列様式で行なわれる。例え
ば、磁気デイスク記憶装置における情報の記憶が
そうである。従つて磁気デイスク装置に対する情
報の供給は、予定のビツト時間において生ずる磁
気的トランジシヨンとして複数の同心円状記録ト
ラツクのうちの１つに記録される様にビツト直列
―バイト直列様式で行なわれる。普通、記録プロ
セスはバイトのシーケンスに対応する直列ビツ
ト・ストリームを処理する。 データ記録分野では、磁性媒体における磁気的
トランジシヨンとして記録されるデータの量を増
すための種々の技術が開発されている。又、この
分野において良く知られている様に、クロツク用
として周期的にトランジシヨンを記録することが
行なわれており、この場合、このトランジシヨン
を磁気的トランスジユーサによつて読取つてパル
ス・ストリームに変換し、それに同期した可変周
波発振器によつてビツト時間を示すクロツク・パ
ルスを得ることができる。更に、一連の接近して
存在するトランジシヨンは相互に悪影響を及ぼす
ことが分つているので、最近の記録技術では、磁
性媒体における隣り合うビツト・セルにおいてト
ランジシヨンが生ずるのを阻止する様に直列入力
ビツト・ストリームのコード化が行なわれてい
る。 この様な意義をもつコードとしてランレングス
制限コードと呼ばれているものがある。このコー
ドの特徴により、少なくともｎビツト時間毎にト
ランジシヨンが生じ且つ隣接するトランジシヨン
は少なくともｄビツト時間だけ離れて生ずること
が保証されている。この様なコードはｄ―ｎラン
レングス制限コードと呼ばれることもある。ｄと
ｎとの組合わせの例は、２と７、及び１と４であ
る。２―７ランレングス制限コードの場合、隣接
する２進１間には少なくとも２つの２進０が存在
し、且つ２進０は７つより多く連続しない様にな
つている。 ランレングス制限コードは更に定比率コードと
可変比率コードに分けられる。定比率ランレング
ス制限コードは、コード・ワードを表わすために
用いられるビツトの数が、コード化前のデータ・
ワードのビツトの数の一定倍数であるということ
を意味している。例えば、２ビツト・データ・ワ
ードが４ビツト・コード・ワードに変換され、３
ビツト・データ・ワードが６ビツト・コード・ワ
ードに変換され、、以下同様である。可変比率ラ
ンレングス制限コードの場合には、データ・ワー
ドのビツト数とコード・ワードのビツト数との間
に一定の関係が存在しない。 定比率ランレングス制限コードは、磁気デイス
クのトラツクの様に記憶スペースが一定の場合に
適している。 又、ワードの長さの見地から、ランレングス制
限コードは固定長コードと可変長コードとに分類
される。この分類は、データ・ワード・コード・
ワード変換テーブルにおける複数の２進１及び０
の組合わせに関する恣意的な割当てに基づいてお
り、この変換テーブルは複数の２進１及び０を含
む任意のデータ・ストリームを予定のデータ・ワ
ードに分割することを可能ならしめる。 固定比率可変長２―７ランレングス制限コード
に関するデータ・ワード―コード・ワード変換テ
ーブルの例を次に示す。これから分る様に、可変
長コードはワードの長さが一定していないことを
示している。

【表】 固定比率可変長２―７ランレングス制限コード
のコード化及びデコードを行なうシステムは特開
昭50−142131号公報に開示されている。 ８ビツト・バイトによつて表現されるデータの
記憶に関連して該公報に開示されている型のエン
コーダを用いるときには、順次のデータ・キヤラ
クタをビツト直列及びバイト直列のビツト・スト
リームに変換したものをエンコーダに与えること
が必要である。エンコーダは上記の変換テーブル
に従つてこのビツト・ストリームをデータ・ワー
ドに分割して、個々のデータ・ワードに対応する
コード・ワードを出力として生ずる様になつてい
る。 データを磁気デイスク装置に記憶するときに
は、コードの種類とは関係なく、データの系列に
沿つて特別なマーク若しくはパターンを記録する
ことも必要である。通常、磁気デイスク装置の外
部の回路の同期化に役立つ既知の周波数を有する
信号を供給するために、データの前に同期パター
ン若しくはマークを記録することが行なわれてい
る。外部の回路、例えば可変周波発振器の同期化
を行なうのに要する時間は、記録されている信号
の周波数に逆比例しているので、デイスクにおい
て許容される最高の周波数を有する信号を用いる
ことが望ましい。又、最高の周波数で同期パター
ンをコード化すれば、それを記録するのに要する
物理的なスペースは狭くてよいから、有用なデー
タを多く記録できることになる。 ランレングス制限コードを用いないシステムの
場合、同期パターンは１と０との交番系列であ
り、これはエンコーダに対して適当な信号を与え
るように同一のバイトを複数個直列的に繰返すこ
とによつて容易に生成可能である。しかしなが
ら、エンコーダが８ビツト・キヤラクタのシーケ
ンスに対応する直列入力ビツト・ストリームをラ
ンレングス制限コード信号にコード化する様に動
作する場合には、問題は更に複雑になる。例え
ば、100100である最高周波数のパターンをコード
化するためには、010という３ビツト・データ・
ワードをエンコーダの入力に相次いで供給する必
要がある。勿論、エンコーダによつて適正な同期
パターンに変換される８つの連続する010グルー
プから成る24ビツトの入力ビツト・ストリームを
形成する様な８つの異なつた８ビツト・キヤラク
タを用いることも可能である。但し、この様な技
法は付加的なハードウエアを必要とするという欠
点を有する。即ち、適当な入力信号を形成するた
めの３つの８ビツト・バイトを記憶する付加的な
ハードウエアを設けることに伴なつて更に余分な
コストがかかるし、特に同期パターンをコード化
してデイスクに記録するときに付加的な制御機能
が必要となる場合には、制御ハードウエアのコス
トがかかる。 本発明は同期パターンをコード化するための方
法であつて、数バイト以上の長さの同期パターン
をコード化するために単に１つの８ビツト・キヤ
ラクタをシステムに導入すればよい様になつてい
るものを提供することを目的としている。 本発明に従つて、ランレングス制限コードで同
期パターンをコード化するシステムにおいて、エ
ンコーダに対する入力信号は第１のビツト・シー
ケンスとその後に続く第２のビツト・シーケンス
から成る。第１のビツト・シーケンスは１つのキ
ヤラクタを表わすのに用いられるビツトの数より
も少ない数のビツトから成る。第２のビツト・シ
ーケンスはエンコーダの出力からデコーダを介し
てフイードバツクされる第１のビツト・シーケン
スと同じビツト・シーケンスであり、エンコーダ
に対して適正なキヤラクタの連続する入力ビツ
ト・ストリームをもたらす様に所定時間だけ遅延
させられている。 第１図は本発明に従つて同期パターンをコード
化するシステムの概略的ブロツク図である。８ビ
ツト・データ・レジスタ１０は入力母線１１から
８ビツト・キヤラクタを受取る。データ・レジス
タ１０の出力は母線１４によつて並列―直列変換
器１２に接続されている。並列―直列変換器１２
は線１５に与えられるクロツク信号の制御の下
に、データ・レジスタ１０からの８ビツト・バイ
トを８つの直列ビツトに変換して線１６に送り出
す。 線１６の直列ビツト信号は書込みデータ・フリ
ツプフロツプ１９に与えられる。このフリツプフ
ロツプ１９の出力線１７は選択論理回路２３によ
つて２―７エンコーダ２２の入力に接続されてい
る。選択論理回路２３は、線２０の書込み制御信
号及び線２１の読取り制御信号に従つて、書込み
データ・フリツプフロツプ１９の出力及びフイー
ドバツク・ループにある読取りフリツプフロツプ
２４の出力のいずれか一方を２―７エンコーダの
入力に接続する様に働く。 ２―７エンコーダ２２の構成自体は本発明と直
接関係ないので、単にブロツクとして示してあ
る。なお、このエンコーダは前記の特開昭50−
142131号公報に示されている技術に従つて構成し
うるものである。２―７エンコーダ２２は入力直
列ビツト・ストリームを特定のランレングス制限
コードのランレングス特性をもつた直列ビツト・
ストリームに変換する機能を有する。エンコーダ
２２の出力は可変周波発振器（VFO）２５に与
えられる。VFO２５の周波線は、磁気デイスク
装置（図示せず）から線２７を介して与えられる
信号によつて制御される。エンコーダ２２からの
データは線３２を介して磁気デイスク装置へ送ら
れる。磁気デイスク装置から読取られたデータは
線３３を介してVFO２５に与えられ、そこから
線２８へ送り出される。 エンコーダ２２の出力は線２６及び選択論理回
路３１を介して２―７デコーダに与えられる。デ
コーダ３０の詳しい構成自体は本発明と直接関係
ないので説明は省く。このデコーダも前記の特開
昭50−142131号公報に示されている技術に従つて
構成しうるものである。 選択論理回路３１は、同期パターンがコード化
されつつあるときエンコーダの出力を選択的にデ
コーダ３０の入力に接続するか、又はデータが磁
気デイスク装置から読取られているときにVFO
２５の読取りデータ出力線をデコーダ３０に接続
する様に動作する。これは制御信号WD及び
の制御の下に行なわれる。 デコーダ３０の出力はデコーダ・フリツプフロ
ツプ３４に接続されており、後者の出力は読取り
データ・フリツプフロツプ２４の入力に接続され
ている。前述の様に、読取りデータ・フリツプフ
ロツプ２４は論理ゲート２３を介してエンコーダ
２２に対するフイードバツク入力を与える。 種々の回路のための制御信号は、適当な制御デ
ータを受入れる制御レジスタ４５から生ずる。制
御レジスタ４５は所望の制御を行なうための適当
なビツト・パターンを任意のバイト時間にロード
される８段レジスタである。制御信号LTD及び
SMは極性保持ラツチ回路４６から生ずる。制御
信号LTDはビツト・リング６時間における入力
信号に対応しており、次のビツト・リング６時間
まで、そのレベルに維持される。 これから第２図及び第３図を参照しながら第１
図のシステムの動作について説明することにす
る。第２図は、選択された同期キヤラクタを含む
入力ビツト・ストリーム及びコード化された出力
ビツト・ストリームを示している。第３Ａ図及び
第３Ｂ図は第１図のシステムの主要な構成要素の
状態変化を示している。 第３Ａ図及び第３Ｂ図において、クロツク時間
はバイト時間Ｂ及びビツト時間ｂによつて示さ
れ、各ビツト時間は更に４つのフエーズＡ、Ｂ、
Ｃ、Ｄに分けられている。例えば、バイト０、ビ
ツト６、フエーズＣはBOb6Cで示される。これ
以降の説明において、動作の時間を示すために同
様な表示を用いることにする。図において、２進
ビツトは丁度レジスタやフリツプフロツプにセツ
トされる時間に対応する位置に示されている。ビ
ツト・ストリームに関するＸという表示は、その
ビツトが１及び０のいずれであつてもシステムの
動作に影響ないことを示している。 先ず説明の便宜上、バイトｎ―１がデータ・レ
ジスタ１０から並列―直列変換器１２へ転送さ
れ、バイトｎがデータ源からデータ・レジスタ１
０へ転送されると仮定する。更に、単一の同期キ
ヤラクタ（SYNC）010010XXが或る適当な手段
に記憶されていて、所望の時点においてデータ・
レジスタ１０に供給されると仮定する。第３Ａ図
に示されているように、データ・レジスタ１０に
対するデータの並列的ローデイングはBnbOB時
間に行なわれる（なお、ｎは１，２，３……であ
る）。そのローデイング動作の前のBnbOA時間に
は、データ・レジスタ１０内の８ビツト・キヤラ
クタは並列―直列変換器１２へ送られる。 具体的に言えば、データ・レジスタ１０内のバ
イトＮ―１、即ち11010111はBObOA時間に並列
―直列変換器１２へ転送され、次のBObOB時間
には、バイトｎ―１、即ち11010111がデータ・レ
ジスタ１０にロードされる。BOb1A乃至B1bOA
時間中に、バイトＮ―１は、矢印６０で示すよう
に左端のビツトから順に直列ビツト・ストリーム
に変換されて書込みフリツプフロツプ１９へ送ら
れる。書込みフリツプフロツプ１９の状態は１９
の欄に示されている。書込みフリツプフロツプ１
９の出力はエンコーダ２２へ送られる。エンコー
ダ２２は１ビツトの入力に応じて２ビツト時間後
に２ビツトの出力を生ずる様に動作する。デー
タ・ワードDW１の第１のビツト１はBOb4A及び
BOb4C時間における２つのビツト01に変換され
る。データ・ワードDW１の第２のビツト１は
BOb5A及びBOb4C時間における２つのビツト00
に変換される。CW１、即ち第１の４ビツト・コ
ード・ワード0100はVFO２５を介して磁気デイ
スク装置へ送られる。 バイトＮ―１の残りのビツト及びその次のバイ
トＮを構成しているデータ・ワードDW２乃至
DW６も同様にコード化される。 前述の仮定に従つて、同期キヤラクタ
010010XXはB1bOB時間にデータ・レジスタ１０
にロードされ、その後B2bOA時間に並列―直列
変換器１２へ転送される。同期キヤラクタの最初
の６ビツトはデータ・ワードDW７及びDW８と
なる。このデータ・ワードDW７及びDW８は、
コード・ワードCW７及びCW８に変換される。
このコード・ワードCW７及びCW８は、それぞ
れ100100という６ビツトから成る。コード・ワー
ドCW７及びCW８の12ビツトは同期パターンの
最初の部分を表わしており、磁気デイスク装置へ
送られる。又、これらのビツトはデコーダ３０を
介してエンコーダ２２へフイードバツクされる。
デコーダ３０は1F周波数において入力と出力と
の間に２ビツト分の遅延をもたらす。コード・ワ
ードCW７に対応するデコーダ３０の出力DW
７′の最初のビツトはB2b6B時間にデコーダ・フ
リツプフロツプ３４にセツトされ、次のB2b6C時
間に読取りデータ・フリツプフロツプ２４へ転送
される。コード・ワードCW７の最初の２つのビ
ツト１０は０としてデコードされ、B2b6B時間に
デコーダ・フリツプフロツプ３４にセツトされ、
B2b6C時間にそこから読取りフリツプフロツプ２
４へ転送される。読取りフリツプフロツプ２４の
出力はB2b7B時間にエンコーダ２２に供給され
る。B2b7B時間は並列―直列変換器１２から供給
される同期キヤラクタの最初の６ビツトの次の時
間である。従つて、選択論理回路２３は時間
B2b6Cの終りに並列―直列変換器１２の出力に代
つてフリツプフロツプ２４の出力をエンコーダ２
２に供給する様に切り替わる。 この様な動作態様から明らかである様に、一
旦、同期キヤラクタがコード化され、次にデコー
ドされてエンコーダ２２にフイードバツクされる
と、データ・レジスタ及び並列―直列変換器に追
加の同期キヤラクタを供給しなくとも、磁気デイ
スクに書込むべき同期パターンを継続的に生成す
ることが可能である。従つて、同期パターンの長
さはエンコーダ２２に対するフイードバツク入力
によつてのみ制御される。

【図面の簡単な説明】

第１図は本発明に従つて同期パターンをコード
化するシステムの概略図、第２図は第１図に示さ
れているシステムにおいてコード化すべき選択さ
れた同期キヤラクタを含む入力ビツト・ストリー
ムを示す図、第３図は第３Ａ図と第３Ｂ図との関
係を示す図、第３Ａ図及び第３Ｂ図は第１図のシ
ステムの主要な構成要素における２進信号の流れ
を示す図である。 １０……データ・レジスタ、１５……並列―直
列変換器、１９……書込みフリツプフロツプ、２
２……２―７エンコーダ、２３……選択論理回
路、２４……読取りフリツプフロツプ、２５……
可変周波発振器（VFO）、３０……２―７デコー
ダ、３１……選択論理回路、３４……デコーダ・
フリツプフロツプ、４５……制御レジスタ。

Claims (1)

1. 【特許請求の範囲】 １ ランレングス制限型の特定のコード・ワード
   を直列的に繰り返し含む信号パターンを生成する
   ためのコード化方法であつて、 (イ) 上記特定のコード・ワードに変換すべきデー
   タ・ワードを含む第１の信号を生じ、 (ロ) データ・ワードをランレングス制限型のコー
   ド・ワードに変換する機能を有するエンコーダ
   によつて上記第１の信号をコード化して第２の
   信号を生じ、該第２の信号を上記信号パターン
   の１部分として送り出し、 (ハ) ランレングス制限型のコード・ワードをデー
   タ・ワードに変換する機能を有するデコーダに
   よつて上記第２の信号をデコードして上記第１
   の信号と同一の第３の信号を生じ、 (ニ) 上記第３の信号を上記第１の信号の代りに用
   いて上記(ロ)及び(ハ)のステツプを所望回数だけ繰
   り返す ことを特徴とするコード化方法。