JPS63204822A - 符号変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタル信号の記録に用いて好適なるラン
レングスリミテッド（Ｒｕｎ　ＬｅｎｇｔｈＬｉｍｉｔ
ｅａ　）符号を実現するための符号変換装置に関する。

従来の技術 磁気テープやディスクなどにディジタルデータを高密度
に記録する場合、通常、ランレングスリミテッド符号（
以下、ＲＬＩ、符号と記す）を用いる。ＲＬＬ符号とは
ｍビットのデータ語をｎビットの符号語に変換し、変換
後のｎビットの符号語どうしを接続した結果得られるビ
ット列における同一２進値の連続ビット数を、ｄ以上に
以下に制限する符号を言う。

データ語の１ビット長をＴとすると、高密度記録に適し
たＲＬＬ符号に車重れる条件として次の３点が知られて
いる。

（１）検出窓幅Ｔｖｒ（＝ｍ／ｎ−Ｔ）が大であること
（２）最小反転間隔Ｔｍ１ｎ（＝　ｄ−Ｔｗ）が大であ
ること （３）最大連続ビット数ｋが小であること検出窓幅Ｔｗ
が大である程、再生過程でのジッタやピークシフトなど
の時間軸変動の復号誤り率に対する影響が小さく、最小
反転間隔Ｔｗｉｎが大である程、記録・再生系の高周波
数成分遮断特性の影響を受けにくぐ、最大連続ビット数
ｋが小である程、再生信号からクロック情報を抽出する
セルフクロック機能が得易い。

なお、上記３点に扉えて、通常８ビットで表わされるデ
ィジタル映像信号等の場合は、復号過程での誤り伝搬を
避けるために、８ピット単位でデータ語を符号語に変換
できることが望まれている。

従来、上記観点から種々のＲＬＩ、符号が開発されてお
り、２／３変換符号（Ｆｒａｎａｇｚｅｋ　ｅｔ　ａｌ
、。

ＵＳＰ　３．６８９，８９９　）　　もその一つである
。２／３変換符号は前記定義に従えば、ｔｉ＝２．に−
９。

Ｔｗ　＝　ｏ、８６７Ｔであり、２ピツトのデータ語を
３ビットの符号語に変換する場合と、４ビットのデータ
語を５ビットの符号語に変換する場合を切り換える可変
長のＲＬＬ符号である。

発明が解決しようとする問題点 前記２／３変換符号は、前記（１）〜（３）の条件を良
く満たしている優れたＲＬＬ符号であるが、２／３変換
と４７６変換を併用している。このため、例えば８ビッ
トで表わされるディジタル画像データの符号変換に際し
ては、データ語の区切が８ピツト１語の画像データの２
語にまたがることがある。

このような場合には、復号時における符号語１語の誤り
が８ビットの画像データの２語に伝搬（拡大）する。

高密度記録を行っても復号誤り率を劣化させないことを
目的としてＲＬＬ符号を用いるにもかかわらず、前記２
／３変換符号が可変長のＲＬＬ符号であるために、かえ
って復号誤シを拡大してしまう。特に、家庭用のディジ
タルＶＴＲなどでは長時間記録の必要性のために、記録
密度を極限に近いところまでに高めている。したがって
、再生過程での符号語誤シも非常に多くなり、誤り伝搬
（拡大）も頻繁に起こる。これは解決しなければならな
い重大な問題である。

一方、通常のディジタル記録では複数のデータを１ブロ
ツクとして、ブロック毎にブロック同期のための同期パ
ターンを付ぶした形式を用いており、この同期パターン
としては、通常のデータの中には決して現われない特殊
なパターンを選んでいる。ところが、２／３変換符号で
はこのような同期パターンを見出すことが困難であり、
通常、同期パターンについてはに制限を無視していると
いうもう一つの問題点がある。

本発明は、上記従来例の問題点を解決した符号変換装置
を提供することを目的とする。

問題点を解決するための手段 本発明は、同一２進僅の連続ビット数を２以上１０以下
に制限するために、８ビットのデータ語入力に対して１
２ビットの符号語を生成する第１の符号語生成手段と、
直前の符号語に関する情報と前記第１の符号語生成手段
の出力の符号語に関する情報に基づいて、前記第１の符
号語生成手段の出力を反転させるか否かを制御するため
の制御信号を生成する反転制御信号生成手段と、前記反
転制御信号生成手段の出力に基づいて前記第１の符号語
生成手段の出力の符号語に関して反転・不反転を制御す
る第１の反転制御手段と、前記第１の反転制御手段の出
力を遅延させる第１の遅延手段と、前記８ビットのデー
タ語入力に対して１２ビットの符号語を生成する第２の
符号語生成手段と、前記反転制御信号生成手段の出力に
基づいて前記第２の符号語生成手段の出力の符号語に関
して反転・不反転を制御する第２の反転制御手段と。

前記第２の反転制御手段の出力を遅延させる第２の遅延
手段と、前記第１の遅延手段の出力の符号語に関する情
報と前記第１の符号語生成手段の出力の符号語に関する
情報に基づいて、前記第１の遅延手段の出力の符号語と
前記第２の遅延手段の出力の符号語を選択するための信
号を生成する選択信号生成手段と、前記選択信号生成手
段の出方に基づいて前記第１の遅延手段の出力の符号語
と前記第２の遅延手段の出力の符号語を選択する選択手
段と、ブロック同期のための同期パターンを挿入する同
期パターン挿入手段と、前記１２ビットの符号語を２つ
の５ビットの符号語に分割する符号語分割手段と、前記
符号語分割手段で分割された第１の５ビットを識別する
ための６ビツ）ｔ−生成する第１の仮復号手段と、前記
符号語分割手段で分割された第２の５ビットを識別する
ための５ピツトを生成する第２の仮復号手段と、前記第
１の仮復号手段の出力５ビットと前記第２の仮復号手段
の出力５ビットの合計１０ピツトを入力とし、前記符号
語分割手段の入力である１２ビットの符号語に対応する
８ビットのデータ語を復号する最終復号手段を備える。

作用 本発明は、先行する符号語Ｗ１と、Ｗｌに続く符号語Ｗ
２のいずれか一方、または、両方を制御する手段を実現
している。この結果、ＲＬＬ符号を構成する符号語数が
従来よシも増加し、従来不可能であった８ビットのデー
タ語を１２ビットの符号語に直接変換して、（！＝２　
、に＝１ｏなる制限を満たすＲＬＬ符号が得られ（Ｔｗ
　＝　０，６６７Ｔ　）、誤９の拡大を無くしている。

また、（１＝２　、に＝１０を保ちつつ、データ語に対
応する符号語どうしを接続して得られるピット列には決
して現われない同期パターンが得られている。

実施例 次に、実施例を用いて本発明の詳細な説明する。

なお、説明の都合上、本発明で使用する符号語を分類す
るために、第２図に示すような符号語の特徴を表わすパ
ラメータを定める。つまり、Ｌブロック：１ビット同一
２進連ＴＢが連続する符号語の始端部 Ｒブロック：ｒビット同一２進値ＬＢが連続する符号語
の終端部 Ｂブロック：ｂ（＝１２−１−ｒ）ピットの符号語の中
間部 本発明で使用する符号語としては次の条件を満たすもの
に限る。

（Ｉ）１≦１≦９．１≦ｒ≦９ （１）　　Ｂブロックにおいては完全にｄ、ｌ（制限を
満たす （ＩＩ）は、Ｂブロックにおいてはｄビット以上にビッ
ト以下の０と１が交互に続くことを意味する（ｂ−Ｑを
除く）。さらに、１とｒに関して次のパラメータＦ、Ｅ
を導入する。

Ｆ＝ｏ（１＝１）、Ｆ＝１（２≦１≦６）、Ｆ＝２（θ
≦１≦９）Ｅ＝ｏ（ｒ＝１）、ＩＣ＝１（２≦ｒ≦５）
、！＝２（６≦ｒ≦９）このように定めた４つのパラメ
ータ（ＴＢ、Ｆ。

Ｅ、Ｉ、Ｂ）に基づいて、符号語どうしの接続を制御す
るが、この制御と言うのは、第３図に示す第１符号語Ｗ
１と第２符号語Ｗ２との接続に関して、符号語Ｗ１のＲ
ブロックと符号語Ｗ２のＬブロックによる接続部におい
てもｄ、に制限を満たすようにすることを意味する。以
下では、この符号語どうしの接続に関する規則を接続剤
と呼ぶ。

第１表に、前記４つのパラメータ（ＴＢ・Ｆ・Ｋ、ＬＢ
）に基づいて規定した、本発明における符号語の組み合
わせ則を示す。第１表において。

ｃｗ　−Ｎｏ、は符号語の組み合わせ番号と、その組み
合わせを構成する符号語の識別番号であり、一つの組み
合わせを構成する符号語には同一のデータ語を対応させ
る。

第１表におけるＴＢ、Ｆ、ＩＣ，ＬＢは符号語に関する
パラメータであり、例はそのパラメータによって表わせ
る符号語の一例を示す。次に第１表の符号語の組み合わ
せ則について詳細に説明する。

なお、符号語人における１を０．０を１にすべて置き換
えた符号語を符号語人の裏パターンと呼び、Ａ′と表わ
すものとする。

（１）Ｆ〆１．Ｅ〆１　、ＴＢ＝１．ＬＢ＝１の符号語
ＧＷ（Ｆ、に、１）は、その裏パターンＧＷ（Ｆ、Ｅ、
１）’と、ＣＷ（Ｆ、Ｅ、１）　　とＦ、に、ＴＢの値
が等しく、ＬＢ＝ｏの符号語ＧＷ（Ｆ、Ｅ、Ｏ）と、そ
の裏パターンＣＷ（Ｆ、Ｅ、Ｑ）’と組み合わせる。

（ＧＷ−Ｎｏ、＝１　、４．１３　） ＜２）Ｆ）ｉ　、Ｈ＝１．ＴＢ、＝１Ｏ符４ｍＣＷ（Ｆ
。

１、Ｘ）は、その裏パターン０ｆ（Ｆ、１．り’と組み
合わせる。なお、Ｘは０および１のいずれをも表わす。

（ＧＷ−ＮＯ，＝２．３，１４．１５）（３）　　Ｆ＝
１．Ｅａｌ、ＴＢ＝１．ＬＢ＝１の符号語ｃｗ（１，Ｉ
ｒ：、１）は、ＧＷ（１，ｘ、１）とＦ、に、ＴＢの値
が等しく、ＬＢ＝ｏの符号語ｃｗ（１，に、ｏ）と組み
合わせる。

（ＣＷ−ＮＯ，＝５　、６　、１１　、１２）（４）　
　Ｆ＝１．ＩＣ＝１（７）符号語ＧＷ（１，１，Ｘ）と
その裏パターンＧＷ（１，１，Ｘ）’　　は他の符号語
とは組み合わせないで、単独でデータ語に対応させる。

（ＧＷ−Ｎｏ、＝７．８，９．１０） 以上水した（１）〜（４）の符号語の組み合わせにより
、第２表に見られるように、符号語を接続した場合にお
いても必ずｄ、に制限を満たすことができる。

第１表 １２ピツ）の符号語の内、前記（１）　、　（１１）の
条件を満たす符号語のみに対して、（１，１）〜（１，
４）に従って組み合わせを行った結果得られる符号語の
組数は、第３表に示すように２６４である。なお、第３
表におけるＤＰは符号語における１と０の個数の差（デ
ィスパリティ−と呼ぶ）の絶対値を表わしている。

８ビットのデータ語数が２６６であることから、本発明
のｄ＝２　、に＝１０を満たす１２ビットのＲＬＬ符号
は８ビットのデータ語をもれなく符号変換できる。

ところで、通常のディジタル記碌では複数のデータを１
ブロツクとして、ブロック毎にブロック同期のための同
期パターンを付ｍした形式を用いる。この同期パターン
としては、通常のデータの中には決して現われない特殊
なパターンを選択する。

本発明では、データ語に対応させる符号語としては、第
１表におけるＤＰが６以下の符号語に限り（２６６語）
、同期パターンとしてはＤＰが８第２表 第ａ１表 第３．２表 第３．３表 第３．４表 第３．６表 第３．６表 第３．７表 第３．８表 の同一の符号語（ｙ＝１．Ｘ＝１）を２語直列に並べた
パターンを用いる（例えば、第ａ８表の符号語黒２５７
）。

第４図に示すように、この２４ビットの同期パターンの
どの連続する１２ビット（Ｂ１２）にも、前記ＤＰが８
の符号語を構成するピッ）　（ｂｉ　：１＝１−Ｂ　）
が必ず含まれるので、前記Ｂ１２のＤＰも８になる。ま
た、２４ビットの中には少なくとも１語の１２ビットの
符号語が含まれる。従って、データ語に対応しているＤ
Ｐが６以下の符号語どうしを接続して生じるビット列の
どの２４ビットも、この同期パターンには決して一致し
ない。

今示したように、データ語に対応させる符号語と、同期
パターンに用いる符号語を定めることで、ｄ＝２．に＝
１０を保ったままで、正しいブロック同期が保証できる
。

次に、本発明の実現化手段について第１図を用いて説明
する。第１図において、データ語保持回路１は周期的に
送られてくる８ビットのデータ語を順々に保持する。デ
ータ語保持回路１の出力は、符号語生成回路２および符
号語生成回路３の入力とする。符号語生成回路２では、
前記ＴＢ＝１なる前記符号語ＧＷ（Ｆ、Ｅ、０）（Ｆ＝
０．１　。

２、に＝ｏ、１．２）と、ＴＢ＝ｏなる前記符号語ｃｗ
（１，ｌ１ｏ）（Ｅ＝ｏ、１．２）、および、それらの
符号語のり、Ｒブロックに関するパ、ラメータ２．ＩＣ
を生成する。ここで、符号語生成回路２の出力に現われ
る符号語をＣＷｔ、とする。

一方、符号語生成回路３では、ＴＢ＝１なる符号語ＧＷ
（Ｆ、に、１　）（Ｆ＝０．１．２．Ｅ＝０゜２）と、
ＴＢ＝Ｏなる符号語ＣＷ（１，ＩＣ，１）（Ｅ＝０．２
）を生成しする。ここで、符号語生成回路２の出力に現
われる符号語をｃｗｌｂとする。

なお、符号語ｃｗｌａとｃｗｌｂはともにシリアルで送
出する。

符号語ＣＷ４ａとＣＷｉｂは第１表に従って組み合わせ
た符号語であり、それらのＬブロックを構成する２進値
ＴＢが互いに等しいものを選ぶ。さらにＴＢ＝１なる符
号語ムとその裏パターン五′を組み合わせている場合に
は、符号話人を生成するものとする。なお、第１表にお
いて、他の符号語と組み合わせない符号語については、
符号語生成回路２で生成するのと定める。

保持回路４および保持回路６は、先行する符号語Ｗ　１
のＲブロックに関するパラメータＥ、Ｉ、Ｂの値を保持
する。なお、ＬＢＯ値は、符号語の最終ビットの直でよ
い。

反転制御信号生成回路６は、第２表に従ってＷ２を裏パ
ターンにするか否かを制御する値Ｙを生成する（Ｙ＝１
：裏パターン）。

反転制御回路７の出力にはＹの値に応じて、ｃｗｉａ＊
　（＝　ＣＷｉａ　（Ｙ＝ｏ　）　、またはＣＷｌｚの
裏パターｙｃＷ１ａ’（Ｙ＝１）　）が現われ、同じく
反転制御回路８の出力にはｃ”／１４ｂ＊（＝　ｃｗｌ
ｂ　（Ｙ＝Ｏ）またはｃｗ４ｂの裏パターンｃｗｌｂ’
　（Ｙ＝１）　）が現われる。この後、符号語ＣＷｉａ
＊は１２ビット遅延回路９へ、符号語ｃｗ４　ｂ＊は１
２ビット遅延回路１０へそれぞれ送られる。

一方、ＣＷｔ、　＊の先頭ビットＴＢの値を保持するの
が保持回路１１である。保持回路１１の出力と、符号語
生成回路２の出力である符号語ｃｗｌａのＬブロックに
関するパラメータＦと、先行する符号語Ｗ１のＲブロッ
クに関するパラメータに、ＬＢを保持している保持回路
４と保持回路６の出力とを用いて、第２表に従って、Ｗ
ｌとして１２ビット遅延回路９の出力を選ぶならばＳ＝
０．１２ビット遅延回路１ｏの出力を選ぶならばＳ＝１
とする値Ｓを生成するのが選択信号生成回路１２である
。

選択回路１３は、Ｓの値に応じて１２ビット遅延回路９
の出力と、１２ビット遅延回路１ｏの出力を選択して送
出する。この結果、選択回路１３の出力には、符号語”
（ｉ−＋　＞＊（＝　ＣＷ（ｉ　−＋　＞ｌＬ＊または
０１（＝−１＞ｂ＊）が現われ、第１衣に従って組み合
わせた符号語を、第２表に従って接続することができる
。

一方、同期パターン生成回路１４は２語（２４ピツト）
の同期パターンとＦ＝１　、　Ｅ−１を生成し、カウン
タ１５からの同期パターン区間信号にしたがって、同期
パターンをスイッチ１ｅへ、Ｆをスイッチ１アヘ、Ｅを
スイッチ１８へそれぞれ送る。スイッチ１６，１７．１
８は、カウンタ１５からの同期パターン区間信号がＯＮ
の間だけ同期パターン生成回路１４からの各信号を選択
して出力とする。

この結果、同期パターンに関してはＦ＝１゜ＩＣ＝１の
符号語と全く同様に処理され、同期・くターンが反転し
たり、同期パターンの前後でｄ、に制限違反が生じるこ
とはない。

以上示したように、第１図の回路構成によって８ビット
の符号語を１２ビットのデータ語に変換し、変換後の１
２ビットのデータ語どうしを接続して生じるビット列に
おける同一２進値の連続ビット数を、２以上１０以下に
制限できる。

次に、１２ビットの符号語から８ビットのデータ語を復
号する復号回路について説明する。

従来の復号法では復号対象の１２ビットを直接８ビット
のデータ語に復号しなければならない。

この復号をＲＯＭ　（Ｒｅａｄ　０ｎｌｙ　Ｍｅｍｏｒ
ｙ　）で行うものとすると、ＲＯＭに必要な容量は２’
２Ｘ　８′ｔ３２　ｋｂｉｔｇである。

一方、本発明で用いる復号回路に必要なＲＯＭの容量は
およそ８．θｋｂｉｔｇに縮小できる。以下、本発明の
復号回路を第６図を用いて詳細に説明する。

第５図において、先ず、ビット列をパラレルデータに変
換するためのシリアル・パラレル変換回路１９の出力を
、符号語単位で保持する保持回路２０の出力には、１２
ビットの符号語が現われる。

次いで、この復号対象の１２ビットを２つの５ビットの
ビット列に分割する。このとき、第１表のＤＰが６以下
の符号語の前ｅビットのビットパターンは第４表に示す
２６通りであり、各ビットパターンは５ビットで識別で
きる。仮復号回路２１は１２ビットの符号語の前５ビッ
トの入力に対応する５ビットの識別番号を出力とする。

同じく、第１表のＤＰが６以下の符号語の後５ビットの
ビットパターンも第４表に示す２６通りであり、各ビッ
トパターンは５ビットで識別できる。仮復号回路２２は
１２ビットの符号語の後５ビットの入力に対応する５ビ
ットの識別番号を出力とする。仮復号回路２１．２２か
らの５ビットづつ１０ビットの値は最終復号回路２３の
入力となる。

この１０ビットは復号対象の１２ビットの符号語の識別
番号であるから、最終復号回路２３は入第４表 力の１０ビットに対応する８ビットのデータ語を復号す
るように定めておけば良い。

以上示した復号に要するＲＯＭの容量は、次のようにな
る。先ず仮復号に２　Ｘ　（２６Ｘ　ｓ　）＝；ｅｏ。

ビット、最終復号に２＋ｏ×Ｂ＝ｓｋｂｉｔｓである。

したがって、復号に要するＲＯＭの容量は約８６００ｂ
ｉｔｇとなり、従来の１７４弱になる。

発明の効果 本発明は、８ビットのデータ語を１２ビットの符号語に
直接符号変換して、ＴＷ＝　０，６６７　Ｔ、ａ＝２．
に＝１ｏなる高密度記録に適した性能を有するＲＬＬ符
号を、非常に簡単な回路構成で実現した。この結果、８
ビットを単位とするディジタルデータの符号変換に関し
ては、復号時の一語の符号語誤りが２語に拡大すること
はなくなり、従来に比べてデータ語の復号誤り率を大き
く改善できる。

また、前記ｄ、に制限に違反することなく誤った同期パ
ターンの発生も完全に防ぐことが出来、完べきなブロッ
ク同期を実現できる。

さらに、仮復号と最終復号を組み合わせる２段階の復号
法により、従来の復号法に比べて復号に必要なＲＯＭの
容量を１７４弱に低減できる。

以上のように、本発明は記録再生特性に優れるＲＬＬ符
号を実現するのみならず、実用化も非常に容易であると
いう優れた特長を備えている。したがって、高密度記録
を必要とするディジタルＶＴＲや光ディスクなどに特に
効果が高く、極めて小さな回路規模で実現できることと
併せて、本発明の実用上の効果は太きい。

なお、説明の都合上、ＮＲＺＬ記録を前提に説明したが
ＮＲＺＩ記録の場合にも容易に適用できることは言うま
でもない。

【図面の簡単な説明】

第１図は本発明を実現する回路構成の一例を示すブロッ
ク図、第２図は符号語の構造図、第３図は符号語どうし
の接続を示す説明図、第４図は同期パターンの構造図、
第５図は復号回路のブロック図である。 ２．３・・・・・・符号語生成回路、４，５．１１・・
・・・・保持回路、６・・・・・・反転制御信号生成回
路、７．８・・・・・・反転制御回路、９，１０・・・
・・・遅延回路、１２・・・・・・選択信号生成回路、
１４・・・・・・同期パターン生成回路、１６・・・・
・・カウンタ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第　
２　図 第３図 第４図

Claims (1)

【特許請求の範囲】
1. ８ビットのデータ語を１２ビットの符号語に変換する符
   号変換装置であって、前記８ビットのデータ語入力に対
   する符号変換出力の符号語どうしを接続して得るビット
   列において、同一２進値の連続ビット数を２以上１０以
   下に制限するために、前記８ビットのデータ語入力に対
   して１２ビットの符号語を生成する第１の符号語生成手
   段と、直前の符号語に関する情報と前記第１の符号語生
   成手段の出力の符号語に関する情報に基づいて、前記第
   １の符号語生成手段の出力を反転させるか否かを制御す
   るための制御信号を生成する反転制御信号生成手段と、
   前記反転制御信号生成手段の出力に基づいて前記第１の
   符号語生成手段の出力の符号語に関して反転・不反転を
   制御する第１の反転制御手段と、前記第１の反転制御手
   段の出力を遅延させる第１の遅延手段と、前記８ビット
   のデータ語入力に対して１２ビットの符号語を生成する
   第２の符号語生成手段と、前記反転制御信号生成手段の
   出力に基づいて前記第２の符号語生成手段の出力の符号
   語に関して反転・不反転を制御する第２の反転制御手段
   と、前記第２の反転制御手段の出力を遅延させる第２の
   遅延手段と、前記第１の遅延手段の出力の符号語に関す
   る情報と前記第１の符号語生成手段の出力の符号語に関
   する情報に基づいて、前記第１の遅延手段の出力の符号
   語と前記第２の遅延手段の出力の符号語を選択するため
   の信号を生成する選択信号生成手段と、前記選択信号生
   成手段の出力に基づいて前記第１の遅延手段の出力の符
   号語と前記第２の遅延手段の出力の符号語を選択する選
   択手段と、ブロック同期のための同期パターンを挿入す
   る同期パターン挿入手段と、前記１２ビットの符号語を
   ２つの６ビットの符号語に分割する符号語分割手段と、
   前記符号語分割手段で分割された第１の６ビットを識別
   するための５ビットを生成する第１の仮復号手段と、前
   記符号語分割手段で分割された第２の６ビットを識別す
   るための５ビットを生成する第２の仮復号手段と、前記
   第１の仮復号手段の出力５ビットと前記第２の仮復号手
   段の出力５ビットの合計１０ビットを入力とし、前記符
   号語分割手段の入力である１２ビットの符号語に対応す
   る８ビットのデータ語を復号する最終復号手段を備える
   ことを特徴とする符号変換装置。