JPS58119273A - 符号器 - Google Patents
符号器Info
- Publication number
- JPS58119273A JPS58119273A JP57214782A JP21478282A JPS58119273A JP S58119273 A JPS58119273 A JP S58119273A JP 57214782 A JP57214782 A JP 57214782A JP 21478282 A JP21478282 A JP 21478282A JP S58119273 A JPS58119273 A JP S58119273A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- code
- encoder
- logic
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
- G06T9/005—Statistical coding, e.g. Huffman, run length coding
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、形式上の束縛のない2進データを、磁気記録
に適した、ランレングスの制限された形式に変換する手
段に関する。この写像は、険出芒れた誤りが、復号され
た2進データ・ストリーム中に正確に限られた数の誤シ
全生じるような方式で反転可能である。
に適した、ランレングスの制限された形式に変換する手
段に関する。この写像は、険出芒れた誤りが、復号され
た2進データ・ストリーム中に正確に限られた数の誤シ
全生じるような方式で反転可能である。
磁気媒体上のデータの記録された線密度勿増加させるた
めに過去において種にの方式が提案されて来た。ランレ
ングス制限(RLL)符号として知られている技術は磁
気媒体上のデータを、一様な幅のスロット内の飽和レベ
ル間の遷移の有無によって表現する。典型的な場合、そ
のような遷移間に最小(d)及び最大(k)のスロット
が存在す息事が要求される。但し遷移の欠除及び存在は
各々0及び1に相当する。従ってそのような符号は(d
S k)ランレングス制限符号と呼ばれる。
めに過去において種にの方式が提案されて来た。ランレ
ングス制限(RLL)符号として知られている技術は磁
気媒体上のデータを、一様な幅のスロット内の飽和レベ
ル間の遷移の有無によって表現する。典型的な場合、そ
のような遷移間に最小(d)及び最大(k)のスロット
が存在す息事が要求される。但し遷移の欠除及び存在は
各々0及び1に相当する。従ってそのような符号は(d
S k)ランレングス制限符号と呼ばれる。
多くのディスク記録装置においてバラ・メータdの良好
な直は1である。また伝送レート(チャネル記号当シの
ビットの数)ヲ般大化すると共に、直kを最小比する事
が望ましい。実用上重要な他のパラメータは誤シ伝播限
界の程度である。これは検出された1つの誤りの結果生
じる復号された誤りビットの誤シの数の最大前によって
測られる。
な直は1である。また伝送レート(チャネル記号当シの
ビットの数)ヲ般大化すると共に、直kを最小比する事
が望ましい。実用上重要な他のパラメータは誤シ伝播限
界の程度である。これは検出された1つの誤りの結果生
じる復号された誤りビットの誤シの数の最大前によって
測られる。
米国特許第5689899号は2つの0T能な(d、k
)符号即ち(1,8)符号及び(2,7)符号全開示し
ている。これらのデータ符号は可変長固定レートの符号
である。(1,8)符号のコード・レートは2/3であ
シ、その符号辞書は長さが3の倍数で3から9まで変化
する16@の符号から成る。(2,7)符号はコード・
レートが172であシ、その符号辞書はその長さが2の
倍数で2から8まで変化する7@のワードから成る。
)符号即ち(1,8)符号及び(2,7)符号全開示し
ている。これらのデータ符号は可変長固定レートの符号
である。(1,8)符号のコード・レートは2/3であ
シ、その符号辞書は長さが3の倍数で3から9まで変化
する16@の符号から成る。(2,7)符号はコード・
レートが172であシ、その符号辞書はその長さが2の
倍数で2から8まで変化する7@のワードから成る。
T、 Hortguclli及びに−Moritaの論
文@AnOpttmizatton of Modul
ation Codes inDigital Rec
ording #、I E E E Transac
tionson Magnetics 、 Vol、
M A G −12、&6、Nov、 1976、
p、740は可変長、固定レートのコード・レート2/
3の(1,7)符号について述べている。この論文に記
載さnた符号「ヒ技術は、復号の方法が上記発明とは異
なる。このコード・レート2/3のC7,7)符号1d
6のバースト・中6ビツトの誤り伝播を有する。
文@AnOpttmizatton of Modul
ation Codes inDigital Rec
ording #、I E E E Transac
tionson Magnetics 、 Vol、
M A G −12、&6、Nov、 1976、
p、740は可変長、固定レートのコード・レート2/
3の(1,7)符号について述べている。この論文に記
載さnた符号「ヒ技術は、復号の方法が上記発明とは異
なる。このコード・レート2/3のC7,7)符号1d
6のバースト・中6ビツトの誤り伝播を有する。
I B M Technical Disclosu
re Bulletin。
re Bulletin。
Vol、23、A9、February 1981s
p・4375のP、んFranaszekによる論文1
Efficient Code for Digita
l MagneticRecording ”はレー
ト2/3の(1,7)符号に関してここで用いられる原
理について述べている。しかしここで開示される装置は
、符号出回路?単純比し誤シ伝播限界全最適比するため
に符号語の割シ当てが許されている点でこの文献の装置
とは異なる。上記技術とは異なシ、本発明の符号器は可
変長のリード?用いない。
p・4375のP、んFranaszekによる論文1
Efficient Code for Digita
l MagneticRecording ”はレー
ト2/3の(1,7)符号に関してここで用いられる原
理について述べている。しかしここで開示される装置は
、符号出回路?単純比し誤シ伝播限界全最適比するため
に符号語の割シ当てが許されている点でこの文献の装置
とは異なる。上記技術とは異なシ、本発明の符号器は可
変長のリード?用いない。
1981年7月16日付の米国特許出願第286758
号はレート2/3の(1,7)形式のスライディング・
ブロック符号全開示している。しかしながらこの特許の
符号化方法は逐次方式であシ、復号器においてルック・
アヘッドi用いている。−力木発明の方式は符号器にお
いてルック・アヘッドを用いる限界遅延(bounde
d delay)符号を用いている。
号はレート2/3の(1,7)形式のスライディング・
ブロック符号全開示している。しかしながらこの特許の
符号化方法は逐次方式であシ、復号器においてルック・
アヘッドi用いている。−力木発明の方式は符号器にお
いてルック・アヘッドを用いる限界遅延(bounde
d delay)符号を用いている。
本発明の主な目的は(1,7)ランレングス制限符号を
作る改良された装置を提供する事である。
作る改良された装置を提供する事である。
本発明の一態様によれば2つの非拘束のデータ・ビット
が3つの拘束されたチャネル・ビットに写像されるよう
なコード・レート2/3のそのような符号が提供される
。
が3つの拘束されたチャネル・ビットに写像されるよう
なコード・レート2/3のそのような符号が提供される
。
本発明の一態様によれば復号器における誤シ伝播が5つ
のバースト中の4データ・ビット2越えないような符号
が与えられる。
のバースト中の4データ・ビット2越えないような符号
が与えられる。
本発明の一態様によれば、拘束された(1,7)ラン7
ングス制限符号を作るための非常に効率的な符号器/復
号器設計が与えられる。
ングス制限符号を作るための非常に効率的な符号器/復
号器設計が与えられる。
本発明の目的はここで述べる符号及びここで開示するプ
ール論理表によって特定されるハードウェア論狸設計に
よって満足される。この論理表は非拘束データを反転可
能な方式で所望の拘束形式に写像するためのハードウェ
ア會明確に定める。
ール論理表によって特定されるハードウェア論狸設計に
よって満足される。この論理表は非拘束データを反転可
能な方式で所望の拘束形式に写像するためのハードウェ
ア會明確に定める。
ここで開示される方法及び装置は、非拘束の2進データ
・ストリーム?、コード・レートが273であって誤シ
伝播が5のバースト中の4つに制限された(dXk)=
(1,7)の拘束された系列に符号rヒする。従って検
出された1つの誤シは、5ビツトの群の中にある高々4
つの復号誤り全発生するだけである。これは前記文献の
T、Horiguchi及びに、 Morttaによっ
て開発された符号の大きな改善である。
・ストリーム?、コード・レートが273であって誤シ
伝播が5のバースト中の4つに制限された(dXk)=
(1,7)の拘束された系列に符号rヒする。従って検
出された1つの誤シは、5ビツトの群の中にある高々4
つの復号誤り全発生するだけである。これは前記文献の
T、Horiguchi及びに、 Morttaによっ
て開発された符号の大きな改善である。
RLL符号パラメータがd=1、k=7の場合、内部状
態の記述にY=(y2、yl、yO)で表わされる3ビ
ツトが必要な有限状態機械符号器が特定される。この符
号器は2つのプール関数、即ち入力X=(xt、xQ)
及び現状態y=(y2、yl、yO)を次状態Y” =
(y2’ 、y 1’、yO′ )に写像する次状態遷
移関数、並びに入力X = (x i、xo)及び現状
態y=(y2、yl、yO)全出力Z=(z2、Zl、
ZO)に写像する出力関数によって記述さnる。状態ベ
クトルは3ビツトから成り、そのうち2つは直前の入力
ぺクトルの2ビツトである。従ってそnは、欠の符号化
動作中にそれ自身符号「ヒされる次の入力ベクトルの関
数として実際に符号比されるベクトルである。
態の記述にY=(y2、yl、yO)で表わされる3ビ
ツトが必要な有限状態機械符号器が特定される。この符
号器は2つのプール関数、即ち入力X=(xt、xQ)
及び現状態y=(y2、yl、yO)を次状態Y” =
(y2’ 、y 1’、yO′ )に写像する次状態遷
移関数、並びに入力X = (x i、xo)及び現状
態y=(y2、yl、yO)全出力Z=(z2、Zl、
ZO)に写像する出力関数によって記述さnる。状態ベ
クトルは3ビツトから成り、そのうち2つは直前の入力
ぺクトルの2ビツトである。従ってそnは、欠の符号化
動作中にそれ自身符号「ヒされる次の入力ベクトルの関
数として実際に符号比されるベクトルである。
復号器は6ビツトから成る2つのチャネル記号のルック
・バックを必要とする。これらuy=(y6、y5、y
4、y3、y2、y1〕によって表わされる。復号器は
チャネル・ベクトルX及び状態ベクトルYの関数(ω)
として出力ベクトルzを定義するプール式によって特定
される。
・バックを必要とする。これらuy=(y6、y5、y
4、y3、y2、y1〕によって表わされる。復号器は
チャネル・ベクトルX及び状態ベクトルYの関数(ω)
として出力ベクトルzを定義するプール式によって特定
される。
次状態ベクトルY′はチャネル・ベクトルX及び現状態
ベクトルYの一部°であるベクトルVの関数(τ)とし
て決定される。
ベクトルYの一部°であるベクトルVの関数(τ)とし
て決定される。
本発明による(1.7)RL、L符号全実現するための
良好なハードウェア例の詳細な説明を与える前に、発明
の数学的基礎の一般的説明を行なう。
良好なハードウェア例の詳細な説明を与える前に、発明
の数学的基礎の一般的説明を行なう。
ここで述べる符号化装置は、全ての語が同じ長さである
点で、前記の可変長技術とは異なる。その代シに、特定
の時間に符号比されるべきデータ語即ちソース語が、利
用可能な符号語に整合する事f保証するルック・アヘッ
ド技術が用いられている。ルック・アヘッド機構は、利
用可H2な符号語がデータ・ストリームに整合するよう
に符号器全操舵する手段とみなしても良い。より正罹な
説明は以下に与えらnる。
点で、前記の可変長技術とは異なる。その代シに、特定
の時間に符号比されるべきデータ語即ちソース語が、利
用可能な符号語に整合する事f保証するルック・アヘッ
ド技術が用いられている。ルック・アヘッド機構は、利
用可H2な符号語がデータ・ストリームに整合するよう
に符号器全操舵する手段とみなしても良い。より正罹な
説明は以下に与えらnる。
(1,7)拘束系列は下記の有限状態機械の出力とみな
す事ができる。
す事ができる。
例えば状態の系列S。51sos、1考える。
これはチャネル記号010に対応する。全ての利用Ci
T#Uな系列は上記状態間の経路を辿る事によって得ら
れる。
T#Uな系列は上記状態間の経路を辿る事によって得ら
れる。
符号器は、到来するデータを2ビツトのデータ語に分割
する。次にこれらのデータ語の各々は、3つのチャネル
記号の系列である符号語の上に写例えば、上記表の第1
行を考える。もし符号器によって作られる最後のチャネ
ル記号が0であシ(左側の欄の説明に示すように)、現
在のデータ語(ピッ)xL x2)が10で且つ次の
データ語(ビットx3、X4〕が0で始まるならば、チ
ャネル語(zl、z2、z3)101が符号器によって
作られる。この符号語はチャネルを、表の最後の4行に
よって表わされる状態に駆動する。
する。次にこれらのデータ語の各々は、3つのチャネル
記号の系列である符号語の上に写例えば、上記表の第1
行を考える。もし符号器によって作られる最後のチャネ
ル記号が0であシ(左側の欄の説明に示すように)、現
在のデータ語(ピッ)xL x2)が10で且つ次の
データ語(ビットx3、X4〕が0で始まるならば、チ
ャネル語(zl、z2、z3)101が符号器によって
作られる。この符号語はチャネルを、表の最後の4行に
よって表わされる状態に駆動する。
その状態においては、符号語は0で始まるデータ語に関
してだけ利用0Tlfflである。もし最後のチャネル
記号が0であって、現在のデータ語が10であり、且つ
矢のデータ語が1で始まるならば、作牧九る符号語は0
10である。いずれの場合においても符号器は、次の語
の符号比’e0TIfflにする対応するチャネル状態
に駆動される。
してだけ利用0Tlfflである。もし最後のチャネル
記号が0であって、現在のデータ語が10であり、且つ
矢のデータ語が1で始まるならば、作牧九る符号語は0
10である。いずれの場合においても符号器は、次の語
の符号比’e0TIfflにする対応するチャネル状態
に駆動される。
符号器は、仕事の開始点においてシステムが(d、k)
符号上規則に従う事401にする状態ベクトルYに初期
設定さnなければならない。この初期状態ベクトルはy
3=0、y2=1、y1=0であり、ピッ)y3は事実
上ビットz3、即ち先行するチャネル記号の最後のある
いは最下位桁のビットである。このビットが0であると
仮定する事によって、本方法の符号[ヒ規則は6圓より
も多くの0が続き得ない事全保証する。もしz3−が1
であったとすると、おそらり71固のOが続く可能性が
ある。
符号上規則に従う事401にする状態ベクトルYに初期
設定さnなければならない。この初期状態ベクトルはy
3=0、y2=1、y1=0であり、ピッ)y3は事実
上ビットz3、即ち先行するチャネル記号の最後のある
いは最下位桁のビットである。このビットが0であると
仮定する事によって、本方法の符号[ヒ規則は6圓より
も多くの0が続き得ない事全保証する。もしz3−が1
であったとすると、おそらり71固のOが続く可能性が
ある。
初期設定状態ベクトルYのダミー・ビットy2及びyl
は事実上動作の最初のサイクル時に符号比され、最初の
実際の情報ベクトルXは第2のサイクル時に符号比され
る。従って初期設定データは何の情報内容も伝達しない
が、システムの適正な動作のためにプロトコルに従う事
が重要である。
は事実上動作の最初のサイクル時に符号比され、最初の
実際の情報ベクトルXは第2のサイクル時に符号比され
る。従って初期設定データは何の情報内容も伝達しない
が、システムの適正な動作のためにプロトコルに従う事
が重要である。
同様にデータ・メツセージの終了時に、最後の2個のデ
ータ・ビットが符号比され得るように2岡のダミー・ビ
ットがメツセージ・ストリームに付刀口さnなけnばな
らない。この2つのダミー・ビットは、状態ベクトルの
ビットy2及びylになっている最後の2つの実際のメ
ツセージ・ビットを符号比するのに必要な入力ベクトル
Xにおけるルック・アヘッドを町牝にする。どのような
ピッtf付卯してもよいが、既矧のシステム・プロトコ
ルである事が必要である。
ータ・ビットが符号比され得るように2岡のダミー・ビ
ットがメツセージ・ストリームに付刀口さnなけnばな
らない。この2つのダミー・ビットは、状態ベクトルの
ビットy2及びylになっている最後の2つの実際のメ
ツセージ・ビットを符号比するのに必要な入力ベクトル
Xにおけるルック・アヘッドを町牝にする。どのような
ピッtf付卯してもよいが、既矧のシステム・プロトコ
ルである事が必要である。
明らかに、上記ダミー・ビットに加えて、「記録終了」
、「メツセージ終了」、「符号器ターン・オフ」等の制
御目的のために、池の情報メツセージ全任意の情報メツ
セージの終シに付加する事もてきる。
、「メツセージ終了」、「符号器ターン・オフ」等の制
御目的のために、池の情報メツセージ全任意の情報メツ
セージの終シに付加する事もてきる。
下記の復号器状態表が、前記の符号器ターンいて作られ
た。これは符号fヒ演算の数学的な逆演算を実行する。
た。これは符号fヒ演算の数学的な逆演算を実行する。
出力ベクトル2は、3つの到来する拘束されたチャネル
・ベクトルXの全体の関数として作られる。
・ベクトルXの全体の関数として作られる。
現在復号されつつあるチャネル・ベクトルはX o −
以前のチャネル・ベクトルはX 1そして次の 1 チャネル・ベクトルはX と表わされる。現在の復号動
作の間、ベクトルX。及びXlは状態ベクトルYを形成
し、現在の入力ベクトルX は第5図、第6図及び第7
図にXと表記さnている現在の入力ベクトルとなる。後
述する復号器有限状態機械の遷移表はこの表から直接に
作られた。
以前のチャネル・ベクトルはX 1そして次の 1 チャネル・ベクトルはX と表わされる。現在の復号動
作の間、ベクトルX。及びXlは状態ベクトルYを形成
し、現在の入力ベクトルX は第5図、第6図及び第7
図にXと表記さnている現在の入力ベクトルとなる。後
述する復号器有限状態機械の遷移表はこの表から直接に
作られた。
復号器状態表存表
Y−1XoXZ
X10000XXX00
xoo ooo xxx oiXXX
100 XXX 11xxo oio
oox 1゜XXO010[]OX 11 XXX 101 XXX 10XOO00
1XXX 01 XIO001XXX 0n XX1 010 XXX DOXXI
010 00X DOXXl 010 0
0X 0100は00でない事を意味する。
100 XXX 11xxo oio
oox 1゜XXO010[]OX 11 XXX 101 XXX 10XOO00
1XXX 01 XIO001XXX 0n XX1 010 XXX DOXXI
010 00X DOXXl 010 0
0X 0100は00でない事を意味する。
Xはビット・ケアである。
検出された単−誤シは、高々5eツトの復号された非拘
束データ・ストリーム2に影響を与えるだけである。
束データ・ストリーム2に影響を与えるだけである。
本明細書で開示されるランレングス制限符号「とシステ
ムの基礎をなす概念について説明して来たが、以下その
ハードウェア的実現の良好な実施例について詳細に説明
する。
ムの基礎をなす概念について説明して来たが、以下その
ハードウェア的実現の良好な実施例について詳細に説明
する。
本明細書で説明される限界遅延符号は、復号器でルック
・アヘッドを用いる米国特許出願第283758号のス
ライディング・ブロック符号とは対象的に、符号器にお
いてルック・アヘッドを用いる。この事はシステムにつ
いての下記の説明から明らかになるであろう。
・アヘッドを用いる米国特許出願第283758号のス
ライディング・ブロック符号とは対象的に、符号器にお
いてルック・アヘッドを用いる。この事はシステムにつ
いての下記の説明から明らかになるであろう。
第1図全参照すると、典型的な符号比/復号システムの
高レベル機能ブロック図が示されている。
高レベル機能ブロック図が示されている。
こ几は、特定の符号比ランレングス制限部ちdlにの直
?考慮する事なく、データを拘束形式に変換するのに必
要なシステムについて説明している。
?考慮する事なく、データを拘束形式に変換するのに必
要なシステムについて説明している。
ソース・ブロック10は、符号器12に一時に2ビツト
ずつ供給される、拘束のない2進データのソースを表わ
す。符号器12の出力は、それによって作られた3ビツ
ト語の連鎖より成る系列である。符号「ヒされた系列は
以前に説明したようにチャネルの特性に整合されている
。また、以前に述べたように、このRLL符号が特に適
しているチャネルは磁気ディスク、磁気テープ等の磁気
記録媒体であると想定されている。しかしながら当業者
の認めるように、チャネルは伝送線路の町q目性もある
。
ずつ供給される、拘束のない2進データのソースを表わ
す。符号器12の出力は、それによって作られた3ビツ
ト語の連鎖より成る系列である。符号「ヒされた系列は
以前に説明したようにチャネルの特性に整合されている
。また、以前に述べたように、このRLL符号が特に適
しているチャネルは磁気ディスク、磁気テープ等の磁気
記録媒体であると想定されている。しかしながら当業者
の認めるように、チャネルは伝送線路の町q目性もある
。
後者に関して、この符号の拘束は具体的なチャネルに理
想的に適合してはいないかもしれないが、システム内で
の符号比−・−ドウエアの可用性及びそのように作られ
た拘束符号が一般に非拘束の符号よりもまだ良いという
事実により、用いられるoTlffl性がある事に注意
されたい。
想的に適合してはいないかもしれないが、システム内で
の符号比−・−ドウエアの可用性及びそのように作られ
た拘束符号が一般に非拘束の符号よりもまだ良いという
事実により、用いられるoTlffl性がある事に注意
されたい。
チャネルから得られた拘束されたデータ7元の形式即ち
非拘束形式に復号する事が望まれる時、符号比されたデ
ータは一時に3ピツトずつ復号器に供給される。復号器
は符号器の逆の機IjIgを実行して、所望の、元のデ
ータに対応する2ピツトの非拘束のデータ群の系列を発
生する。
非拘束形式に復号する事が望まれる時、符号比されたデ
ータは一時に3ピツトずつ復号器に供給される。復号器
は符号器の逆の機IjIgを実行して、所望の、元のデ
ータに対応する2ピツトの非拘束のデータ群の系列を発
生する。
第2図全参照すると、本発明の符号器の機能ブロック図
が示されている。符号器は2つのレジスタ18及び19
を含む。レジスタ18はソースから受は取った入力デー
タの連続的な2ピツトの群を記憶し、このレジスタは適
当にゲートされた時、入力ベクトルX全形成する連続的
な2ビツトの群を供給する。レジスタ19は、図面から
明らかなように、次状態ベクトルY/?構成する3ビツ
トの群全記憶する。適当なりロック・パルスがこれら2
つのレジスタに供給される時、新しい入力ベクトルX及
び状態ベクトルYが符号器に供給される。次状態ベクト
ルY′は、次の動作時には状態ベクトルYになる。
が示されている。符号器は2つのレジスタ18及び19
を含む。レジスタ18はソースから受は取った入力デー
タの連続的な2ピツトの群を記憶し、このレジスタは適
当にゲートされた時、入力ベクトルX全形成する連続的
な2ビツトの群を供給する。レジスタ19は、図面から
明らかなように、次状態ベクトルY/?構成する3ビツ
トの群全記憶する。適当なりロック・パルスがこれら2
つのレジスタに供給される時、新しい入力ベクトルX及
び状態ベクトルYが符号器に供給される。次状態ベクト
ルY′は、次の動作時には状態ベクトルYになる。
実際の符号化動作は出力回路ω及び次状態回路τによっ
て実行される。これら2つのブロックに含まれている論
理回路は第3.1図及び第3.2図並びに第4図に詳細
に示されている。出力回路ωは、3つのビットz1、z
2、z3から成る実際の出力ベクトル即ちチャネル記号
zを発生する。次状態回路τは次状態ベクトルY′の3
つのピッ)(2発生する。各ベクトルx、z、y及びY
et構成しているビットの数は第2図のデータ・フロー
線に明確に示されている。各論理ブロックに供給される
具体的なビットの表示は同様に、符号器については第3
1図、第62図及び第4図に、また復号器については第
5図、第6図及び第7図に示きれている。参照の便宜の
ために、種々のベクトルを構成している具体的なビット
2下記の表に示す。
て実行される。これら2つのブロックに含まれている論
理回路は第3.1図及び第3.2図並びに第4図に詳細
に示されている。出力回路ωは、3つのビットz1、z
2、z3から成る実際の出力ベクトル即ちチャネル記号
zを発生する。次状態回路τは次状態ベクトルY′の3
つのピッ)(2発生する。各ベクトルx、z、y及びY
et構成しているビットの数は第2図のデータ・フロー
線に明確に示されている。各論理ブロックに供給される
具体的なビットの表示は同様に、符号器については第3
1図、第62図及び第4図に、また復号器については第
5図、第6図及び第7図に示きれている。参照の便宜の
ために、種々のベクトルを構成している具体的なビット
2下記の表に示す。
この表においては、図面同様に、大文字は多数ビットの
ベクトルを表わし、小文字は特定のベクトル内の特定の
ビットを表わす。
ベクトルを表わし、小文字は特定のベクトル内の特定の
ビットを表わす。
X=入力ベクトル、(x2、xi)、x2=MsBY=
状態ベクトル、(y3、y2、yl)、y3嗜SBy
/ =次状態ベクトル、(y3′、y2−11勺、y3
’=MSB2=出力ベクトル、(zl、z2、z3)、
z 1 =MS B以前に述べたように、状態ベクトル
Yはその主要な成分として、以前の符号比サイクル中に
処理された入力ベクトルXoのピッ)x1及’CF x
2 k含む。符号器の出力論理回路ωへのこの入力は
、新しい入力ベクトルX の関数として符号比されす る。
状態ベクトル、(y3、y2、yl)、y3嗜SBy
/ =次状態ベクトル、(y3′、y2−11勺、y3
’=MSB2=出力ベクトル、(zl、z2、z3)、
z 1 =MS B以前に述べたように、状態ベクトル
Yはその主要な成分として、以前の符号比サイクル中に
処理された入力ベクトルXoのピッ)x1及’CF x
2 k含む。符号器の出力論理回路ωへのこの入力は
、新しい入力ベクトルX の関数として符号比されす る。
従って、要約すると、符号器内の全体的なデータ・フロ
ーは第2図に明確に示されており、非拘束の入力ベクト
ルX及び状態ベクトルYは出力論理回路及び次状態論理
回路に供給され、それらの論理回路は拘束された出力ベ
クトル2及び次状態ベクトルY′全発生する。
ーは第2図に明確に示されており、非拘束の入力ベクト
ルX及び状態ベクトルYは出力論理回路及び次状態論理
回路に供給され、それらの論理回路は拘束された出力ベ
クトル2及び次状態ベクトルY′全発生する。
この符号器の出力論理回路におけるデータ・フローは第
6.1図及び第3.2図に示されている。この図で、2
ビツトの入力ベクトルX1ルツク・アヘッド・ベクトル
、及び3ビツトの次状態ベクトルYから成る、回路への
2つの入力が、3ビツトの出力ベクトル2同様に明確に
表示されている。
6.1図及び第3.2図に示されている。この図で、2
ビツトの入力ベクトルX1ルツク・アヘッド・ベクトル
、及び3ビツトの次状態ベクトルYから成る、回路への
2つの入力が、3ビツトの出力ベクトル2同様に明確に
表示されている。
さらに第1の論理レベル全構成する3つのOR回路30
〜34及び7つのAND回路36〜48への各々の入力
の全ても同様に明確に表示されている。これらの論理回
路の動作及び機能は明らかであると思われるので、これ
以上の説明は行なわない。出力論理回路全体は本質的に
3つの論理レベルから成る事に注意すべきである。第1
のレベルは、反転きれたベクトルX及びYを与える2つ
のインバータ20及び22から成る。これらのインバー
タを用いれば、各ベクトルの種々のビットの反転関数が
得られるので後続の論理回路が単純比される。第2の論
理レベルは3つのOR回路30.32.34及び7つの
AND回路36〜48から成る。これらの論理回路の出
力は、NAND回路50及びOR回路52.54から成
る第3の論理レベルに供給される。後者の6つの論理回
路の出力は出力ベクトル即ちチャネル・ベクトルの3つ
のピッ)zl、z2、z3’i構成する。但しz6は最
下位桁ビットである、 この後の第4図の説明から明らかなように、出力論理回
路全構成する第3.1図及び第3.2図の回路はVラス
タ18.19に71[1えて符号器に必要な能動論理回
路の事実上全体を構成している。第4図の次状態論理回
路は本質的には連結回路であって実際には何の論理も実
行しない。当然の事ながら、出力論理回路のハードウェ
アは、本発明によるコード・レート2/3の(1,7)
RLL符号全与えるように設計される。この符号の符号
上規則は下肥の符号器状態遷移表に具体的に示されてい
る。このように、完全な符号器及び復号器が容易に設計
さf’L@−のVLSIチップ上に配置できる。
〜34及び7つのAND回路36〜48への各々の入力
の全ても同様に明確に表示されている。これらの論理回
路の動作及び機能は明らかであると思われるので、これ
以上の説明は行なわない。出力論理回路全体は本質的に
3つの論理レベルから成る事に注意すべきである。第1
のレベルは、反転きれたベクトルX及びYを与える2つ
のインバータ20及び22から成る。これらのインバー
タを用いれば、各ベクトルの種々のビットの反転関数が
得られるので後続の論理回路が単純比される。第2の論
理レベルは3つのOR回路30.32.34及び7つの
AND回路36〜48から成る。これらの論理回路の出
力は、NAND回路50及びOR回路52.54から成
る第3の論理レベルに供給される。後者の6つの論理回
路の出力は出力ベクトル即ちチャネル・ベクトルの3つ
のピッ)zl、z2、z3’i構成する。但しz6は最
下位桁ビットである、 この後の第4図の説明から明らかなように、出力論理回
路全構成する第3.1図及び第3.2図の回路はVラス
タ18.19に71[1えて符号器に必要な能動論理回
路の事実上全体を構成している。第4図の次状態論理回
路は本質的には連結回路であって実際には何の論理も実
行しない。当然の事ながら、出力論理回路のハードウェ
アは、本発明によるコード・レート2/3の(1,7)
RLL符号全与えるように設計される。この符号の符号
上規則は下肥の符号器状態遷移表に具体的に示されてい
る。このように、完全な符号器及び復号器が容易に設計
さf’L@−のVLSIチップ上に配置できる。
本発明による(1.7)符号器に関する次状態回路は第
4図に示すようなも6である。これは第2図に示すτブ
ロックであって、明らかにこのブロックは#Aなる連結
を実行するだけである。即ちこの回路は現在の入力ベク
トルXと現在の出力ベクトルのピッ)z3と全組み合せ
て次状態ベクトル777作る。次状態ベクトルの各ビッ
トとの対旧関係は図面に明確に示されている。しかしな
がら参照の便宜のためにそれを下記の表に再録しておく
。
4図に示すようなも6である。これは第2図に示すτブ
ロックであって、明らかにこのブロックは#Aなる連結
を実行するだけである。即ちこの回路は現在の入力ベク
トルXと現在の出力ベクトルのピッ)z3と全組み合せ
て次状態ベクトル777作る。次状態ベクトルの各ビッ
トとの対旧関係は図面に明確に示されている。しかしな
がら参照の便宜のためにそれを下記の表に再録しておく
。
次状態ベクトル表
71 :Xl
y2’=x2
y3’=z3
このように、次状態回路は何の論理も実行しない。その
出力は第2図に示されているノジスタ19に記憶される
次状態ベクトルY′である。こ九は次の符号「ヒサイク
ル中に出力論理回路にゲート・バックされる。
出力は第2図に示されているノジスタ19に記憶される
次状態ベクトルY′である。こ九は次の符号「ヒサイク
ル中に出力論理回路にゲート・バックされる。
明らかに、入力ベクトルX が実際にシステ 1
ムにゲートされる後続の符号化動作中に入力ベクトルX
。のピントを供給する事によって、符号器のルック・ア
ヘッド機171実際に提供するのは次状態回路である。
。のピントを供給する事によって、符号器のルック・ア
ヘッド機171実際に提供するのは次状態回路である。
符号器遷移表
上記(1,7〕符号器の遷移表は正確な符号rbの構成
全明確に定義している。またこの表は実際の符号化動作
全実行する次状態回路及び出力論理回路の論畦的構成全
明確且つ明示的に定義している。表金参照すると、上欄
及び左欄は各々入力ベクトルX及び状態ベクトルYの2
つの入力符号「ヒ引数を特定している。表の内容は具体
的な出力ベクトルZ及び次状態ベクトルY′を特定して
いる。
全明確に定義している。またこの表は実際の符号化動作
全実行する次状態回路及び出力論理回路の論畦的構成全
明確且つ明示的に定義している。表金参照すると、上欄
及び左欄は各々入力ベクトルX及び状態ベクトルYの2
つの入力符号「ヒ引数を特定している。表の内容は具体
的な出力ベクトルZ及び次状態ベクトルY′を特定して
いる。
但し対角線の左上にY′、右下にZが示されている。こ
れらのベクトルは、与えられた入力引数を用いて作られ
なければならない。
れらのベクトルは、与えられた入力引数を用いて作られ
なければならない。
上記表は、表現?簡潔にするために、内容が2進数では
なく10進数になっている事に注意されたい。しかしな
がら上記表全輪理回路、に適用する時は、全ての10a
数はその10進数値?表わす種々の2及び3ビツトの2
a数ベクトルに変換されなければならない。例えば入力
ベクトルX=2及び状態ベクトルY=5とすると、次状
態ベクトルY′=4及び出力ベクトルz=0となる。こ
れらは各々2進数1i10.101.100、及び00
0に変換される。
なく10進数になっている事に注意されたい。しかしな
がら上記表全輪理回路、に適用する時は、全ての10a
数はその10進数値?表わす種々の2及び3ビツトの2
a数ベクトルに変換されなければならない。例えば入力
ベクトルX=2及び状態ベクトルY=5とすると、次状
態ベクトルY′=4及び出力ベクトルz=0となる。こ
れらは各々2進数1i10.101.100、及び00
0に変換される。
表に示された明示的な論理関数から論理回路を構成する
事は、明らかに通常の2直論理回路設計技術者の知識の
範囲内にある。第3.1図、第3.2図に示された具体
的な論理回路設計並びに第4図の連結回路は、上記表に
特定された論理関数全実行する事のできる良好な論理回
路構成の例である。
事は、明らかに通常の2直論理回路設計技術者の知識の
範囲内にある。第3.1図、第3.2図に示された具体
的な論理回路設計並びに第4図の連結回路は、上記表に
特定された論理関数全実行する事のできる良好な論理回
路構成の例である。
上記表金参照する時に注意すべき最後の点は、23が2
の最下位ビットであシ、zlが最上位ビットである点で
、出力ベクトル2の各ビットのゲーティングが他の3つ
のベクトルとは逆になっている事である。
の最下位ビットであシ、zlが最上位ビットである点で
、出力ベクトル2の各ビットのゲーティングが他の3つ
のベクトルとは逆になっている事である。
これで、本発明の(1,7)符号器の動作の説明全路え
る。復号器の動作及び構成は、それが本質的に符号fヒ
の逆演算全実行するという点で、符号器にかなり類似し
ている。
る。復号器の動作及び構成は、それが本質的に符号fヒ
の逆演算全実行するという点で、符号器にかなり類似し
ている。
本発明の(1,7)復号器の機qしブロック及びデータ
・フローの図である第5図全参照すると、復号器の全体
的な構成及びデータ・フローが第2図の符号器のものと
非常に類似している事が注目される。例えば復号器は2
個のVジメタ91及び92、並びに第6図及び第7図に
詳細に示される2f固の組み合せ論理回路、出力回路ω
及び次状態回路τから構成さ九る。4つの多重ビット・
ベクトルが、6ビツトの入力ベクトルX、6ビツトの状
態ベクトルY、2ビツトの出力ベクトル2及び6ビツト
の次状態ベクトルY′として図面に明確に示されている
。復号器の種々の相互接続線上に含まれるビット数及び
データ・フローも同様に第5図に明示ちれている。
・フローの図である第5図全参照すると、復号器の全体
的な構成及びデータ・フローが第2図の符号器のものと
非常に類似している事が注目される。例えば復号器は2
個のVジメタ91及び92、並びに第6図及び第7図に
詳細に示される2f固の組み合せ論理回路、出力回路ω
及び次状態回路τから構成さ九る。4つの多重ビット・
ベクトルが、6ビツトの入力ベクトルX、6ビツトの状
態ベクトルY、2ビツトの出力ベクトル2及び6ビツト
の次状態ベクトルY′として図面に明確に示されている
。復号器の種々の相互接続線上に含まれるビット数及び
データ・フローも同様に第5図に明示ちれている。
復号器に関するベクトル表記即ちx、y、z及びY′は
、符号器に関する同様に表示されたベクトルと同じベク
トルを意味しない事tFM解すべきである。例えば復号
器の場合入力ベクトルXは、実際には符号器の出力ベク
トル2と呼ばれていた3ビツトのチャネル・ベクトルで
ある。同様に復号Wの出力ベクトル2は2ビツトのベク
トルであって、符号器に入力される非伸束の2ピツト入
力ベクトルXに相当する。これらのベクトルと機能ブロ
ックとの間の関係は第5図に明示されておシ、出力ベク
トルは6ピツトの入力ベクトルX及び6ビツトの状態ベ
クトルYの関数ωであシ、次状態ベクトルは2つのベク
トルX及びVの関数τである。但しベクトルVは第7図
及び下記の表に定義されている。
、符号器に関する同様に表示されたベクトルと同じベク
トルを意味しない事tFM解すべきである。例えば復号
器の場合入力ベクトルXは、実際には符号器の出力ベク
トル2と呼ばれていた3ビツトのチャネル・ベクトルで
ある。同様に復号Wの出力ベクトル2は2ビツトのベク
トルであって、符号器に入力される非伸束の2ピツト入
力ベクトルXに相当する。これらのベクトルと機能ブロ
ックとの間の関係は第5図に明示されておシ、出力ベク
トルは6ピツトの入力ベクトルX及び6ビツトの状態ベ
クトルYの関数ωであシ、次状態ベクトルは2つのベク
トルX及びVの関数τである。但しベクトルVは第7図
及び下記の表に定義されている。
出力回路のための関数ωは第6図の論理図によって明確
に示されている。同様に関数τは第7図に示す次状態回
路によって定義されている。これは本質的に連結機能即
ちビット再配置機能を実行する点で第4図の符号器のた
めの次状態回路と非常に類似している。
に示されている。同様に関数τは第7図に示す次状態回
路によって定義されている。これは本質的に連結機能即
ちビット再配置機能を実行する点で第4図の符号器のた
めの次状態回路と非常に類似している。
すべてのベクトルおよび定義は図面に明示されているが
、参照の便宜のために下記の表全与える。
、参照の便宜のために下記の表全与える。
復号器ベクトルの定義表
X=(x3、X2、Xl)=入力ベクトルZ=(zl、
z2)=出力ベクトル Y−Cy6、y5、y4、y6、y2、yl)=状態ベ
クトル V=Cy6、y5、y4) Y′=(y6’ 、y5’、y4′、y 3/、y2′
、y1′)=(X6、x2、Xl、y6、y5、y4)
2次状態ベクトル 第6図全参照すると、第6図の論理回路は第6゜1図及
び第32図に示されている符号器の論理回路と類似して
いる事が注目される。同様に復号器論理回路は本質的に
3段の論理ノベルを必要とする。即ちインバータ60及
び62が第2レベル全構成し、7個のAND回路64〜
76が第2レベル全構成し、そしてOR回路78及び8
0が第3レベル全構成する。復号器出力回路への2つの
入力ベクトルX及びYは出力ベクトル2と共に明確に表
示されている。第2論理レベルに送られる各ビット線は
全て明瞭に定義されておシ、各ビットのための否定関数
は2飼のインバータ60及び62によって作られる。
z2)=出力ベクトル Y−Cy6、y5、y4、y6、y2、yl)=状態ベ
クトル V=Cy6、y5、y4) Y′=(y6’ 、y5’、y4′、y 3/、y2′
、y1′)=(X6、x2、Xl、y6、y5、y4)
2次状態ベクトル 第6図全参照すると、第6図の論理回路は第6゜1図及
び第32図に示されている符号器の論理回路と類似して
いる事が注目される。同様に復号器論理回路は本質的に
3段の論理ノベルを必要とする。即ちインバータ60及
び62が第2レベル全構成し、7個のAND回路64〜
76が第2レベル全構成し、そしてOR回路78及び8
0が第3レベル全構成する。復号器出力回路への2つの
入力ベクトルX及びYは出力ベクトル2と共に明確に表
示されている。第2論理レベルに送られる各ビット線は
全て明瞭に定義されておシ、各ビットのための否定関数
は2飼のインバータ60及び62によって作られる。
最後に、復号器出力回路の第3論哩レベルは2圓のOR
回路78及び80から構成される。これらのOR回路は
各々出力ベクトル202つのビットz2及びzlK=発
生する。符号器の場合と同様に、復号器もVLSI技術
を用いて容易に単一チップ上に製造できる。また符号器
と組み合せて単一チップ上に製造する事さえも9牝であ
る。
回路78及び80から構成される。これらのOR回路は
各々出力ベクトル202つのビットz2及びzlK=発
生する。符号器の場合と同様に、復号器もVLSI技術
を用いて容易に単一チップ上に製造できる。また符号器
と組み合せて単一チップ上に製造する事さえも9牝であ
る。
第7図を参照すると、復号器の次状態回路は、Xベクト
ル及びVベクトルが所定の方式で組み合されて次状態ベ
クトルY′を形成する連結回路から構成される。任意の
与えられた時点において、次状態ベクトルY′は現在の
入力ベクトルX及びここではVと表記されている直前の
入力ベクトルから形成される。従って任意の与えられた
時点において、現在の入力ベクトルXが復号される時、
事実上状態ベクトルYを形成している2つの直前の入力
ベクトルが復号機能に用いられる。
ル及びVベクトルが所定の方式で組み合されて次状態ベ
クトルY′を形成する連結回路から構成される。任意の
与えられた時点において、次状態ベクトルY′は現在の
入力ベクトルX及びここではVと表記されている直前の
入力ベクトルから形成される。従って任意の与えられた
時点において、現在の入力ベクトルXが復号される時、
事実上状態ベクトルYを形成している2つの直前の入力
ベクトルが復号機能に用いられる。
第7図の次状態回路τによって実行される実際のビット
毎の論理演算は前記の符号器遷移表で用いたのと同じ形
式で下記の表に示されている。
毎の論理演算は前記の符号器遷移表で用いたのと同じ形
式で下記の表に示されている。
表−の内容は10進数であるが、論理設計者はこの10
a数全2進数に変換しなければならない。
a数全2進数に変換しなければならない。
2つのベクトルX及びVから成る2つの引数は各々表の
上欄及び左欄に示されている。また次状態ベクトルY′
の1iiは表の本体にある。例えばXベクトルが7でV
ベクトルが7であれば、ベクトルY′の鎮は65である
。これら5つのベクトル全2進数形式で表わすと111
.111及び111111となる。
上欄及び左欄に示されている。また次状態ベクトルY′
の1iiは表の本体にある。例えばXベクトルが7でV
ベクトルが7であれば、ベクトルY′の鎮は65である
。これら5つのベクトル全2進数形式で表わすと111
.111及び111111となる。
上記符号器出力衣は、比較的少数の入力しか必要でない
点を考慮して2進数形式で表わしである。
点を考慮して2進数形式で表わしである。
この少ない数は、多くの場合Xベクトル又はXベクトル
の1つ以上の引数ピットが7出力ベクトル2に何の影響
も与えないという事実による。これらの状況は表中で記
号d(ピット・ケア)によって表わされている。記号d
は、入力引数の特定のピットが表に示されているような
ものであれば、記号dの付された任意のピット位置は出
力ベクトルの値に何の影響も与えない事を意味する。
の1つ以上の引数ピットが7出力ベクトル2に何の影響
も与えないという事実による。これらの状況は表中で記
号d(ピット・ケア)によって表わされている。記号d
は、入力引数の特定のピットが表に示されているような
ものであれば、記号dの付された任意のピット位置は出
力ベクトルの値に何の影響も与えない事を意味する。
上記表を参照すると、2つのビット列y1及びX3はd
記号以外の記号?全く含まない。従ってこれらのピット
はいずれも復号動作において考慮する必要がない。この
ようなわけで第6図?参照すると、X3及びylは復号
計算に登場せず、論理回路のいずれの入力としても含ま
れていない。
記号以外の記号?全く含まない。従ってこれらのピット
はいずれも復号動作において考慮する必要がない。この
ようなわけで第6図?参照すると、X3及びylは復号
計算に登場せず、論理回路のいずれの入力としても含ま
れていない。
Xl及びX2の列において、2つの記号flは論理関数
「非00」?表わす。従ってこの記号はピットX1、x
2 = 01.10及び11(即ち非00)の場合の
全てのl1Tk含む。
「非00」?表わす。従ってこの記号はピットX1、x
2 = 01.10及び11(即ち非00)の場合の
全てのl1Tk含む。
復号器全体の遷移表は前記次状態衣及び出力光の両者か
ら構成される一出力表は第6図の出力回路の論理設計に
必要な関数全明示的に特定している。第6図に開示した
論理回路は復号器出力回路の論理設計の良好な実施例?
表わしていると信じられる。
ら構成される一出力表は第6図の出力回路の論理設計に
必要な関数全明示的に特定している。第6図に開示した
論理回路は復号器出力回路の論理設計の良好な実施例?
表わしていると信じられる。
符号器出力回路及び復号器出力回路の両者にある変更′
に加え、なおかつ同じ出力ベクトルを発生するようにで
きる事は明らかである。しかしながら特定の出力光は、
符号比及び復号の両者に関して必要な出力符号?発生す
る論理構成の類r非常に制限する事に注意すべきである
。
に加え、なおかつ同じ出力ベクトルを発生するようにで
きる事は明らかである。しかしながら特定の出力光は、
符号比及び復号の両者に関して必要な出力符号?発生す
る論理構成の類r非常に制限する事に注意すべきである
。
これでンート2/3の(1,7)RLL符号1ヒシステ
ムの説明ケ終える。
ムの説明ケ終える。
〔産業上の利用0Tq目性〕
ここで開示した符号器/復号器及び符号「ヒ/復号方法
は、磁気記録チャネル等の動的記録システムにおいて特
に有用であって、(1,7)RLL符号は従来周知のよ
うに磁気媒体において優秀な記録結果全与える。
は、磁気記録チャネル等の動的記録システムにおいて特
に有用であって、(1,7)RLL符号は従来周知のよ
うに磁気媒体において優秀な記録結果全与える。
これまでの説明から明らかなように、全く最小限の回路
しか必要でなく且つ論理図から明らかなように最小限の
数の論理レベルしか必要でない(従って回路は非常に速
く動作できる)点で、ハードウェアは非常に効率的であ
る。
しか必要でなく且つ論理図から明らかなように最小限の
数の論理レベルしか必要でない(従って回路は非常に速
く動作できる)点で、ハードウェアは非常に効率的であ
る。
一般に符号比及び復号の両者に付き表索引動作?必要と
する既存の符号f上方法と比較した時、本発明の技術的
利点は明らかである。
する既存の符号f上方法と比較した時、本発明の技術的
利点は明らかである。
従来技術で用いられているRLL符号器/復号器ハード
ウェアと比較すれば、そのようなシステムに対する経済
的利点も明白である。本符号に固有の4ビツト誤シ伝播
は既存の符号よりも小さく、従って符号fヒ法をより信
頼性の高く、従ってよシfiffll直あ、るものにし
ている。
ウェアと比較すれば、そのようなシステムに対する経済
的利点も明白である。本符号に固有の4ビツト誤シ伝播
は既存の符号よりも小さく、従って符号fヒ法をより信
頼性の高く、従ってよシfiffll直あ、るものにし
ている。
第1図は符号比/復号システムの機tgブロック図、
第2図は本発明において用いるのに適した有限状態(1
,7)符号器の機能ブロック図、第3図は第6.1図及
び第62図の構成を示す図、第6.1図及び第3.2図
は第2図の出力回路の論理図、 第4図は第2図の次状態回路の論理図、第5図は本発明
において用いるのに適した有限状態(1,7)復号器の
機なヒブロック図、第6図は第5図の出力回路の論理図
、 第7図は第5図の次状態回路の論理図である。
,7)符号器の機能ブロック図、第3図は第6.1図及
び第62図の構成を示す図、第6.1図及び第3.2図
は第2図の出力回路の論理図、 第4図は第2図の次状態回路の論理図、第5図は本発明
において用いるのに適した有限状態(1,7)復号器の
機なヒブロック図、第6図は第5図の出力回路の論理図
、 第7図は第5図の次状態回路の論理図である。
Claims (1)
- 拘束されない2進入力記号の列i、2/3のコード・レ
ートを有するランレングス制限(1,7)符号に符号r
tする装置であって、2ビツトから成る1つの新しい入
力記号及び直前の符号化動作において符号器によって作
られた3つの状態ビットを受は取る手段と、上記符号の
符号化規則に従う3つのチャネル出力ビット及び欠口の
符号化動作において使用するための3つの次状態ピッ)
k発生させる論理回路手段と全含み、上記入力記号の符
号比が矢の入力記号の関数として実行されるように構成
された符号器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US336488 | 1981-12-31 | ||
US06/336,488 US4488142A (en) | 1981-12-31 | 1981-12-31 | Apparatus for encoding unconstrained data onto a (1,7) format with rate 2/3 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58119273A true JPS58119273A (ja) | 1983-07-15 |
JPH0526271B2 JPH0526271B2 (ja) | 1993-04-15 |
Family
ID=23316322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57214782A Granted JPS58119273A (ja) | 1981-12-31 | 1982-12-09 | 符号器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4488142A (ja) |
EP (1) | EP0083412B1 (ja) |
JP (1) | JPS58119273A (ja) |
DE (1) | DE3278299D1 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61227430A (ja) * | 1985-04-01 | 1986-10-09 | Matsushita Electric Ind Co Ltd | 符号変換装置 |
DE3825960A1 (de) * | 1987-09-01 | 1989-03-16 | Hitachi Ltd | Verfahren und vorrichtung zur digitalen informationscodierung |
JPH04266222A (ja) * | 1990-10-29 | 1992-09-22 | Internatl Business Mach Corp <Ibm> | レート2/5(2、18、2)符号を使用する2進データの符号化および復号の方法及び装置 |
US5175545A (en) * | 1988-01-18 | 1992-12-29 | Hitachi, Ltd. | Data coding system in a magnetic recording apparatus |
US5270714A (en) * | 1989-09-08 | 1993-12-14 | Fujitsu Limited | Encoding and decoding circuit for run-length-limited coding |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4644545A (en) * | 1983-05-16 | 1987-02-17 | Data General Corporation | Digital encoding and decoding apparatus |
US4684921A (en) * | 1985-06-13 | 1987-08-04 | International Business Machines Corporation | RLL (1,7) encoder with single state bit |
CA1255390A (en) * | 1985-06-13 | 1989-06-06 | Wilson W. Fok | Rll (1,7) encoder with single state bit |
US4688016A (en) * | 1985-06-13 | 1987-08-18 | International Business Machines Corporation | Byte-wide encoder and decoder system for RLL (1,7) code |
US4669004A (en) * | 1986-02-27 | 1987-05-26 | Quantum Corporation | High capacity disk file with embedded sector servo |
JPS62298234A (ja) * | 1986-06-13 | 1987-12-25 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 非対称ランレングス制限コ−ド化方法 |
JPH061608B2 (ja) * | 1986-12-08 | 1994-01-05 | 富士通株式会社 | デ−タの変復調装置 |
US4771400A (en) * | 1986-12-29 | 1988-09-13 | Cylink Corporation | Bit density controller |
US4967389A (en) * | 1986-12-29 | 1990-10-30 | Cylink Corporation | Bit density controller |
US4870414A (en) * | 1988-03-18 | 1989-09-26 | International Business Machines Corporation | Even mark modulation coding method |
US4882583A (en) * | 1988-05-31 | 1989-11-21 | International Business Machines Corporation | Modified sliding block code for limiting error propagation |
US5047767A (en) * | 1990-05-21 | 1991-09-10 | Eastman Kodak Company | Apparatus utilizing a four state encoder for encoding and decoding A sliding block (1,7) code |
US5291500A (en) * | 1990-05-22 | 1994-03-01 | International Business Machines Corporation | Eight-sample look-ahead for coded signal processing channels |
US5231545A (en) * | 1991-06-04 | 1993-07-27 | Quantum Corporation | Fault tolerant rll data sector address mark decoder |
EP0537407B1 (en) * | 1991-10-14 | 1996-04-17 | International Business Machines Corporation | Flexible encoding method and architecture for high-speed data transmission and storage |
US5349350A (en) * | 1991-10-31 | 1994-09-20 | Integral Peripherals, Inc. | Run length limited encoding/decoding system for low power disk drives |
US5424881A (en) | 1993-02-01 | 1995-06-13 | Cirrus Logic, Inc. | Synchronous read channel |
DE4341195B4 (de) * | 1993-12-03 | 2008-04-17 | Philips Intellectual Property & Standards Gmbh | Verfahren zur Codierung und Schaltungsanordnung hierfür |
JP3617074B2 (ja) * | 1994-06-30 | 2005-02-02 | ソニー株式会社 | データ変調装置およびデータ復調装置 |
US5561656A (en) | 1994-11-18 | 1996-10-01 | International Business Machines Corporation | Pulse width modulation optical disk drive with pulsed laser preheating between marks |
US5537382A (en) * | 1994-11-22 | 1996-07-16 | Optex Corporation | Partial response coding for a multi-level optical recording channel |
US5663722A (en) * | 1995-05-12 | 1997-09-02 | Optex Corporation | M=10 (3,6) runlength limited code for multi-level data |
US5663723A (en) * | 1995-05-12 | 1997-09-02 | Optex Corporation | M=7 (1,3) runlength limited code for multi-level data |
US5748118A (en) * | 1995-05-12 | 1998-05-05 | Optex Corporation | M=7 (3,8) runlength limited code for multi-level data |
US5748117A (en) * | 1995-05-12 | 1998-05-05 | Optex Corporation | M=8 (1,3) runlength limited code for multi-level data |
US5757293A (en) * | 1995-05-12 | 1998-05-26 | Optex Corporation | M=8 (1,2) runlength limited code for multi-level data |
US5659310A (en) * | 1995-05-12 | 1997-08-19 | Optex Corporation | M=5 (0,2) runlength limited code for multi-level data |
US5682154A (en) * | 1995-05-12 | 1997-10-28 | Optex Corporation | M=4 (1,2) runlength limited code for multi-level data |
US5781130A (en) * | 1995-05-12 | 1998-07-14 | Optex Corporation | M-ary (d,k) runlength limited coding for multi-level data |
US5657014A (en) * | 1995-05-12 | 1997-08-12 | Optex Corporation | M=7 (3,7) runlength limited code for multi-level data |
US5675330A (en) * | 1995-05-12 | 1997-10-07 | Optex Corporation | M=5(4,11)runlength limited code for multi-level data |
US5680128A (en) * | 1995-05-12 | 1997-10-21 | Optex Corporation | M=6(3,8) runlength limited code for multi-level data |
US5682155A (en) * | 1995-05-12 | 1997-10-28 | Optex Corporation | M=6(4,11) runlength limited code for multi-level data |
US5668546A (en) * | 1995-05-12 | 1997-09-16 | Optex Corporation | M=6 (3,6) runlength limited code for multi-level data |
US5659311A (en) * | 1995-05-12 | 1997-08-19 | Optex Corporation | M=6 (2,4) runlength limited code for multi-level data |
US5670956A (en) * | 1995-05-12 | 1997-09-23 | Optex Corporation | M=5 (3,7) runlength limited code for multi-level data |
JPH09135172A (ja) * | 1995-11-08 | 1997-05-20 | Sony Corp | 符号変換方法 |
US6111833A (en) * | 1996-02-08 | 2000-08-29 | Sony Corporation | Data decoder |
WO1997050179A1 (en) * | 1996-06-24 | 1997-12-31 | Etom Technologies Corporation | M=10 (2,10), d=3.75 runlength limited code for multi-level data |
US5946354A (en) * | 1996-10-18 | 1999-08-31 | International Business Machines Corporation | Hard disk drive read channel with half speed timing |
JP3760963B2 (ja) * | 1997-11-07 | 2006-03-29 | ソニー株式会社 | 変調装置および方法、復調装置および方法、並びに記録媒体 |
US6967597B1 (en) * | 2000-11-08 | 2005-11-22 | Lg Electronics, Inc. | Method and apparatus for coding information, method and apparatus for decoding information, method of fabricating a recording medium, the recording medium and modulated signal |
MXPA02000202A (es) * | 2000-05-10 | 2002-06-21 | Koninkl Philips Electronics Nv | Metodo para convertir una corriente de bits de datos de una senal binaria de informacion en una corriente de bits de datos de una senal constrenida binaria de canal, un dispositivo para codificar, una senal conteniendo una corriente de bits de datos |
US6954885B2 (en) * | 2001-12-14 | 2005-10-11 | Qualcomm Incorporated | Method and apparatus for coding bits of data in parallel |
US6614369B1 (en) * | 2002-03-05 | 2003-09-02 | International Business Machines Corporation | DC balanced 7B/8B, 9B/10B, and partitioned DC balanced 12B/14B, 17B/20B, and 16B/18B transmission codes |
US6933864B1 (en) * | 2002-11-07 | 2005-08-23 | Maxtor Corporation | Encoding method using code constraint violation pointers |
US6819512B2 (en) | 2003-02-18 | 2004-11-16 | Protoscience, Inc. | Triple-attribute method of encoding and decoding magnetic data |
US9189051B2 (en) * | 2012-12-14 | 2015-11-17 | International Business Machines Corporation | Power reduction by minimizing bit transitions in the hamming distances of encoded communications |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3689899A (en) * | 1971-06-07 | 1972-09-05 | Ibm | Run-length-limited variable-length coding with error propagation limitation |
US3906485A (en) * | 1973-06-13 | 1975-09-16 | Ibm | Data coding circuits for encoded waveform with constrained charge accumulation |
US3995264A (en) * | 1974-11-01 | 1976-11-30 | International Business Machines Corporation | Apparatus for encoding and decoding binary data in a modified zero modulation data code |
US4337458A (en) * | 1980-02-19 | 1982-06-29 | Sperry Corporation | Data encoding method and system employing two-thirds code rate with full word look-ahead |
US4413251A (en) * | 1981-07-16 | 1983-11-01 | International Business Machines Corporation | Method and apparatus for generating a noiseless sliding block code for a (1,7) channel with rate 2/3 |
-
1981
- 1981-12-31 US US06/336,488 patent/US4488142A/en not_active Expired - Lifetime
-
1982
- 1982-11-23 DE DE8282110817T patent/DE3278299D1/de not_active Expired
- 1982-11-23 EP EP82110817A patent/EP0083412B1/en not_active Expired
- 1982-12-09 JP JP57214782A patent/JPS58119273A/ja active Granted
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61227430A (ja) * | 1985-04-01 | 1986-10-09 | Matsushita Electric Ind Co Ltd | 符号変換装置 |
DE3825960A1 (de) * | 1987-09-01 | 1989-03-16 | Hitachi Ltd | Verfahren und vorrichtung zur digitalen informationscodierung |
US4914438A (en) * | 1987-09-01 | 1990-04-03 | Hitachi, Ltd. | Digital information coding system |
US5175545A (en) * | 1988-01-18 | 1992-12-29 | Hitachi, Ltd. | Data coding system in a magnetic recording apparatus |
US5270714A (en) * | 1989-09-08 | 1993-12-14 | Fujitsu Limited | Encoding and decoding circuit for run-length-limited coding |
JPH04266222A (ja) * | 1990-10-29 | 1992-09-22 | Internatl Business Mach Corp <Ibm> | レート2/5(2、18、2)符号を使用する2進データの符号化および復号の方法及び装置 |
Also Published As
Publication number | Publication date |
---|---|
EP0083412B1 (en) | 1988-03-30 |
DE3278299D1 (en) | 1988-05-05 |
EP0083412A2 (en) | 1983-07-13 |
EP0083412A3 (en) | 1983-11-09 |
US4488142A (en) | 1984-12-11 |
JPH0526271B2 (ja) | 1993-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58119273A (ja) | 符号器 | |
KR0165441B1 (ko) | 디지털 데이터 채널 부호화 및 복호화방법과 그 장치 | |
EP0070387B1 (en) | Method and apparatus for generating a noiseless sliding block code for a (1,7) channel with rate 2/3 | |
EP0083407B1 (en) | Method and apparatus for generating a noiseless sliding block code for a (2,7) channel with rate 1/2 | |
JPH0652620B2 (ja) | コード変換器、記録媒体、及びデータ変換方法 | |
JPH0821957B2 (ja) | コード化方法 | |
JPH04280516A (ja) | エンコード方法及び装置 | |
JPH0519332B2 (ja) | ||
EP0094293B1 (en) | An arrangement for encoding and decoding information signals | |
US7339500B2 (en) | Encoding method and decoding method | |
US3906485A (en) | Data coding circuits for encoded waveform with constrained charge accumulation | |
US3564557A (en) | Self-clocking recording | |
JP3935217B2 (ja) | mビット情報ワードのシーケンスから変調信号への変換 | |
US7064683B1 (en) | Speed optimized encoder with running disparity constraint | |
JP3416115B2 (ja) | ランレングス制限コード化シーケンスへの2進シーケンスの可逆的マッピング方法及び装置 | |
JP2008518381A (ja) | 変調の制約及び誤り制御を用いて情報の符号化及び復号化を実行する方法及びシステム | |
KR100415873B1 (ko) | (n-1)-비트정보워드를n-비트채널워드로엔코딩하는엔코딩장치및방법과,채널워드를정보워드로디코딩하는디코딩장치및방법 | |
JPH01286626A (ja) | データ符号化方式 | |
JP2003536315A (ja) | バイナリのソース信号のデータビットのストリームをバイナリのチャネル信号のデータビットのストリームに符号化するデバイス、メモリ手段、情報を記録するデバイス、記録担体、符号化するデバイス、および再生するデバイス | |
US6985320B2 (en) | Method and apparatus for encoding data to guarantee isolated transitions in a magnetic recording system | |
JP2000048492A (ja) | パンクチャ―ド最大遷移コ―ドを供給する装置および方法 | |
JPH02119434A (ja) | 符合化回路及び復合化回路 | |
FI108586B (fi) | Menetelmä pariteettisymbolien kehittämiseksi ja piirijärjestely menetelmän toteuttamiseksi | |
JP2005513706A (ja) | データストリームの符号化方法 | |
JP2606194B2 (ja) | デジタル信号の伝送装置 |