JPS58119273A - 符号器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、形式上の束縛のない２進データを、磁気記録
に適した、ランレングスの制限された形式に変換する手
段に関する。この写像は、険出芒れた誤りが、復号され
た２進データ・ストリーム中に正確に限られた数の誤シ
全生じるような方式で反転可能である。

磁気媒体上のデータの記録された線密度勿増加させるた
めに過去において種にの方式が提案されて来た。ランレ
ングス制限（ＲＬＬ）符号として知られている技術は磁
気媒体上のデータを、一様な幅のスロット内の飽和レベ
ル間の遷移の有無によって表現する。典型的な場合、そ
のような遷移間に最小（ｄ）及び最大（ｋ）のスロット
が存在す息事が要求される。但し遷移の欠除及び存在は
各々０及び１に相当する。従ってそのような符号は（ｄ
Ｓ　ｋ）ランレングス制限符号と呼ばれる。

多くのディスク記録装置においてバラ・メータｄの良好
な直は１である。また伝送レート（チャネル記号当シの
ビットの数）ヲ般大化すると共に、直ｋを最小比する事
が望ましい。実用上重要な他のパラメータは誤シ伝播限
界の程度である。これは検出された１つの誤りの結果生
じる復号された誤りビットの誤シの数の最大前によって
測られる。

〔先行技術の説明〕

米国特許第５６８９８９９号は２つの０Ｔ能な（ｄ、ｋ
）符号即ち（１，８）符号及び（２，７）符号全開示し
ている。これらのデータ符号は可変長固定レートの符号
である。（１，８）符号のコード・レートは２／３であ
シ、その符号辞書は長さが３の倍数で３から９まで変化
する１６＠の符号から成る。（２，７）符号はコード・
レートが１７２であシ、その符号辞書はその長さが２の
倍数で２から８まで変化する７＠のワードから成る。

Ｔ、　Ｈｏｒｔｇｕｃｌｌｉ及びに−Ｍｏｒｉｔａの論
文＠ＡｎＯｐｔｔｍｉｚａｔｔｏｎ　ｏｆ　Ｍｏｄｕｌ
ａｔｉｏｎ　Ｃｏｄｅｓ　ｉｎＤｉｇｉｔａｌ　Ｒｅｃ
ｏｒｄｉｎｇ　＃、Ｉ　Ｅ　Ｅ　Ｅ　　Ｔｒａｎｓａｃ
ｔｉｏｎｓｏｎ　Ｍａｇｎｅｔｉｃｓ　、　Ｖｏｌ、　
　Ｍ　Ａ　Ｇ　−１２、＆６、Ｎｏｖ、　　１９７６、
ｐ、７４０は可変長、固定レートのコード・レート２／
３の（１，７）符号について述べている。この論文に記
載さｎた符号「ヒ技術は、復号の方法が上記発明とは異
なる。このコード・レート２／３のＣ７，７）符号１ｄ
６のバースト・中６ビツトの誤り伝播を有する。

Ｉ　Ｂ　Ｍ　　Ｔｅｃｈｎｉｃａｌ　Ｄｉｓｃｌｏｓｕ
ｒｅ　Ｂｕｌｌｅｔｉｎ。

Ｖｏｌ、２３、Ａ９、Ｆｅｂｒｕａｒｙ　　１９８１ｓ
ｐ・４３７５のＰ、んＦｒａｎａｓｚｅｋによる論文１
Ｅｆｆｉｃｉｅｎｔ　Ｃｏｄｅ　ｆｏｒ　Ｄｉｇｉｔａ
ｌ　ＭａｇｎｅｔｉｃＲｅｃｏｒｄｉｎｇ　　”はレー
ト２／３の（１，７）符号に関してここで用いられる原
理について述べている。しかしここで開示される装置は
、符号出回路？単純比し誤シ伝播限界全最適比するため
に符号語の割シ当てが許されている点でこの文献の装置
とは異なる。上記技術とは異なシ、本発明の符号器は可
変長のリード？用いない。

１９８１年７月１６日付の米国特許出願第２８６７５８
号はレート２／３の（１，７）形式のスライディング・
ブロック符号全開示している。しかしながらこの特許の
符号化方法は逐次方式であシ、復号器においてルック・
アヘッドｉ用いている。−力木発明の方式は符号器にお
いてルック・アヘッドを用いる限界遅延（ｂｏｕｎｄｅ
ｄ　ｄｅｌａｙ）符号を用いている。

〔発明の要約〕

本発明の主な目的は（１，７）ランレングス制限符号を
作る改良された装置を提供する事である。

本発明の一態様によれば２つの非拘束のデータ・ビット
が３つの拘束されたチャネル・ビットに写像されるよう
なコード・レート２／３のそのような符号が提供される
。

本発明の一態様によれば復号器における誤シ伝播が５つ
のバースト中の４データ・ビット２越えないような符号
が与えられる。

本発明の一態様によれば、拘束された（１，７）ラン７
ングス制限符号を作るための非常に効率的な符号器／復
号器設計が与えられる。

本発明の目的はここで述べる符号及びここで開示するプ
ール論理表によって特定されるハードウェア論狸設計に
よって満足される。この論理表は非拘束データを反転可
能な方式で所望の拘束形式に写像するためのハードウェ
ア會明確に定める。

ここで開示される方法及び装置は、非拘束の２進データ
・ストリーム？、コード・レートが２７３であって誤シ
伝播が５のバースト中の４つに制限された（ｄＸｋ）＝
（１，７）の拘束された系列に符号ｒヒする。従って検
出された１つの誤シは、５ビツトの群の中にある高々４
つの復号誤り全発生するだけである。これは前記文献の
Ｔ、Ｈｏｒｉｇｕｃｈｉ及びに、　Ｍｏｒｔｔａによっ
て開発された符号の大きな改善である。

ＲＬＬ符号パラメータがｄ＝１、ｋ＝７の場合、内部状
態の記述にＹ＝（ｙ２、ｙｌ、ｙＯ）で表わされる３ビ
ツトが必要な有限状態機械符号器が特定される。この符
号器は２つのプール関数、即ち入力Ｘ＝（ｘｔ、ｘＱ）
及び現状態ｙ＝（ｙ２、ｙｌ、ｙＯ）を次状態Ｙ”　＝
（ｙ２’　、ｙ　１’、ｙＯ′　）に写像する次状態遷
移関数、並びに入力Ｘ　＝　（ｘ　ｉ、ｘｏ）及び現状
態ｙ＝（ｙ２、ｙｌ、ｙＯ）全出力Ｚ＝（ｚ２、Ｚｌ、
ＺＯ）に写像する出力関数によって記述さｎる。状態ベ
クトルは３ビツトから成り、そのうち２つは直前の入力
ぺクトルの２ビツトである。従ってそｎは、欠の符号化
動作中にそれ自身符号「ヒされる次の入力ベクトルの関
数として実際に符号比されるベクトルである。

復号器は６ビツトから成る２つのチャネル記号のルック
・バックを必要とする。これらｕｙ＝（ｙ６、ｙ５、ｙ
４、ｙ３、ｙ２、ｙ１〕によって表わされる。復号器は
チャネル・ベクトルＸ及び状態ベクトルＹの関数（ω）
として出力ベクトルｚを定義するプール式によって特定
される。

次状態ベクトルＹ′はチャネル・ベクトルＸ及び現状態
ベクトルＹの一部°であるベクトルＶの関数（τ）とし
て決定される。

〔良好な実施例の説明〕

本発明による（１．７）ＲＬ、Ｌ符号全実現するための
良好なハードウェア例の詳細な説明を与える前に、発明
の数学的基礎の一般的説明を行なう。

ここで述べる符号化装置は、全ての語が同じ長さである
点で、前記の可変長技術とは異なる。その代シに、特定
の時間に符号比されるべきデータ語即ちソース語が、利
用可能な符号語に整合する事ｆ保証するルック・アヘッ
ド技術が用いられている。ルック・アヘッド機構は、利
用可Ｈ２な符号語がデータ・ストリームに整合するよう
に符号器全操舵する手段とみなしても良い。より正罹な
説明は以下に与えらｎる。

（１，７）拘束系列は下記の有限状態機械の出力とみな
す事ができる。

例えば状態の系列Ｓ。５１ｓｏｓ、１考える。

これはチャネル記号０１０に対応する。全ての利用Ｃｉ
Ｔ＃Ｕな系列は上記状態間の経路を辿る事によって得ら
れる。

符号器は、到来するデータを２ビツトのデータ語に分割
する。次にこれらのデータ語の各々は、３つのチャネル
記号の系列である符号語の上に写例えば、上記表の第１
行を考える。もし符号器によって作られる最後のチャネ
ル記号が０であシ（左側の欄の説明に示すように）、現
在のデータ語（ピッ）ｘＬ　　ｘ２）が１０で且つ次の
データ語（ビットｘ３、Ｘ４〕が０で始まるならば、チ
ャネル語（ｚｌ、ｚ２、ｚ３）１０１が符号器によって
作られる。この符号語はチャネルを、表の最後の４行に
よって表わされる状態に駆動する。

その状態においては、符号語は０で始まるデータ語に関
してだけ利用０Ｔｌｆｆｌである。もし最後のチャネル
記号が０であって、現在のデータ語が１０であり、且つ
矢のデータ語が１で始まるならば、作牧九る符号語は０
１０である。いずれの場合においても符号器は、次の語
の符号比’ｅ０ＴＩｆｆｌにする対応するチャネル状態
に駆動される。

符号器は、仕事の開始点においてシステムが（ｄ、ｋ）
符号上規則に従う事４０１にする状態ベクトルＹに初期
設定さｎなければならない。この初期状態ベクトルはｙ
３＝０、ｙ２＝１、ｙ１＝０であり、ピッ）ｙ３は事実
上ビットｚ３、即ち先行するチャネル記号の最後のある
いは最下位桁のビットである。このビットが０であると
仮定する事によって、本方法の符号［ヒ規則は６圓より
も多くの０が続き得ない事全保証する。もしｚ３−が１
であったとすると、おそらり７１固のＯが続く可能性が
ある。

初期設定状態ベクトルＹのダミー・ビットｙ２及びｙｌ
は事実上動作の最初のサイクル時に符号比され、最初の
実際の情報ベクトルＸは第２のサイクル時に符号比され
る。従って初期設定データは何の情報内容も伝達しない
が、システムの適正な動作のためにプロトコルに従う事
が重要である。

同様にデータ・メツセージの終了時に、最後の２個のデ
ータ・ビットが符号比され得るように２岡のダミー・ビ
ットがメツセージ・ストリームに付刀口さｎなけｎばな
らない。この２つのダミー・ビットは、状態ベクトルの
ビットｙ２及びｙｌになっている最後の２つの実際のメ
ツセージ・ビットを符号比するのに必要な入力ベクトル
Ｘにおけるルック・アヘッドを町牝にする。どのような
ピッｔｆ付卯してもよいが、既矧のシステム・プロトコ
ルである事が必要である。

明らかに、上記ダミー・ビットに加えて、「記録終了」
、「メツセージ終了」、「符号器ターン・オフ」等の制
御目的のために、池の情報メツセージ全任意の情報メツ
セージの終シに付加する事もてきる。

下記の復号器状態表が、前記の符号器ターンいて作られ
た。これは符号ｆヒ演算の数学的な逆演算を実行する。

出力ベクトル２は、３つの到来する拘束されたチャネル
・ベクトルＸの全体の関数として作られる。

現在復号されつつあるチャネル・ベクトルはＸ　ｏ　−
以前のチャネル・ベクトルはＸ　　１そして次の　１ チャネル・ベクトルはＸ　と表わされる。現在の復号動
作の間、ベクトルＸ。及びＸｌは状態ベクトルＹを形成
し、現在の入力ベクトルＸ　は第５図、第６図及び第７
図にＸと表記さｎている現在の入力ベクトルとなる。後
述する復号器有限状態機械の遷移表はこの表から直接に
作られた。

復号器状態表存表 Ｙ−１ＸｏＸＺ Ｘ１００００ＸＸＸ００ ｘｏｏ　　　ｏｏｏ　　　ｘｘｘ　　　ｏｉＸＸＸ　　
　１００　　　ＸＸＸ　　　１１ｘｘｏ　　　ｏｉｏ　
　　ｏｏｘ　　　１゜ＸＸＯ０１０［］ＯＸ　　　１１ ＸＸＸ　　　１０１　　　ＸＸＸ　　　１０ＸＯＯ００
１ＸＸＸ　　　０１ ＸＩＯ００１ＸＸＸ　　　０ｎ ＸＸ１　　０１０　　　ＸＸＸ　　　ＤＯＸＸＩ　　　
０１０　　００Ｘ　　　ＤＯＸＸｌ　　　０１０　　０
０Ｘ　　　０１００は００でない事を意味する。

Ｘはビット・ケアである。

検出された単−誤シは、高々５ｅツトの復号された非拘
束データ・ストリーム２に影響を与えるだけである。

本明細書で開示されるランレングス制限符号「とシステ
ムの基礎をなす概念について説明して来たが、以下その
ハードウェア的実現の良好な実施例について詳細に説明
する。

本明細書で説明される限界遅延符号は、復号器でルック
・アヘッドを用いる米国特許出願第２８３７５８号のス
ライディング・ブロック符号とは対象的に、符号器にお
いてルック・アヘッドを用いる。この事はシステムにつ
いての下記の説明から明らかになるであろう。

第１図全参照すると、典型的な符号比／復号システムの
高レベル機能ブロック図が示されている。

こ几は、特定の符号比ランレングス制限部ちｄｌにの直
？考慮する事なく、データを拘束形式に変換するのに必
要なシステムについて説明している。

ソース・ブロック１０は、符号器１２に一時に２ビツト
ずつ供給される、拘束のない２進データのソースを表わ
す。符号器１２の出力は、それによって作られた３ビツ
ト語の連鎖より成る系列である。符号「ヒされた系列は
以前に説明したようにチャネルの特性に整合されている
。また、以前に述べたように、このＲＬＬ符号が特に適
しているチャネルは磁気ディスク、磁気テープ等の磁気
記録媒体であると想定されている。しかしながら当業者
の認めるように、チャネルは伝送線路の町ｑ目性もある
。

後者に関して、この符号の拘束は具体的なチャネルに理
想的に適合してはいないかもしれないが、システム内で
の符号比−・−ドウエアの可用性及びそのように作られ
た拘束符号が一般に非拘束の符号よりもまだ良いという
事実により、用いられるｏＴｌｆｆｌ性がある事に注意
されたい。

チャネルから得られた拘束されたデータ７元の形式即ち
非拘束形式に復号する事が望まれる時、符号比されたデ
ータは一時に３ピツトずつ復号器に供給される。復号器
は符号器の逆の機ＩｊＩｇを実行して、所望の、元のデ
ータに対応する２ピツトの非拘束のデータ群の系列を発
生する。

第２図全参照すると、本発明の符号器の機能ブロック図
が示されている。符号器は２つのレジスタ１８及び１９
を含む。レジスタ１８はソースから受は取った入力デー
タの連続的な２ピツトの群を記憶し、このレジスタは適
当にゲートされた時、入力ベクトルＸ全形成する連続的
な２ビツトの群を供給する。レジスタ１９は、図面から
明らかなように、次状態ベクトルＹ／？構成する３ビツ
トの群全記憶する。適当なりロック・パルスがこれら２
つのレジスタに供給される時、新しい入力ベクトルＸ及
び状態ベクトルＹが符号器に供給される。次状態ベクト
ルＹ′は、次の動作時には状態ベクトルＹになる。

実際の符号化動作は出力回路ω及び次状態回路τによっ
て実行される。これら２つのブロックに含まれている論
理回路は第３．１図及び第３．２図並びに第４図に詳細
に示されている。出力回路ωは、３つのビットｚ１、ｚ
２、ｚ３から成る実際の出力ベクトル即ちチャネル記号
ｚを発生する。次状態回路τは次状態ベクトルＹ′の３
つのピッ）（２発生する。各ベクトルｘ、ｚ、ｙ及びＹ
ｅｔ構成しているビットの数は第２図のデータ・フロー
線に明確に示されている。各論理ブロックに供給される
具体的なビットの表示は同様に、符号器については第３
１図、第６２図及び第４図に、また復号器については第
５図、第６図及び第７図に示きれている。参照の便宜の
ために、種々のベクトルを構成している具体的なビット
２下記の表に示す。

この表においては、図面同様に、大文字は多数ビットの
ベクトルを表わし、小文字は特定のベクトル内の特定の
ビットを表わす。

Ｘ＝入力ベクトル、（ｘ２、ｘｉ）、ｘ２＝ＭｓＢＹ＝
状態ベクトル、（ｙ３、ｙ２、ｙｌ）、ｙ３嗜ＳＢｙ　
／　＝次状態ベクトル、（ｙ３′、ｙ２−１１勺、ｙ３
’＝ＭＳＢ２＝出力ベクトル、（ｚｌ、ｚ２、ｚ３）、
ｚ　１　＝ＭＳ　Ｂ以前に述べたように、状態ベクトル
Ｙはその主要な成分として、以前の符号比サイクル中に
処理された入力ベクトルＸｏのピッ）ｘ１及’ＣＦ　ｘ
　２　ｋ含む。符号器の出力論理回路ωへのこの入力は
、新しい入力ベクトルＸ　の関数として符号比されす る。

従って、要約すると、符号器内の全体的なデータ・フロ
ーは第２図に明確に示されており、非拘束の入力ベクト
ルＸ及び状態ベクトルＹは出力論理回路及び次状態論理
回路に供給され、それらの論理回路は拘束された出力ベ
クトル２及び次状態ベクトルＹ′全発生する。

この符号器の出力論理回路におけるデータ・フローは第
６．１図及び第３．２図に示されている。この図で、２
ビツトの入力ベクトルＸ１ルツク・アヘッド・ベクトル
、及び３ビツトの次状態ベクトルＹから成る、回路への
２つの入力が、３ビツトの出力ベクトル２同様に明確に
表示されている。

さらに第１の論理レベル全構成する３つのＯＲ回路３０
〜３４及び７つのＡＮＤ回路３６〜４８への各々の入力
の全ても同様に明確に表示されている。これらの論理回
路の動作及び機能は明らかであると思われるので、これ
以上の説明は行なわない。出力論理回路全体は本質的に
３つの論理レベルから成る事に注意すべきである。第１
のレベルは、反転きれたベクトルＸ及びＹを与える２つ
のインバータ２０及び２２から成る。これらのインバー
タを用いれば、各ベクトルの種々のビットの反転関数が
得られるので後続の論理回路が単純比される。第２の論
理レベルは３つのＯＲ回路３０．３２．３４及び７つの
ＡＮＤ回路３６〜４８から成る。これらの論理回路の出
力は、ＮＡＮＤ回路５０及びＯＲ回路５２．５４から成
る第３の論理レベルに供給される。後者の６つの論理回
路の出力は出力ベクトル即ちチャネル・ベクトルの３つ
のピッ）ｚｌ、ｚ２、ｚ３’ｉ構成する。但しｚ６は最
下位桁ビットである、 この後の第４図の説明から明らかなように、出力論理回
路全構成する第３．１図及び第３．２図の回路はＶラス
タ１８．１９に７１［１えて符号器に必要な能動論理回
路の事実上全体を構成している。第４図の次状態論理回
路は本質的には連結回路であって実際には何の論理も実
行しない。当然の事ながら、出力論理回路のハードウェ
アは、本発明によるコード・レート２／３の（１，７）
ＲＬＬ符号全与えるように設計される。この符号の符号
上規則は下肥の符号器状態遷移表に具体的に示されてい
る。このように、完全な符号器及び復号器が容易に設計
さｆ’Ｌ＠−のＶＬＳＩチップ上に配置できる。

本発明による（１．７）符号器に関する次状態回路は第
４図に示すようなも６である。これは第２図に示すτブ
ロックであって、明らかにこのブロックは＃Ａなる連結
を実行するだけである。即ちこの回路は現在の入力ベク
トルＸと現在の出力ベクトルのピッ）ｚ３と全組み合せ
て次状態ベクトル７７７作る。次状態ベクトルの各ビッ
トとの対旧関係は図面に明確に示されている。しかしな
がら参照の便宜のためにそれを下記の表に再録しておく
。

次状態ベクトル表 ７１　　：Ｘｌ ｙ２’＝ｘ２ ｙ３’＝ｚ３ このように、次状態回路は何の論理も実行しない。その
出力は第２図に示されているノジスタ１９に記憶される
次状態ベクトルＹ′である。こ九は次の符号「ヒサイク
ル中に出力論理回路にゲート・バックされる。

明らかに、入力ベクトルＸ　　が実際にシステ　１ ムにゲートされる後続の符号化動作中に入力ベクトルＸ
。のピントを供給する事によって、符号器のルック・ア
ヘッド機１７１実際に提供するのは次状態回路である。

符号器遷移表 上記（１，７〕符号器の遷移表は正確な符号ｒｂの構成
全明確に定義している。またこの表は実際の符号化動作
全実行する次状態回路及び出力論理回路の論畦的構成全
明確且つ明示的に定義している。表金参照すると、上欄
及び左欄は各々入力ベクトルＸ及び状態ベクトルＹの２
つの入力符号「ヒ引数を特定している。表の内容は具体
的な出力ベクトルＺ及び次状態ベクトルＹ′を特定して
いる。

但し対角線の左上にＹ′、右下にＺが示されている。こ
れらのベクトルは、与えられた入力引数を用いて作られ
なければならない。

上記表は、表現？簡潔にするために、内容が２進数では
なく１０進数になっている事に注意されたい。しかしな
がら上記表全輪理回路、に適用する時は、全ての１０ａ
数はその１０進数値？表わす種々の２及び３ビツトの２
ａ数ベクトルに変換されなければならない。例えば入力
ベクトルＸ＝２及び状態ベクトルＹ＝５とすると、次状
態ベクトルＹ′＝４及び出力ベクトルｚ＝０となる。こ
れらは各々２進数１ｉ１０．１０１．１００、及び００
０に変換される。

表に示された明示的な論理関数から論理回路を構成する
事は、明らかに通常の２直論理回路設計技術者の知識の
範囲内にある。第３．１図、第３．２図に示された具体
的な論理回路設計並びに第４図の連結回路は、上記表に
特定された論理関数全実行する事のできる良好な論理回
路構成の例である。

上記表金参照する時に注意すべき最後の点は、２３が２
の最下位ビットであシ、ｚｌが最上位ビットである点で
、出力ベクトル２の各ビットのゲーティングが他の３つ
のベクトルとは逆になっている事である。

これで、本発明の（１，７）符号器の動作の説明全路え
る。復号器の動作及び構成は、それが本質的に符号ｆヒ
の逆演算全実行するという点で、符号器にかなり類似し
ている。

本発明の（１，７）復号器の機ｑしブロック及びデータ
・フローの図である第５図全参照すると、復号器の全体
的な構成及びデータ・フローが第２図の符号器のものと
非常に類似している事が注目される。例えば復号器は２
個のＶジメタ９１及び９２、並びに第６図及び第７図に
詳細に示される２ｆ固の組み合せ論理回路、出力回路ω
及び次状態回路τから構成さ九る。４つの多重ビット・
ベクトルが、６ビツトの入力ベクトルＸ、６ビツトの状
態ベクトルＹ、２ビツトの出力ベクトル２及び６ビツト
の次状態ベクトルＹ′として図面に明確に示されている
。復号器の種々の相互接続線上に含まれるビット数及び
データ・フローも同様に第５図に明示ちれている。

復号器に関するベクトル表記即ちｘ、ｙ、ｚ及びＹ′は
、符号器に関する同様に表示されたベクトルと同じベク
トルを意味しない事ｔＦＭ解すべきである。例えば復号
器の場合入力ベクトルＸは、実際には符号器の出力ベク
トル２と呼ばれていた３ビツトのチャネル・ベクトルで
ある。同様に復号Ｗの出力ベクトル２は２ビツトのベク
トルであって、符号器に入力される非伸束の２ピツト入
力ベクトルＸに相当する。これらのベクトルと機能ブロ
ックとの間の関係は第５図に明示されておシ、出力ベク
トルは６ピツトの入力ベクトルＸ及び６ビツトの状態ベ
クトルＹの関数ωであシ、次状態ベクトルは２つのベク
トルＸ及びＶの関数τである。但しベクトルＶは第７図
及び下記の表に定義されている。

出力回路のための関数ωは第６図の論理図によって明確
に示されている。同様に関数τは第７図に示す次状態回
路によって定義されている。これは本質的に連結機能即
ちビット再配置機能を実行する点で第４図の符号器のた
めの次状態回路と非常に類似している。

すべてのベクトルおよび定義は図面に明示されているが
、参照の便宜のために下記の表全与える。

復号器ベクトルの定義表 Ｘ＝（ｘ３、Ｘ２、Ｘｌ）＝入力ベクトルＺ＝（ｚｌ、
ｚ２）＝出力ベクトル Ｙ−Ｃｙ６、ｙ５、ｙ４、ｙ６、ｙ２、ｙｌ）＝状態ベ
クトル Ｖ＝Ｃｙ６、ｙ５、ｙ４） Ｙ′＝（ｙ６’　、ｙ５’、ｙ４′、ｙ　３／、ｙ２′
、ｙ１′）＝（Ｘ６、ｘ２、Ｘｌ、ｙ６、ｙ５、ｙ４）
２次状態ベクトル 第６図全参照すると、第６図の論理回路は第６゜１図及
び第３２図に示されている符号器の論理回路と類似して
いる事が注目される。同様に復号器論理回路は本質的に
３段の論理ノベルを必要とする。即ちインバータ６０及
び６２が第２レベル全構成し、７個のＡＮＤ回路６４〜
７６が第２レベル全構成し、そしてＯＲ回路７８及び８
０が第３レベル全構成する。復号器出力回路への２つの
入力ベクトルＸ及びＹは出力ベクトル２と共に明確に表
示されている。第２論理レベルに送られる各ビット線は
全て明瞭に定義されておシ、各ビットのための否定関数
は２飼のインバータ６０及び６２によって作られる。

最後に、復号器出力回路の第３論哩レベルは２圓のＯＲ
回路７８及び８０から構成される。これらのＯＲ回路は
各々出力ベクトル２０２つのビットｚ２及びｚｌＫ＝発
生する。符号器の場合と同様に、復号器もＶＬＳＩ技術
を用いて容易に単一チップ上に製造できる。また符号器
と組み合せて単一チップ上に製造する事さえも９牝であ
る。

第７図を参照すると、復号器の次状態回路は、Ｘベクト
ル及びＶベクトルが所定の方式で組み合されて次状態ベ
クトルＹ′を形成する連結回路から構成される。任意の
与えられた時点において、次状態ベクトルＹ′は現在の
入力ベクトルＸ及びここではＶと表記されている直前の
入力ベクトルから形成される。従って任意の与えられた
時点において、現在の入力ベクトルＸが復号される時、
事実上状態ベクトルＹを形成している２つの直前の入力
ベクトルが復号機能に用いられる。

第７図の次状態回路τによって実行される実際のビット
毎の論理演算は前記の符号器遷移表で用いたのと同じ形
式で下記の表に示されている。

表−の内容は１０進数であるが、論理設計者はこの１０
ａ数全２進数に変換しなければならない。

２つのベクトルＸ及びＶから成る２つの引数は各々表の
上欄及び左欄に示されている。また次状態ベクトルＹ′
の１ｉｉは表の本体にある。例えばＸベクトルが７でＶ
ベクトルが７であれば、ベクトルＹ′の鎮は６５である
。これら５つのベクトル全２進数形式で表わすと１１１
．１１１及び１１１１１１となる。

上記符号器出力衣は、比較的少数の入力しか必要でない
点を考慮して２進数形式で表わしである。

この少ない数は、多くの場合Ｘベクトル又はＸベクトル
の１つ以上の引数ピットが７出力ベクトル２に何の影響
も与えないという事実による。これらの状況は表中で記
号ｄ（ピット・ケア）によって表わされている。記号ｄ
は、入力引数の特定のピットが表に示されているような
ものであれば、記号ｄの付された任意のピット位置は出
力ベクトルの値に何の影響も与えない事を意味する。

上記表を参照すると、２つのビット列ｙ１及びＸ３はｄ
記号以外の記号？全く含まない。従ってこれらのピット
はいずれも復号動作において考慮する必要がない。この
ようなわけで第６図？参照すると、Ｘ３及びｙｌは復号
計算に登場せず、論理回路のいずれの入力としても含ま
れていない。

Ｘｌ及びＸ２の列において、２つの記号ｆｌは論理関数
「非００」？表わす。従ってこの記号はピットＸ１、ｘ
　２　＝　０１．１０及び１１（即ち非００）の場合の
全てのｌ１Ｔｋ含む。

復号器全体の遷移表は前記次状態衣及び出力光の両者か
ら構成される一出力表は第６図の出力回路の論理設計に
必要な関数全明示的に特定している。第６図に開示した
論理回路は復号器出力回路の論理設計の良好な実施例？
表わしていると信じられる。

符号器出力回路及び復号器出力回路の両者にある変更′
に加え、なおかつ同じ出力ベクトルを発生するようにで
きる事は明らかである。しかしながら特定の出力光は、
符号比及び復号の両者に関して必要な出力符号？発生す
る論理構成の類ｒ非常に制限する事に注意すべきである
。

これでンート２／３の（１，７）ＲＬＬ符号１ヒシステ
ムの説明ケ終える。

〔産業上の利用０Ｔｑ目性〕 ここで開示した符号器／復号器及び符号「ヒ／復号方法
は、磁気記録チャネル等の動的記録システムにおいて特
に有用であって、（１，７）ＲＬＬ符号は従来周知のよ
うに磁気媒体において優秀な記録結果全与える。

これまでの説明から明らかなように、全く最小限の回路
しか必要でなく且つ論理図から明らかなように最小限の
数の論理レベルしか必要でない（従って回路は非常に速
く動作できる）点で、ハードウェアは非常に効率的であ
る。

一般に符号比及び復号の両者に付き表索引動作？必要と
する既存の符号ｆ上方法と比較した時、本発明の技術的
利点は明らかである。

従来技術で用いられているＲＬＬ符号器／復号器ハード
ウェアと比較すれば、そのようなシステムに対する経済
的利点も明白である。本符号に固有の４ビツト誤シ伝播
は既存の符号よりも小さく、従って符号ｆヒ法をより信
頼性の高く、従ってよシｆｉｆｆｌｌ直あ、るものにし
ている。

【図面の簡単な説明】

第１図は符号比／復号システムの機ｔｇブロック図、 第２図は本発明において用いるのに適した有限状態（１
，７）符号器の機能ブロック図、第３図は第６．１図及
び第６２図の構成を示す図、第６．１図及び第３．２図
は第２図の出力回路の論理図、 第４図は第２図の次状態回路の論理図、第５図は本発明
において用いるのに適した有限状態（１，７）復号器の
機なヒブロック図、第６図は第５図の出力回路の論理図
、 第７図は第５図の次状態回路の論理図である。

Claims (1)

【特許請求の範囲】
1. 拘束されない２進入力記号の列ｉ、２／３のコード・レ
   ートを有するランレングス制限（１，７）符号に符号ｒ
   ｔする装置であって、２ビツトから成る１つの新しい入
   力記号及び直前の符号化動作において符号器によって作
   られた３つの状態ビットを受は取る手段と、上記符号の
   符号化規則に従う３つのチャネル出力ビット及び欠口の
   符号化動作において使用するための３つの次状態ピッ）
   ｋ発生させる論理回路手段と全含み、上記入力記号の符
   号比が矢の入力記号の関数として実行されるように構成
   された符号器。