JPH04266222A - レート2/5(2、18、2)符号を使用する2進データの符号化および復号の方法及び装置 - Google Patents

レート2/5(2、18、2)符号を使用する2進データの符号化および復号の方法及び装置

Info

Publication number
JPH04266222A
JPH04266222A JP27055391A JP27055391A JPH04266222A JP H04266222 A JPH04266222 A JP H04266222A JP 27055391 A JP27055391 A JP 27055391A JP 27055391 A JP27055391 A JP 27055391A JP H04266222 A JPH04266222 A JP H04266222A
Authority
JP
Japan
Prior art keywords
bit
data
converting
codeword
bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27055391A
Other languages
English (en)
Other versions
JP2673068B2 (ja
Inventor
Jr Robert T Lynch
ロバート・テイ・リンチ・ジユニア.
Daniel Rugar
ダニエル・ルガー
Todd C Weigandt
トツド・チヤールズ・ウエイガンド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH04266222A publication Critical patent/JPH04266222A/ja
Application granted granted Critical
Publication of JP2673068B2 publication Critical patent/JP2673068B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00Conversion of the form of the representation of individual digits
    • H03M5/02Conversion to or from representation by pulses
    • H03M5/04Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145Conversion to or from block codes or representations thereof
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、光学的または磁気的
記憶媒体に対して高密度記録を可能とするランレングス
制限符号に関し、更に詳細には、磁気光学式記録に関す
る共振コイル直接重ね書き手法と共に使用するのに特に
好適な、レート2/5偶数連続ゼロ制約条件(2、18
、2)符号を符号化および復号する独得な方法および装
置に関する。
【0002】
【従来の技術および発明が解決しようとする課題】通常
のd、k制約条件に加えて、偶数連続ゼロの制約条件(
すなわち、各「1」符号ビットの間に偶数個の「0」符
号ビットがある)を持つランレングス制限(RLL)符
号が、これまで提案されており、(d、k、2)と呼ば
れている。
【0003】たとえば、米国特許4,928,187は
、(2、8、2)符号について記しているが、この符号
は、各「1」符号ビットの間に2、4、6、または8個
の「0」符号ビットから成るランレングスを備えている
ことを意味する。この符号は、磁気式または光学式デー
タ記憶システムに有用であると述べられている。この符
号は、レート1/3を有しているが、これは、各データ
ビットに対して3個の符号ビットが必要であることを意
味している。
【0004】1982年に発行されたIEEE  Tr
ansactions、Magnetics、MAG−
18、pp.772〜775で、ファンク(Funk)
は、磁気記録に関して(2、8、2)制約条件を満足す
る、同様な1/3符号について記している。
【0005】SPIE、vol.1078、pp.26
5〜270で報告されている the Proceed
ings of theOptical Data S
torage Topical Meeting(19
89)において、レート2/5(2、18、2)符号を
スライデイング・ブロック符号技法を使用して構成する
ことができることが報告されている。しかし、符号を構
成する方法または実現する方法についての情報は示され
なかった。この(2、18、2)符号には、2データビ
ットごとに5個の符号ビットが必要であり、したがって
そのレートは1/3符号より高い。 この符号は、並列記録に適合する現在のところ唯一の、
既知のフィールド変調重ね書き技法を開示している、米
国特許4,872,078に記されているような、共振
コイル磁気光学式直接重ね書き技法に使用するのに特に
適している。
【0006】(2、18、2)符号は、(a)最大傾斜
またはしきい検出チャンネルを用いるパルス幅変調(P
WM)記録に使用するとき(1、7)符号、(2、7)
符号、および(2、8、2)符号より優れており、(b
)45kbpiより上の線密度の(1、7)を含む、光
学式部分応答最尤(PRML)形式チャンネルについて
はるか先までモデル化されている他のすべての符号より
優れており、(c)領域サイズの変動の影響を受け難い
。1ビットづつ検出する際の(2、18、2)符号の主
な長所は、所定のユーザデータ密度に対して検出窓が広
くなっているためである。広い窓は、1クロック周期お
きに可能な縁位置として禁止する偶数ゼロ制約条件の結
果である。
【0007】レート2/5(2、18、2)符号を符号
化および復号する実際的方法の必要性が存在する。
【0008】
【課題を解決するための手段】直列2進入力データを(
2、18、2)制約条件を満足する直列2進符号データ
に変換し、直列2進入力データに再変換する。エンコー
ダは、逐次2入力ビットと直前の符号化動作から得られ
た5ビットの状態ベクトルとを受取り、該2入力ビット
と5ビット状態ベクトルとに基いて、5ビット符号語と
新しい5ビット状態ベクトルとを発生する。デコーダは
、2進符号データを5ビットの符号語に変換し、各5ビ
ット符号語を逐次、再割当てされた3ビットの符号語表
現に変換し、次いで4個の隣接する3ビット符号語表現
の組を集める。再割当てされた各符号語表現は、前記4
個の3ビット符号語表現のそのとき現在の組に対応する
2ビット出力に変換され、連続する2ビット出力が直列
2進データに再変換される。
【0009】
【実施例】(2、18、2)符号は、従来の(d、k)
制約条件および、連続する0のすべてのランレングスが
偶数であるという付加制約条件を有するランレングス制
限符号である。d=2の制約条件は、記号間干渉を制限
する働きをし、k=18は、タイミングの回復に充分近
い遷移を保証する。(2、18、2)符号は、図1に示
す有限状態遷移図により記述することができる。(2、
18、2)制約条件の能力は、2/5という合理的な符
号レートを可能とするに充分である。
【0010】図2は、(2、18、2)符号を採用して
本発明を実施しているデータ記憶装置を示す。データ源
10からの2進データストリームは、エンコーダ11に
より(2、18、2)符号ビットストリームに変換され
る。符号ビットストリームは、光学式ディスク装置のダ
イオードレーザおよび関連の電子装置、または磁気ディ
スクまたはテープ装置の磁気記録ヘッドおよび関連電子
装置のような、書込み手段12を制御する。エンコーダ
11により(2、18、2)符号に符号化された情報は
、光学または磁気ディスクのような媒体13に、光学媒
体の場合にはマークの形で、または磁気媒体の場合には
磁気的遷移の形で、書込まれる。書込まれたマークまた
は遷移は、レーザビームまたは磁気読取ヘッドを備える
ことができる読取手段によりアナログ信号として読み戻
される。このアナログ信号は、偶数個の連続0を有する
符号に好適で且つthe Proceedings o
f the IEEE International 
Conferenceon Communicatio
ns(1990年4月16〜19日)、pp.1729
〜1733に記されている形式のものとすることができ
るデータ検出器およびシンクロナイザ15により、符号
データを表わすディジタルデータ流れに逆変換される。 データ検出器およびシンクロナイザ15のデータ出力は
、(2、18、2)符号データを元の2進表現に変換し
て戻すデコーダ16により復号される。
【0011】スライデイング・ブロック符号に関するア
ルゴリズムは、1983年1月に刊行された IEEE
 Transactions on Informat
ion Theory のpp.5〜22に記されてい
る。このアルゴリズムは、1985年9月に刊行された
 IEEE Transactions on Mag
netics のpp.1348〜1349に更に圧縮
した形で記述されている。これらの論文は、状態分離お
よび状態併合について述べている。
【0012】本発明の特徴によれば、出願人は、(2、
18、2)符号に関する図1の有限状態遷移図を巧みに
処理し、状態分離法を選択的に使用することにより、2
5の状態と状態あたり4個の出力縁のみを備えた有限状
態機械(FSM)を(2、18、2)復号アルゴリズム
を規定するのに使用することができることを見出した。 このFSMを本文末尾の表1に示す。この表は、エンコ
ーダ11が使用する復号規則を記しており、簡単なため
、(2、18、2)符号を実際的に実施することができ
る。
【0013】FSMの各縁は、表1のエントリにより表
わされている。縁は、FSMの現在の状態および2ビッ
トの入力ラベルに従って復号プロセス中に選択される。 各縁は、5ビットの符号語およびFSMの次の状態を指
定する。復号データは、FSMを通して経路を追跡する
ことにより発生される。2入力ビットの各新しい組合せ
を用いて、正しい縁が現在の状態から選択され、縁に関
連する符号語がエンコーダ11により出力される。
【0014】このようにして、入力データの2ビットお
よびFSMの現在の状態が、5ビットの符号語の他にF
SMの次の状態を指定する働きをする。符号語の可能な
選択肢は、00000、00001、00010、00
100、01000、10000、01001、および
10010の8個しかないことに注目すること。
【0015】表1のFSMは、入力縁の選択的割当と共
に、本発明の重要な特徴である、4個だけの符号語の窓
を有するデコーダの設計を可能とする、わずか4回の状
態分離で発生された。これにより8ビットへの復号時に
誤差の伝播が制限される。表1の各縁に対する2ビット
の入力ラベルは、スライデイング・ブロック・デコーダ
による独得な復号が可能であるように選択されている。
【0016】図3は、表1に記したFSMをハードウェ
アで実現することができる仕方を示す。FSMには25
の状態があるから、特定の一つの状態を表わすには少く
とも5ビットが必要である。5個の状態ビットは、S1
、…、S5として区別され、2個の入力ビットは、x1
およびx2として区別されている。これら7ビットは、
符号語y1、…、y5、および次の状態S1*、…、S
5*を発生する。クロックφの周波数は、入力データ流
れのビットレートより5倍高く、符号データのビットレ
ートの2倍である。他のクロック、φ/2、φ/5、お
よびφ/10、は適切な手段(図示せず)によりφから
周波数分割により得られる。
【0017】エンコーダ11で、直列入力データ19は
、直列入力、並列出力シフトレジスタとすることができ
る直列並列変換器20により2個の並列ビットx1、x
2に変換される。2並列データビットx1およびx2、
およびエンコーダ11の現在の状態を区別する5状態ビ
ットS1、…、S5は、読出し専用記憶装置(ROM)
21の記憶場所のアドレスを指定する。ROM21は、
符号語ビットy1、…、y5、およびエンコーダ11の
次の状態を記述するビットS1*、…、S5*を発生す
る参照用テーブルとして働く。レジスタ22は、次の状
態および符号語を発生しながら、FSMの現在の状態の
値を保持する。符号語ビットy1、…、y5は、並列入
力、直列出力シフトレジスタとすることができる並列直
列変換器24により直列データストリーム23に変換さ
れる。(2、18、2)エンコーダ11に関する符号化
規則は、各状態に独得な2進ラベルを割当てることによ
り、表2に指定するような真理値表に変換することがで
きる。
【0018】図示のとおり、表2は、FSMの状態1、
……、25が2進値00001、……、11001に割
当てられている場合に対するROM21の内容を指定し
ている。ただし、好適であれば、FSMの状態ラベルに
2進値のどんな他の一貫的割当てをも行うことができる
【0019】必要ならば、表2の真理値表を標準の論理
最小化法を用いて論理方程式に変換することもできる。 ROM21を次に適切な組合せ論理回路で置き換えるこ
とができる。たとえば、y1の論理表現は、次のように
なる。
【数1】
【0020】今度は図4を参照すると、(2、18、2
)符号に関するデコーダ16は、5ビット符号語y1、
…、y5を正しい2ビット系列x1、x2に逆変換し、
回復データを表わすのにスライデイング・ウインドウ(
窓)を使用している。デコーダ16に対する入力データ
ストリームは、鎖状に接続された5ビット符号語から構
成されている。x1、x2を決定するためには、現在の
符号語およびそれに続く三つの符号語を調べなければな
らない。デコーダ16は、4個の5ビット符号語(全部
で20ビット)の窓を調べて最初のものの正しい翻訳を
行う。新しい5個の符号ビットを受取ると、窓は1符号
語前方に移り、プロセスを繰返す。デコーダの窓は20
ビット幅であるが、同じ情報を、本発明の重要な特徴に
よって、表3に示す符号語再割当を採用することにより
12ビットの形に変換できることが望ましい。これは、
エンコーダ11による出力が8個の異なる5ビット符号
語だけしか存在しないから、可能である。これら5ビッ
ト符号語y1、…、y5は、受取られるとより小さい3
ビットラベルz1、z2、z3を再割当てされる。これ
ら3ビット符号語は、4語の必要な窓を形成するのに使
用され、全部で12ビットしか生じない。20ビットか
ら12ビットへのこの縮小により、回復データビットを
決定するのに使用される回路の大きさが大幅に縮少され
る。
【0021】更に詳細に述べれば、図4に示すように、
シフトレジスタ31は、符号化データをデータ検出器お
よびシンクロナイザ15から直列に受取り、これを組合
せ符号語再割当論理回路32に並列に提示する。回路3
2は、5ビット符号語y1、…、y5を並列に受取り、
これを、表3に指定するように、新しい3ビット表現z
1、…、z3に変換する。これら3ビット符号語は、1
2ビットのアドレスレジスタ33で並列に利用可能にな
る。アドレスレジスタ33は、3個の4ビット・シフト
レジスタから構成されている。5クロックサイクルごと
に、新しい符号語z1、z2、z3がアドレスレジスタ
33に移される。このときz1は最初のシフトレジスタ
に、z2は第2のシフトレジスタに、z3は第3のシフ
トレジスタに進む。これらシフトレジスタは4ビット幅
であるから、共に窓情報の12ビットを保持する。この
12ビットの窓は、ROM34の参照用テーブルをアド
レスする。ROM34の出力は、現在の符号語から復号
された二つのビットx1、x2である。これらビットx
1、x2は、次にレジスタ35、マルチプレクサ36、
およびレジスタ37を通して直列にされ、回復した直列
2進データを線39に供給する。
【0022】デコーダ16に対する制御信号は、すべて
線40のクロックパルスに応じてカウンタ38からの出
力QA、QB、QCから発生される。出力QCは、新し
い3ビットの再割当符号語をアドレスレジスタ33にロ
ードするのに使用される。出力QCはまた、x1、x2
の組をレジスタ35に記録し、ここでこの組はマルチプ
レクサ36とレジスタ37との組合せを通して直列化さ
れながら、保持されることができる。出力QBは、マル
チプレクサへの入力であって、マルチプレクサは、x1
およびx2のいずれかを選択し、どのデータをレジスタ
37に送るかを決定する。出力QAは、出力データクロ
ックとして働き、マルチプレクサからのデータのレジス
タ37への記録を制御する。
【0023】これら制御信号間の関係を図5に示す。直
列出力は、5符号クロックパルス(レート2/5符号に
必要な)ごとに2出力パルスを持つ対称クロックにより
発せられる。カウンタ38は、線路41の同期化信号に
より、デコーダ窓を正しく位置合せする。この同期化信
号は、データストリームを開始するプリアンサンブルか
ら生成される。
【0024】ROM34の内容は、デコーダ16の動作
のキーである。参照用テーブルは、エンコーダFSMに
より発生された可能な4符号語列のすべてを考慮し、各
場合の回復について正しいx1、x2を選択することに
より得られたものである。デコーダ11には全部で10
0個の縁(25の状態×状態あたり4個の縁)がある。 或る場合には、異なる状態で始まる同一の符号語系列(
縁系列とも言う)が存在する。各系列は、異なる縁で始
まるが、復号を独特にすべき場合には、同じ入力に復号
しなければならない。
【0025】表1のエンコーダFSMは、これら同等の
縁系列を同じx1、x2に復号させる入力割当を用いて
設計されている。表4の参照用真理値表は、表3で再割
当てされた3ビット符号語の名前または表現で書かれて
いる。エントリは、最も古い符号語(翻訳すべきもの)
を左に、続く三つの符号語(復号窓に必要な)を右にし
て、左から右に書かれている。新しい符号語を受取ると
、この語は、最も古い語(現在復号されている)が左に
移るにつれて、右から窓に移される。
【0026】表2および表4の真理値表は、それぞれR
OM21および34を使用して実施されているように示
してあるが、好適ならば、これらを個別の論理回路か、
またはプログラム可能論理アレイで実現することができ
ることが理解されるであろう。
【0027】本発明について、その好適実施例に関して
図示し、説明してきたが、当業者は、本発明の範囲およ
び教示から逸脱することなく、形態および細部の変更を
これら実施例に行うことができることを理解するであろ
う。               表1    (2,18
,2)エンコーダに関する有限状態機械現在の状態                          
 入力データ                   
   00         01        1
0        11              
       *   **    *   **  
  *   **    *   **       
       01    04−00100  17
−00100  18−00100  19−0010
0              02    06−0
0100  20−00100  21−00100 
 22−00100              03
    01−00100  02−00100  0
3−00100  05−00100        
      04    13−00000  14−
00000  15−00000  16−00000
              05    08−00
000  11−00000  23−00000  
10−00000              06 
   04−00001  05−00001  06
−00001  07−00001         
     07    01−00001  02−0
0001  03−00001  09−00001 
             08    13−010
00  14−01000  15−01000  1
6−01000              09  
  04−00000  17−00000  18−
00000  19−00000          
    10    20−00000  21−00
000  06−00000  22−00000  
            11    08−0100
0  10−01000  11−01000  23
−01000              12   
 01−00000  02−00000  03−0
0000  24−00000           
   13    13−00010  14−000
10  15−00010  16−00010   
           14    09−00010
  10−00010  11−00010  12−
00010              15    
01−01001  02−01001  03−01
001  08−00010            
  16    04−01001  05−0100
1  06−01001  07−01001    
          17    04−10000 
 17−10000  18−10000  19−1
0000              18    0
6−10000  20−10000  21−100
00  22−10000             
 19    01−10000  02−10000
  03−10000  05−10000     
         20    09−10010  
10−10010  11−10010  12−10
010              21    13
−10010  14−10010  15−1001
0  16−10010              
22    01−00001  02−00001 
 03−00001  08−10010      
        23    01−00000  0
2−00000  03−00000  09−010
00              24    08−
00000  11−00000  23−00000
  25−00000              2
5    20−00000  21−00000  
18−00000  19−00000       
                    *次の状態
    **符号語           表2   
 (2,18,2)デコータ関する有限状態機械の真理
値表              00   0000
1   00100   00100        
      01   00001   10001 
  00100              10  
 00001   10010   00100   
           11   00001   1
0011   00100             
 00   00010   00110   001
00              01   0001
0   10100   00100        
      10   00010   10101 
  00100              11  
 00010   10110   00100   
           00   00011   0
0001   00100             
 01   00011   00010   001
00               10   000
11   00011   00100       
        11   00011   0010
1   00100                00   00100 
  01101   00000          
    01   00100   01110   
00000                10  
 00100   01111   00000   
           11   00100   1
0000   00000             
 00   00101   01000   000
00              01   0010
1   01011   00000        
      10   00101   10111 
  00000              11  
 00101   01010   00000   
           00   00110   0
0100   00001             
 01   00110   00101   000
01              10   0011
0   00110   00001        
      11   00110   00111 
  00001              00  
 00111   00001   00001   
           01   00111   0
0010   00001             
 10   00111   00011   000
01              11   0011
1   01001   00000        
      00   01000   01101 
  01000              01  
 01000   01110   01000   
           10   01000   0
1111   01000             
 11   01000   10000   010
00              00   0100
1   00100   00000        
      01   01001   10001 
  00000              10  
 01001   10010   00000   
            11   01001   
10011   00000            
  00   01010   10100   00
000              01   010
10   10101   00000       
       10   01010   00110
   00000              11 
  01010   10110   00000  
            00   01011   
01000   01000            
  01   01011   01010   01
000              10   010
11   01011   01000       
       11   01011   10111
   01000              00 
  01100   00001   00000  
            01   01100   
00010   00000            
  10   01100   00011   00
000              11   011
00   11000   00000       
       00   01101   01101
   00010              01 
  01101   01110   00010  
             10   01101  
 01111   00010           
   11   01101   10000   0
0010              00   01
110   01001   00010      
        01   01110   0101
0   00010              10
   01110   01011   00010 
             11   01110  
 01100   00010           
   00   01111   00001   0
1001              01   01
111   00010   01001      
         10   01111   000
11   01001              1
1   01111   01000   00010
              00   10000 
  00100   01001          
    01   10000   00101   
01001                 10 
  10000   00110   01001  
               11   10000
   00111   01001         
     00   10001   00100  
 10000              01   
10001   10001   10000    
          10   10001   10
010   10000              
11   10001   10011   1000
0              00   10010
   00110   10000         
     01   10010   10100  
 10000              10   
10010   10101   10000    
          11   10010   10
110   10000              
00   10011   00001   1000
0              01   10011
   00010   10000         
     10   10011   00011  
 10000              11   
10011   00101   10000    
          00   10100   01
001   10010              
 01   10100   01010   100
10              10   1010
0   01011   10010        
      11   10100   01100 
  10010              00  
 10101   01101   10010   
           01   10101   0
1110   10010             
 10   10101   01111   100
10              11   1010
1   10000   10010        
      00   10110   00001 
  00001              01  
 10110   00010   00001   
           10   10110   0
0011   00001             
 11   10110   01000   100
10              00   1011
1   00001   00000        
      01   10111   00010 
  00000              10  
 10111   00011   00000   
           11   10111   0
1001   01000             
 00   11000   01000   000
00              01   1100
0   01011   00000        
      10   11000   10111 
  00000              11  
 11000   11001   00000   
           00   11001   1
0100   00000             
 01   11001   10101   000
00              10   1100
1   10010   00000        
      11   11001   10011 
  00000 論理方程式 z1 = y1 + y2 z2 = y1 + y4 + y3 z3 = y5 + y3 + (y1y4)    
     表4  (2, 18, 2)デコーダに対
する(2, 18, 2)参照用真理値表
【0028】
【発明の効果】上述のとおり、本発明によりレート2/
5(2、18、2)符号を符号化および復号する実際的
方法が提供される。
【図面の簡単な説明】
【図1】(2、18、2)符号を示す有限状態遷移図で
ある。
【図2】本発明を具現するデータ記憶装置のブロック図
である。
【図3】エンコーダのブロック図である。
【図4】デコーダのブロック図である。
【図5】デコーダの制御信号のタイミング図である。
【符号の説明】
10・・・データ源、11・・・エンコーダ、12・・
・書き込み手段 13・・・データ記憶媒体、14・・・読み取り手段1
5・・・データ検出器及び、シンクロナイザ、16・・
・スライデイング・ブロック・デコーダ、17・・・デ
ータ出力

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】逐次2入力ビットと直前の符号化動作から
    得られた5ビットの状態ベクトルとを受取る手段と、前
    記2入力ビットと5ビット状態ベクトルとに基いて5ビ
    ットの符号語と新しい5ビットの状態ベクトルを生成す
    る手段とを具備し、前記5ビットの符号語を、0000
    0、00001、00010、00100、01000
    、10000、10010、01001の8個の可能な
    符号語から選定する、2進入力データを(2、18、2
    )制約条件を満足する符号データに変換するエンコーダ
  2. 【請求項2】25の状態を有する有限状態機械から成る
    請求項1に記載のエンコーダ。
  3. 【請求項3】入力データの2進符号ビット系列を、複数
    の2進数1の間に1対から9対の連続する0が存在し、
    且つ入力データ内のビット数の符号列内のビット数に対
    する比が2/5であるように符号化する有限状態機械で
    あって、(a)前記機械のそのとき現在の状態および前
    記入力データから逐次選定された2ビットの値から決ま
    る5ビットの符号語を出力し、(b)前記現在の状態お
    よび前記逐次選定された2ビットの値から前記機械の次
    の状態を選択するように動作することができるものから
    構成されていて、2進入力データの所定数のビットを2
    進符号データ列に符号化する装置。
  4. 【請求項4】5ビット符号語を、00000、0000
    1、00010、00100、01000、10000
    、10010、および01001の8個の可能な符号語
    から選択する、請求項3に記載の装置。
  5. 【請求項5】前記有限状態機械には25の状態がある、
    請求項3に記載の装置。
  6. 【請求項6】有限状態機械が、2進入力データを1列の
    直列(2、18、2)2進符号データに変換する下記の
    状態、および状態間の経路を備えており、逐次選択した
    2入力ビットが  00、01、10、または11であ
    り、ハイフンで結んだ系列は次の状態および5ビット符
    号語を備えている、請求項3に記載の装置。
  7. 【請求項7】直列データ列をj個のnビット符号語に変
    換する手段と、各nビット符号語を、k<nとして、再
    割当てされたkビットの符号語表現に変換する手段と、
    j個の隣接するkビット符号語表現の組合せを集める手
    段と、再割当てされた各符号語表現を、j個のkビット
    符号語表現のそのとき現在の組対応するmビット出力に
    変換する手段と、連続するmビット出力を直列2進デー
    タに変換する手段とから構成され、直列レートm/n符
    号データ列を直列2進データに符号化する装置。
  8. 【請求項8】mが1であり、nが5であり、jが4であ
    り、kが3である、請求項7に記載の装置。
  9. 【請求項9】前記再割当てされた符号語表現を変換する
    手段が、入力を、5ビット符号語から3ビット符号語表
    現に変換する結果、20ビットから12ビットに縮小す
    る参照用テーブルである、請求項7に記載の装置。
  10. 【請求項10】逐次2入力ビットと直前の符号化動作か
    ら得られた5ビットの状態ベクトルとを受取る手段と、
    前記2入力ビットと5ビットの状態ベクトルとに基いて
    5ビットの符号語と新しい5ビット状態ベクトルとを生
    成する手段とを備えたエンコーダ手段と、2進符号デー
    タを4個の5ビット符号語に変換する手段と、各5ビッ
    ト符号語を逐次、再割当てされた3ビット符号語表現に
    変換する手段と、4個の隣接する3ビット符号語表現の
    組を集める手段と、再割当てされた各符号語表現を前記
    4個の3ビット符号語表現のそのとき現在の組に対応す
    る2ビット出力に変換する手段と、連続する2ビット出
    力を直列2進データに変換する手段とを備えたデコーダ
    手段とから構成され、直列2進入力データを(2、18
    、2)制約条件を満足する直列2進符号データに変換し
    、これを直列2進入力データに再変換する装置。
  11. 【請求項11】2進入力データを2入力ビットの順次の
    組に変換する段階と、直前の符号化動作から5ビットの
    状態ベクトルを得る段階と、8個の可能な符号語 00
    000、00001、00010、00100、010
    00、10000、10010、01001 を供給す
    る段階と、前記2入力ビットと5ビット状態ベクトルと
    から、前記可能な5ビット符号語の適切な一つを生成す
    る段階とを含み、2進入力データを(2、18、2)制
    約条件を満足する2進符号データに変換する符号化方法
  12. 【請求項12】直列符号列をj個のnビット符号語に変
    換する段階と、各nビット符号語を、k<nとして、再
    割当てされたkビット符号語表現に変換する段階と、j
    個の隣接するkビット符号語表現の組を集める段階と、
    再割当てされた各符号語表現をj個のkビット符号語表
    現のそのとき現在の組に対応するmビット出力に変換す
    る段階と、連続するmビット出力を直列2進データに変
    換する段階とを含み、直列2進符号データ列を直列2進
    データに符号化する方法。
  13. 【請求項13】mが2であり、nが5であり、jが4で
    あり、kが3である、請求項12に記載の方法。
  14. 【請求項14】第2の変換段階中に、nビット符号語を
    逐次、再割当てされたkビット符号語表現に変換する、
    請求項12に記載の方法。
JP3270553A 1990-10-29 1991-09-24 レート2/5(2、18、2)符号を使用する2進データの符号化および復号の方法及び装置 Expired - Fee Related JP2673068B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US60528890A 1990-10-29 1990-10-29
US605288 1990-10-29

Publications (2)

Publication Number Publication Date
JPH04266222A true JPH04266222A (ja) 1992-09-22
JP2673068B2 JP2673068B2 (ja) 1997-11-05

Family

ID=24423040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3270553A Expired - Fee Related JP2673068B2 (ja) 1990-10-29 1991-09-24 レート2/5(2、18、2)符号を使用する2進データの符号化および復号の方法及び装置

Country Status (2)

Country Link
EP (1) EP0484072A3 (ja)
JP (1) JP2673068B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58119273A (ja) * 1981-12-31 1983-07-15 インターナシヨナル ビジネス マシーンズ コーポレーシヨン 符号器
JPS58164377A (ja) * 1982-03-24 1983-09-29 Matsushita Electric Ind Co Ltd 信号圧縮方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4463344A (en) * 1981-12-31 1984-07-31 International Business Machines Corporation Method and apparatus for generating a noiseless sliding block code for a (2,7) channel with rate 1/2
DE3825960A1 (de) * 1987-09-01 1989-03-16 Hitachi Ltd Verfahren und vorrichtung zur digitalen informationscodierung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58119273A (ja) * 1981-12-31 1983-07-15 インターナシヨナル ビジネス マシーンズ コーポレーシヨン 符号器
JPS58164377A (ja) * 1982-03-24 1983-09-29 Matsushita Electric Ind Co Ltd 信号圧縮方法

Also Published As

Publication number Publication date
JP2673068B2 (ja) 1997-11-05
EP0484072A3 (en) 1992-08-05
EP0484072A2 (en) 1992-05-06

Similar Documents

Publication Publication Date Title
US5173694A (en) Binary data encoding and decoding using a rate 2/5 (2,18,2) code
Siegel Recording codes for digital magnetic storage
US4760378A (en) Method and apparatus for converting a run length limited code
EP0554638A2 (en) Method and apparatus for implementing PRML codes with maximum ones
JPH0158705B2 (ja)
JPH0544206B2 (ja)
US5537422A (en) Synchronization signal detector, synchronization signal detecting method and demodulator
JPH0652620B2 (ja) コード変換器、記録媒体、及びデータ変換方法
US5535187A (en) High capacity run-length-limited coding system employing asymmetric and even-spaced codes
JPH0614617B2 (ja) 2値符号復号装置
JPH10508456A (ja) mビットの情報語の系列を変調信号に変換する方法、記録キャリアを製造する方法、コード装置、装置、記録装置、信号及び記録キャリア
US6127951A (en) Modulating device, modulating device, demodulating device, demodulating device, and transmission medium run length limited coder/decoder with restricted repetition of minimum run of bit sequence
Brickner et al. Design of a rate 6/7 maximum transition run code
US4672362A (en) Binary data encoding and decoding process
JP3935217B2 (ja) mビット情報ワードのシーケンスから変調信号への変換
US5781130A (en) M-ary (d,k) runlength limited coding for multi-level data
KR930003259B1 (ko) 광기록과 광판독을 위한 코드변환장치와 복호장치
US6188335B1 (en) Method and apparatus having cascaded decoding for multiple runlength-limited channel codes
JP2000040968A (ja) 符号化方法および符号化装置、復号化方法および復号化装置、並びに提供媒体
EP0090047B1 (en) Encoding and decoding system for binary data
JP2003288760A (ja) 変調方法、変調装置、記録媒体、復調方法および復調装置
US6985320B2 (en) Method and apparatus for encoding data to guarantee isolated transitions in a magnetic recording system
KR20020038709A (ko) 이진 소스신호의 복수의 데이터 비트의 스트림을 이진채널신호의 복수의 데이터 비트의 스트림으로 인코딩하는장치, 메모리장치, 정보 기록장치, 기록매체, 코딩장치와,재생장치
JPH04266222A (ja) レート2/5(2、18、2)符号を使用する2進データの符号化および復号の方法及び装置
KR100470026B1 (ko) 정보를 코딩/디코딩하는 방법 및 장치

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees