DE3825960A1 - Verfahren und vorrichtung zur digitalen informationscodierung - Google Patents
Verfahren und vorrichtung zur digitalen informationscodierungInfo
- Publication number
- DE3825960A1 DE3825960A1 DE3825960A DE3825960A DE3825960A1 DE 3825960 A1 DE3825960 A1 DE 3825960A1 DE 3825960 A DE3825960 A DE 3825960A DE 3825960 A DE3825960 A DE 3825960A DE 3825960 A1 DE3825960 A1 DE 3825960A1
- Authority
- DE
- Germany
- Prior art keywords
- binary
- binary digit
- numbers
- code
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
- H03M5/145—Conversion to or from block codes or representations thereof
Description
Die vorliegende Erfindung betrifft digitale Informationscodiersysteme
zur Codierung einer Bitfolge binärer Digitalinformation
in eine für eine digitale Aufzeichnung geeignete
Bitfolge, insbesondere für die magnetische Digitalaufzeichnung.
Bei für eine hochdichte digitale Aufzeichnung verwendeten
Codiermethoden hat man bislang lauflängenbegrenzte Codes
(sogenannte RLLC), wie (2, 7)-Codes, die die minimale Lauflänge
2 (beispielsweise eine minimale Anzahl von zwischen
Einsen eingefügten Nullen) und eine maximale Lauflänge von 7
(in der gleichen Weise eine maximale Anzahl von Nullen)
haben, sowie (1, 7)-Codes, die eine minimale Lauflänge von 1
und eine maximale Lauflänge von 7 haben, und dergleichen
eingesetzt.
Solche Codierverfahren werden beispielsweise in der Japanischen
Patentoffenlegungsschrift Nr. JP-A-55-47 539, der JP-A-58-13 020
und der JP-A-58-1 19 273 (entsprechend der US-PS
44 88 142) beschrieben.
Die allgemeinen Eigenschaften, wie Kanalkapazität und dergleichen
von RLLC sind beispielsweise in "IBM J. Res.
Develop.", Vol. 14, Nr. 4 (1970), S. 376 bis 383 und weiteren
Druckschriften beschrieben.
Mit der vorliegenden Erfindung sollen Codes zur Verfügung
gestellt werden, deren Eigenschaften im Vergleich mit bekannten
RLLC eine allgemeinere und umfassendere Anwendung
erlauben.
Um die Fragen zu erläutern, die sich bei herkömmlichen RLL-Codes
ergeben, werden zunächst die Eigenschaften der bei der
magnetischen Digitalaufzeichnung verwendeten RLL-Codes erläutert.
Die Eigenschaften solcher zur magnetischen Digitalaufzeichnung
geeigneter Codes sollen wie folgt sein:
- 1. Ein hoher Betrag der Zeitverschiebung (die Erfassungsfensterweite genannt wird) zwischen Spitzen der wiedergegebenen Signalimpulse soll gewährleistet sein, um Codes magnetisch aufgezeichneter Digitalsignale zu erfassen. Besonders ist es zur Umformung eines gewöhnlichen Codezugs ohne Begrenzung der Folge von Nullen und Einsen in einen anderen Codezug, dessen Null- und Einsanordnung begrenzt ist, wie bei den RLL-Codes, notwendig, den ursprünglichen Codezug in Blöcke in Einheiten von m Bits einzuteilen und jeden aus m Bit bestehenden Block in einen n Bitcode umzusetzen, wobei n größer als m ist. Der umgesetzte Digitalcode wird magnetisch aufgezeichnet und wiedergegeben. In diesem Fall wird die Daten- oder Codeerfassungsfensterweite, die gleich der durch ein Bit belegten Zeitdauer ist, gleich m/n (was durch R angegeben wird), wenn die Zeitdauer, die ein Bit des ursprünglichen Codes einnimmt, als Zeiteinheit dient. Um die gewünschte Eigenschaft zu erzielen, sollte der Wert m/n so groß wie möglich sein.
- 2. Es soll ein möglichst hoher minimaler Magnetisierungsumkehrabstand vorhanden sein, um Interferenzen zwischen wiedergegebenen Signalen zu vermeiden.
Wenn man annimmt, daß pro umgesetztes "1"-Bit eine Umkehr
der Magnetisierrichtung während der Aufzeichnung auftritt,
wird der minimale Magnetisierungsumkehrabstand d + 1, wobei d
eine minimale Lauflänge ist. Der Abstand zwischen benachbarten
Einsen wird gleich m/n × (d + 1) (welches durch R angegeben
wird), wenn die von einem Bit des ursprünglichen Codes
belegte Zeitdauer als Zeiteinheit dient. Mit größerwerdendem
Magnetisierungsumkehrabstand zwischen "1"-Bits reduzieren
sich die Interferenzen zwischen wiedergegebenen Schwingungen,
so daß es wünschenswert ist, den Wert m/n × (d + 1) zu
erhöhen.
Die oben unter (1) und (2) beschriebenen Eigenschaften sind
in Fig. 4 anhand üblicher Codes dargestellt. In Fig. 4
stellt die Abszisse die Erfassungsfensterweite W, das ist
m/n, dar, während die Ordinate den minimalen Magnetisierungsumkehrabstand
R, das ist m/n × (d + 1), darstellt. Die
oben unter (1) und (2) beschriebenen Kennwerte sind relativ
zu beiden Achsen aufgezeichnet, so daß man die gewünschten
Kennwerte in einem oberen rechten Bereich des Diagramms erhält.
Bei minimaler Lauflänge gleich d sind Codes auf einer
geraden Linie mit der Steigung d + 1 aufgezeichnet.
(2, 7)-Codes sind im Punkt 41 auf einer geraden Linie mit d = 2 dargestellt;
(1, 7)-Codes sind in einem Punkt 42 auf einer geraden Linie mit d = 1 dargestellt;
MFM-Codes sind im Punkt 43 der geraden Linie mit d = 1 dargestellt;
schließlich sind NRZ-Codes in einem Punkt 44 auf einer geraden Linie mit d = 0 dargestellt.
(2, 7)-Codes sind im Punkt 41 auf einer geraden Linie mit d = 2 dargestellt;
(1, 7)-Codes sind in einem Punkt 42 auf einer geraden Linie mit d = 1 dargestellt;
MFM-Codes sind im Punkt 43 der geraden Linie mit d = 1 dargestellt;
schließlich sind NRZ-Codes in einem Punkt 44 auf einer geraden Linie mit d = 0 dargestellt.
Ein Code, dessen Anordnung von Nullen und Einsen begrenzt
ist, wie beim RLLC, muß die Bedingung m/n < C erfüllt sein,
wobei C die Kanalkapazität ist. Deshalb ist der zulässige
Höchstwert von m/n abhängig von einer gegebenen minimalen
Lauflänge d. Solche Höchstwerte sind in Fig. 4 für jede
minimale Lauflänge d an Punkten 45 auf geraden Linien der
Steigung d + 1 dargestellt, wobei die maximale Lauflänge k
unbestimmt ist, und der Wert der Kanalkapazität C ist durch
die Abszisse dargestellt. Die Kanalkapazität C läßt sich aus
folgender Beziehung berechnen:
wobei S ÿ eine Zustandsübergangsmatrix darstellt, wie sie in
Fig. 2 gezeigt ist, die einem Codezustandsübergangsdiagramm
entspricht, wie es die später zu beschreibenden Fig. 1A und
1B zeigen. Falls ein Element (ÿ) gleich 1 ist, bedeutet
dies den Übergang vom Zustand i zum Zustand j, und falls das
Element 0 ist, bedeutet dies, daß kein Übergang auftritt.
Die Leistung hochdichter Aufzeichnungen ist von dem jeweils
schlechteren der beiden Kennwerte (1) und (2) begrenzt und
davon abhängig. Wir betrachten die üblich verwendeten (2, 7)-Codes
und (1, 7)-Codes. Deren Erfassungsfensterweiten
betragen jeweils 0,5 und 0,667, und ihre minimalen Magnetisierungsumkehrabstände
betragen jeweils 1,5 und 1,333. Der
Grund der Begrenzung der hochdichten Aufzeichnung von (2, 7)-Codes
besteht darin, daß ihre Erfassungsfensterweite klein
ist, obwohl ein relativ großer minimaler Magnetisierumkehrabstand
möglich ist. Dagegen besteht ein Grund der Begrenzung
der hochdichten Aufzeichnung (1, 7)-Codes darin, daß
der minimale Magnetisierumkehrabstand trotz verhältnismäßig
großer Erfassungsfensterweite klein ist. Wenn man solche
Codes verwendet, deren Kennwerte zwischen denen der (2, 7)-
und (1, 7)-Codes liegen, so führt dies zu einer hochdichten
Aufzeichnung.
Aus Fig. 4 ergibt sich jedoch, daß die lauflängenbegrenzten
Codes (RLLC) nur auf den geraden Linien der Steigung d + 1 (d = 0,
1, 2, . . .) liegen, und daß auf einer dazwischenliegenden
Geraden befindliche Codes nicht gefunden wurden. Anders
ausgedrückt, kann die Steigung (d + 1) einer geraden Linie
nicht einen beliebigen Wert erhalten, da der Wert d eine
Ganzzahl ist. Alle anderen binären Codes, wie z. B. die unter
der Bezeichnung FM-, PE-, MFM-Codes üblichen, die bislang
noch nicht in die Kategorie der RLLC eingeordnet wurden,
können als eine Art RLLC betrachtet werden, so daß sie
denselben Beschränkungen unterliegen.
Es ist wünschenswert, daß sich die Steigung oder Abstufung
wesentlich und freizügig verändern läßt. Beispielsweise
würde sich, falls eine zwischen den Geraden für d = 1 und d = 2
liegende Gerade möglich wäre, ein gewünschter Kennwert
zwischen beiden Kennwerten (1) und (2) einstellen.
Es ist deshalb Aufgabe der Erfindung, die im Stand der
Technik auftretenden, oben beschriebenen Probleme zu lösen,
die aufgezeigten Begrenzungen im wesentlichen zu vermeiden
und die Codes zur Verfügung zu stellen, deren Datenerfassungsfensterweite
und deren minimaler Magnetisierungsumkehrabstand
auf beliebige Werte innerhalb der Grenze der Kanalkapazitäten,
wie sie in Fig. 4 aufgezeigt ist, eingestellt
werden können.
Um diese Aufgabe zu lösen, wird gemäß dem vorgeschlagenen
Verfahren und der Vorrichtung zur digitalen Informationscodierung
ein binärer Codezug gewöhnlicher binärer Digitalinformation,
der keine Beschränkung der Bitanordnung aufweist,
in einen speziellen binären Codezug in folgender
Weise umgeformt. Dieser neue binäre Codezug ist aus einem
RLLC derart aufgebaut, daß zwischen einer ersten Binärziffer,
beispielsweise "1" und der nächsten ersten Binärziffer
"1" jedes Codes eine zweite Binärziffer, beispielsweise "0"
eingefügt ist, und daß die Anzahl (Lauflänge) eingefügter
aufeinanderfolgender Bits einen Wert zwischen einem frei
wählbaren ganzzahligen Minimalwert d und einem anderen ganzzahligen
Maximalwert k annimmt. Die Lauflänge nimmt einen
Wert an, der sich durch Addition eines ganzzahligen Vielfachen
einer bestimmten positiven Ganzzahl s zum Minimalwert
d innerhalb des durch den Minimalwert d und den Maximalwert
k definierten Bereichs ergibt, wobei die positive Ganzzahl 2 s oder
größer als 2 und bezüglich d + 1 eine teilerfremde Zahl ist. Der
Maximalwert k ergibt sich durch Addition eines ganzzahligen
Vielfachen der positiven Ganzzahl s zum Minimalwert d.
Zum Beispiel ergeben sich die oben genannten Werte zu d = 4, k = 16
und s = 2 in einem Fall, wo jeweils 4 oder 5 Biteinheiten
eines binären Codezugs der ursprünglichen Digitalinformation
ohne Begrenzung der Bitanordnung in einem 14- oder 17-Bit
RLLC umgesetzt werden.
Nun wird der Unterschied zwischen einem RLLC der vorliegenden
Erfindung und dem im Stand der Technik bekannten beschrieben.
Ein bekannter RLLC kann als Lauflänge alle Ganzzahlen zwischen
dem Mindestwert d und dem Höchstwert k verwenden,
wohingegen die erfindungsgemäße Codierung unter folgender
Bedingung verwirklicht ist:
Die Lauflängen von "0" sind nur gestattet bei Werten jedes
schrittweisen Inkrements s, das zum Mindestwert d addiert
wird innerhalb des Bereichs vom Mindestwert d zum Höchstwert
k, wobei das Inkrement s eine frei wählbare positive Ganzzahl
gleich oder größer als 2 und teilerfremd mit (d + 1) ist.
Die Lauflängen von "0" sind nämlich d, d + s, d + 2 s, d + 3 s, . . .,
k, und die anderen Lauflängen sind nicht erlaubt. Der Wert k
ergibt sich durch Addition eines ganzzahligen Vielfachen von
s zum Mindestwert d, und diejenigen Lauflängen, deren Wert
zwischen d und k liegt, haben einen Zwischenraum, der gleich
einem ganzzahligen Vielfachen von s ist. Die Zustandsübergangsdiagramme
von Codes mit in dieser Weise begrenzter
Bitanordnung sind in den Fig. 1A und 1B dargestellt, wobei
beispielhaft der Fall d = 4, k = 10 und s = 2 angenommen
ist. Fig. 1A zeigt das Zustandsübergangsdiagramm eines bekannten
(2, 7)-Codes, während Fig. 1B das Zustandsübergangsdiagramm
eines erfindungsgemäß vorgeschlagenen Codes darstellt.
In den Fig. 1A und 1B gibt Ziffer an, daß ein
Zustand unmittelbar nach der Codierung eines "1"-Bits generiert
wurde. Die Ziffer gibt beispielsweise einen
Zustand an, wo zwei aufeinanderfolgende Nullen nach der "1"
erzeugt wurden. Der durch die Ziffern → dargestellte
Fall gibt eine Möglichkeit eines Übergangs vom Zustand
zum Zustand an.
Mit einem so gestalteten Codiersystem lassen sich beliebige
und gewünschte Kennwerte den Mindestmagnetisierungsumkehrabstand
R und die Datenerfassungsfensterweite W betreffend,
jeweils dargestellt in Einheiten von Bitabständen der
ursprünglichen binären Digitalinformation erreichen, die
bislang durch bekannte RLLCs nicht erreicht wurden. Dies
wird nachstehend genauer erläutert:
Zunächst wird die Datenerfassungsfensterweite W betrachtet.
Falls ein m-Bit-Ursprungscode in einen n-Bit Code umgesetzt
wird, beträgt die 1-Bitzeitdauer des umgesetzten Codes m/n,
wenn eine Bitlänge des Ursprungscodes als Zeiteinheit dient.
Die Datenerfassungsfensterweite W eines solchen umgesetzten
Codes wird scheinbar s mal so groß als der m/n-Wert zum
Zeitpunkt der Wiedergabe des umgesetzten Codes. Insbesondere
liegen die Zeitpunkte, zu denen eine nächste "1" nach der
vorangehenden "1" empfangen wurde, auf 1-Bit-Zeitintervallen
d + 1, d + 1 + s, d + 1 + 2 s, d + 1 + 3 s, . . . angefangen vom Zeitpunkt, wo
die vorangehende "1" empfangen wurde. Im Ergebnis kann die
Erfassung der Position der nachfolgenden "1" nach dem Empfang
der vorangehenden "1" mittels eines Erfassungsfensters,
dessen Weite s Bits beträgt, durchgeführt werden. Solche
Zeitpunkte sind in Fig. 3 für den Fall d = 4, k = 10 und s = 2
dargestellt. Die in Fig. 3 dargestellten Zeitpunkte werden
anhand der später behandelten Ausführungsbeispiele näher
beschrieben.
Der Mindesmagnetisierungsumkehrabstand R läßt sich als m/n × (d + 1)
angeben, wenn das 1-Bitintervall eines ursprünglichen
Codes als Zeiteinheit dient. Gemäß Fig. 4 lassen sich
eine beliebige Steigung und damit ein gewünschter Kennwert
durch Änderung des Wertes s relativ zum Wert d erreichen,
weil das Verhältnis (das ist die Steigung) des Mindestmagnetisierungsumkehrabstandes
R zur Erfassungsfensterweite W
gleich (d + 1)/s ist.
Die Erfindung wird im folgenden in Ausführungsbeispielen
anhand der Zeichnung näher beschrieben. Es zeigen:
Fig. 1A und 1B Beispiele von Zustandsübergangsdiagrammen
jeweils für einen bekannten Code und für
einen erfindungsgemäß vorgeschlagenen Code;
Fig. 2 eine Zustandsübergangsmatrix in Übereinstimmung
mit den Zustandsübergangsdiagrammen
gemäß den Fig. 1A und 1B;
Fig. 3 ein Beispiel des Erfassungsfensters für die
erfindungsgemäßen Codes;
Fig. 4 die Kennwerte bekannter lauflängenbegrenzter
Codes abhängig von verschiedenen Werten von R
und W;
Fig. 5A und 5B jeweils Codeblöcke und eine Codiertabelle
einer ersten Ausführungsart des erfindungsgemäß
vorgeschlagenen digitalen Informationscodiersystems;
Fig. 6A und 6B jeweils Codeblöcke und eine Codiertabelle
einer zweiten Ausführungsart des erfindungsgemäß
vorgeschlagenen digitalen Informationscodiersystems;
Fig. 7 eine Zahlendarstellung von in den Fig. 5B und
6B verwendeten Nummern;
Fig. 8 ein Blockschaltbild einer erfindungsgemäßen
Schaltung zur Codeerfassung während deren
Wiedergabe;
Fig. 9 Signalformen an verschiedenen Teilen der in
Fig. 8 dargestellten Schaltung;
Fig. 10 gleichartige Signalformen an verschiedenen
Teilen einer Schaltung gemäß einem weiteren
Ausführungsbeispiel der Erfindung;
und
Fig. 11 Kennwerte von erfindungsgemäß vorgeschlagenen
Codes abhängig von verschiedenen Werten von R
und W, ähnlich Fig. 4.
Zunächst wird eine bestimmte Codeumsetzung mit den Bedingungen
von d = 4, k = 16 und s = 2 beschrieben. Der aus m = 4
Bits bestehende Ursprungscode kann in einem Code von n = 14
Bits mit einer gegenseitigen 1 : 1-Zuordnung umgesetzt
werden. Das entsprechende Codierverfahren wird nachstehend
beschrieben. Ein solches Codiersystem wird durch eine Zahlendarstellung
(d, k, s, m, n) und im obigen spezifischen
Fall durch (4, 16, 2, 4, 14) dargestellt.
Es gibt 47 Codeblöcke aus 14 Bits, die die obige Bedingung d = 4,
k = 16 und s = 2 erfüllen, wie Fig. 5A zeigt. Die
obigen Bedingungen müssen bei einer aufeinanderfolgenden
Kopplung dieser Codeblöcke erfüllt sein. Falls jedoch ein 4-Bit
Ursprungscode, der 2⁴ = 16 Bitkombinationen aufweist, so
angeordnet ist, daß jede Bitkombination einen entsprechenden
Codeblock hat, können nicht alle nachfolgenden Codeblöcke
entsprechende 16 Bitkombinationen haben. Angesichts dieser
Tatsache wird ein bekanntes Gleitblockcodierverfahren angewendet,
damit ein entsprechender Codeblock in jedem möglichen
Fall erhalten wird. Dies wird nachstehend beschrieben:
Bei der Anwendung des Gleitblockcodiersystems auf (4, 16, 2,
4, 14)-Codes wird einer von 44 "Zuständen" für 47 Codeblöcke
vor der Eingabe eines 4-Bit Ursprungsdatenblocks gesetzt.
Wenn ein 4-Bit Ursprungsdatenblock eingegeben wird, erfolgt
ein Zugriff zum "Zustand" für die Auswahl eines auszugebenden
Codeblocks. Ein danach zu benutzender "Zustand" wird
durch den laufenden "Zustand" und die momentan eingegebenen
Daten entschieden und dadurch die nächste Dateneingabe vorbereitet.
Mit einem solchen Verfahren läßt sich ein einzelner
auszugebender Codeblock eindeutig nach Maßgabe der eingegebenen
Daten jeder eingegebenen Datenfolge entscheiden.
Fig. 5B stellt ein besonderes Beispiel der Zuordnungen zwischen
nachfolgenden "Zuständen" und "auszugebenden Codeblöcken"
dar, indem die "laufenden Zustände" und "eingegebenen
Daten" als Parameter verwendet werden. Für die in Fig. 5B
enthaltenen Zahlen wird die in Fig. 7 dargestellte Zahlendarstellung
verwendet, wobei der Zähler einen "nächsten
Zustand" und der Nenner einen "auszugebenden Codeblock (auszugebende
Codenummer)" darstellen. Da die in Fig. 5A gezeigten
25., 26. und 37. Codeblöcke, wie Fig. 5B zeigt, nicht verwendet
werden, genügt es, daß die Codes und die Zustände
jeweils die Nummernwerte 44 haben. Falls der Codeblock aufeinanderfolgend
auf jedes Eingangsdatum hin in Übereinstimmung
mit der in Fig. 5B dargestellten Tabelle ausgegeben
wird, sind die Bedingungen d = 4, k = 16 und s = 2 in jeder
Eingabedatenfolge erfüllt. Beim Decodieren solcher Codes
läßt sich ein ursprüngliches 4-Bit-Datum eindeutig durch
Prüfen des Übergangszustands zwischen zwei aufeinanderfolgender
Codeblöcke identifizieren.
Es ist leicht verständlich, daß zur Realisierung der oben
beschriebenen Codierung und Decodierung Schaltungsmittel wie
Nur-Lese-Speicher und logische Schaltungen eingesetzt werden
können, die die obige Codewandlung und Rückumsetzung der in
den Fig. 5A und 5B dargestellten Tabellen durchführen.
Außerdem fand sich, daß ein Ursprungsdatum von 5 Bits in
Codeblöcke von 17 Bits mit den Bedingungen d = 4, k = 16 und
s = 2 in der gleichen Weise umgesetzt werden kann. Dieses
Codiersystem wird (4, 16, 2, 5, 17)-Codiersystem genannt,
ähnlich wie im Falle des oben beschriebenen Ausführungsbeispiels.
Die Beschreibung dieses Codiersystems ist weggelassen.
Die oben genannten Ausführungsarten sind unter Verwendung
einer Gleitblockcodiermethode beschrieben. Jedoch können
auch andere unterschiedliche Codiermethoden verwendet werden.
Solche Codierverfahren betreffen die vorliegende Erfindung
nicht direkt, so daß sie nicht weiter beschrieben sind.
Nun werden die Kennwerte der oben genannten beiden Codearten
beschrieben. Die Mindestmagnetisierungsumkehrabstände R = m/n × (d + 1),
die sich durch die Verwendung eines 1-Bitintervalls
der Ursprungsdaten als Zeiteinheit ergeben, sind jeweils
1,429 und 1,471 und die Erfassungsfensterweiten W = m/n
multipliziert mit s = 2 betragen jeweils 0,571 und
0,588. Wenn man diese sich ergebenden Abstände R und Weiten
W betrachtet, sieht man, daß diese Codes Kennwerte haben,
die zwischen denen der (2, 7)-Codes und (1, 7)-Codes liegen.
Außerdem ergab sich, daß ein Ursprungsdatum von 3 Bits in einem
8-Bit-Codeblock mit den Bedingungen d = 2, k = 10, und s = 2
in der gleichen, oben beschriebenen Weise, umgesetzt werden
kann. Dieses Codiersystem wird in derselben Weise wie
oben (2, 10, 2, 3, 8)-Codiersystem genannt. Bei der Anwendung
des Gleitblockcodiersystems auf die (2, 10, 2, 3, 8)-Codes
ergibt sich die Codeblocktabelle, wie sie bei den
obigen Ausführungen eingesetzt wird, gemäß der Fig. 6A. Fig. 6B
zeigt ein einzelnes Beispiel der Zuordnung zwischen den
"nächsten Zuständen" und den "auszugebenden Codeblöcken",
indem die "laufenden Zustände" und die "eingegebenen Daten"
als Parameter verwendet werden. Obwohl der erste und der 18.
Code in Fig. 6A jeweils dasselbe Bitmuster haben, wird ihnen
jeweils eine andere Zahl zugeteilt, weil angenommen wird,
daß diese mit unterschiedlichen Codes gekoppelt sind.
Außerdem ergab sich, daß ein (2, 18, 2, 4, 10)-Codiersystem
möglich ist. In diesem Fall benötigt man für die Anwendung
des Gleitblockcodiersystems 37 Codeblöcke und 37 Zustände.
Die Beschreibung ist jedoch weggelassen.
Der durch die Verwendung des 1-Bitintervalls der Ursprungsdaten
als Zeiteinheit sich ergebende minimale Magnetisierungsumkehrabstand
B beträgt bei den beiden zuletzt beschriebenen
Codiersystemen jeweils 1,125 und 1,2 und ihre
Erfassungsfensterweiten W sind jeweils 0,75 und 0,8. Es ist
ersichtlich, daß die sich ergebenden Abstände R und Weiten W
dieser Codes jeweils zwischen denen der (1, 7)-Codes und der
NRZ-Codes liegen. Insbesondere ist der Mindestmagnetisierungsumkehrabstand
des zuletzt beschriebenen Codes der beiden
obigen Codiersysteme 1,5mal so groß als der 4/5-Umsetzungs-GCR-Codes,
die bei der magnetischen Bandaufzeichnung
und Wiedergabe üblicherweise verwendet werden. Die
Erfassungsfensterweite ist dieselbe wie beim 4/5-Umsetzungs-GCR-Code.
Somit erhält man ein überlegenes Codiersystem.
Außerdem stellte es sich heraus, daß ein (0, 6, 2, 4, 6)-Codiersystem
möglich ist. In diesem Fall werden zur Anwendung
des Gleitblockcodiersystems 31 Codeblöcke und 31 Zustände
benötigt, deren Beschreibung weggelassen ist. Der
Mindestmagnetisierungsumkehrabstand R dieser Codes hat den
verhältnismäßig kleinen Wert 0,667, wohingegen die Erfassungsfensterweite
W = 1,333, also größer als 1 ist, was bislang
als nicht möglich angesehen wurde.
Die obige Beschreibung diente zur Verdeutlichung, daß Codes
mit bislang für unmöglich gehaltenen Eigenschaften bzw.
Kennwerten erhalten wurden.
Die folgende Beschreibung soll verdeutlichen, daß die gemäß
der Erfindung vorgeschlagenen Codes diese herkömmlichen
Codes nicht enthalten. Zunächst ergeben sich (1, 7)-Codes
bei der Bedingung s = 1. Falls man diese mit der Bedingung s = 2
modifiziert, ergibt sich s als Bruchteil von d + 1, so daß
(1, 7)-Codes von der vorliegenden Erfindung nicht umfaßt
werden. Auch wenn der Wert s sich von 2 und 3 unterscheidet,
erhält man den Wert k durch Addition eines ganzzahligen
Vielfachen von s zu d, so daß (1, 7)-Codes von der Erfindung
nicht umfaßt werden. Falls man nur den Wert s = 3 verwendet,
sind (1, 7)-Codes in dieser Erfindung enthalten. Nun werden
die Kennwerte solcher Codes behandelt. In diesem Fall sind
die Lauflängen 1, 4 und 7, und die Kanalkapazität dieser
Codes ergibt sich zu etwa 0,372. Deshalb lassen sich nicht,
wie üblich, die Werte m = 2 und n = 3 verwenden. Statt dessen
benötigt man, damit die Beziehung m/n < C erfüllt ist, die
Werte m = 2 und n = 6, was m/n = 0,333 ergibt. Unter diesen
Bedingungen werden der Mindestmagnetisierungsumkehrabstand R = 0,667
und die Erfassungsfensterweite W = 1, was ganz
andere Kennwerte als die der üblichen (1, 7)-Codes ergibt.
Bei (2, 7)-Codes ergibt sich kein Wert s, der die Bedingungen
gemäß der Erfindung erfüllt.
Nachstehend wird eine Vorrichtung zur Durchführung der Datenerfassung
beschrieben, wobei als ein Beispiel der in den
obigen Ausführungsbeispielen enthaltene Fall d = 4, k = 16
und s = 2 verwendet ist. In diesem Fall gibt es 7 Lauflängen,
die Lauflängen 4, 6, 8, 10, 12, 14 und 16. Wenn der
Zeitpunkt des Auftretens einer anfänglichen "1" als Startzeit
und das Bitintervall als Zeiteinheit dienen, können
nachfolgende Einsen in Abständen von 5, 7, 9, 11, 13, 15 und
17 Zeiteinheiten auftreten. Diese 7 Zeitpunkte können durch
7 Erfassungsfenster gemäß Fig. 3 diskriminiert werden, wobei
jedes Fenster eine Weite von 2 hat und bei 4, 6, 8, 10, 12,
14, 16 und 18 unterteilt ist. Die Unterteilungen zu den
Zeitpunkten 4 und 18 werden für die Diskriminierung der 7
Zustände nicht unbedingt benötigt, können jedoch zur Prüfung
dienen, ob die Position der "1" aufgrund eines Datenfehlers
den vorgegebenen Bereich überschreitet. Nun werden im einzelnen
anhand des in Fig. 8 gezeigten Blockdiagramms und der
Zeittafel in Fig. 9, die Signalformen an verschiedenen Teilen
der Schaltung von Fig. 8 zeigt, Schaltungsmittel zur
Durchführung der obigen Datenerfassung beschrieben.
Fig. 8 zeigt ein Blockschaltbild des Wiedergabesystems eines
magnetischen Aufzeichnungs/Wiedergabegeräts. Das Wiedergabesystem
weist einen Zwei-Phasen-Teiler 1, einen phasenstarren
Regelkreis (PLL) 2, einen Zwei-Phasen-Teiler 3, Phasenvergleicher
4 und 5, ein Phasenkompensationsfilter 6 und Phasendiskriminatoren
7 und 8 auf. Dem Zwei-Phasen-Teiler 1
wird eine Bitfolge digitaler Information Si zugeführt, die
von einem magnetischen Aufzeichnungsmedium (z. B. einer Magnetplatte)
ausgelesen wurde. Die Zufuhr geschieht über
Eingabeglieder, die aus Magnetköpfen, Verstärkern, Signalformern
und dergleichen bestehen.
Takte werden für die Signalwiedergabe durch ein magnetisches
Aufzeichnungs/Wiedergabegerät mittels eines PLL in üblicher
Weise erzeugt. Bei diesem Ausführungsbeispiel werden jedoch
zweiphasige Takte benötigt, da eine wiedergegebene Impulssignalfolge
in zwei Impulssignalfolgen gesplittet wird. Bei
der Datendiskriminierung braucht man das gesplittete Wiedergabesignal
und den geteilten Takt jeweils in derselben
Phase. Dazu läßt sich vorteilhafterweise folgendes Verfahren
einsetzen.
Gemäß Fig. 9 wird der wiedergegebene Impulszug Si in zwei
Impulsfolgen Sa und Sb durch den Zwei-Phasen-Teiler 1 gesplittet.
Die zwei Impulsfolgen Sa und Sb werden jeweils den
Phasenvergleichern 4 und 5 eingegeben. Ebenso wird ein Taktausgangssignal
C 0 von dem PLL 2 durch den Zwei-Phasen-Teiler
3 in zwei Taktausgangssignale Ca und Cb gesplittet, die
jeweils den Phasenvergleichern 4 und 5 eingegeben werden, um
deren Phasen mit denen der Impulsfolgen Sa und Sb zu vergleichen.
Hier muß bemerkt werden, daß der Phasenvergleich
jeweils zwischen Sa und Cb einerseits und zwischen Sb und Ca
erfolgt. Die Vergleichsergebnisse Qa und Qb werden miteinander
addiert, woraus sich Q 0 ergibt, was durch das Phasenkompensationsfilter
6 geschickt wird und schließlich ein
Steuersignal Qc für den PLL 2 ergibt. Durch diese Operationen
wird das Impulszugsignal Sb mit dem Takt Ca einerseits
und das Impulszugsignal Sa mit dem Taktsignal Cb phasensynchronisiert.
In einem herkömmlichen digitalen Magnetaufzeichnungs/Wiedergabegerät
wird vor dem aufgezeichneten Datenblock eine Präambel
aufgezeichnet, die mehr als einige 10 Byte enthält, um
eine Phasensynchronisation mittels eines PLL durchzuführen.
Deshalb wird, falls die oben beschriebene Zwei-Phasen-Teilung
und Phasensynchronisation so durchgeführt wird, daß
sie während der Wiedergabe der Präambel abgeschlossen sind,
eine Datendiskriminierung vom Anfang des Datensignals an
durchführbar.
Die Datendiskriminierung wird in folgender Weise durchgeführt.
Wie die Fig. 8 und 9 zeigen, wird das Wiedergabesignal
Sa von dem Erfassungsfenster Wa, das durch den Takt
Ca bestimmt ist, diskriminiert und dadurch die Signalfolge
Pa erhalten. Genauso wird das wiedergegebene Signal Sb durch
das vom Takt Cb definierte Erfassungsfenster Wb diskriminiert,
woraus sich der Signalzug Pb ergibt. Hier muß bemerkt
werden, daß die Weite des Erfassungsfensters zwei Takten
entspricht. Der Codezug S 0, der mit dem aufgezeichneten
Impulszug übereinstimmt, kann durch eine logische Oderierung
der beiden Signalfolgen Pa und Pb wiedergegeben werden.
Üblicherweise werden der Takt und die Signaldaten in s
Phasen gesplittet.
Falls s eine ungerade Zahl ist, ist es vorteilhaft, einen um
eine halbe Periode verschobenen Takt zu verwenden, wie bei
dem Steuertakt für den PLL. Zu diesem Zweck kann die doppelte
Anzahl von Taktzügen, als dies der Wert s angibt, verwendet
werden. Nachstehend wird anhand der Fig. 10 ein Datendiskriminierverfahren
für den Fall s = 3 beschrieben, wobei
die Codes mit d = 3, k = 12 und s = 3 verwendet werden.
Ein wiedergegebenes Signal wird in Drei-Phasen-Wiedergabesignale
Sa, Sb und Sc gesplittet. Außerdem werden
dreiphasige Takte Ca, Cb und Cc verwendet. Zur Ansteuerung
der PLL werden um eine halbe Periode gegenseitig verschobene
Steuertakte Ca′, Cb′ und Cc′ verwendet. Der Phasenvergleich
zwischen den Wiedergabesignalen und den Takten erfolgt jeweils
zwischen Sa und Cb′, Sb und Cc′ und Sc und Ca′. Die
Datendiskriminierung erfolgt für Sa durch das Fenster Wa,
für Sb durch das Fenster Wb und für Sc durch das Fenster Wc.
Auf diese Weise hat beispielsweise das Signal Sa ein Erfassungsfenster,
dessen Weite dreimal so lang ist wie das
Blockintervall und dessen Mitte durch den Zeitpunkt des
Taktes Cb′ bestimmt ist.
Nun werden die Vorteile der oben beschriebenen Ausführungsarten
im Vergleich mit dem Stand der Technik unter Bezug auf
Fig. 11 beschrieben, bei der die Abszisse um m/n × s von der
in Fig. 4 abweicht, und in der auch übliche Codes mit s = 1
dargestellt sind.
In Fig. 11 entsprechen Punkte 101, 102, 103, 104 und 105 jeweils
(4, 16, 2, 4, 14)-Codes, (4, 16, 2, 5, 17)-Codes,
(2, 10, 2, 3, 8)-Codes, (2, 18, 2, 4, 10)-Codes und (0, 6, 2, 4, 6)-Codes
2 gemäß den oben beschriebenen Ausführungsarten.
Die Kennwerte dieser Codes lassen sich leicht aus Fig. 11
ableiten. Insbesondere liegen die Punkte 101 und 102 im
wesentlichen in der Mitte herkömmlicher (2, 7)- und (1, 7)-Codes.
Die Punkte 103 und 104 liegen im wesentlichen in der
Mitte der (1, 7)-Codes und der NRZ-Codes. Der Punkt 105
liegt weit rechts von den NRZ-Codes, was eine größere Erfassungsfensterweite
bedeutet.
Das Verhältnis der Ordinate [m/n × (d + 1)] zur Abszisse [m/n × s] beträgt (d + 1)/s, was die Steigung der Geraden darstellt,
auf der die Codes jeweils liegen. Deshalb läßt sich, falls
die Werte d und s bestimmt sind, die Steigung der Geraden
gemäß Fig. 11 ermitteln und die jeweiligen Codes liegen auf
der jeweiligen Geraden. Es ist somit deutlich, daß alle
Codes auf einer Geraden liegen, deren Steigung von 0 bis
unendlich reicht, indem eine beliebige positive Ganzzahl d
einschließlich 0 und eine beliebige positive Ganzzahl s
gewählt werden. Bei den oben beschriebenen Ausführungsarten
liegen Punkte 101 und 102 auf einer Geraden mit der Steigung
2,5, Punkte 103 und 104 auf einer Geraden mit der Steigung
1,5 und Punkt 105 auf einer Geraden mit der Steigung 0,5.
Die sich aus Fig. 11 ergebende Kanalkapazität für k = ∞ kann
für verschiedene Werte s berechnet werden. Wie Fig. 11
zeigt, ergeben sich Kanalkapazitäten, die in Fig. 11 durch
eine Kurve dargestellt sind, die durch Kanalkapazitätspunkte
bekannter RLLC geht.
Die obige Beschreibung zeigt, daß sich Codes in jedem Punkt
innerhalb des schraffierten Bereichs in Fig. 11 realisieren
lassen, so daß der Freiheitsgrad für die Codierung und
Decodierung beträchtlich erweitert wurde.
Claims (12)
1. Verfahren zur digitalen Informationscodierung für die
Umsetzung einer binären Codefolge digitaler Information
ohne Begrenzung der Bitanordnung in eine andere binäre
Codefolge mit begrenzter Bitanordnung, wobei die umgesetzte
binäre Codefolge aus lauflängenbegrenzten Codes
derart aufgebaut ist, daß zwischen eine erste Binärziffer
und die nächste erste Binärziffer eine zweite Binärziffer
eingefügt ist,
dadurch gekennzeichnet, daß
die Anzahlen (Lauflängen) eingefügter aufeinanderfolgender Ziffern zwischen einem beliebigen ganzzahligen Mindestwert d und einem anderen ganzzahligen Höchstwert k liegen,
die Lauflängen sich durch Addition einer ganzzahligen Vielfachen einer bestimmten positiven Ganzzahl s zum Mindestwert d innerhalb des Bereichs zwischen dem Mindestwert d und dem Höchstwert k ergeben, und
die positive Ganzzahl s gleich oder größer als 2 und teilerfremd bezüglich d + 1 ist und der Maximalwert k durch Addition einer ganzzahligen Vielfachen der positiven Ganzzahl s zum Mindestwert d erhalten wird.
die Anzahlen (Lauflängen) eingefügter aufeinanderfolgender Ziffern zwischen einem beliebigen ganzzahligen Mindestwert d und einem anderen ganzzahligen Höchstwert k liegen,
die Lauflängen sich durch Addition einer ganzzahligen Vielfachen einer bestimmten positiven Ganzzahl s zum Mindestwert d innerhalb des Bereichs zwischen dem Mindestwert d und dem Höchstwert k ergeben, und
die positive Ganzzahl s gleich oder größer als 2 und teilerfremd bezüglich d + 1 ist und der Maximalwert k durch Addition einer ganzzahligen Vielfachen der positiven Ganzzahl s zum Mindestwert d erhalten wird.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß
eine 4-Bit-Binärcodefolge digitaler Information ohne Begrenzung der Bitanordnung in einem 14-Bit-Binärcodezug umgesetzt wird,
die zweite Binärziffer zwischen die erste Binärziffer und die nächste erste Binärziffer an der Stelle innerhalb des umgesetzten Codeblocks und an der Verbindungsstelle zwischen vorangehenden und nachfolgenden Codeblöcken der umgesetzten Codeblöcke eingefügt wird, und
die Anzahlen (Lauflängen) eingefügter aufeinanderfolgender zweiter Binärziffern 4, 6, 8, 10, 12, 14 und 16 betragen und andere Anzahlen ausgeschlossen sind.
eine 4-Bit-Binärcodefolge digitaler Information ohne Begrenzung der Bitanordnung in einem 14-Bit-Binärcodezug umgesetzt wird,
die zweite Binärziffer zwischen die erste Binärziffer und die nächste erste Binärziffer an der Stelle innerhalb des umgesetzten Codeblocks und an der Verbindungsstelle zwischen vorangehenden und nachfolgenden Codeblöcken der umgesetzten Codeblöcke eingefügt wird, und
die Anzahlen (Lauflängen) eingefügter aufeinanderfolgender zweiter Binärziffern 4, 6, 8, 10, 12, 14 und 16 betragen und andere Anzahlen ausgeschlossen sind.
3. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß
eine 5-Bit-Binärcodefolge digitaler Information ohne Begrenzung der Bitanordnung in eine 17-Bit-Binärcodefolge umgesetzt wird, wobei
die zweite Binärziffer zwischen die erste Binärziffer und die nächste erste Binärziffer an der Stelle innerhalb des umgesetzten Codeblocks und an der Verbindungsstelle zwischen vorangehenden und nachfolgenden Codeblöcken des umgesetzten Codeblocks eingefügt wird und die Anzahlen (Lauflängen) der eingefügten aufeinanderfolgenden zweiten Binärziffern 4, 6, 8, 10, 12, 14 und 16 unter Ausschluß anderer Anzahlen sind.
eine 5-Bit-Binärcodefolge digitaler Information ohne Begrenzung der Bitanordnung in eine 17-Bit-Binärcodefolge umgesetzt wird, wobei
die zweite Binärziffer zwischen die erste Binärziffer und die nächste erste Binärziffer an der Stelle innerhalb des umgesetzten Codeblocks und an der Verbindungsstelle zwischen vorangehenden und nachfolgenden Codeblöcken des umgesetzten Codeblocks eingefügt wird und die Anzahlen (Lauflängen) der eingefügten aufeinanderfolgenden zweiten Binärziffern 4, 6, 8, 10, 12, 14 und 16 unter Ausschluß anderer Anzahlen sind.
4. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß
eine 3-Bit-Binärcodefolge digitaler Information ohne Begrenzung der Bitanordnung in eine 8-Bit-Binärcodefolge umgesetzt wird, wobei
die zweite Binärziffer zwischen die erste Binärziffer und die nächste erste Binärziffer an der Stelle innerhalb des umgesetzten Codeblocks und an der Verbindungsstelle zwischen vorangehenden und nachfolgenden Codeblöcken der umgesetzten Codeblöcke eingefügt wird, und die Anzahlen (Lauflängen) der eingefügten aufeinanderfolgenden zweiten Binärziffern 2, 4, 6, 8 und 10 unter Ausschluß anderer Anzahlen sind.
eine 3-Bit-Binärcodefolge digitaler Information ohne Begrenzung der Bitanordnung in eine 8-Bit-Binärcodefolge umgesetzt wird, wobei
die zweite Binärziffer zwischen die erste Binärziffer und die nächste erste Binärziffer an der Stelle innerhalb des umgesetzten Codeblocks und an der Verbindungsstelle zwischen vorangehenden und nachfolgenden Codeblöcken der umgesetzten Codeblöcke eingefügt wird, und die Anzahlen (Lauflängen) der eingefügten aufeinanderfolgenden zweiten Binärziffern 2, 4, 6, 8 und 10 unter Ausschluß anderer Anzahlen sind.
5. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß
eine 4-Bit-Binärcodefolge digitaler Information ohne Begrenzung der Bitanordnung in eine 10-Bit-Binärcodefolge umgesetzt wird, wobei
die zweite Binärziffer zwischen die erste Binärziffer und die nächst erste Binärziffer an den Stellen innerhalb des umgesetzten Codeblocks und an der Verbindungsstelle zwischen vorangehenden und nachfolgenden Codeblöcke der umgesetzten Codeblöcke eingefügt wird und die Anzahlen (Lauflängen) der eingefügten aufeinanderfolgenden zweiten Binärziffern 2, 4, 6, 8, 10, 12, 14, 16 und 18 unter Ausschluß anderer Anzahlen sind.
eine 4-Bit-Binärcodefolge digitaler Information ohne Begrenzung der Bitanordnung in eine 10-Bit-Binärcodefolge umgesetzt wird, wobei
die zweite Binärziffer zwischen die erste Binärziffer und die nächst erste Binärziffer an den Stellen innerhalb des umgesetzten Codeblocks und an der Verbindungsstelle zwischen vorangehenden und nachfolgenden Codeblöcke der umgesetzten Codeblöcke eingefügt wird und die Anzahlen (Lauflängen) der eingefügten aufeinanderfolgenden zweiten Binärziffern 2, 4, 6, 8, 10, 12, 14, 16 und 18 unter Ausschluß anderer Anzahlen sind.
6. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß
eine 4-Bit-Binärcodefolge digitaler Information ohne Begrenzung der Bitanordnung in eine 6-Bit-Binärcodefolge umgesetzt wird, wobei
die zweite Binärziffer zwischen die erste Binärziffer und die nächste erste Binärziffer an der Stelle innerhalb des umgesetzten Codeblocks und an der Verbindungsstelle zwischen vorangehenden und nachfolgenden Codeblöcke des umgesetzten Codeblocks eingefügt wird und die Anzahlen (Lauflängen) der eingefügten aufeinanderfolgenden zweiten Binärziffern 0, 2, 4 und 6 unter Ausschluß anderer Anzahlen sind.
eine 4-Bit-Binärcodefolge digitaler Information ohne Begrenzung der Bitanordnung in eine 6-Bit-Binärcodefolge umgesetzt wird, wobei
die zweite Binärziffer zwischen die erste Binärziffer und die nächste erste Binärziffer an der Stelle innerhalb des umgesetzten Codeblocks und an der Verbindungsstelle zwischen vorangehenden und nachfolgenden Codeblöcke des umgesetzten Codeblocks eingefügt wird und die Anzahlen (Lauflängen) der eingefügten aufeinanderfolgenden zweiten Binärziffern 0, 2, 4 und 6 unter Ausschluß anderer Anzahlen sind.
7. Verfahren zur Diskriminierung eines lauflängenbegrenzten
Codes aus einem Signalimpulszug eingegebener Daten,
dadurch gekennzeichnet, daß
der lauflängenbegrenzte Code derart ist, daß eine zweite Binärziffer zwischen eine erste Binärziffer und die nächste folgende erste Binärziffer eingefügt wird,
die Anzahlen (Lauflängen) eingefügter aufeinanderfolgender Ziffern zwischen einem beliebigen ganzzahligen Mindestwert d und einem anderen ganzzahligen Maximalwert k liegen,
die Lauflängen sich durch Addition einer ganzzahligen Vielfachen einer gegebenen positiven Ganzzahl s zu dem Mindestwert d innerhalb des Bereichs zwischen dem Mindestwert d und dem Höchstwert k ergeben,
die positive Ganzzahl s gleich oder größer als 2 und bezüglich d + 1 teilerfremd ist,
und der Höchstwert k sich durch Addition einer ganzzahligen Vielfachen der positiven Ganzzahl s zum Mindestwert d ergibt,
wobei das Verfahren folgende Schritte aufweist:
Erzeugen eines Taktsignals mit einer mit dem Datensignalbitintervall übereinstimmenden Periode synchron mit der Signalimpulsfolge der Eingangsdaten;
Aufspalten des Taktsignals in S getrennte Taktsignalfolgen, die jeweils um eine Taktperiode gegenüber den Taktsignalphasen verschoben sind und deren Impulsintervall s mal so groß wie die eine Taktperiode ist;
Aufspalten der Signalimpulsfolge der Eingangsdaten in s getrennte Signalimpulsfolgen, wobei jede Signalimpulsfolge aus jeden s Impulsen, die von der Signalimpulsfolge der Eingangsdaten abgeleitet sind, besteht; und
Diskriminierung jedes Codes in jeweiligen Signalimpulsfolgen unter Zufuhr der s getrennten Signalimpulsfolgen und der entsprechend getrennten s Taktimpulsfolgen mittels eines Erfassungsfensters, dessen Weite dem Impulsintervall jedes der s getrennten Taktsignalfolgen entspricht.
der lauflängenbegrenzte Code derart ist, daß eine zweite Binärziffer zwischen eine erste Binärziffer und die nächste folgende erste Binärziffer eingefügt wird,
die Anzahlen (Lauflängen) eingefügter aufeinanderfolgender Ziffern zwischen einem beliebigen ganzzahligen Mindestwert d und einem anderen ganzzahligen Maximalwert k liegen,
die Lauflängen sich durch Addition einer ganzzahligen Vielfachen einer gegebenen positiven Ganzzahl s zu dem Mindestwert d innerhalb des Bereichs zwischen dem Mindestwert d und dem Höchstwert k ergeben,
die positive Ganzzahl s gleich oder größer als 2 und bezüglich d + 1 teilerfremd ist,
und der Höchstwert k sich durch Addition einer ganzzahligen Vielfachen der positiven Ganzzahl s zum Mindestwert d ergibt,
wobei das Verfahren folgende Schritte aufweist:
Erzeugen eines Taktsignals mit einer mit dem Datensignalbitintervall übereinstimmenden Periode synchron mit der Signalimpulsfolge der Eingangsdaten;
Aufspalten des Taktsignals in S getrennte Taktsignalfolgen, die jeweils um eine Taktperiode gegenüber den Taktsignalphasen verschoben sind und deren Impulsintervall s mal so groß wie die eine Taktperiode ist;
Aufspalten der Signalimpulsfolge der Eingangsdaten in s getrennte Signalimpulsfolgen, wobei jede Signalimpulsfolge aus jeden s Impulsen, die von der Signalimpulsfolge der Eingangsdaten abgeleitet sind, besteht; und
Diskriminierung jedes Codes in jeweiligen Signalimpulsfolgen unter Zufuhr der s getrennten Signalimpulsfolgen und der entsprechend getrennten s Taktimpulsfolgen mittels eines Erfassungsfensters, dessen Weite dem Impulsintervall jedes der s getrennten Taktsignalfolgen entspricht.
8. Vorrichtung zur Codediskriminierung für die Wiedergabe
magnetisch aufgezeichneter Information und die Diskriminierung
eines Codes von einem wiedergegebenen Datensignalimpulszug,
gekennzeichnet durch
eine Einrichtung für die Eingabe als die Datensignalimpulsfolge von lauflängenbegrenzten Codes derart, daß eine zweite Binärziffer zwischen eine erste Binärziffer und die nächste erste Binärziffer eingefügt ist und daß die Anzahlen (Lauflängen) der eingefügten aufeinanderfolgenden zweiten Binärziffern Werte zwischen einem beliebigen ganzzahligen Mindestwert d und einem anderen ganzzahligen Höchstwert k haben, wobei sich diese Lauflängenwerte durch Addition eines ganzzahligen Vielfachen einer bestimmten positiven Ganzzahl s zu dem Mindestwert d innerhalb des Bereiches zwischen dem Mindestwert d und dem Höchstwert k ergeben, die positive Ganzzahl s größer oder gleich 2 und bezüglich d + 1 teilerfremd ist, und der Höchstwert k sich durch Addition eines ganzzahligen Vielfachen der positiven Ganzzahl s zum Mindestwert d ergibt;
eine Einrichtung (2) zur Erzeugung eines Taktsignals, dessen Periode gleich dem Datensignalbitintervall ist, synchron mit der Eingangsdatensignalimpulsfolge;
eine Einrichtung (3) zur Aufspaltung des Taktsignals in s getrennte Taktsignalfolgen, die jeweils um eine Taktperiode des Taktsignals gegeneinander phasenverschoben sind und deren Impulsintervall s mal so groß ist wie die eine Taktperiode;
eine Einrichtung (11) zur Aufspaltung der Signalimpulsfolge der Eingangsdaten in s getrennte Signalimpulsfolgen, wobei jede Signalimpulsfolge aus jeden s Impulsen besteht, die von der Signalimpulsfolge der Eingangsdaten abgeleitet sind; und
eine Einrichtung (4, 5, 6, 7, 8), die unter Verwendung der aufgespalteten s Signalimpulsfolgen unter entsprechenden aufgespalteten s Taktsignalfolgen jeweils derselben Gruppe jeden Code der jeweiligen Signalimpulsfolgen mittels eines Erfassungsfensters diskriminiert, dessen Weite dem Impulsintervall jedes der s aufgespalteten Taktsignalfolgen entspricht.
eine Einrichtung für die Eingabe als die Datensignalimpulsfolge von lauflängenbegrenzten Codes derart, daß eine zweite Binärziffer zwischen eine erste Binärziffer und die nächste erste Binärziffer eingefügt ist und daß die Anzahlen (Lauflängen) der eingefügten aufeinanderfolgenden zweiten Binärziffern Werte zwischen einem beliebigen ganzzahligen Mindestwert d und einem anderen ganzzahligen Höchstwert k haben, wobei sich diese Lauflängenwerte durch Addition eines ganzzahligen Vielfachen einer bestimmten positiven Ganzzahl s zu dem Mindestwert d innerhalb des Bereiches zwischen dem Mindestwert d und dem Höchstwert k ergeben, die positive Ganzzahl s größer oder gleich 2 und bezüglich d + 1 teilerfremd ist, und der Höchstwert k sich durch Addition eines ganzzahligen Vielfachen der positiven Ganzzahl s zum Mindestwert d ergibt;
eine Einrichtung (2) zur Erzeugung eines Taktsignals, dessen Periode gleich dem Datensignalbitintervall ist, synchron mit der Eingangsdatensignalimpulsfolge;
eine Einrichtung (3) zur Aufspaltung des Taktsignals in s getrennte Taktsignalfolgen, die jeweils um eine Taktperiode des Taktsignals gegeneinander phasenverschoben sind und deren Impulsintervall s mal so groß ist wie die eine Taktperiode;
eine Einrichtung (11) zur Aufspaltung der Signalimpulsfolge der Eingangsdaten in s getrennte Signalimpulsfolgen, wobei jede Signalimpulsfolge aus jeden s Impulsen besteht, die von der Signalimpulsfolge der Eingangsdaten abgeleitet sind; und
eine Einrichtung (4, 5, 6, 7, 8), die unter Verwendung der aufgespalteten s Signalimpulsfolgen unter entsprechenden aufgespalteten s Taktsignalfolgen jeweils derselben Gruppe jeden Code der jeweiligen Signalimpulsfolgen mittels eines Erfassungsfensters diskriminiert, dessen Weite dem Impulsintervall jedes der s aufgespalteten Taktsignalfolgen entspricht.
9. Vorrichtung nach Anspruch 8,
dadurch gekennzeichnet, daß
eine zweite Binärziffer zwischen eine erste Binärziffer
und eine nächste erste Binärziffer eingefügt wird und
die Anzahlen (Lauflängen) der eingefügten aufeinanderfolgenden
zweiten Binärziffern 4, 6, 8, 10, 12, 14 und
16 unter Ausschluß anderer Anzahlen sind.
10. Vorrichtung nach Anspruch 8,
dadurch gekennzeichnet, daß
eine zweite Binärziffer zwischen eine erste Binärziffer
und eine folgende erste Binärziffer eingefügt wird, und
die Anzahlen (Lauflängen) der eingefügten aufeinanderfolgenden
zweiten Binärziffern 2, 4, 6, 8 und 10 unter
Ausschluß anderer Anzahlen sind.
11. Vorrichtung nach Anspruch 8,
dadurch gekennzeichnet, daß
eine zweite Binärziffer zwischen eine erste Binärziffer
und eine nächste erste Binärziffer eingefügt wird und
die Anzahlen (Lauflängen) der eingefügten aufeinanderfolgenden
zweiten Binärziffern 2, 4, 6, 8, 10, 12, 14,
16 und 18 unter Ausschluß anderer Anzahlen sind.
12. Vorrichtung nach Anspruch 8,
dadurch gekennzeichnet, daß
eine zweite Binärziffer zwischen eine erste Binärziffer
und eine nächste erste Binärziffer eingefügt wird und
die Anzahlen (Lauflängen) eingefügter aufeinanderfolgender
zweiter Binärziffern 0, 2, 4 und 6 unter Ausschluß
anderer Anzahlen sind.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21639687A JPS6461122A (en) | 1987-09-01 | 1987-09-01 | Coding system for digital information |
JP22647787A JPS6472622A (en) | 1987-09-12 | 1987-09-12 | Coding discrimination system for digital information |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3825960A1 true DE3825960A1 (de) | 1989-03-16 |
DE3825960C2 DE3825960C2 (de) | 1990-08-30 |
Family
ID=26521414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3825960A Granted DE3825960A1 (de) | 1987-09-01 | 1988-07-29 | Verfahren und vorrichtung zur digitalen informationscodierung |
Country Status (2)
Country | Link |
---|---|
US (1) | US4914438A (de) |
DE (1) | DE3825960A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0484072A2 (de) * | 1990-10-29 | 1992-05-06 | International Business Machines Corporation | Vorrichtung und Verfahren zur Kodierung und Dekodierung von Binärdaten |
SG89269A1 (en) * | 1997-11-06 | 2002-06-18 | Caleb Technology Corp | Magnetic recording encoder system for a (1,7) channel having a 2/3 coding rate |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01286626A (ja) * | 1988-01-18 | 1989-11-17 | Hitachi Ltd | データ符号化方式 |
NL9002070A (nl) * | 1990-09-21 | 1992-04-16 | Philips Nv | Inrichting voor het optekenen van een digitaal informatiesignaal in een registratiedrager. |
DE69232729T2 (de) * | 1991-05-29 | 2003-04-24 | Pacific Microsonics Inc | Verbesserungen in Systemen zum Erreichen von grösserer Frequenz-Auflösung |
TW219416B (de) * | 1992-03-10 | 1994-01-21 | Sony Co Ltd | |
JP3428039B2 (ja) * | 1992-06-30 | 2003-07-22 | ソニー株式会社 | 同期信号検出器、同期信号検出方法及び復号化装置 |
US5424881A (en) | 1993-02-01 | 1995-06-13 | Cirrus Logic, Inc. | Synchronous read channel |
JP3127655B2 (ja) * | 1993-03-22 | 2001-01-29 | ソニー株式会社 | 変調装置及び復調装置 |
US5537382A (en) * | 1994-11-22 | 1996-07-16 | Optex Corporation | Partial response coding for a multi-level optical recording channel |
US5668546A (en) * | 1995-05-12 | 1997-09-16 | Optex Corporation | M=6 (3,6) runlength limited code for multi-level data |
US5682154A (en) * | 1995-05-12 | 1997-10-28 | Optex Corporation | M=4 (1,2) runlength limited code for multi-level data |
US5659311A (en) * | 1995-05-12 | 1997-08-19 | Optex Corporation | M=6 (2,4) runlength limited code for multi-level data |
US5675330A (en) * | 1995-05-12 | 1997-10-07 | Optex Corporation | M=5(4,11)runlength limited code for multi-level data |
US5663722A (en) * | 1995-05-12 | 1997-09-02 | Optex Corporation | M=10 (3,6) runlength limited code for multi-level data |
US5670956A (en) * | 1995-05-12 | 1997-09-23 | Optex Corporation | M=5 (3,7) runlength limited code for multi-level data |
US5659310A (en) * | 1995-05-12 | 1997-08-19 | Optex Corporation | M=5 (0,2) runlength limited code for multi-level data |
US5663723A (en) * | 1995-05-12 | 1997-09-02 | Optex Corporation | M=7 (1,3) runlength limited code for multi-level data |
US5757293A (en) * | 1995-05-12 | 1998-05-26 | Optex Corporation | M=8 (1,2) runlength limited code for multi-level data |
US5680128A (en) * | 1995-05-12 | 1997-10-21 | Optex Corporation | M=6(3,8) runlength limited code for multi-level data |
US5748118A (en) * | 1995-05-12 | 1998-05-05 | Optex Corporation | M=7 (3,8) runlength limited code for multi-level data |
US5748117A (en) * | 1995-05-12 | 1998-05-05 | Optex Corporation | M=8 (1,3) runlength limited code for multi-level data |
US5682155A (en) * | 1995-05-12 | 1997-10-28 | Optex Corporation | M=6(4,11) runlength limited code for multi-level data |
US5781130A (en) * | 1995-05-12 | 1998-07-14 | Optex Corporation | M-ary (d,k) runlength limited coding for multi-level data |
US5657014A (en) * | 1995-05-12 | 1997-08-12 | Optex Corporation | M=7 (3,7) runlength limited code for multi-level data |
US5742244A (en) * | 1996-04-22 | 1998-04-21 | Eastman Kodak Company | Nonlinear run-length coding |
WO1997050182A1 (en) * | 1996-06-24 | 1997-12-31 | Etom Technologies Corporation | M=4(2,10), d=2.5 runlength limited code for multi-level data |
WO1997050180A1 (en) * | 1996-06-24 | 1997-12-31 | Etom Technologies Corporation | M=6 (2,10), d=3.0 runlength limited code for multi-level data |
WO1997050181A1 (en) * | 1996-06-24 | 1997-12-31 | Etom Technologies Corporation | M=9(2,10), d=3.75 runlength limited code for multi-level data |
WO1997050179A1 (en) * | 1996-06-24 | 1997-12-31 | Etom Technologies Corporation | M=10 (2,10), d=3.75 runlength limited code for multi-level data |
KR100716956B1 (ko) | 2000-10-11 | 2007-05-10 | 삼성전자주식회사 | 데이터 변조 방법 및 그 검출 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5547539A (en) * | 1974-05-02 | 1980-04-04 | Ibm | Sequential decoding device for variable long word with controlled run length |
JPS5813020A (ja) * | 1981-07-16 | 1983-01-25 | インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン | 符号器 |
JPS58119273A (ja) * | 1981-12-31 | 1983-07-15 | インターナシヨナル ビジネス マシーンズ コーポレーシヨン | 符号器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4688016A (en) * | 1985-06-13 | 1987-08-18 | International Business Machines Corporation | Byte-wide encoder and decoder system for RLL (1,7) code |
US4675652A (en) * | 1986-04-11 | 1987-06-23 | Quantum Corporation | Integrated encoder decoder for variable length, zero run length limited codes |
-
1988
- 1988-07-29 US US07/226,321 patent/US4914438A/en not_active Expired - Lifetime
- 1988-07-29 DE DE3825960A patent/DE3825960A1/de active Granted
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5547539A (en) * | 1974-05-02 | 1980-04-04 | Ibm | Sequential decoding device for variable long word with controlled run length |
JPS5813020A (ja) * | 1981-07-16 | 1983-01-25 | インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン | 符号器 |
JPS58119273A (ja) * | 1981-12-31 | 1983-07-15 | インターナシヨナル ビジネス マシーンズ コーポレーシヨン | 符号器 |
US4488142A (en) * | 1981-12-31 | 1984-12-11 | International Business Machines Corporation | Apparatus for encoding unconstrained data onto a (1,7) format with rate 2/3 |
Non-Patent Citations (1)
Title |
---|
FRANASZEK,P.A.: Sequence-state Methods for Run-length-limited Coding, In: IBM J.Res. Develop., Vol.14, Nr.4, 1970, S.376-383 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0484072A2 (de) * | 1990-10-29 | 1992-05-06 | International Business Machines Corporation | Vorrichtung und Verfahren zur Kodierung und Dekodierung von Binärdaten |
EP0484072A3 (en) * | 1990-10-29 | 1992-08-05 | International Business Machines Corporation | Apparatus and method for binary data encoding and decoding |
SG89269A1 (en) * | 1997-11-06 | 2002-06-18 | Caleb Technology Corp | Magnetic recording encoder system for a (1,7) channel having a 2/3 coding rate |
Also Published As
Publication number | Publication date |
---|---|
US4914438A (en) | 1990-04-03 |
DE3825960C2 (de) | 1990-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3825960C2 (de) | ||
DE3215179C2 (de) | ||
DE3219439C2 (de) | ||
DE2844216C2 (de) | Erzeugung von Synchronisier-Bitfolgemustern bei Code mit begrenzter Lauflänge | |
DE3404416C2 (de) | ||
DE2847800C2 (de) | Digitales Informationsverarbeitungssystem zur Datenformatierung | |
DE2427225C3 (de) | Schaltungsanordnung zur Demodulation digitaler Information | |
DE2818704A1 (de) | Uebertragungssystem fuer die uebertragung analoger bild- und synchronisiersignale und zugemischer synchroner numerischer datensignale ueber analogleitungen | |
DE3009713C2 (de) | Schaltungsanordnung zum Dekodieren eines selbsttaktierenden Informationssignals | |
DE4319389C3 (de) | Anordnung zum Einfügen einer Frequenzkomponente zu eingegebenen n-Bit-Daten | |
DE2828219A1 (de) | Verfahren zur aufzeichnung und wiedergabe digitaler daten auf magnetspeicher | |
DE3113397C2 (de) | ||
DE2142428A1 (de) | System und Verfahren zur Umcodierung von binaren Informationen | |
DE3240219A1 (de) | Verfahren zum umsetzen einer binaeren datenfolge | |
DE2637963A1 (de) | Verfahren und vorrichtung zur aufnahme digitaler daten auf ein magnetband | |
DE2430685A1 (de) | Verfahren und vorrichtung zur schnellen digitalen modulation | |
DE3407832C2 (de) | Verfahren zum Kodieren und Dekodieren binärer Daten | |
DE3049293C2 (de) | ||
DE69732540T2 (de) | Digitales Modulationsverfahren und Schaltung, digitales Demodulationsverfahren und Schaltung | |
DE2731516A1 (de) | Verfahren und einrichtung zum kodieren und rueckgewinnen von binaeren digitaldaten | |
DE2947874A1 (de) | Verfahren und einrichtung zum codieren von magnetisch zu speichernden digitalsignalen sowie einrichtung zum decodieren eines auf einem magnetischen informationstraeger aufgezeichneten digitalsignals | |
DE3227373C1 (de) | Verfahren zur Speicherung digitalisierter Signale sowie Schaltungsanordnung zur Durchführung des Verfahrens | |
DE19534048A1 (de) | Verfahren und Schaltungsanordnung zur Erzeugung eines kanalcodierten Binärsignals | |
DE3424816A1 (de) | Verfahren zum speichern digital codierter, bildsynchroner tonsignale | |
DE2718691C3 (de) | Umsetzereinrichtung zum Aufzeichnen und Auslesen von binären Zahlen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |