DE3215179C2 - - Google Patents

Description

Die Erfindung bezieht sich auf ein Verfahren und eine Schaltungsanordnung zum Codieren eines n-Bit-Informationswortes (n2) in ein m-Bit-NRZI-Codewort (m<n), wobei die Gleichstromkomponente aufeinanderfolgender NRZI-Codewörter minimiert ist.

Bei der magnetischen Aufzeichnung sowie bei verschiedenen Signalübertragungssystemen wird üblicherweise ein Gleichstromsignal weder aufgezeichnet noch genau wiedergegeben. Wenn digitale Signale im NRZI-Format bereitgestellt werden, ist somit die magnetische Aufzeichnung derartiger Signale im allgemeinen auf die Aufzeichnung der Bitübergänge in diesen Signalen festgelegt. Dies bedeutet, daß der Übergang in dem digitalen Signal zwischen einer binären "0" und einer binären "1" aufgezeichnet wird. Der konstante positive oder negative Gleichstrompegel bzw. Gleichspannungspegel der binären "1" und "0" ist verloren. Demgemäß kann eine Verzerrung in das aufgezeichnete NRZI-Signal eingeführt werden. Eine zusätzliche Verzerrung ist dann vorhanden, wenn das aufgezeichnete Signal wiedergegeben wird.

Aufgrund der vorstehend aufgezeigten Nachteile bei der magnetischen Aufzeichnung und in einigen Signalübertragungssystemen ist es somit wünschenswert, ein Informationswort, wie ein 8 Bit umfassendes digitales Videosignal, in eine Form zu codieren, welche viele der betreffenden Nachteile vermeidet oder kompensiert.

So ist es beispielsweise erwünscht, die Verzerrung zu minimieren, die dann vorhanden sein kann, wenn eine lange Runlänge von binären Nullen und Einsen vorhanden ist.

Zusätzlich zu der Vermeidung von langen Runlängen besteht eine weitere wünschenswerte Eigenschaft bei einigen Codierungsverfahren, die vorgeschlagen worden sind, darin, die effektiv Gleichstrom- bzw. Gleichspannungskomponente aufeinanderfolgender Codewörter zu minimieren.

Zur Aufrechterhaltung einer niedrigen Gleichstrom- bzw. Gleichspannungskomponente in dem Gleichstrom- bzw. Gleichspannungssignal wird, wie noch ersichtlich wird, ein Codierungsverfahren mit geringer Disparität bzw. mit geringer Abweichung angewandt. Bei diesem Verfahren wird ein eingangsseitiges digitales Informationswort in ein Codewort umgesetzt, welches eine wesentlich größere Anzahl von Bits aufweist als das Informationswort. Überdies wird das Codewort aus einer geraden Anzahl von Bits gebildet. Ein bekannter Code mit geringer Disparität ist der sogenannte (4, 6; 0)-Code, bei dem ein 4-Bit- Informationswort durch ein 6-Bit-Informationswort dargestellt wird, wobei jedes Informationsbit eine 0-Disparität bzw. eine 0-Verschiedenheit zeigt. Es dürfte erkennbar sein, daß der (4, 6; 0)-Code leicht erhalten werden kann, da 16 verschiedene Informationswörter durch ein 4-Bit-Wort dargestellt werden können und da bei einem 6-Bit-Codewort 20 einzelne Wörter möglich sind, die eine 0-Disparität zeigen. Demgemäß sind 6-Bit-Codewörter mit einer 0-Disparität in größerer Anzahl als der ausreichenden Anzahl vorhanden, um die 4-Bit-Informationswörter darzustellen. Außerdem sind die Runlängen bzw. die Lauflängen der 6-Bit-Codewörter relativ klein.

Bei dem (4, 6; 0)-Code mit geringer Disparität ist jedoch eine große Anzahl von Bits des Codeworts lediglich dazu vorhanden sicherzustellen, daß die Disparität des betreffenden Wortes bei 0 gehalten wird. Derartige Codewortbits werden nicht benötigt, um die brauchbare Information bzw. die Nutzinformation darzustellen, weshalb sie redundant sind. Diese redundanten Bits nehmen bei der Aufzeichnung einen Bereich ein, der sonst für die Information verwendet werden könnte. Demgemäß ist eine relativ hohe Aufzeichnungsdichte erforderlich, wenn Codesignale des (4, 6; 0)-Codes mit geringer Disparität aufgezeichnet werden. Da eine große Anzahl von redundanten Bits mit diesem Code geringer Disparität aufgezeichnet wird, ist darüber hinaus das effektive "Feststellfenster", d. h. die Zeitspanne, die für die Ermittelung des jeweiligen Bits verfügbar ist, von derjenigen Zeitspanne aus vermindert, die sonst verwendet werden könnte, wenn das Original-Informationswort aufgezeichnet wird. So muß bei dem (4, 6; 0)-Code beispielsweise ein Feststell- bzw. Detektorfenster verwendet werden, dessen effektives Intervall gleich 4 Informationsbits ist, um 6 Codebits festzustellen. Demgemäß existiert eine größere Wahrscheinlichkeit dafür, daß Fehler in das wiedergegebene Codewort niedriger Disparität eingeführt werden.

Ein noch weiterer Nachteil von eine hohe Redundanz aufweisenden Codes niedriger Disparität, wie bei dem (4, 6; 0)- Code, besteht darin, daß bei Verwendung eines ROM-Festwertspeichers für die Umsetzung eines Informationswortes in ein Codewort der betreffende ROM-Speicher eine sehr hohe Speicherkapazität aufweisen muß.

Viele der vorstehend aufgeführten Nachteile und Schwierigkeiten sind durch ein Codierungsverfahren überwunden worden, welches an anderer Stelle näher beschrieben wird (US-PS 44 99 454). Das an der betreffenden anderen Stelle beschriebene Codierungsverfahren umfaßt die Umsetzung von n-Bit-Informationswörtern in m-Bit-Codewörter im NRZI- Format. Obwohl das betreffende Codierungsverfahren erfolgreich ist insoweit, als es eine genaue Aufzeichnung und Wiedergabe von digitalen Signalen ermöglicht, erfordert die Verwendung des NRZI-Formats jedoch eine strikte Steuerung hinsichtlich der Polaritäten der verschiedenen Komponenten, die in dem Aufzeichnungs- oder Signalverarbeitungssystem enthalten sind. Wenn die Polarität der Wicklungen des Aufnahme-/Wiedergabewandlers oder -Kopfes oder die Polarität der Aufnahme- oder Wiedergabeverstärker umgekehrt ist, dann kann ein Signal, welches im NRZI-Format als binäre "1" aufgezeichnet worden ist, als binäre "0" wiedergegeben werden. Wenn Signale auf einem Aufzeichnungsträger durch ein Aufzeichnungssystem aufgezeichnet worden sind und durch ein anderes mit anderer Polarität wiedergegeben werden, dann werden in entsprechender Weise jene Signale, die ursprünglich als binäre Einsen aufgezeichnet worden sind, als binäre Nullen wiedergegeben und umgekehrt. Der Grund hierfür liegt darin, daß beim NRZI-Format die Richtung des Übergangs vom einen Pegel zum nächsten Pegel kennzeichnend ist für das binäre Signal. Demgemäß ist ein positiver Übergang kennzeichnend für einen Wechsel von einer binären "0" zu einer binären "1", und ein negativer Übergang ist kennzeichnend für einen Wechsel von einer binären "1" zu einer binären "0". Im Falle des Auftretens irgendwelcher Umkehrungen in der Polarität des magnetischen Aufzeichnungsträgers, der Wicklungen des Aufnahme-/ Wiedergabewandlers, der Verstärkerschaltung und dergleichen wird die ermittelte Polarität des Übergangs zwischen einer binären "1" und einer binären "0" in entsprechender Weise umgekehrt, wodurch das wiedergegebene NRZI-Signal fehlerhaft wird.

Aufgrund der vorstehend aufgezeigten kritischen Abhängigkeit des NRZI-Formats von der Polarität müssen der Zusammenbau und die Reparatur beispielsweise eines Aufnahme- oder Wiedergabesystems mit großer Sorgfalt vorgenommen werden. Darüber hinaus begrenzt diese Polaritätsabhängigkeit des NRZI-Formats die Verbesserungen oder Nachrüstungen des Aufnahmegeräts.

Die vorstehend aufgezeigten Nachteile des NRZI-Formats werden dadurch erheblich minimiert oder vermieden, daß das digitale Signal in das NRZI-(non-return-to-zero- inverted)-Format moduliert wird. Wie bekannt, wird in dem NRZI-Format eine binäre "1" durch einen Übergang von positiver oder negativer Polarität dargestellt, während eine binäre "0" durch das Fehlen eines Übergangs gekennzeichnet ist. Da es der Übergang selbst ist und nicht seine Polarität, was kennzeichnend ist für die binären Signale, sind die zuvor erwähnte Polaritätsabhängigkeit und die zuvor erwähnten Mängel des NRZI-Formats durch die Verwendung der NRZI-Modulation vermieden. Wenn n-Bit-Informationswörter lediglich in dem NRZI-Format moduliert und direkt ohne irgendeine zusätzliche Codierung aufgezeichnet werden, dann können die oben in Verbindung mit langen Runlängen und Gleichstromkomponenten verknüpften Nachteile auftreten. Demgemäß ist es vorteilhaft, ein Informationswort ist ein Codewort geringer Disparität zu codieren und dann das betreffende Codewort geringer Disparität in ein NRZI-Format vor dem Aufzeichnen, Übertragen oder Verarbeiten zu modulieren.

Es ist bereits ein Datenverarbeitungssystem bekannt (US-PS 39 21 210), welches für eine magnetische Aufzeichnung von Signalen mit hoher Dichte dient und bei dem während der Datencodierung eine sogenannte 4-6-Codeumwandlung vorgenommen wird. Die dabei getroffenen Maßnahmen genügen jedoch nicht, um NRZI-Codewörter mit einer minimalen Gleichstrom- bzw. Gleichspannungskomponente bereitzustellen.

Es ist ferner ein Codewandelsystem bekannt (DE 30 27 329 A1), welches zum Umsetzen von n-Bit-Informationswörtern in m-Bit-Codewörter (m<n) geeignet ist, wobei jedem n-Bit-Informationswort zumindest ein m-Bit-Codewort mit einer entsprechenden Disparität zugeordnet ist. Die m-Bit-Codewörter sind dabei in zwei bzw. drei Gruppen eingeteilt, die jeweils Codewörter gleicher Disparität bzw. Polarität der Disparität enthalten. Bei der Umsetzung wird dabei jeweils das dem Informationswort zugeordnete Codewort aus einer der Gruppen ausgewählt. Als Auswahlkriterium dient die Minimierung der digitalen Summenvariation.

Es ist schließlich auch schon ein System zur Codierung einer Binärinformation mittels der Nulldurchgänge bekannt (DE 24 29 743 A1).

Der Erfindung liegt die Aufgabe zugrunde, ein verbessertes Verfahren und eine verbesserte Schaltungsanordnung zur Codierung aufeinanderfolgender Informationswörter in NRZI- Codewörter mit einer minimalen Gleichstrom- bzw. Gleichspannungskomponente bereitzustellen.

Gelöst wird die vorstehend aufgezeigte Aufgabe bei einem Verfahren der eingangs genannten Art durch die im Anspruch 1 gekennzeichneten Maßnahmen.

Die Erfindung bringt den Vorteil mit sich, daß NRZI-Codewörter mit einer minimalen Gleichstrom- bzw. Gleichspannungskomponente bereitgestellt werden. Von Vorteil ist ferner, daß solche Codewörter mit einem Minimum an redundanten Bits bereitgestellt werden können, die überdies in einem System genau übertragen werden können, welches Gleichstromsignale sperrt, wie ein magnetisches Aufzeichnungssystem. Von Vorteil ist schließlich, daß Fehler aufgrund von Gleichstromkomponenten von Informationswörtern minimiert werden können und daß überdies die bereitgestellten NRZI-Codewörter imstande sind, eine Selbsttaktierung zu unterstützen bzw. zu tragen.

Zweckmäßige Weiterbildungen des Verfahrens gemäß der Erfindung ergeben sich aus den Patentansprüchen 2 bis 19.

Zur Durchführung des Verfahrens gemäß der Erfindung dient vorzugsweise eine Schaltungsanordnung, wie sie im Anspruch 20 angegeben ist.

Zweckmäßige Weiterbildungen der vorstehend bezeichneten Schaltungsanordnung ergeben sich aus den Ansprüchen 21 bis 39.

Anhand von Zeichnungen wird die Erfindung nachstehend beispielsweise näher erläutert.

Fig. 1 zeigt in einer schematischen Darstellung die Disparität eines NRZI-Codeworts vom sogenannten Typ I.

Fig. 2 zeigt schematisch eine Darstellung der Disparität eines NRZI-Codewortes vom sogenannten Typ II.

Fig. 3 veranschaulicht in einem Diagramm die Anzahl von 9-Bit-Codewörtern des Typs I mit der angezeigten Disparität.

Fig. 4 zeigt eine schematische Darstellung der Runlänge von aufeinanderfolgenden 9-Bit-Codewörtern.

Fig. 5 zeigt in einem Diagramm die Anzahl der 9-Bit- Codewörter des Typs II mit den angegebenen Disparitäten.

Fig. 6A bis 6D veranschaulichen in Signaldiagrammen gleiche bzw. entgegengesetzte Disparitäten entsprechender Paare von Codewörtern des Typs II.

Fig. 7 zeigt ein Diagramm, welches für das Verständnis der Beziehung zwischen den n-Bit-Informationswörtern und den m-Bit-Codewörtern brauchbar ist.

Fig. 8 zeigt in einem Diagramm die Auswahlkriterien für die Codierung eines Informationswortes als Funktion der digitalen Summenvariation und der Polarität am Ende des vorangehenden Codewortes.

Fig. 9 veranschaulicht schematisch den Codierungs-Auswahlprozeß gemäß der vorliegenden Erfindung.

Fig. 10 zeigt einen Signalverlauf, der für das Verständnis der Art und Weise von Nutzen sein wird, gemäß der aufeinanderfolgende Informationswörter codiert werden.

Fig. 11 zeigt in einem Blockdiagramm eine Ausführungsform der vorliegenden Erfindung.

Fig. 12 veranschaulicht in einem allgemeinen Blockdiagramm das Prinzip, gemäß dem die vorliegende Erfindung arbeitet.

Fig. 13 zeigt in einem Blockdiagramm einen Decoder, der dazu herangezogen werden kann, digitale Signale zu decodieren, die von dem Codierer gemäß der vorliegenden Erfindung abgeleitet sind.

Fig. 14 zeigt in einem Verknüpfungsdiagramm eine besondere Ausführungsform der vorliegenden Erfindung.

Im folgenden werden bestimmte bevorzugte Ausführungsformen der Erfindung detailliert beschrieben. Bevor die betreffenden Ausführungsformen gemäß der Erfindung beschrieben werden, wird jedoch zunächst eine Definition der benutzten Begriffe gegeben. Im Rahmen der vorliegenden Anmeldung haben die nachstehend aufgeführten Begriffe folgende Bedeutung:

Ein Informationswort betrifft ein n-Bits umfassendes digitales Signal, wobei n2 ist. Bei den nachstehend beschriebenen Beispielen ist n=8. Dieses 8 Bits umfassende digitale Signal kennzeichnet beispielsweise ein abgetastetes Analog-Signal, wie eine Abtastprobe eines Videosignals.

Ein Codewort betrifft ein m Bits umfassendes digitales Wort, welches das n-Bit-Informationswort darstellt, wobei m<n ist. Bei den nachstehend beschriebenen Beispielen ist m=9 bzw. m=10.

Eine Disparität (DSP) bzw. Ungleichheit kennzeichnet die gesamte oder tatsächliche Gleichstromkomponente eines digitalen Wortes. So kennzeichnet beispielsweise die Disparität eines m-Bit-Codewortes die Differenz zwischen der Anzahl der in dem Wort enthaltenen binären Einsen und der in dem betreffenden Wort enthaltenen binären Nullen.

Die NRZI-Disparität ist die Disparität des m-Bit-Codewortes, welches im NRZI-Format moduliert worden ist. Dies wird weiter unten im Zusammenhang mit Fig. 1 und 2 beschrieben werden.

Die digitale Summenvariation (DSV) bezieht sich auf den Gleichstrom- bzw. Gleichspannungswert, der dadurch erhalten werden würde, daß aufeinanderfolgende binäre Einsen und Nullen von aufeinanderfolgenden digitalen Signalen integriert würden, wie von aufeinanderfolgenden m-Bit-Codewörtern. Die betreffende DSV-Größe der m- Bit-NRZI-Codewörter betrifft in entsprechender Weise den gesamten oder tatsächlichen Gleichstrom- bzw. Gleichspannungswert, der aus aufeinanderfolgenden NRZI-Codewörtern erhalten wird. Eine detaillierte Definition der Disparität und der digitalen Summenvariation findet sich an der obenerwähnten anderen Stelle (siehe die Einleitung der betreffenden Anmeldung).

Die Anfangspolarität (ENT) betrifft die Polarität des NRZI-Codewortes in dem Anfangsteil des betreffenden Wortes. Es dürfte einzusehen sein, daß die Anfangspolarität ENT positiv oder negativ sein kann. Darüber hinaus ist die Anfangspolarität ENT eines NRZI-Codewortes gleich der Polarität des Endes des unmittelbar vorangehenden NRZI-Codewortes.

Die Endpolarität (EXIT) betrifft die Polarität am Ende des unmittelbar vorangehenden NRZI-Codewortes.

Nunmehr sei auf Fig. 1 zurückgekommen, wobei angenommen sei, daß das 8-Bit-Informationswort (10101001) durch das m-Bit-Codewort (011001011) darzustellen ist. Dies bedeutet, daß die Schaltungsanordnung gemäß der vorliegenden Erfindung, die weiter unten noch näher beschrieben werden wird, das Informationswort (10101001) in das Codewort (011001011) codiert. In Fig. 1 ist außerdem die Modulation des 9-Bit-Codewortes (011001011) im NRZI-Format veranschaulicht.

Wie oben erwähnt und wie ohne weiteres einzusehen sein dürfte, kennzeichnet die NRZI-Modulation ein Bit eines Verknüpfungszustands durch einen Bitübergang, während das Bit des anderen Verknüpfungszustands bzw. -Vorzeichens durch das Fehlen eines Übergangs gekennzeichnet ist. So kennzeichnet ein Übergang beispielsweise eine binäre "1", und das Fehlen eines Übergangs ist kennzeichnend für eine binäre "0". Die NRZI-Modulation kann als Typ I und als Typ II klassifiziert werden. Bei der NRZI-Modulation des Typs I wird eine binäre "1" durch einen Bitübergang gekennzeichnet, der weitgehend im mittleren Bereich eines Bitintervalls auftritt. In Fig. 1 ist die NRZI-Modulation des Typs I des 9-Bit- Codewortes (011001011) veranschaulicht. Demgemäß ist in dem mittleren Bereich jedes einer binären "1" zugehörigen Bitintervalls der NRZI-Signalverlauf mit einem Übergang versehen. Es dürfte ersichtlich sein, daß die Polarität dieses Übergangs unwichtig ist. Eine binäre "1" wird dabei durch einen Übergang dargestellt, der entweder positiv (d. h. ein ansteigender Übergang) oder negativ (d. h. ein abfallender Übergang) ist. In Fig. 1 ist außerdem veranschaulicht, daß das NRZI-Codewort eine positive Anfangspolarität (ENT+) und eine negative Endpolarität (EXIT-) hat. In Abhängigkeit von dem Inhalt des Codewortes kann die Endpolarität gleich der Anfangspolarität oder entgegengesetzt dazu sein. Weiter unten wird noch beschrieben werden, daß diese Polaritätsbeziehung von der Dispariät bzw. Ungleichheit des NRZI-Codewortes abhängt. Wenn beispielsweise die Disparität eines 9-Bit-NRZI-Codewortes gerade ist, wird die Endpolarität entgegengesetzt zu der Anfangspolarität des betreffenden Wortes sein. Wenn demgegenüber die Disparität des 9-Bit-NRZI-Codewortes ungerade ist, dann werden die Anfangs- und Endpolaritäten gleich sein.

In Fig. 1 ist außerdem die Disparität des NRZI-Codewortes (011001011) vom Typ I mit positiver Anfangspolarität veranschaulicht. Diese NRZI-Disparität kann dadurch gewonnen werden, daß der NRZI-Signalverlauf integriert wird. Die resultierende NRZI-Disparität des in Fig. 1 dargestellten Codewortes beträgt somit DSP = +2.

Obwohl in Fig. 1 nicht näher dargestellt, dürfte einzusehen sein, daß dann, wenn dasselbe Codewort (011001011) mit negativer Polarität (ENT-) beginnt, die resultierende NRZI-Disparität des betreffenden Codewortes DSP=-2 betragen wird.

In Fig. 2 ist der Signalverlauf veranschaulicht, der für die NRZI-Modulation des Codewortes (011001011) des Typs II erhalten wird. Auch hier ist angenommen, daß die Anfangspolarität positiv (ENT+) ist. Bei der NRZI- Modulation des Typs II wird eine binäre "1" durch einen Übergang zu Beginn des Codebitintervalls dargestellt. Die Fig. 2 veranschaulicht ferner die NRZI-Disparität für dieses NRZI-Codewort des Typs II. Außerdem ist dabei ersichtlich, daß die Disparität dadurch bestimmt werden kann, daß der NRZI-Codewort-Signalverlauf integriert wird. Die Fig. 2 veranschaulicht die NRZI-Disparität als DSP = +1.

Demgemäß hängt für dasselbe Codewort dessen NRZI-Disparität davon ab, ob das betreffende Codewort im NRZI- Format des Typs I oder des Typs II moduliert ist. Überdies hängt die NRZI-Disparität von der Anfangspolarität des betreffenden NRZI-Codewortes ab. Wenn das in Fig. 2 dargestellte NRZI-Codewort des Typs II mit negativer Anfangspolarität (ENT-) beginnt, dann wird die NRZI-Disparität des betreffenden Codewortes gleich -1 (DSP = -1). Wie weiter unten bezüglich der NRZI-Modulation eines 9-Bit-Codewortes des Typs II noch beschrieben werden wird, ist die Endpolarität des betreffenden Codewortes entgegengesetzt zu der Anfangspolarität, wenn die NRZI-Disparität ungerade ist. Die Endpolarität und die Anfangspolarität sind hingegen gleich, wenn die NRZI-Disparität gerade ist. Bei beiden NRZI- Formaten des Typs I und des Typs II ist der absolute Wert der NRZI-Disparität des Codewortes unabhängig von der Anfangspolarität des betreffenden Codewortes gleich. Die Polarität oder das Vorzeichen der Disparität für ENT+ ist jedoch entgegengesetzt in bezug auf ENT-.

Der Einfachheit halber wird im Zuge der folgenden Erläuterung angenommen, daß die NRZI-Disparität für jedes Codewort die Disparität des betreffenden Codewortes für die positive Anfangspolarität (ENT+) ist. Demgemäß wird die NRZI-Disparität des Codewortes als DSP₊ dargestellt. Die NRZI-Disparität für dasselbe Codewort mit negativer Anfangspolarität (ENT-) wird als DSP_- dargestellt, wobei - wie oben erwähnt - außerdem DSP_- = -DSP₊ gilt.

Es sei angenommen, daß ein Informationswort durch ein 9-Bit-Codewort dargestellt ist. Das in Fig. 3 dargestellte Diagramm veranschaulicht die Anzahl der 9-Bit- Codewörter des Typs I mit den angegebenenNRZI-Disparitäten. In dem Diagramm gemäß Fig. 3 ist angenommen, daß jedes 9-Bit-Codewort eine positive Anfangspolarität (ENT+) zeigt. Dabei dürfte ersichtlich sein, daß 70 9-Bit-Codewörter eine 0-Disparität bzw. -Ungleichheit zeigen, daß 70 9-Bit-Codewörter eine NRZI-Disparität von +1 (DSP₊ = +1) zeigen, daß 56 9-Bit-Codewörter eine NRZI-Disparität von +2 (DSP₊ = +2) zeigen, usw. Ferner dürfte aus dem Diagramm gemäß Fig. 3 ersichtlich sein, daß eine geringere Anzahl von 9-Bit-Codewörtern vorhanden ist, die eine Disparität von -1 (DSP₊ = -1) zeigen, als Codewörter vorhanden sind, die eine Disparität von +1 aufweisen.

Wenn die 9-Bit-Codewörter dazu herangezogen werden, 8-Bit-Informationswörter darzustellen, dann ist lediglich eine ausgewählte Anzahl von verfügbaren Codewörtern erforderlich, um die 256 Informationswörter darzustellen. Um die Gesamt-Gleichstromkomponente oder die digitale Summenvariation der aufeinanderfolgenden Codewörter zu minimieren, die übertragen oder aufgezeichnet werden, ist es wünschenswert, sämtliche Codewörter mit einer 0-Disparität zu verwenden, um entsprechende Informationswörter darzustellen. Demgemäß werden 70 8-Bit-Informationswörter durch 70 9-Bit-Codewörter dargestellt. Jedes der übrigen 186 Informationswörter wird durch ein Paar von 9-Bit-Codewörtern dargestellt, wobei das eine Codewort des betreffenden Paares von Codewörtern eine positive Disparität aufweist und wobei das andere Codewort eine negative Disparität aufweist. Die in Fig. 3 eingetragenen geschwungenen Klammern kennzeichnen jene 9-Bit-Codewörter mit einer von 0 verschiedenen Disparität, die zur Darstellung der Informationswörter herangezogen werden. Dabei zeigt sich, daß 182 9-Bit-Codewörter mit positiver Disparität durch die Gruppe der Codewörter umfaßt werden, bei denen DSP₊ = +1, DSP₊ = +2 und DSP₊ = +3 ist. Die vier übrigen Informationswörter können somit aus den 28 9-Bit-Codewörtern mit DSP₊ = +4 ausgewählt werden. Außerdem dürfte ersichtlich sein, daß sämtliche verfügbaren 9-Bit-Codewörter mit negativer Disparität herangezogen werden müssen, um die entsprechenden Informationswörter darzustellen. Obwohl 186 Informationswörter durch jeweils zwei 9-Bit-Codewörter mit einer von 0 verschiedenen Disparität dargestellt werden, kennzeichnet jedes Codewort eine und lediglich eine Information.

Da die verfügbaren 9-Bit-Codewörter mit positiver Disparität die Anzahl der Codewörter übersteigen, die erforderlich sind, um die 8-Bit-Informationswörter darzustellen, können bestimmte Codewörter der Codewörter mit positiver Disparität weggelassen und nicht ausgewählt werden. So können beispielsweise Codewörter mit positiver Polarität weggelassen werden, die relativ lange Runlängen aufweisen. Demgemäß brauchen jene Codewörter mit DSP₊ = +9 und DSP₊ = +8 nicht ausgewählt zu werden, um irgendwelche Informationswörter darzustellen. Durch Vermeidung derartiger Codewörter wird die Runlänge von aufeinanderfolgenden binären Nullen vermindert, und demgemäß wird die Gesamt-Gleichstromkomponente der NRZI-Codewörter in entsprechender Weise minimiert. In Fig. 4 ist die Runlänge von zwei aufeinanderfolgenden 9-Bit-Codewörtern (100000000) und (000000001) veranschaulicht. Wenn diese beiden aufeinanderfolgenden Codewörter sequentiell ausgewählt werden, was möglich sein kann, wenn beide Codewörter dazu herangezogen werden, die entsprechenden 8-Bit-Informationswörter zu codieren, dann ist die Runlänge der binären Nullen, die in derartigen sequentiell auftretenden Codewörtern enthalten sind, gleich den 16-Bit-Intervallen. Es zeigt sich dabei, daß die zweite binäre "1" 17 Bitzellen nach der ersten binären "1" auftritt. Die NRZI-Disparität des ersten Codewortes (100000000) beträgt DSP₊ = -8, und die NRZI-Disparität des zweiten Codewortes (000000001) beträgt DSP_- = -8. Durch Eliminieren der Ausnutzung jeglichen Codewortes dieser Codewörter zur Darstellung eines Informationswortes ist die Möglichkeit derartiger unerwünschter langer Runlängen mit der resultierenden hohen digitalen Summenvariation vermieden. Als praktische Angelegenheit werden die verfügbaren Codewörter, die zur Darstellung der Informationswörter verwendet werden können, so gewählt, daß das maximale Intervall zwischen aufeinanderfolgenden Übergängen in dem NRZI-Signalverlauf gleich 14 Bitzellen beträgt.

Das Diagramm gemäß Fig. 3 veranschaulicht, daß 70 9-Bit- Codewörter mit einer 0-NRZI-Disparität verfügbar sind. Es ist möglich, daß die Inhalte der zu codierenden Informationswörter so sind, daß viele Informationswörter durch entsprechende Codewörter mit einer derartigen 0- Disparität dargestellt werden. Wenn die existierende digitale Summenvariation einen relativ großen positiven oder negativen Wert aufweist, dann könnte demgemäß diese digitale Summenvariation nicht schnell vermindert werden. Diese Möglichkeit kann jedoch vermieden werden, wenn die Codewörter mit 0-Disparität ausgewählt werden, um jene Informationswörter darzustellen, die nicht eine sehr hohe Wahrscheinlichkeit bezüglich des Auftretens zeigen. Statistisch gesehen werden jedoch mehrere der Informationswörter durch Codewörter mit einer von 0 verschiedenen Disparität dargestellt. Diese Codewörter werden so ausgewählt, daß ihre NRZI-Disparitäten bei Kombination mit der digitalen Summenvariation schnell zu einer Verminderung der digitalen Summenvariation zu 0 führen.

Die verfügbaren NRZI-9-Bit-Codewörter des Typs II mit den angegebenen Disparitäten DSP₊ sind durch das in Fig. 5 gezeigte Diagramm veranschaulicht. Dabei zeigt sich bezüglich des NRZI-Codewortes des Typs II, daß kein Codewort mit einer 0-Disparität vorhanden ist. Da angenommen wird, daß jenes Codewort durch eine ungerade Anzahl von Bits gebildet ist, sind darüber hinaus die Absolutwerte der NRZI-Disparitäten der betreffenden Codewörter stets ungerade Zahlen. Wenn ein NRZI- Codewort des Typs II eine gerade Anzahl von Bits enthält, dann werden selbstverständlich die betreffenden NRZI-Disparitäten der Codewörter Absolutwerte aufweisen, die gerade Zahlen sind, einschließlich DSP₊ = 0.

Aus dem Diagramm gemäß Fig. 5 ist ersichtlich, daß jedes Informationswort durch ein Paar von NRZI-Codewörtern des Typs II dargestellt werden kann, die gleiche und entgegengesetzte NRZI-Disparitäten aufweisen. Demgemäß kann ein relativ einfaches Codierungsverfahren vorgesehen sein. Das erste oder höchstwertige Bit des 9-Bit-Codewortes des Typs II kann entweder eine binäre "1" oder eine binäre "0" sein. Die übrigen Bits können genau gleich dem 8-Bit-Codewort sein, welches dadurch dargestellt wird. In Abhängigkeit von dem ersten oder höchstwertigen Bit des Codewortes wird die NRZI-Disparität des gesamten Codewortes entweder positiv oder negativ sein.

In Fig. 6A bis 6D sind NRZI-Codewort-Signalverläufe des Typs II dargestellt, die das zuvor erwähnte vereinfachte Codierungsverfahren veranschaulichen. Dabei sei angenommen, daß das Informationswort mit (10001101) gegeben ist. Unter der Annahme einer positiven Anfangspolarität (ENT+) veranschaulicht Fig. 6A das NRZI-Codewort, dessen erstes oder höchstwertiges Bit eine binäre "1" ist. In Fig. 6B ist das NRZI-Codewort veranschaulicht, dessen höchstwertiges Bit eine binäre "0" ist. Es dürfte einzusehen sein, daß beide in Fig. 6A und 6B dargestellte Codewörter das Informationswort (10001101) darstellen. Das mit einer binären "1" beginnende Codewort (Fig. 6A) weist die NRZI- Disparität DSP₊ = +3 auf. Das mit einer binären "0" beginnende Codewort (Fig. 6B) weist die Disparität DSP₊ = -3 auf.

In Fig. 6C und 6D ist das Paar von NRZI-Codewörtern des Typs II veranschaulicht, die das Informationswort (11111111) darstellen. Gemäß Fig. 6C beginnt das Codewort mit einer binären "1" und weist die Disparität DSP₊ = -1 auf. Gemäß Fig. 6D beginnt das Codewort mit einer binären "0" und weist die Disparität DSP₊ = +1 auf. Demgemäß geht aus Fig. 6A bis 6D hervor, daß ein bestimmtes Informationswort durch ein Paar von NRZI-Codewörtern des Typs II dargestellt werden kann, die gleiche und entgegengesetzte Disparitäten aufweisen, indem ein binäres "1"- oder "0"-Vorbereitungsbit bzw. Prefixbit dem Informationswort hinzuaddiert wird.

Obwohl das Codierungsverfahren für NRZI-Codewörter des Typs II im Hinblick auf das Codierungsverfahren für NRZI-Codewörter des Typs I vereinfacht ist, ist das maximale Intervall zwischen aufeinanderfolgenden Übergängen bezüglich der Codewörter des Typs II größer als bezüglich der Codewörter des Typs I. Da die NRZI- Codewörter des Typs II keine 0-Disparität zeigen, kann die aus aufeinanderfolgenden Codewörtern gewonnene digitale Summenvariation schnell zu 0 gemacht werden. Da beispielsweise der minimale Absolutwert der Disparität der NRZI-Codewörter des Typs II 1 beträgt und das der maximale Absolutwert der digitalen Summenvariation 9 beträgt, wird die digitale Summenvariation zu 0 gemacht, nachdem 9 aufeinanderfolgende Codewörter erzeugt worden sind.

Bei der vorstehenden Erläuterng der NRZI-Codewörter des Typs I und des Typs II ist angenommen worden, daß jedes Codewort aus einer ungeraden Anzahl von Bits (z. B. 9 Bits) gebildet ist. Die vorliegende Erfindung umfaßt jedoch auch NRZI-Codewörter des Typs I und des Typs II mit einer geraden Anzahl von Bits. Die Eigenschaft der codierten Wörter ist dabei eine Funktion nicht nur des Typs der NRZI-Modulation, die benutzt wird, sondern sie hängt außerdem davon ab, ob die Anzahl der in dem Codewort enthaltenen Bits ungerade oder gerade ist. Die Eigenschaft der NRZI-Codierung gemäß der vorliegenden Erfindung kann wie folgt zusammengefaßt werden.

Codewörter mit einer ungeraden Anzahl von Bits des Typs I:

• 1. Einige der verfügbaren Codewörter weisen eine 0-Disparität auf.
• 2. Unerwünschte Muster in dem Codewort können eliminiert werden, wie solche Codewörter, die zu unerwünschten langen Runlängen führen.
• 3. Das maximale Intervall zwischen aufeinanderfolgenden Übergängen ist relativ kürzer als das der Codewörter des Typs II.
• 4. Da einige der Codewörter eine 0-Disparität zeigen, kann es vorkommen, daß die digitale Summenvariation über eine relativ lange Zeitspanne nicht zu 0 zurückkehrt. Dies bedeutet, daß eine relativ große Anzahl von Codewörtern erzeugt werden kann, bevor die digitale Summenvariation zu 0 wird.
• 5. Es existiert eine Beziehung zwischen den Anfangs- und Endpolaritäten des Codewortes und der NRZI-Disparität des betreffenden Wortes. Dabei ist insbesondere EXIT= ENT, wenn DSP ungerade ist, und EXIT ist ungleich ENT, wenn DSP gerade ist.

Aus dem Diagramm gemäß Fig. 4 dürfte ersichtlich sein, daß der Bereich von DSP der Codewörter des Typs I festgelegt sein kann. So beträgt beispielsweise die maximale positive DSP-Disparität für ein 9-Bit-Codewort, welches ein 8-Bit-Informationswort darstellt, +4.

NRZI-Codewort des Typs II:

• 1. Keines der Codewörter des Typs II zeigt eine 0-Disparität.
• 2. Um die Redundanz zu minimieren, ist m=n+1; sämtliche verfügbaren m-Bit-Codewörter müssen verwendet werden.
• 3. Das maximale Intervall zwischen aufeinanderfolgenden Übergängen in den Codewörtern des Typs II ist größer als das für Codewörter des Typs I.
• 4. Ein Maximum an m+1 Codewörtern könnte gebraucht werden, um die digitale Summenvariation zu 0 zurückzubringen.
• 5. Die Disparität des jeweiligen Codewortes ist ungerade.
• 6. Das Codierungsverfahren ist relativ einfach. Das Codewort kann einfach dadurch erzeugt werden, daß ein binäres Vorspannsignal "1" oder "0" dem Informationswort hinzuaddiert wird. Die Decodierung ist ebenfalls vereinfacht, da das höchstwertige Bit unberücksichtigt gelassen werden kann. Dies führt automatisch zu dem decodierten Informationswort.

Von den vorstehend aufgeführten Merkmalen sind die Merkmale 3 und 6 des NRZI-Codes des Typs I vorteilhaft, und das Merkmal 6 des NRZI-Codes des Typs II ist vorteilhaft.

Codewort mit einer geraden Anzahl von Bits - Codewörter des Typs I:

• 1. Einige der verfügbaren Codewörter weisen eine 0-Disparität auf. Es ist jedoch lediglich eine relativ geringe Anzahl derartiger Codewörter mit 0-Disparität verfügbar.
• 2. Die Beziehung zwischen der Anfangspolarität und der Endpolarität des Codewortes ist eine Funktion der Disparität des betreffenden Codewortes. Dabei ist insbesondere EXIT=ENT, wenn DSP gerade ist, und wenn DSP ungerade ist, dann ist EXIT ungleich ENT.
• 3. Es zeigen mehr Codewörter eine positive NRZI-Disparität als eine negative Disparität.
• 4. Der mögliche Bereich der aus aufeinanderfolgenden Codewörtern abgeleiteten digitalen Summenvariation kann relativ größer sein als der bezüglich der Codewörter des Typs II.

Codewörter des Typs II:

• 1. Eine relativ große Anzahl von Codewörtern steht mit einer 0-Disparität zur Verfügung.
• 2. Jedes Codewort zeigt eine gerade Disparität.
• 3. Es sind dieselbe Anzahl von Codewörtern mit positiver Disparität und mit 0-Disparität vorhanden.
• 4. Der Bereich der aus aufeinanderfolgenden Codewörtern abgeleiteten digitalen Summenvariation kann auf einen kleineren Bereich als auf den für Codewörter des Typs I festgelegt sein.

Aus dem vorstehenden Vergleich der Eigenschaften der Codewörter mit einer geraden Anzahl von Bits ist ersichtlich, daß die NRZI-Modulation des Typs II vorteilhafter ist.

Das Codierungsverfahren gemäß der vorliegenden Erfindung folgt dem Prinzip, daß dann, wenn ein Informationswort durch ein Paar von Codewörtern mit einer von 0 verschiedenen Disparität dargestellt wird, das betreffende bestimmte Codewort, welches zur Darstellung eines Informationswortes ausgewählt ist, eine Disparität aufweisen wird, die bei Kombination mit der dann vorhandenen digitalen Summenvariation verhindern wird, daß die betreffende digitale Summenvariation ansteigt und daß vorzugsweise die DSV-Disparität zu 0 geändert wird. Wenn die DSV-Disparität eine positive Polarität zeigt, dann wird demgemäß das ausgewählte Codewort eine negative NRZI- Disparität zeigen. Wenn demgegenüber die DSV-Disparität eine negative Polarität zeigt, dann wird das ausgewählte Codewort eine positive NRZI-Disparität zeigen.

Die Decodierung des NRZI-Codewortes ist relativ einfach. Der NRZI-Signalverlauf wird demoduliert, um den NRZI- Signalverlauf zu erhalten. Das demodulierte Codewort wird dann decodiert, um das Informationswort zu erhalten. Da jedes Codewort ein und nur ein Informationswort darstellt, kann ein relativ einfaches Decodierungsverfahren angewandt werden, wie ein solches Verfahren, gemäß dem sämtliche Informationswörter in einer Speichereinrichtung gespeichert werden und gemäß dem das demodulierte Codewort dazu herangezogen wird, die betreffende Speichereinrichtung zu adressieren und damit aus dieser Speichereinrichtung das in Frage kommende Informationswort auszulesen.

In Fig. 7 ist schematisch die Beziehung veranschaulicht, die zwischen der Information und den Codewörtern vorhanden sein könnte. Die n-Bit-Informationswörter können durch den im linken Teil der betreffenden Figur veranschaulichten Kreis dargestellt sein, und die m-Bit- Codewörter können durch den im rechten Teil dargestellten größeren Kreis dargestellt sein. Ein Informationswort A kann beispielsweise durch ein Codewort a mit einer 0-Disparität, ein Codewort a′ mit einer positiven Disparität und ein Codewort a′′ mit einer negativen Disparität dargestellt sein. Alternativ dazu kann ein Informationswort B durch ein Codewort b mit einer positiven Disparität und außerdem durch ein Codewort b′ mit einer negativen Disparität dargestellt sein. Alternativ dazu kann das Codewort b eine 0-Disparität bei einem Codewort b′ mit negativer Disparität aufweisen. Es ist aber auch möglich, daß das Codewort b′ eine 0-Disparität bei einem Codewort b mit positiver Disparität aufweisen kann. Als weitere Alternative kann das Informationswort C durch ein und lediglich ein Codewort c dargestellt sein, wobei dieses Codewort eine 0-Disparität, eine positive Disparität oder eine negative Disparität aufweist.

Aus der vorstehenden Beschreibung dürfte ersichtlich sein, daß die folgenden gesonderten Kriterien zur Codierung der Informationswörter herangezogen werden können:

• 1. Jedes Informationswort wird durch ein Codewort mit einer 0-Disparität dargestellt. In diesem Fall ist kein Auswahlkriterium vorhanden, da lediglich ein Codewort für das jeweilige Informationswort vorhanden ist. Ungeachtet des bestimmten Codewortes, welches ausgewählt ist, bleibt überdies die gesamte digitale Summenvariation gleich 0.
• 2. Jedes Informationswort kann durch ein Codewort dargestellt werden, welches eine 0-Disparität aufweist, und durch ein weiteres Codewort, welches eine positive Disparität (DSP₊ = +) aufweist. Bei diesem Kriterium kann die digitale Summenvariation ansteigen, wenn die Anfangspolarität ENT des jeweiligen Codewortes positiv ist. Die DSV-Größe ist jedoch schließlich zu 0 gemacht, wenn eine generell gleiche Anzahl von Codewörtern eine negative Anfangspolarität (ENT-) aufweist.
• 3. Jedes Informationswort wird durch ein Codewort mit einer 0-Disparität und durch ein Codewort mit einer negativen Disparität (DSP₊ = -) dargestellt. Dies ist dem obigen Kriterium 2. entgegengerichtet.
• 4. Jedes Informationswort wird durch ein Codewort mit positiver Disparität und außerdem durch ein Codewort mit negativer Disparität dargestellt. Das bestimmte Codewort wird als Funktion der digitalen Summenvariation ausgewählt. Dies bedeutet, daß dann, wenn das Vorzeichen oder die Polarität der DSV-Größe positiv ist, das Codewort mit negativer Disparität ausgewählt wird. Wenn demgegenüber das Vorzeichen oder die Polarität der DSV-Größe negativ ist, dann wird das Codewort mit der positiven Disparität ausgewählt.
• 5. Jedes Informationswort wird durch ein Codewort mit einer 0-Disparität und außerdem durch ein Codewort mit einer positiven Disparität sowie ferner durch ein Codewort mit negativer Disparität dargestellt. Obwohl diese Maßnahme die größe Anzahl von Codewörtern benötigt und damit die größte Redundanz mit sich bringt, ist sichergestellt, daß die digitale Summenvariation schnell zu 0 wird.

In Fig. 8 ist ein Diagramm gezeigt, welches die vorstehend erläuterten Auswahlkriterien bezüglich der Kriterien 1. bis 5. für den Fall zusammenfaßt, daß die digitale Summenvariation positiv, 0 oder negativ ist und daß die Anfangspolarität ENT positiv oder negativ ist. Das Vorhandensein eines Kreises in einem entsprechenden Bereich kennzeichnet das Codewort mit der angegebenen Disparität, welche unter den bestimmten DSV- und ENT-Bedingungen ausgewählt ist.

Aus dem in Fig. 8 dargestellten Diagramm sowie aus der vorstehenden Erläuterung dürfte ersichtlich sein, daß der Hauptfaktor bzw. das Hauptkriterium hinsichtlich der Auswahl eines verfügbaren Codewortes zur Darstellung eines Informationswortes darin zu sehen ist, ob die Disparität des betreffenden Codewortes dazu neigt, die dann vorhandene digitale Summenvariation herabzusetzen oder zumindest ihr Ansteigen zu vermeiden. In Fig. 9 ist eine schematische Darstellung dieser Codewortauswahl veranschaulicht. In Fig. 9 veranschaulicht der schwarze Punkt die vorhandene digitale Summenvariation. Dabei ist ersichtlich, daß die Doppelkreise jene Codewörter veranschaulichen, die Disparitäten aufweisen, welche dazu neigen, die digitale Summenvariation zu vermindern oder zumindest deren Ansteigen nennenswert zu verhindern. Die Doppelkreise veranschaulichen jene Codewörter, die in wünschenswerter Weise ausgewählt werden. Die Einzelkreise kennzeichnen jene Codewörter, die entweder eine 0-Disparität aufweisen (was selbstverständlich zu keiner Änderung in der digitalen Summenvariation führen würde), oder die eine kleine positive oder negative Disparität zeigen. Derartige Einzelkreise kennzeichnen somit jene Codewörter, die akzeptabel sind, die jedoch in dem Fall nicht ausgewählt würden, daß ein durch einen Doppelkreis dargestelltes Codewort verfügbar ist, um das Informationswort darzustellen. Wenn das betreffende bestimmte Informationswort, welches zu codieren ist, nicht durch ein Codewort dargestellt werden kann, welches durch einen Doppelkreis angedeutet ist, dann wird selbstverständlich das akzeptable Codewort entsprechend einem Einzelkreis verwendet werden.

In Fig. 9 sind jene Codewörter mit "X" angedeutet, die nicht zu verwenden sind. Die Auswahl derartiger Codewörter würde sonst zu einer Zunahme der digitalen Summenvariation führen. Es dürfte daher einzusehen sein, daß in dem Fall, daß ein Informationswort durch ein "X"-Codewort dargestellt wird, dieses Informationswort außerdem durch ein einem Doppelkreis entsprechendes Codewort dargestellt wird (welches die entgegengesetzte Disparitäts-Polarität aufweist). Dabei würde dieses zuletzt genannte Codewort ausgewählt werden. Die Auswahl des bestimmten Codewortes zur Darstellung des Informationswortes hängt selbstverständlich von der dann vorhandenen digitalen Summenvariation ab.

Aus dem in Fig. 3 dargestellten Diagramm und aus der zugehörigen Beschreibung geht hervor, daß einige Informationswörter durch Paare von Codewörtern dargestellt werden können, deren Disparitäten zueinander entgegengesetzte Polaritäten, jedoch unterschiedliche Absolutwerte aufweisen. Wenn die dann vorhandene digitale Summenvariation gleich 0 ist und wenn eines jener Informationswörter für die Codierung aufgenommen wird, dann ist das bestimmte Codewort, welches ausgewählt ist, dasjenige Codewort, dessen Disparität einen geringeren Absolutwert aufweist. Obwohl die aktualisierte digitale Summenvariation sich notwendigerweise von ihrem 0-Wert ändern würde, ist in diesem Fall die Größe der betreffenden Änderung minimiert. Aus dem aus Fig. 8 ersichtlichen Kriterium geht hervor, daß dann, wenn die digitale Summenvariation gleich 0 ist, jedes der Codewörter mit von 0 verschiedener Disparität ausgewählt werden kann, die in dem Paar von Codewörtern enthalten sind, welches das empfangene Informationswort darstellt. Mit dem vorstehend erläuterten Zwang wird jedoch das eine Codewort mit dem geringeren Absolutwert der Disparität verwendet, um eine minimale digitale Summenvariation beizubehalten.

Wenn ein bestimmtes Codewort ausgewählt ist, um das empfangene Informationswort darzustellen, wie dies oben beschrieben worden ist, muß die dann vorhandene digitale Summenvariation dadurch aktualisiert werden, daß die betreffende digitale Summenvariation mit der NRZI-Disparität des ausgewählten Codewortes kombiniert wird. Darüber hinaus muß die Anfangspolarität (ENT) bestimmt werden. Es sei daran erinnert, daß in Übereinstimmung mit dem vorliegenden NRZI-Modulationsformat die Anfangspolarität des NRZI-Codewortes gleich der Endpolarität (EXIT) des unmittelbar vorangehenden Codewortes gemacht wird. Die vorstehenden Verhältnisse können durch die nachstehenden Gleichungen wie folgt zusammengefaßt werden:
Wenn ENT+ vorhanden ist, dann gilt

Wenn ENT- vorliegt, dann gilt

Die Gleichungen (ii) und (iii) stimmen mit der vorstehenden Beschreibung für den Fall überein, daß die Anfangspolaraität (ENT) negativ ist, daß die NRZI-Disparität DSP_- des Codewortes von entgegengesetzter Polarität jedoch von gleichem Absolutwert ist wie die NRZI- Disparität DSP₊, und zwar für den Fall, daß die Anfangspolarität ENT positiv gewesen ist. Dies bedeutet, daß dann DSP_- = -DSP₊ gilt.

Gemäß der vorliegenden Erfindung werden einige, wenn nicht sogar alle Informationswörter durch zumindest zwei Codewörter dargestellt. Dies bedeutet, daß zumindest zwei Codewörter jedem der betreffenden Informationswörter zugeteilt sind, wobei die einem Informationswort dieser Informationswörter zugeteilten Codewörter NRZI-Disparitäten mit entgegengesetzten Polaritäten aufweisen. Die Auswahl des bestimmten Codewortes zur Darstellung des aufgenommenen Informationswortes hängt von der Anfangspolarität ENT des NRZI-modulierten Codewortes, die selbstverständlich gleich der Endpolarität EXIT des unmittelbar vorangehenden Codewortes ist, von der digitalen Summenvariation, die aus sämtlichen vorangehenden NRZI-Codewörtern abgeleitet worden ist, und von der NRZI-Disparität des Codewortes selbst ab. Auf der Grundlage dieser Faktoren wird das bestimmte Codewort so ausgewählt, daß seine NRZI-Disparität die digitale Summenvariation innerhalb eines bestimmten Bereichs zu etwa 0 führt.

In Fig. 10 ist eine Signaldarstellung gezeigt, die für das Verständnis der Art und Weise von Nutzen ist, gemäß der die i. Information oder das i-Datenwort in das i. Codewort codiert wird. Dabei sei angenommen, daß die digitale Summenvariation, die aus den vorangehenden (i-1)-Codewörtern abgeleitet worden ist und die vorhanden ist, wenn das i. Informationswort zu codieren ist, als DSV_i dargestellt ist. Die Anfangspolarität ENT_i des i. NRZI-Codewortes ist selbstverständlich gleich der Endpolarität EXIT_i-1. Die für DSV_i und ENT_i kennzeichnenden Signale können erzeugt und gespeichert werden. Eine besondere Ausführungsform, durch die derartige Signale erzeugt und gespeichert werden, wird weiter unten noch im einzelnen beschrieben werden. Demgemäß kann das bestimmte Codewort CODE_i, welches zur Darstellung des Informationswortes DATA_i ausgewählt wird, in Übereinstimmung mit dem in Fig. 8 dargestellten Diagramm ausgewählt werden. Auf die Auswahl dieses Codewortes CODE_i hin wird die digitale Summenvariation dadurch aktualisiert, daß die NRZI-Disparität DSP_i des betreffenden Codewortes mit der digitalen Summenvariation DSV_i algebraisch kombiniert wird, wodurch DSV_i+1 erzeugt wird. Darüber hinaus wird die Endpolarität EXIT des Codewortes CODE_i ermittelt und dazu herangezogen, die Anfangspolarität ENT_i+1 des nächstfolgenden Codewortes anzugeben. Auf der Grundlage der aktualisierten digitalen Summenvariation DSV_i+1 und der Anfangspolarität ENT_i+1 des nächstfolgenden NRZI-Codewortes werden die Auswahl oder die Codierung des nächsten Informationswortes DATA_i+1 in der oben beschriebenen Weise fortgeführt.

Es sei nunmehr angenommen, daß zunächst die digitale Summenvariation gleich 0 ist (DSV=0). Die Anfangspolarität kann entweder positiv oder negativ sein; sie ist als ENT₀ dargestellt. Das Codierungsverfahren für das i. Informationswort ist eine Funktion von DSV_i und ENT_i. Die zuletzt erwähnten Ausdrücke können dabei wie folgt bestimmt werden:

Die Anfangs- und Endpolarität ENT, EXIT können beispielsweise als binäre "1" entsprechend einer positiven Polarität und als binäre "0" entsprechend einer negativen Polarität dargestellt sein. Es dürfte einzusehen sein, daß demgemäß ENT₀ entweder als binäre "1" oder als binäre "0" dargestellt werden kann, und zwar in Abhängigkeit von der Annahme der Anfangspolarität. Die Summierung der EXIT-Polaritäten kann durch eine Modulo-2-Addition vorgenommen werden.

In der Praxis kann das in Fig. 8 dargestellte Diagramm, welches die Auswahlkriterien veranschaulicht, zu Codewörtern mit einer großen Anzahl von redundanten Bits und überdies zu relativ komplizierten Auswahlkriterien führen. Zur Vereinfachung sind bei der bevorzugten Ausführungsform der vorliegenden Erfindung die Kriterien 1) und 4) implementiert. Wenn eine NRZI-Modulation des Typs I benutzt wird, dann werden einige Informationswörter durch Codewörter dargestellt oder zugeordnet, die eine 0-Disparität aufweisen. Die übrigen Informationswörter werden durch Paare von Codewörtern mit Disparitäten von entgegengesetzten Polaritäten dargestellt, bzw. den betreffenden übrigen Informationswörtern sind solche Paare von Codewörtern zugeteilt. Wenn eine NRZI-Modulation des Typs II angenommen wird und wenn jedes Codewort durch eine ungerade Anzahl von Bits gebildet ist, dann wird keines der Informationswörter durch Codewörter mit einer 0-Disparität dargestellt bzw. keinem dieser Informationswörter ist ein solches Codewort zugeteilt. Eine Ausführungsform eines Codierers gemäß der vorliegenden Erfindung ist in Fig. 11 veranschaulicht.

Der dargestellte Codierer weist ein Pufferregister 11, eine Speichereinrichtung, wie einen ROM-Festwertspeicher 12, einen NRZI-Modulator 14, eine DSV-Bestimmungsschaltung 23 und eine Steuerschaltung 21 auf. Das Pufferregister 11 ist so angeschlossen, daß es ein Eingangsinformationswort (DATA) aufnimmt und dieses Informationswort kurzzeitig speichert. Der Ausgang des Pufferregisters 11 ist mit den Adressenanschlüssen des ROM-Speichers 12 verbunden.

Der ROM-Speicher kann eine herkömmliche adressierbare Speichereinrichtung umfassen, in deren adressierbaren Speicherplätzen jeweils individuelle Codewörter gespeichert sind. Die bestimmten Speicherplätze, in denen die Codewörter gespeichert sind, hängen davon ab, welches Informationswort durch ein bestimmtes Codewort darzustellen ist. Der ROM-Speicher 12 dient dabei insbesondere dazu, jedem Informationswort ein oder mehrere Codewörter zuzuteilen bzw. zuzuordnen. Der ROM-Speicher kann somit als eine Nachschlagetabelle aufgefaßt werden, wodurch ein bestimmter Speicherplatz in dieser Tabelle durch ein entsprechendes Informationswort adressiert wird. Dadurch erfolgt das Auslesen des in dem betreffenden adressierten Speicherplatz gespeicherten Codewortes. Demgemäß wird das bestimmte Codewort aus der betreffenden Tabelle ausgelesen, welches dem empfangenen Informationswort zugeteilt ist. Der ROM-Speicher 12 speichert außerdem in einem entsprechenden adressierbaren Speicherplatz ein digitales Signal, welches die Disparität DSP des adressierten Codewortes darstellt. Wenn ein bestimmter Speicherplatz in dem ROM-Speicher 12 durch das empfangene bzw. aufgenommene Informationswort adressiert ist, werden das in dem adressierten Speicherplatz gespeicherte Codewort sowie die Disparität DSP des betreffenden Codewortes aus dem ROM-Speicher ausgelesen.

Der ROM-Speicher 12 speichert außerdem eine Darstellung der Endpolarität EXIT des aus dem Speicherplatz, der durch das aufgenommene Informationswort adressiert worden ist, ausgelesenen Codewortes. Wenn beispielsweise bei der NRZI-Modulation des Typs I jedes Codewort durch eine ungerade Anzahl von Bits gebildet ist, dann kann eine binäre "0" aus dem ROM-Speicher 12 ausgelesen werden, um anzugeben, daß die Endpolarität EXIT des ausgelesenen Codewortes gleich der Anfangspolarität ENT des betreffenden Codewortes ist. Eine binäre "1" kann demgegenüber dann ausgelesen werden, wenn die Endpolarität EXIT nicht gleich der Anfangspolarität ENT des betreffenden Codewortes ist.

Vorzugsweise ist das aus dem ROM-Speicher 12 ausgelesene Codewort ein Parallel-Bit-Wort, wie ein 9-Bit- Wort. Dieses Codewort CODE wird einem Parallel-Serien- Schieberegister 13 zugeführt, aus welchem das betreffende Codewort seriell ausgelesen wird. Das seriell ausgelesene Codewort liegt im NRZI-Format vor und wird den NRZI-Modulator 14 zugeführt, in welchem das betreffende Codewort in das NRZI-Format moduliert wird. Gemäß der Erfindung kann der NRZI-Modulator 14 das Codewort im Format des Typs I oder im Format des Typs II modulieren. Zum Zwecke der vorliegenden Erläuterung sei angenommen, daß der NRZI-Modulator 14 das Codewort im Format des Typs I moduliert.

Die DSV-Bestimmungsschaltung 23 kann eine Kombinationsschaltung zur algebraischen Kombination umfassen, die imstande ist, die NRZI-Disparität DSP des aus dem ROM- Speicher 12 ausgelesenen Codewortes mit der digitalen Summenvariation algebraisch zu kombinieren, die aus den vorangehenden Codewörtern abgeleitet worden ist.

Gemäß einer Ausführungsform arbeitet die DSV-Bestimmungsschaltung als Summierungsschaltung, welche die NRZI-Disparität mit der digitalen Summenvariation summiert. Gemäß einer alternativen Ausführungsform spricht die DSV-Bestimmungsschaltung 23 auf ein Rechensteuersignal CALC an, um entweder das Disparitätssignal DSP mit der digitalen Summenvariation zu summieren oder um das Disparitätssignal von der betreffenden Summenvariation zu subtrahieren.

Der Ausgang der DSV-Bestimmungsschaltung 23 ist mit einer Speichereinrichtung 22 verbunden, die als DSV- Akkumulationsschaltung arbeitet. Die von der DSV-Bestimmungsschaltung 23 erzeugte aktualisierte digitale Summenvariation wird der DSV-Akkumulationsschaltung 22 zugeführt und in dieser kurzzeitig gespeichert. Wie in Fig. 11 veranschaulicht, wird die gespeicherte digitale Summenvariation von der DSV-Akkumulationsschaltung her der DSV-Bestimmungsschaltung 23 zugeführt und mit dem Disparitätssignal DSP aktualisiert, welches die Disparität des nächsten ausgelesenen Codewortes angibt. Die kurzzeitig gespeicherte digitale Summenvariation wird außerdem von der DSV-Akkumulationsschaltung 22 an die Steuerschaltung 21 abgegeben.

Der Steuerschaltung wird zusätzlich das EXIT-Signal zugeführt. In Abhängigkeit von der digitalen Summenvariation und von den zugeführten EXIT-Signalen liefert die betreffende Steuerschaltung ein ROM-Auswahlsignal SLCT. Dieses ROM-Auswahlsignal wird dem ROM- Speicher 12 zugeführt. Gemäß einer Ausführungsform wirkt das betreffende Auswahlsignal mit dem in dem Pufferregister 11 gespeicherten Informationswort zusammen, um eine ROM-Adresse zu erzeugen. Wenn beispielsweise die in der DSV-Akkumulationsschaltung 22 gespeicherte digitale Summenvariation eine positive Polarität zeigt, spricht die Steuerschaltung 21 darauf an, um das ROM-Auswahlsignal SLCT zu erzeugen, welches in der Weise wirkt, daß ein Codewort mit negativer NRZI-Disparität ausgewählt wird. Wenn dem aufgenommenen Informationswort ein positives Disparitätscodewort und außerdem ein negatives Disparitätscodewort zugeteilt sind, dann vermag das ROM-Auswahlsignal SLCT, das negative Disparitätswort für das Auslesen aus dem ROM-Speicher auszuwählen. Wenn demgegenüber die in der DSV-Akkumulationsschaltung 22 gespeicherte digitale Summenvariation negative Polarität zeigt, spricht die Steuerschaltung 21 darauf an, um das ROM- Auswahlsignal SLCT zu erzeugen, welches das Codewort mit positiver Disparität auswählt, welches dem empfangenen Informationswort zugeteilt ist.

Die Steuerschaltung 21 wirkt in der Weise, daß das Rechensteuersignal CALC auf das EXIT-Signal hin erzeugt wird, welches von dem ROM-Speicher 12 her zugeführt wird. Dieses EXIT-Signal wird dazu herangezogen, die Polarität des Endes des unmittelbar vorangehenden NRZI-Codewortes zu ermitteln, welches durch den NRZI-Modulator 14 erzeugt wird. Dadurch wird die DSV-Bestimmungsschaltung 23 so gesteuert, daß entweder das Disparitätssignal zu der in der DSV-Akkumulationsschaltung 22 gespeicherten digitalen Summenvariation addiert oder von dieser Summenvariation subtrahiert wird.

In Fig. 11 ist ferner ein Rücksetzsignal RSET angedeutet, welches von einer geeigneten Quelle (nicht dargestellt) erzeugt wird und welches der Steuerschaltung 21 und der DSV-Akkumulationsschaltung 22 zugeführt wird. Der Zweck dieses Rückstell- bzw. Rücksetzsignals besteht darin, den Wert der in der DSV-Akkumulationsschaltung 22 gespeicherten digitalen Summenvariation beispielsweise auf 0 voreinzustellen. Die Rückstellschaltung wirkt außerdem in der Weise, daß die Steuerschaltung 21 so voreingestellt wird, daß das Auswahlsignal SLCT erzeugt wird, welches das Anfangscodewort auswählt, welches dem zunächst empfangenen Informationswort zugeteilt ist. Wenn beispielsweise das empfangene Informationswort zwei Codewörtern mit von 0 verschiedener Disparität zugeteilt ist, dann wird das Rückstellsignal RSET von der Steuerschaltung 21 dazu herangezogen, das Auswahlsignal SLCT zu erzeugen, wodurch das Codewort mit positiver Disparität (DSP₊) und die positive Anfangspolarität ENT aus dem ROM- Speicher 12 gelesen werden. Danach werden das Auswahlsignal SLCT, das Rechensteuersignal CALC und das EXIT-Signal in Abhängigkeit von der digitalen Summenvariation, die in dem DSV-Akkumulator gespeichert ist, und in Abhängigkeit von der tatsächlichen NRZI-Disparität des aus dem ROM-Speicher 12 in der oben beschriebenen Weise ausgelesenen Codewortes erzeugt.

Es sei darauf hingewiesen, daß die ursprüngliche Anfangspolarität ENT und/oder die Disparität DSP als negativ angenommen werden können.

Im Betrieb kann der ROM-Speicher 12 als Nachschlagetabelle aufgefaßt werden, wie dies oben erwähnt worden ist, oder als Codewort-Verzeichnis. Die Codewörter können dabei beispielsweise in zwei gesonderten Abschnitten des Speichers gespeichert sein, wobei der eine Abschnitt bzw. Bereich Codewörter mit positiver Disparität enthält, während der andere Bereich Codewörter von negativer Disparität enthält. Die gegebenenfalls vorhandenen Codewörter mit der 0-Disparität können in einem dieser Bereiche oder in einem gesonderten dritten Bereich des Speichers gespeichert werden, oder sie können derart doppelt vorgesehen sein, daß dasselbe Codewort mit der 0-Disparität in dem ersten Bereich und außerdem in dem zweiten Bereich gespeichert ist. Der bestimmte Bereich des ROM-Speichers 12, der adressiert wird, kann durch das ROM-Auswahlsignal SLCT bestimmt werden. Wenn die in der DSV-Akkumulationsschaltung 22 gespeicherte digitale Summenvariation eine positive Disparität zeigt, kann die Steuerschaltung 21 darauf ansprechen, um das ROM-Auswahlsignal zu erzeugen, welches denjenigen Bereich des ROM- Speichers 12 auswählt, in welchem Codewörter mit negativen NRZI-Disparitäten gespeichert sind. Wenn demgegenüber die in der DSV-Akkumulationsschaltung 22 gespeicherte digitale Summenvariation eine negative Disparität zeigt, kann die Steuerschaltung 21 darauf ansprechen, um das ROM-Auswahlsignal zu erzeugen, welches den betreffenden Bereich des ROM-Speichers 12 auswählt oder freigibt, in welchem Codewörter mit positiver NRZI-Disparität gespeichert sind. Sodann wird das bestimmte Codewort, welches in dem ausgewählten oder freigegebenen Bereich gespeichert ist und welches dem empfangenen Informationswort zugeteilt bzw. zugeordnet ist, aus dem ROM-Speicher ausgelesen. Dies bedeutet, daß das empfangene Informationswort dazu herangezogen wird, den ausgewählten oder freigegebenen Bereich des ROM-Speichers zu adressieren.

Das aus dem ROM-Speicher 12 ausgelesene Codewort wird durch das Parallel-Serien-Schieberegister 13 in eine Serienform gebracht, und das Seriencodewort wird dann in das NRZI-Format moduliert.

Zusätzlich zu dem Auslesen des Codewortes wird außerdem die Disparität des betreffenden bestimmten Codewortes aus dem ROM-Speicher gelesen. In Abhängigkeit von der ermittelten Polarität am Ende des vorangehenden NRZI- Codewortes steuert die Steuerschaltung 21 die DSV-Bestimmungsschaltung so, daß entweder die DSP₊-Disparität addiert oder subtrahiert wird. Die resultierende aktualisierte digitale Summenvariation wird dann in der DSV-Akkumulationsschaltung 22 gespeichert.

Bei einer besonderen Implementierung der in Fig. 11 dargestellten Ausführungsform wird das EXIT-Signal entsprechend der obigen Gleichung (2) bestimmt, wobei EXIT=ENT in dem Fall gegeben ist, daß die NRZI- Disparität des aus dem ROM-Speicher 12 ausgelesenen Codewortes ungerade ist. Demgegenüber ist EXIT≠ENT, wenn die NRZI-Disparität gerade ist, wobei angenommen ist, daß jedes Codewort durch eine ungerade Anzahl von Bits gebildet ist. Das umgekehrte Ergebnis des vorstehenden Ergebnisses wird dann erhalten, wenn jedes Codewort durch eine gerade Anzahl von Bits gebildet ist. Überdies wird bei der betreffenden bestimmten zu beschreibenden Implementierung die Endpolarität EXIT in Kombination mit der Polarität oder dem Vorzeichen der akkumulierten digitalen Summenvariation dazu herangezogen, den in Frage kommenden Bereich des ROM-Speichers 12 auszuwählen oder freizugeben.

Fig. 12 zeigt in einem Blockdiagramm eine generelle Ausführungsform der vorliegenden Erfindung. Diese Ausführungsform umfaßt ein Pufferregister 11, eine Speichereinrichtung 12, ein Parallel-Serien-Schieberegister 13, einen NRZI-Modulator 14 und eine Steuerschaltung 21. Diese Schaltungen sind im einzelnen oben beschrieben worden. Die Ausführungsform gemäß Fig. 12 unterscheidet sich von der in Fig. 11 gezeigten Ausführungsform insofern, als sie keine gesonderte Schaltungsanordnung zur Bestimmung der digitalen Summenvariation aufweist. Dabei ist vielmehr angenommen, daß die digitale Summenvariation sowie die Anfangs- und die Endpolaritäten des jeweiligen NRZI- Codewortes direkt von dem NRZI-Modulator 14 abgeleitet werden können. Die in Fig. 12 angedeuteten gestrichelten Linien zeigen, daß die Steuerschaltung 21 die digitale Summenvariation bestimmen und die Anfangspolarität von dem NRZI-Modulator 14 her bestimmen kann, um das ROM-Auswahlsignal SLCT zu erzeugen. Gemäß einem Beispiel kann das durch den NRZI-Modulator 14 erzeugte NRZI-Codewort einem Vorwärts-/Rückwärts- Zähler zugeführt werden, dessen Zählerstellung in jedem Halbbitintervall erhöht oder herabgesetzt werden kann, und zwar in Abhängigkeit davon, ob das NRZI-Codesignal eine positive oder eine negative Polarität zeigt, wie die positiven oder negativen Polaritäten, die in Fig. 1, 2, 6 und 10 veranschaulicht sind. Die resultierende Zählerstellung des Vorwärts-/ Rückwärts-Zählers am Ende des jeweiligen NRZI- Codewortes entspricht somit der digitalen Summenvariation. In entsprechender Weise kann die Anfangspolarität ENT allein dadurch bestimmt werden, daß die Polarität des Endes des unmittelbar vorangehenden NRZI-Codewortes bestimmt wird. So kann beispielsweise das durch den NRZI-Modulator 14 erzeugte NRZI- Codewort einer Flipflopschaltung zugeführt werden, deren Zustand am Ende des Codewortes eine Anzeige für die Endpolarität des betreffenden Codewortes ist.

Fig. 13 zeigt in einem Blockdiagramm einen Decoder, der in Verbindung mit dem in Fig. 11 oder 12 gezeigten Codierer verwendet werden kann und der imstande ist, jedes empfangene NRZI-Codewort so zu decodieren, daß daraus das ursprüngliche Informationswort wiedergewonnen wird. Der Decoder enthält einen geeigneten NRZI-Demodulator (nicht dargestellt), der das NRZI-Codewort demoduliert, um daraus ein NRZ- Codewort zu erzeugen. Dieses NRZ-Codewort wird seriell bitweise einem Serien-Parallal-Wandler 31 zugeführt. Das Ausgangssignal dieses Serien-Parallel- Wandlers besteht aus einem Paralle-Bit-Codewort, welches einem ROM-Speicher 32 zugeführt wird und welches imstande ist, den betreffenden ROM-Speicher in Übereinstimmung mit dem Inhalt des betreffenden Parallel- Bit-Codewortes zu adressieren. Es dürfte einzusehen sein, daß der ROM-Speicher 32 zu dem ROM-Speicher 12 komplementär ausgebildet sein kann und in adressierbaren Speicherplätzen jedes der Informationswörter zu speichern imstande ist. Derartige Speicherplätze werden durch das empfangene Codewort so adressiert, daß aus diesen Speicherplätzen das bestimmte Informationswort ausgelesen wird, dem das empfangene Codewort zugeteilt bzw. zugeordnet worden ist. Der Ausgang des ROM-Speichers 32 ist mit einer Zwischenspeicher- bzw. Latch- Schaltung 33 verbunden, von der das ursprüngliche Informationswort wiedergewonnen wird.

In Fig. 13 sind ferner ein Bittaktsignal PCK und ein Wortsynchronisiersignal BCK angedeutet. Das Bittaktsignal PCK ist mit dem Serien-Bit-NRZ-Codewort synchronisiert und vermag durch "Taktsteuerung" aufeinanderfolgende Bits des Codewortes in den Serien-Parallel- Wandler 31 einzuführen. Eine geeignete Quelle (nicht dargestellt) kann dabei vorgesehen sein, um das Bittaktsignal PCK abzugeben.

Das Wortsynchronisiertaktsignal BCK kann beispielsweise dadurch erzeugt werden, daß die Bittaktimpulse so lange gezählt werden, bis eine bestimmte Zählerstellung (z. B. 9) erreicht ist. Das Wortsynchronisiertaktsignal BCK ist imstande, das Ende eines Serien-Bit-Codewortes zu identifizieren und damit den Beginn des nächsten Codewortes. Auf das Auftreten des Wortsynchronisiertaktsignals BCK hin kann der Serien-Parallel-Wandler 31 das Codewort parallel und bitweise an den ROM-Speicher 32 abgeben. Auf das Auftreten des Wortsynchronisiertaktsignals hin wird außerdem die Zwischenspeicherschaltung 33 getriggert oder verriegelt, um das aus dem ROM-Speicher 32 ausgelesene decodierte Informationswort in diesem Zwischenspeicher zu speichern.

Gemäß einer Alternative kann der ROM-Speicher 32 eine Verknüpfungsschaltung oder eine andere Logikschaltung umfassen. Wenn beispielsweise eine NRZI-Modulation des Typs II benutzt wird, dann kann die Verknüpfungsschaltung von der Art sein, daß das Prefix- oder höchstwertige Bit des Codewortes unberücksichtigt gelassen wird, wodurch lediglich die übrigen Bits des betreffenden Codewortes wiedergewonnen werden. Wie oben erwähnt und wie in Fig. 6 veranschaulicht, sind derartige übrige Bits des NRZI-Codewortes durch die ursprünglichen Bits des Informationswortes gebildet.

Eine besondere Implementierung der in Fig. 11 gezeigten Ausführungsform ist in Fig. 14 veranschaulicht. Gemäß dieser Implementierung ist das Pufferregister 11 aus Zwischenspeicherschaltungen 111 und 112 gebildet. Der ROM-Speicher 12 besteht aus gesonderten Festwertspeichern 121, 122, 123 und 124. Das Parallel- Serien-Schieberegister 13 umfaßt die Schieberegister 131, 132 und 133. Der NRZI-Modulator 14 besteht aus der Flipflopschaltung 141 und dem Exklusiv-ODER-Glied 142. Die Steuerschaltung 21 besteht aus der Flipflopschaltung 211 und den Exklusiv-ODER-Gliedern 212 und 213. Die DSV-Bestimmungsschaltung 23 besteht aus den Exklusiv-ODER-Gliedern 231, 232, 233, 234 und 235 sowie aus Volladdierern 236 und 237. Die Zwischenspeicherschaltung 22 besteht aus einer Multi-Bit-Zwischenspeicherschaltung 221.

Bei einer typischen Anwendung der vorliegenden Erfindung kennzeichnet jedes empfangene Informationswort eine Abtastprobe eines Videosignals, und die im NRZI- Code auftretenden Signale werden beispielsweise auf einem digitalen Bildbandgerät aufgezeichnet. Die Codewörter können dabei in Blockform angeordnet sein, wobei jedem Block ein geeignetes Synchronisiermuster und Synchronisierungswörter vorangehen können. Die Verriegelungsschaltung 112 ist imstande, ein 8-Bit- Informationswort aufzunehmen, welches beispielsweise aus den DATA₀-DATA₇ gebildet ist. Ein Identifizierungssignal IDS wird der Zwischenspeicherschaltung 112 zugeführt; dieses Signal ist imstande, eine Anzeige darüber zu liefern, ob ein Informationswort aufgenommen wird oder ob die zuvor erwähnte Synchronisierungsinformation erzeugt werden sollte. Ein empfangenes Informationswort wird dabei beispielsweise durch das IDS-Signal als binäre "1" angezeigt, und die Synchronisierungsinformation wird durch das IDS-Signal als binäre "0" angezeigt. Das bestimmte Synchronisierungsmuster und die Synchronisierungswörter werden durch MODE-1- und MODE-2-Bits bestimmt. Diese Bits werden zusammen mit dem IDS-Signal in der Zwischenspeicherschaltung 112 gespeichert. Wie in Fig. 14 veranschaulicht, sind die Zwischenspeicherschaltungen 111 und 112 so angeschlossen, daß sie ein Taktsignal CK1 aufnehmen und auf die Aufnahme dieses Taktsignals hin in einen Verriegelungszustand gelangen. Wenn die betreffenden Schaltungen verriegelt sind, sind das Informationswort in der Zwischenspeicherschaltung 111 und die MODE-1- und MODE-2-Bits zusammen mit dem IDS-Signal in der Zwischenspeicherschaltung 112 gespeichert.

Die Festwertspeicher 121 und 122 weisen einen Freigabeeingang auf. Diese Festwertspeicher werden für eine Adressierung und für einen Zugriff dann freigegeben, wenn ein binäres "0"-Freigabesignal dem Freigabeeingang zugeführt wird. Wie dargestellt, nimmt ein Inverter 113 das gespeicherte IDS-Signal von der Zwischenspeicherschaltung 112 her auf und gibt die invertierte Form des betreffenden IDS-Signals an den Freigabeeingang des Festwertspeichers 121 und 122 ab.

Wenn das IDS-Signal eine binäre "1" ist, gibt der Inverter 113 ein binäres Freigabesignal "0" an die Festwertspeicher 121 und 122 ab. Wenn demgegenüber das IDS-Signal eine binäre "0" ist, zeigt dies an, daß das Synchronisierungsmuster und die Synchronisierungswörter erzeugt werden sollten. In diesem Fall gibt der Inverter 113 ein Sperrsignal "1" an die betreffenden Festwertspeicher ab. Die Festwertspeicher 123 und 124 sind den Festwertspeichern 121 und 122 ähnlich. Die Freigabeeingänge der betreffenden Festwertspeicher sind direkt mit der Zwischenspeicherschaltung 112 verbunden, um das IDS-Signal aufzunehmen. Die Festwertspeicher 123 und 124 werden somit freigegeben, wenn das IDS-Signal eine binäre "0" ist.

Die Datenbits des in der Zwischenspeicherschaltung 111 gespeicherten Informationswortes werden als Adressenbits an die Adressenanschlüsse A-H der Festwertspeicher 121 und 122 jeweils abgegeben. Der Festwertspeicher 121 speichert die entsprechenden Codewörter, die den Informationswörtern zugeteilt bzw. zugeordnet sind. Der Festwertspeicher 122 speichert ein entsprechendes 5-Bit-Disparitätssignal, welches kennzeichnend ist für die Disparität des jeweils gespeicherten Codewortes, sowie ein Bit, welches die Endpolarität des betreffenden Codewortes kennzeichnet. Da das Codewort ein 9-Bit-Wort ist und da jeder Festwertspeicher ein 8-Bit-Wort speichert, wird in der Praxis das niederwertigste Bit des Codewortes in dem Festwertspeicher 122 gespeichert. Wenn eine Adressierung durch das 8-Bit-Informationswort erfolgt, wird somit das 9-Bit- Codewort aus den Festwertspeichern 121 und 122 ausgelesen, allerdings vorausgesetzt, daß diese Festwertspeicher durch das IDS-Signal freigegeben sind. Wenn das 9-Bit-Codewort ausgelesen ist, wird das für die Disparität des betreffenden Codewortes kennzeichnende 5-Bit-Disparitätssignal ebenfalls aus dem Festwertspeicher 122 ausgelesen. Schließlich wird das für die Endpolarität kennzeichnende Signal ebenfalls aus dem Festwertspeicher 122 ausgelesen, und zwar auf die aus dem 8-Bit-Informationswort gebildete Adresse hin. Zum Zwecke der vorliegenden Erläuterung sei angenommen, daß das EXIT-Bit eine binäre "0" ist, wenn die Anfangs- und Endpolaritäten des NRZI-Codewortes gleich sind, daß hingegen das EXIT-Bit eine binäre "1" dann ist, wenn die Anfangs- und Endpolaritäten des betreffenden Codewortes nicht gleich sind.

Die Festwertspeicher 123 und 124 werden durch die MODE-1- und MODE-2-Bits adressiert, die in der Zwischenspeicherschaltung 112 gespeichert sind, und außerdem durch das Speicherauswahlsignal SLCT. Wenn die Festwertspeicher 123 und 124 freigegeben sind, werden geeignete Synchronisierungsmuster und Informationswörter aus den betreffenden Speichern in Abhängigkeit von den Zuständen der MODE-1- und MODE-2-Bits ausgelesen. Es sei daran erinnert, daß bei Freigabe der Festwertspeicher 123 und 124 die Festwertspeicher 121 und 122 gesperrt sind. Der umgekehrte Zustand tritt ebenfalls auf.

Das aus den Festwertspeichern 121 und 122 gelesene Codewort ist durch die Codebits CODE₀-CODE₈ gebildet. Diese Codebits werden den Schieberegistern 131 bis 133 zugeführt, die einer Taktsteuerung durch Taktimpulse CK2 unterliegen, welche von einer geeigneten (nicht dargestellten) Quelle erzeugt werden. Die Taktimpulse CK2 dienen dazu, die Codebits CODE₀-CODE₈ in Serienform auszulesen, wodurch jedes Codebit seriell durch die in Reihe geschalteten Schieberegister geschoben wird. Die Taktimpulse CK2 treten dabei entweder in dem allgemeinen mittleren Bereich eines Bitzellenintervalls auf, so daß das NRZI-Format des Typs I bezeichnet ist, oder die betreffenden Impulse treten zu Beginn des jeweiligen Bitzellenintervalls auf, um das NRZI-Format des Typs II zu bezeichnen. Diese Taktimpulse werden außerdem dem Takteingang einer D-Flipflopschaltung 141 zugeführt.

Die Schieberegister 131 bis 133 sind ferner mit den Festwertspeichern 123 und 124 derart verbunden, daß sie die entsprechenden Bits aufnehmen, welche das Synchronisierungsmuster und die Synchronisierungswörter bilden, die aus diesen Festwertspeichern ausgelesen werden können, wenn das IDS-Signal eine binäre "0" ist.

Das Codewort, welches aus den Schieberegistern 131 bis 133 seriell herausgeschoben wird, gelangt durch das Exklusiv-ODER-Glied 142 hindurch zu dem D-Eingang der Flipflopschaltung 141 hin. Dabei treten Übergänge lediglich auf ein binäres "1"-Codebit hin auf. Die Stelle, an der der jeweilige Übergang hervorgerufen wird, hängt dabei von dem Zeitpunkt des Auftretens der Taktimpulse CK2 ab.

Einer Zwischenspeicherschaltung 134 werden die Taktimpulse CK1 und CK2 zugeführt. Die Ausgangssignale dieser Zwischenspeicherschaltung werden über einen Inverter 135 und ein NAND-Glied 136 geleitet und der betreffenden Zwischenspeicherschaltung wieder zugeführt, um ein Schiebe-/Ladesignal zu erzeugen, welches einem Schiebe-/Ladeeingang des jeweiligen Schieberegisters 131, 132 und 133 zugeführt wird. Wenn das Schiebe-/Ladesignal einen ersten Binärzustand, wie einen Binärzustand "0" zeigt, werden die Schieberegister mit den ihnen zugeführten parallelen Codebits geladen. Wenn das Schiebe-/Ladesignal umgeschaltet wird, werden die Inhalte der Schieberegister auf das Auftreten der Taktimpulse CK2 hin seriell ausgeschoben. Die Zwischenspeicherschaltung 134 wird somit zeitlich so gesteuert, daß das Ladesignal nach 9 aufeinanderfolgenden Codebits erzeugt wird, die aus den Schieberegistern geschoben worden sind.

Das Exklusiv-ODER-Glied 212 der Steuerschaltung 21 ist so geschaltet, daß es das Endbit an einem Eingang aufnimmt. Das Ausgangssignal des betreffenden Exklusiv- ODER-Gliedes wird dem D-Eingang der D-Flipflopschaltung 211 zugeführt. Der Q-Ausgang der Flipflopschaltung 211 ist mit dem anderen Eingang des Exklusiv- ODER-Gliedes 212 verbunden. Dieser Q-Ausgang liefert ein Ausgangssignal, welches die Polarität am Ende des vorangehenden Codewortes kennzeichnet und damit die Anfangspolarität des nächstfolgenden Codewortes. Wenn das am Q-Ausgang der Flipflopschaltung auftretende Ausgangssignal eine binäre "1" ist, dann ist die Anfangspolarität ENT insbesondere negativ. Wenn am Q-Ausgang dieser Flipflopschaltung ein binäres "0"- Signal auftritt, dann ist die Anfangspolarität positiv. Es dürfte ersichtlich sein, daß die Anfangspolarität das Endbit selektiv invertiert, wenn die Anfangspolarität negativ ist, wie dies durch eine binäre "1" dargestellt wird. Demgemäß erzeugt die Flipflopschaltung 211 an ihrem Q-Ausgang eine binäre "1", um eine Anzeige dafür zu liefern, daß die Endpolarität des aus den Festwertspeichern 121 und 122 ausgelesenen Codewortes und damit die Anfangspolarität des nächstfolgenden Codewortes negativ ist.

Aus der vorstehenden Erläuterung ergibt sich somit, daß die Flipflopschaltung 211 ein für die Anfangspolarität 09093 00070 552 001000280000000200012000285910898200040 0002003215179 00004 08974des nächstfolgenden Codewortes kennzeichnendes Bit speichert, wobei "1" gleich ENT- und "0" gleich ENT+ bedeutet. Wenn diese Anzeige der Anfangspolarität eine binäre "1" ist, dann wird das aus dem Festwertspeicher 122 anschließend ausgelesene Endbit durch das Exklusiv- ODER-Glied 212 invertiert.

Das in der Flipflopschaltung 211 gespeicherte Anfangspolaritätsbit wird als Rechensteuersignal CALC herangezogen. Dabei zeigt sich, daß dieses Anfangspolaritätsbit als ein Eingangssignal den Exklusiv-ODER-Gliedern 231 bis 235 jeweils zugeführt wird. Die übrigen Eingänge dieser Exklusiv-ODER-Glieder sind so beschaltet, daß sie ein entsprechendes Bit des 5-Bit-Disparitätssignals aufnehmen, welches aus den Festwertspeichern 121 und 122 ausgelesen ist. Das höchstwertige Disparitätsbit DSP₄ kennzeichnet das Vorzeichen oder die Polarität der Disparität; es wird dem Exklusiv- ODER-Glied 231 zugeführt. Das niederwertigste Bit DSP₀ wird dem Exklusiv-ODER-Glied 235 zugeführt. In dem Fall, daß die Anfangspolarität des ausgelesenen Codewortes negativ ist (CALC = "1", wird das Disparitätssignal durch die Exklusiv-ODER-Glieder 231 bis 235 invertiert.

Das ausgelesene Disparitätssignal wird an Volladdiererschaltungen 236 und 237 abgegeben. Diese Volladdiererschaltungen wirken als 5-Bit-Volladdierer. Sie dienen dazu, das 5-Bit-Disparitätssignal mit einer 5-Bit-Darstellung der akkumulierten digitalen Summenvariation zu summieren. Dieses 5 Bit umfassende digitale Summenvariationssignal wird in der Zwischenspeicherschaltung 22 gespeichert und den übrigen Eingängen des die Addiererschaltungen 236 und 237 umfassenden Volladdierers zugeführt. In der Praxis vermag die Volladdiererschaltung zwei 4-Bit-Signale zu summieren. Bei der vorliegenden Ausführungsform sind das Disparitätssignal und das digitale Summenvariationssignal 5-Bit-Signale. In Anpassung an die 5-Bit-Signale werden somit zwei 4-Bit-Volladdiererschaltungen 236 und 237 verwendet.

Das Ausgangssignal der Volladdiererschaltungen 236 und 237 umfaßt die aktualisierte, 5 Bit aufweisende digitale Summenvariation. Dieses aktualisierte digitale Summenvariationssignal wird in der Zwischenspeicherschaltung 221 gespeichert. Der betreffenden Zwischenspeicherschaltung werden Taktsignale CK1 zugeführt. Es sei daran erinnert, daß die betreffende Zwischenspeicherschaltung dazu dient, die aktualisierte digitale Summenvariation beispielsweise auf die Rückflanke des Taktimpulses hin zwischenzuspeichern bzw. zu verriegeln.

Dem Exklusiv-ODER-Glied 213 werden das in der Flipflopschaltung 211 gespeicherte Anfangspolaritätsbit und außerdem das höchstwertige Bit der in der Zwischenspeicherschaltung 221 gespeicherten akkumulierten digitalen Summenvariation zugeführt. Dieses höchstwertige Bit kennzeichnet die Polarität der digitalen Summenvariation. Das Exklusiv-ODER-Glied erzeugt das ROM-Auswahlsignal SLCT, welches als binäre "1" denjenigen Bereich der Festwertspeicher adressiert, in dem die Codewörter mit positiver Disparität gespeichert sind. Wenn das Ausgangssignal des Exklusiv-ODER-Gliedes 213 eine binäre "0" ist, dann wird derjenige Bereich der Festwertspeicher ausgewählt oder freigegeben, in welchem die Codewörter mit negativer Disparität gespeichert sind.

Es sei daran erinnert, daß dann, wenn das Anfangspolaritätsbit eine binäre "0" ist, das Vorzeichenbit der in der Zwischenspeicherschaltung 221 gespeicherten digitalen Summenvariation, wie dies der Fall ist, als ROM-Auswahlsignal SLCT verwendet wird. Wenn das betreffende Anfangspolaritätsbit jedoch eine binäre "1" ist, wird das Vorzeichenbit der digitalen Summenvariation invertiert.

Obwohl zuvor im einzelnen die Art und Weise beschrieben worden ist, in der die Disparität des ausgelesenen Codewortes bestimmt wird und gemäß der die digitale Summenvariation aktualisiert wird, dürfte einzusehen sein, daß eine entsprechende Operation dann ausgeführt wird, wenn die Festwertspeicher 121 und 122 gesperrt und die Festwertspeicher 123 und 124 freigegeben sind, um aus diesen Speichern das Synchronisierungsmuster und die Synchronisierungswörter auszulesen.

Sofern erwünscht, kann die in Fig. 14 dargestellte Ausführungsform so modifiziert werden, daß das am Q-Ausgang der Flipflopschaltung 141 auftretende Ausgangssignal als Anzeige bezüglich des Anfangspolaritätsbits verwendet wird, und zwar anstelle der Kombination der Flipflopschaltung 211 und des Exklusiv-ODER-Gliedes 212. Bei dieser Modifikation braucht der Festwertspeicher 122 das Endpolaritätsbit des jeweiligen Codewortes nicht zu speichern.

Durch die vorliegende Erfindung ist also ein Verfahren geschaffen worden, gemäß dem ein n-Bit-Informationswort in ein m-Bit-NRZI-Codewort mit einer minimalen Gleichstromkomponente codiert wird.

Es sind zwar Codes mit niedriger Disparität bekannt, bei denen ein Informationswort in ein Codewort mit einer größeren Anzahl von Bits codiert wird. Der Zweck der redundanten Bits, d. h. der Bits, die keine ausnutzbare Information darstellen bzw. veranschaulichen, besteht jedoch darin sicherzustellen, daß die Disparität des Codewortes eine bestimmte Polarität, wie eine positive oder negative Polarität zeigen kann. Wie bekannt, kennzeichnet die Disparität eines Codewortes den tatsächlichen Gleichstromwert (positiv oder negativ) des betreffenden Wortes. Die Akkumulation der Disparitäten von aufeinanderfolgenden Codewörtern liefert die digitale Summenvariation (DSV), die die Gesamt-Gleichstromkomponente der digitalen Wörter anzeigt. Bei dem Codierungsverfahren mit niedriger Disparität werden einige Informationswörter durch Codewörter mit einer 0-Disparität dargestellt, und die übrigen Informationswörter werden durch entsprechende Paare von Codewörtern mit einer von 0 verschiedenen Disparität dargestellt. Jedes Paar von Codewörtern weist dabei gleiche und entgegengesetzte Disparitäten auf. Wenn die gesamte digitale Summenvariation positiv ist, wird das nächste Informationswort durch ein Codewort mit negativer Disparität dargestellt, und umgekehrt.

Bei dem oben beschriebenen typischen Codierungsverfahren mit niedriger Disparität sind die Codewörter im NRZ- (non-return-to-zero)-Format vorhanden. Wenn bei diesem Format Codewörter magnetisch aufgezeichnet werden, müssen sie mit genau derselben Polarität wiedergegeben werden, die für die Aufzeichnung verwendet worden ist. Ansonsten würde eine binäre "1" als binäre "0" wiedergegeben werden. Dies kann zu schwerwiegenden Fehlern in dem wiedergegebenen Signal führen. Wenn Reparaturen oder Verbesserungen in dem Aufnahme- und Wiedergabegerät erforderlich sind, muß außerdem eine äußerste Sorgfalt angewandt werden, um die Umkehrung jeglicher Polaritäten zu vermeiden, die sonst die Polaritäten der wiedergegebenen Binärsignale umkehren würde.

Die vorliegende Erfindung zielt nun darauf ab, die Polaritätsabhängigkeit des NRZ-Formats durch Anwendung einer NRZI-Modulation zu vermeiden. Darüber hinaus hält die vorliegende Erfindung die gesamte Gleichstromkomponente niedrig, indem jedes n Bits umfassende Informationswort in ein m-Bit-Codewort codiert wird, welches so ausgewählt wird, daß es eine NRZI-Disparität aufweist, welche auf Kombination mit der digitalen Summenvariation hin dazu neigt, diese digitale Summenvariation zu ihrem 0-Wert zurückzuführen. Bei einer Ausführungsform werden zumindest einige der Informationswörter durch Paare von Codewörtern dargestellt, die eine von 0 verschiedene Disparität aufweisen. Die Codierung ist dabei ähnlich dem zuvor erwähnten Codierungsverfahren mit niedriger Disparität, allerdings mit der Ausnahme, daß die Disparität des Codewortes die NRZI-Disparität dieses Wortes ist. Bei der NRZI- Modulation des hier benutzten Typs muß die Anfangspolarität eines Codewortes, d. h. die Polarität zu Beginn des betreffenden Codewortes gleich der Endpolarität des unmittelbar vorangehenden Codewortes sein, d. h. gleich der Polarität am Ende des vorangehenden Wortes. Bei einem bestimmten Codewort hängt dessen NRZI-Disparität davon ab, ob die Anfangspolarität positiv oder negativ ist. Die die Anfangspolarität negativ ist, ist in typischer Weise die Disparität des betreffenden Codewortes entgegengesetzt zur Disparität des betreffenden Wortes mit positiver Anfangspolarität. Die vorliegende Erfindung fährt mit dieser Anfangspolaritätsabhängigkeit als kritischem Faktor fort.

Claims (39)

1. Verfahren zum Umsetzen von aufeinanderfolgenden n-Bit-Informationswörtern in aufeinanderfolgende m-Bit-NRZI-Codewörter, wobei m<n ist, wobei jedem n-Bit-Informationswort zumindest ein m-Bit-Codewort mit einer entsprechenden Disparität zugeordnet wird, wobei die digitale Summenvariation der vorangehenden aufeinanderfolgenden m-Bit-Codewörter bestimmt wird und wobei ein zugeteiltes m-Bit-Codewort zur Darstellung des nächsten n-Bit-Informationswortes als Funktion der Disparität des Codewortes und der bestimmten digitalen Summenvariation ausgewählt wird, dadurch gekennzeichnet,
daß eine dem jeweiligen Codewort zugehörige NRZI-Disparität (DSP) zur Bestimmung des Codewortes herangezogen wird, welches ausgewählt wird,
daß die Polarität des Abschlusses (EXIT) des unmittelbar vorangehenden Codewortes bestimmt wird und
daß das ausgewählte m-Bit-Codewort in dem NRZI-Format derart moduliert wird, daß das modulierte Codewort dieselbe Anfangspolarität (ENT) wie die ermittelte Polarität (EXIT) aufweist, wobei die NRZI-Disparität (DSP) bei Kombination mit der betreffenden bestimmten digitalen Summenvariation (DSV) eine Erhöhung der digitalen Summenvariation zu verhindern gestattet.

2. Verfahren nach Anspruch 1, wobei zumindest einige der n-Bit-Informationswörter Paaren von m-Bit-Codewörtern zugeteilt sind, dadurch gekennzeichnet, daß jedes Paar von m-Bit-Codewörtern mit einem positiven NRZI-Disparitätscodewort und mit einem negativen NRZI-Disparitätcodewort verwendet wird.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die absoluten Werte der Disparitäten der Codewörter in einem entsprechenden Paar von Codewörtern einander gleich gewählt werden.

4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Absolutwerte der Disparitäten der Codewörter in einem entsprechenden Paar von Codewörtern ungleich voneinander gewählt werden.

5. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß m als ungerade Zahl von Bits gewählt wird,
daß jedem Wort von bestimmten n-Bit-Informationswörtern ein 0-NRZI-Disparitätscodewort zugeteilt wird und
daß jedem der übrigen n-Bit-Informationswörter ein Paar von von 0 verschiedenen NRZI-Disparitätscodewörtern zugeteilt wird, die ein Codewort mit positiver NRZI-Disparität und ein Codewort von negativer NRZI-Disparität aufweisen.

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß eine Modulation dadurch erzielt wird, daß ein Übergang weitgehend während des mittleren Bereiches eines Codebitintervalls (Typ I) für die Darstellung eines Bits eines bestimmten logischen Zustands vorgenommen wird, und daß während eines Codebitintervalls kein Übergang für die Darstellung eines Bits des entgegengesetzten logischen Zustands verwendet wird.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß als Bit des bestimmten logischen Zustands eine binäre "1" verwendet wird.

8. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß m als ungerade Zahl von Bits verwendet wird und
daß jedem n-Bit-Informationswort ein Paar von von 0 verschiedenen NRZI-Disparitätcodewörtern zugeteilt wird, die gleiche und entgegengesetzte Disparitäten aufweisen.

9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß eine Modulation dadurch erhalten wird, daß ein Übergang zu Beginn eines Codebitintervalls (Typ II) für die Darstellung eines Bits eines bestimmten logischen Zustands hervorgerufen wird, während kein Übergang zur Darstellung eines Bits von entgegengesetztem logischem Zustand verwendet wird.

10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß als Bit des bestimmten logischen Zustands eine binäre "1" verwendet wird.

11. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß eine gerade Anzahl m von Bits verwendet wird und
daß jedem der bestimmten n-Bit-Informationswörter ein 0-NRZI-Disparitätcodewort zugeteilt wird, während den übrigen n-Bit-Informationswörtern ein Paar von von 0 verschiedenen NRZI-Disparitätscodewörtern zugeteilt wird, die eine positive bzw. negative Polarität aufweisen.

12. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß ein für die NRZI-Disparität des ausgewählten m-Bit- Codewortes kennzeichnendes Signal (DSP;DSP₀-DSP₄) bereitgestellt wird und
daß das bereitgestellte Disparitätssignal mit einem Signal (DSV) algebraisch summiert (23; 231-237) wird, welches kennzeichnend ist für die bestimmte digitale Summenvariation, derart, daß die digitale Summenvariation aktualisiert wird.

13. Verfahren nach Anspruch 12, dadurch gekennzeichnet,
daß jedes m-Bit-Codewort und das NRZI-Disparitätssignal des jeweiligen m-Bit-Codewortes gespeichert (12; 121, 122) werden und
daß die bestimmte digitale Summenvariation (DSV), die ermittelte Polarität (ENT, CALC) und das nächste n-Bit-Informationswort (DATA) dazu herangezogen (11, 21; 111, 211, 212, 213) werden, das dem nächsten Informationswort zugeteilte m-Bit-Codewort zusammen mit seinem NRZI-Disparitätssignal auszulesen.

14. Verfahren nach Anspruch 13, dadurch gekennzeichnet,
daß eine Anfangspolarität (ENT₀) eines ersten m-Bit- NRZI-Codewortes voreingestellt (RSET) wird und
daß die Ermittelung der Polarität des Endes des unmittelbar vorangehenden Codewortes dadurch erfolgt, daß die Polarität als Funktion des ausgelesenen NRZI-Disparitätssignals umgekehrt (211, 212) wird.

15. Verfahren nach Anspruch 14, dadurch gekennzeichnet,
daß eine ungerade Anzahl m von Bits verwendet wird und
daß die Polarität dann umgekehrt wird, wenn der Wert des ausgelesenen NRZI-Disparitätssignals einen geraden Wert hat.

16. Verfahren nach Ansrpruch 14, dadurch gekennzeichnet,
daß eine gerade Anzahl m von Bits verwendet wird und
daß die Polarität in dem Fall umgekehrt wird, daß der Wert des ausgelesenen NRZI-Disparitätssignals einen ungeraden Wert hat.

17. Verfahren nach Anspruch 13, dadurch gekennzeichnet,
daß eine Darstellung (EXIT) der Polarität des Endes des jeweiligen m-Bit-NRZI-Codewortes gespeichert (12; 122) wird und
daß die Polaritäts-Darstellung mit dem m-Bit-Codewort und dem NRZI-Disparitätssignal ausgelesen wird.

18. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß jedes m-Bit-Codewort, welches dem jeweiligen n-Bit- Informationswort zugeteilt ist, zusammen mit der NRZI- Disparität des betreffenden m-Bit-Codewortes gespeichert (12; 121, 122) ist,
daß das n-Bit-Informationswort als Teil einer Leseadresse (DATA₀-DATA₇) verwendet wird,
daß ein weiterer Teil der betreffenden Leseadresse (SLCT) als Funktion der bestimmten digitalen Summenvariation erzeugt wird und
daß das gespeicherte m-Bit-Codewort und die NRZI- Disparität in Abhängigkeit von der zusammengesetzten Leseadresse gelesen werden.

19. Verfahren nach Anspruch 18, dadurch gekennzeichnet,
daß die digitale Summenvariation dadurch bestimmt wird, daß die ausgelesene NRZI-Disparität mit der vorliegenden digitalen Summenvariation in dem Fall summiert (23; 236, 237) wird, daß die ermittelte Polarität des Endes des unmittelbar vorangehenden m-Bit-NRZI-Codewortes von bestimmter Polarität (EXIT+) ist, während eine Substraktion der ausgelesenen NRZI-Disparität von der vorliegenden digitalen Summenvariation in dem Fall vorgenommen wird, daß die ermittelte Polarität von entgegengesetzter Polarität (EXIT-) ist.

20. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1, mit einem Codierer, der jedes n-Bit- Informationswort in ein m-Bit-Codewort codiert (mit m<n), wobei der betreffende Codierer eine Zuteilungsschaltung (12; 121, 122) aufweist, durch die zumindest ein eindeutiges m-Bit-Codewort mit einer entsprechenden Disparität dem jeweiligen n-Bit-Informationswort zugeteilt wird, mit einer digitalen Summenvariations-Bestimmungsschaltung (23; 236, 237), welche die digitale Summenvariation von aufeinanderfolgenden m-Bit-Codewörtern bestimmt, welche dem codierten m-Bit-Codewort vorangegangen sind, und mit einer Auswahlschaltung (11, 21; 111, 211, 212, 213) für die Auswahl eines zugeteilten m-Bit-Codewortes zur Darstellung des nächsten n-Bit-Informationswortes in Abhängigkeit von der Disparität des betreffenden Codewortes und der bestimmten digitalen Summenvariation, dadurch gekennzeichnet,
daß jedes Codewort eine NRZI- Disparität (DSP) aufweist, die zur Auswahl des zugeteilten Codewortes und zur Bestimmung der digitalen Summenvariation herangezogen wird,
daß ein Polaritätsanzeiger (211, 212) vorgesehen ist, der die Polarität des Endes (EXIT) des unmittelbar vorangehenden m-Bit-NRZI-Codewortes anzeigt, und
daß ein Modulator (14; 141, 142) vorgesehen ist, der das ausgewählte m-Bit-Codewort im NRZI-Format derart moduliert, daß das modulierte Codewort dieselbe Anfangspolarität (ENT) wie die ermittelte Polarität (EXIT) aufweist, wobei die NRZI-Disparität des betreffenden Signals bei Kombination mit der bestimmten digitalen Summenvariation eine Vergrößerung der digitalen Summenvariation zu verhindern gestattet.

21. Schaltungsanordnung nach Anspruch 20, dadurch gekennzeichnet, daß die Zuteilungsschaltung entsprechende Paare von m-Bit-Codewörtern zu zumindest einigen der n-Bit-Informationswörtern zuteilt, wobei die Codewörter des jeweiligen Paares von Codewörtern eine positive bzw. negative NRZI-Disparität aufweisen.

22. Schaltungsanordnung nach Anspruch 21, dadurch gekennzeichnet, daß die Absolutwerte der Disparitäten der Codewörter in einem entsprechenden Paar von Codewörtern gleich sind.

23. Schaltungsanordnung nach Anspruch 21, dadurch gekennzeichnet, daß die absoluten Disparitäten der Codewörter in einem entsprechenden Paar von Codewörtern ungleich sind.

24. Schaltungsanordnung nach Anspruch 21, dadurch gekennzeichnet, daß die Zuteilungsschaltung ein entsprechendes m-Bit-Codewort der 0-Disparität jedem der übrigen n-Bit- Informationswörter zuzuteilen gestattet.

25. Schaltungsanordnung nach Anspruch 24, dadurch gekennzeichnet, daß der Modulator ein Übergangssignal nahezu während des mittleren Bereiches eines Codewortbitintervalls zur Darstellung eines Bits eines bestimmten logischen Zustands zu erzeugen vermag, während zur Darstellung eines Bits des entgegengesetzten logischen Zustands kein Übergang erzeugt wird.

26. Schaltungsanordnung nach Anspruch 21, dadurch gekennzeichnet,
daß die Zuteilungsschaltung entsprechende Paare von m-Bit-Codewörtern sämtlichen n-Bit-Informationswörtern zuteilt,
daß jedes Paar Codewörter mit gleichen und entgegengesetzten Disparitäten aufweist,
daß m eine gerade Anzahl von Bits ist und
daß der Modulator ein Übergangssignal zu Beginn eines Codewort-Bitintervalls für die Darstellung eines Bits eines bestimmten logischen Zustands und keinen Übergang für die Darstellung eines Bits von entgegengesetztem logischen Zustand erzeugt.

27. Schaltungsanordnung nach Anspruch 20, dadurch gekennzeichnet, daß die digitale Summenvariations-Bestimmungsschaltung eine Schaltung (12; 122) aufweist, die ein für die NRZI-Disparität des jeweiligen ausgewählten m- Bit-Codewortes charakteristisches Signal (DSP₀-DSP₄) erzeugt, und eine algebraische Kombinationsschaltung (23; 236, 237) aufweist, mit der das NRZI-Disparitätssignal mit der digitalen Summenvariation zur Aktualisierung der digitalen Summenvariation algebraisch kombinierbar ist.

28. Schaltungsanordnung nach Anspruch 27, dadurch gekennzeichnet, daß die algebraische Kombinationsschaltung (23; 236, 237) durch den Polaritätsanzeiger (211, 212; CALC) gesteuert, das NRZI-Disparitätssignal mit der digitalen Summenvariation in dem Fall zu summieren gestattet, daß die angezeigte Polarität von einem bestimmten Typ (ENT+) ist, während das NRZI-Disparitätssignal von der digitalen Summenvariation in dem Fall subtrahiert wird, daß die betreffende angezeigte Polarität vom entgegengesetzten Typ (ENT-) ist.

29. Schaltungsanordnung nach Anspruch 27, dadurch gekennzeichnet,
daß die Zuteilungsschaltung ein Speicher (12; 121, 122) ist, der an adressierbaren Speicherplätzen die den n-Bit-Informationswörtern jeweils zugeteilten m-Bit-Codewörter und außerdem das NRZI-Disparitätssignal des jeweiligen Codewortes speichert,
daß die Auswahlschaltung ein Adressengenerator (111, 211, 212, 213) ist, der eine Adresse als Funktion des nächsten n-Bit-Informationswortes (DATA₀-DATA₇) und der aktualisierten digitalen Summenvariation (DSV) für das Auslesen des dem nächsten n-Bit-Informationswortes zugeteilten m- Bit-Codewortes aus dem betreffenden Speicher erzeugt, und
daß in dem Fall, daß mehr als ein Codewort dem betreffenden Informationswort zugeteilt ist, das betreffende Codewort ausgelesen wird, durch dessen NRZI-Disparität die digitale Summenvariation herabsetzbar ist.

30. Schaltungsanordnung nach Anspruch 29, dadurch gekennzeichnet,
daß durch den betreffenden Adressengenerator die Adresse auf die angezeigte Polarität des Endes (EXIT) des unmittelbar vorangehenden m-Bit-NRZI-Codewortes modifizierbar (SLCT) ist und
daß ein m-Bit-Codewort mit positiver Disparität aus dem betreffenden Speicher in dem Fall gelesen wird, daß die angezeigte Polarität vom ersten Typ (ENT+) ist, während ein m-Bit-Codewort mit negativer Disparität aus dem betreffenden Speicher in dem Fall ausgelesen wird, daß die angezeigte Polarität vom zweiten, entgegengesetzten Typ (ENT-) ist.

31. Schaltungsanordnung nach Anspruch 30, dadurch gekennzeichnet,
daß der Polaritätsanzeiger eine Voreinstellungsschaltung (RSET, ENT₀, 211, 212) aufweist, durch die eine bestimmte Anzeige der Polarität voreinstellbar ist, und
daß eine Umkehrschaltung (212) vorgesehen ist, welche die betreffende Anzeige in Abhängigkeit davon umzukehren gestattet, ob der Wert der NRZI-Disparität des ausgelesenen m-Bit-Codewortes ungerade oder gerade ist.

32. Schaltungsanordnung nach Anspruch 31, wobei m eine ungerade Zahl von Bits ist, dadurch gekennzeichnet, daß die Polaritätsanzeige in dem Fall umgekehrt wird, daß der Wert der NRZI-Disparität des ausgelesenen m-Bit- Codewortes gerade ist.

33. Schaltungsanordnung nach Anspruch 31, wobei m eine gerade Anzahl von Bits ist, dadurch gekennzeichnet, daß die Polaritätsanzeige in dem Fall umgekehrt wird, das der Wert der NRZI-Disparität des ausgelesenen m-Bit- Codewortes ungerade ist.

34. Schaltungsanordnung nach Anspruch 30, dadurch gekennzeichnet,
daß der Polaritätsanzeiger einen Speicher (12; 122) enthält, der zusätzlich ein Signal (EXIT) speichert, welches kennzeichnend ist dafür, ob die Polarität des aus dem betreffenden Speicher ausgelesenen m-Bit-Codewortes dieselbe Polarität oder eine andere Polarität am Ende aufweist wie zu Beginn,
daß eine voreinstellbare Speichereinrichtung (211) vorgesehen ist, die ein Anfangs-Voreinstellungs-Polaritätsanzeigesignal (ENT₀) speichert, und
daß ein Komparator (212) vorgesehen ist, der das für die Polarität kennzeichnende, aus dem betreffenden Speicher ausgelesene Signal (EXIT) mit dem in der betreffenden Speichereinrichtung (211) gespeicherten Polaritätsanzeigesignal (CALC) vergleicht und der das Polaritätsanzeigesignal in dem Fall zu ändern vermag,
daß das für die Polarität kennzeichnende Signal eine Anzeige dafür liefert, daß die Polarität des ausgelesenen m-Bit-Codewortes am Ende verschieden ist von der Polarität am Anfang des betreffenden Wortes.

35. Schaltungsanordnung nach Anspruch 34, dadurch gekennzeichnet,
daß die digitale Summenvariations-Bestimmungsschaltung ein für die Polarität der bestimmten digitalen Summenvariation kennzeichnendes Vorzeichensignal abgibt,
daß der Adressengenerator eine Schaltung (213) aufweist, mit deren Hilfe das betreffende Vorzeichensignal als Teil der Adresse verwendet wird, wobei ein gespeichertes m-Bit-Codewort ausgewählt wird, dessen Disparität von einer Polarität ist, welche entgegengesetzt zu der durch das betreffende Vorzeichensignal gegebenen Polarität ist, und
daß ein Inverter (213) vorgesehen ist, der das betreffende Vorzeichensignal in dem Fall selektiv invertiert, daß das in der Speichereinrichtung (211) gespeicherte Polaritätssignal (CALC) kennzeichnend ist für den zweiten, entgegengesetzten Polaritätstyp.

36. Schaltungsanordnung nach Anspruch 20, dadurch gekennzeichnet, daß die Auswahlschaltung selektiv auf die angezeigte Polarität (EXIT) des Endes des unmittelbar vorangehenden m-Bit-NRZI-Codewortes für eine Auswahl eines zugeteilten m-Bit-Codewortes anspricht.

37. Schaltungsanordnung nach Anspruch 36, dadurch gekennzeichnet,
daß die Zuteilungsschaltung einen Speicher (12; 121, 122) aufweist, der adressierbare Speicherplätze enthält, in denen entsprechende m-Bit-Codewörter und für die Disparitäten dieser Codewörter kennzeichnende Disparitätssignale gespeichert sind, und
daß die Auswahlschaltung einen Adressengenerator (11, 21; 111, 211, 212, 213) aufweist, der auf das nächste n-Bit-Informationswort (DATA₀-DATA₇), auf die bestimmte digitale Summenvariation (DSV) und auf die angezeigte Polarität (EXIT) hin eine Adresse zu erzeugen vermag, welche einen Speicherplatz in dem betreffenden Speicher identifiziert, aus dem ein m-Bit- Codewort und sein Disparitätssignal gelesen werden.

38. Schaltungsanordnung nach Anspruch 37, dadurch gekennzeichnet,
daß die digitale Summenvariations-Bestimmungsschaltung eine Summierungsschaltung ist, welche das aus dem Speicher gelesene Disparitätssignal mit der zuvor bestimmten digitalen Summenvariation unter Erzeugung eines aktualisierten digitalen Summenvariationssignals summiert, welches ein für die Polarität des aktualisierten digitalen Summenvariationssignals kennzeichnendes Vorzeichenbit aufweist,
daß das betreffende Vorzeichenbit in der Adresse enthalten ist und
daß der Adressengenerator einen Inverter (213) aufweist, durch den das betreffende Vorzeichenbit in dem Fall selektiv invertiert wird, daß die angezeigte Polarität die Polarität eines bestimmten Typs ist.

39. Schaltungsanordnung nach Anspruch 38, dadurch gekennzeichnet, daß die Summierungsschaltung eine Inverterschaltung (231-235) aufweist, durch die das aus dem genannten Speicher gelesene Disparitätssignal in dem Fall invertiert wird, daß die angezeigte Polarität die Polarität des betreffenden bestimmten Typs ist.