DE3227373C1

DE3227373C1 - Verfahren zur Speicherung digitalisierter Signale sowie Schaltungsanordnung zur Durchführung des Verfahrens

Info

Publication number: DE3227373C1
Application number: DE19823227373
Authority: DE
Inventors: Werner 8510 Fürth Würl
Original assignee: Grundig EMV Elektro Mechanische Versuchsanstalt Max Grundig & Co Kg 8510 Fuerth; Grundig EMV Elektromechanische Versuchsanstalt Max Grundig GmbH
Current assignee: Grundig EMV Elektromechanische Versuchsanstalt Max Grundig GmbH
Priority date: 1982-07-22
Filing date: 1982-07-22
Publication date: 1983-07-07

Description

Bekanntlich ist der größte Vorteil der digitalen Aufzeichnung die Unempfindlichkeit gegenüber Störungen im Übertragungskanal. Solange die Signalzustände 0 und 1 eindeutig erkannt werden, kann auch das ursprüngliche Signal jederzeit eindeutig erkannt werden.
Eventuelle Störungen bei der Übertragung sind somit behebbar.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Speicherung digitalisierter Signale zu schaffen, das nur eine relativ geringe Bandbreite erfordert und darüber hinaus eine Aufzeichnung der Information in frequenzmodulierter Form gestattet.
Die Lösung dieser Aufgabe erfolgt erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 genannten Merkmale.
Vorteilhafte Weiterbildungen dieses Verfahrens ergeben sich aus den Ansprüchen 2 bis 9.
Die Ansprüche 10 bis 14 haben Schaltungsanordnungen zur Durchführung des Verfahrens zum Inhalt.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnungsfiguren beispielsweise erläutert. Es zeigt F i g. 1 ein Blockschaltbild zur Darstellung der einzelnen Verfahrensstufen, F i g. 2 ein Blockschaltbild einer Schaltungsanordnung zur Aufzeichnung der digitalisierten Informationen, F i g. 2a eine schematische Darstellung des Signals in den einzelnen Stufen, F i g. 2b eine schematische Darstellung der Verteilung des Signalspektrums, F i g. 3 ein Blockschaltbild einer Schaltungsanordnung zur Wiedergabe der aufgezeichneten digitalisierten Informationen und F i g. 3a eine schematische Darstellung des Signals in den einzelnen Stufen.
Gemäß F i g. 1 wird das Eingangssignal, das beispielsweise ein Videosignal sein kann, zunächst einem Analog/Digital-Wandler 1 zugeführt. Da im allgemeinen eine Auflösung von 256 Stufen als ausreichend angesehen wird, werden die abgetasteten Signalwerte in Wörter mit 8 Bit umgesetzt. Wie bereits weiter oben erwähnt, hat dies jedoch eine Anhebung der oberen Grenzfrequenz des gespeicherten Signals gegenüber einer analogen FM-Aufzeichnung zur Folge. Außerdem könnten in solcher Weise digitalisierte Signale nicht ohne weiteres einer FM-Aufzeichnung zugeführt werden. In einer Umwandlungsstufe 2 werden daher die zuvor erhaltenen 8-Bit-Wörter derart umgewandelt, daß jedes Signalelement eine Mehrzahl von quantisierten Stufen aufweist.
So können beispielsweise jeweils 2 Bit zu einem neuen 4stufigen Signalelement zusammengefaßt werden, das sämtliche Kombinationen der 2 Bit darzustellen vermag.
Damit werden aus den ursprünglichen 8 Signalelementen eines Wortes nunmehr lediglich 4 (vierstufige) Signalelemente. In einem nachgeschalteten Digital/Analog-Wandler 3 werden die vierstufigen Signalelemente dann wieder in analoge Signale umgewandelt und mit einem Synchronrahmen versehen. Anschließend werden die Signale einem FM-Modulator 4 zugeführt und unter Verwendung eines Magnetkopfes einem Speicher 5.
Bei der Wiedergabe des Signals laufen die oben geschilderten Verfahrensstufen grundsätzlich in umgekehrter Reihenfolge ab. Mit Hilfe eines Magnetkopfes wird das im Speicher 5 befindliche Signal abgetastet und einem FM-Demodulator 6 zugeführt. Das demodulierte Signal wird einem Analog/Digital-Wandler 7 zugeführt, der zunächst die Analogsignale in digitale Wörter umwandelt, die aus jeweils vier vierstufigen Signalelementen bestehen. Aus diesen Wörtern werden in der Umwandlungsstufe 8 Wörter, die aus acht Signalelementen zu je einem Bit bestehen. Im anschließenden Digital, Analog-Wandler 9 werden diese 8-Bit-Wörter wieder in Analogsignale umgewandelt und mit einem Synchronrahmen versehen, so daß am Ausgang des Digital/Analog-Wandlers 9 das vollständige Eingangssignal, beispielsweise ein Videosignal, zur Verfügung steht.
Wichtig ist, daß die Stufung der gespeicherten Signale so grob ist, daß sie trotz etwaiger Störungen jederzeit eindeutig identifiziert werden können. Der Stufensprung muß also größer sein als der zweifache denkbare störbedingte Fehler.
Die Speicherdichte dieses Aufzeichnungsverfahrens ist gleich der Speicherdichte einer reinen digitalen Aufzeichnung. Ein Magnetbandspeicher mit einer Relativgeschwindigkeit von 18 bis 20 m/sec kann ca. 40 Mbit/ sec digital speichern. Mit der analogen FM-Aufzeichnung können mit dem Magnetbandspeicher ohne großen Schaltungsaufwand Videosignale mit einer Bandbreite von 10 MHz gespeichert werden. Wird das erfindungsgemäße Verfahren auf einen solchen Kanal angewandt, ergeben sich für Signalelemente mit jeweils 4 Amplitudenwerten ebenfalls 40 Mbit/sec.
Innerhalb einer 10-MHz-Schwingung können 2 Abtastwerte mit jeweils 4 Amplitudenwerten gespeichert werden. Das entspricht einem Digitalwort von 4 Bit. Auf eine Sekunde bezogen ergibt dies 4Bit x 107 >cx 1 =40Mbit/sec.
sec Ist die Bandbreite des angebotenen Videosignals für eine Echtzeitverarbeitung im vorhandenen Speicherkanal zu groß, so kann mit Hilfe eines Bildspeichers nur jedes q-te Halbbild gespeichert werden. Für den Fall q=2 wird somit lediglich jedes 2. Halbbild gespeichert.
Dadurch verringert sich zwar die Vertikalauflösung, die Bewegungsschärfe bleibt jedoch erhalten. Wird nur jedes geradzahlige oder ungeradzahlige Vollbild gespeichert, so bleibt die Vertikalauflösung zwar ungeschmälert erhalten, es tritt jedoch ein Verlust an Bewegungsschärfe auf. Zwischen diesen Möglichkeiten kann den jeweiligen Bedürfnissen entsprechend gewählt werden.
Wird lediglich jedes dritte Halbbild gespeichert, so ergibt sich eine weitere Verminderung der erforderlichen Bandbreite, jedoch zu Lasten sowohl der Vertikalauflösung als auch der Bewegungsschärfe.
Auch eine Speicherung in Echtzeit im Multiplexbetrieb in mehreren parallelen Speicherkanälen ist möglich.
In der obigen Beschreibung wurde von Wörtern mit 8 Bit ausgegangen, die in jeweils 4 vierstufige Signalelemente umgewandelt werden. Selbstverständlich könnten auch andere Zahlenkombinationen Anwendung finden. Zwischen der Bitzahl der Wörter und der Stufenzahl der umgewandelten Information sollte jedoch ein ganzzahliges Verhältnis bestehen, da anderenfalls je nach vorliegenden Verhältnissen entweder die Umwandlung nicht möglich wäre oder aber ein gewisses Maß an Redundanz in Kauf genommen werden müßte.
Nachfolgend wird eine Schaltungsanordnung zur Durchführung des zuvor geschilderten Verfahrens beschrieben. Dabei wird von der Verarbeitung und Speicherung eines Videosignals ausgegangen. Grundsätzlich können aber auch andere Signale in ähnlicher Weise verarbeitet werden.
Gemäß F i g. 2 gelangt das Videosignal über den Eingang der Schaltungsanordnung gleichzeitig an eine Synchron-Abtrennstufe 10, eine H-Impuls-Abtrennstufe 11 und einen Analog/Digital-Wandler 17. Das am Ausgang des Analog/Digital-Wandlers 17 zur Verfügung ste- hende Signal wird in einen Bildspeicher 18, der ein Halb-oder Vollbildspeicher sein kann, eingeschrieben. Bei Echtzeitbetrieb kann ein solcher Zwischenspeicher entfallen.
Mit Hilfe eines Buffer-Speichers 19 und eines synchron arbeitenden Schalters 20 werden die vier 2-Bit-Abtastwerte sequentiell abgefragt. Der synchron arbeitende Schalter 20 ist mit dem Eingang eines 2-Bit-Digital/Analog-Wandlers 21 verbunden. Dessen Ausgang wiederum ist mit dem Eingang einer Addierstufe 22 verbunden, in der zu den gestuften Analogsignalen ein Videosynchronrahmen addiert wird. Zusätzlich erfolgt die Addition eines weiteren Synchronsignals für die Taktregenerierung bei der Wiedergabe. Dieses zusätzliche Signal besteht aus einer definierten Zahl von Schwingungen, der durch einen ganzzahligen Faktor geteilten Taktfrequenz oder aber auch aus der Taktfrequenz selbst und wird nach dem H-lmpuls bis zum ersten Abtastwert eingetastet. Ein nachfolgender Frequenzmodulator 23 setzt das so aufbereitete Signal in ein frequenzmoduliertes Signal um. Zur optimalen Taktrückgewinnung bei der Wiedergabe kann dem FM-Signal in einer weiteren Addier- und Aufsprechstufe 24 die durch den Faktor m geteilte Abtastfrequenz addiert werden. Dieses Synchronisationssignal liegt dann unterhalb des FM-Spektrums.
Die Steuerung des Analog/Digital-Wandlers 17 und des synchron arbeitenden Schalters 20 erfolgt von einem mit der Zeilenfrequenz über einen Teiler 14 und eine Phasen- und Frequenzvergleicherstufe 13 verkoppelten Taktoszillator 12 Dessen Ausgangssignal wird in einer Synchronsignalerzeugerstufe 15 so mit dem Synchronsignal verknüpft, daß der geforderte zeitliche Ablaufbeginn der Abtastung und Speicherung nach der V-und H-Lücke entsteht.
Die in der H-Impuls-Abtrennstufe 11 abgetrennten H-Impulse werden zunächst einer Phasen- und Frequenzvergleicherstufe 13 zugeführt, deren Ausgang mit dem bereits zuvor erwähnten Taktoszillator 12 verbunden ist. Der Taktoszillator 12 liefert an seinem Ausgang die n-fache Zeilenfrequenz, die gleichzeitig einem Frequenzteiler 14, der Synchronsignalerzeugerstufe 15 und einem Frequenzteiler 16 zugeführt wird. Der Ausgang des Frequenzteilers 14, in dem die Frequenz durch n geteilt wird, ist mit dem zweiten Eingang der Phasen-und Frequenzvergleicherstufe 13 verbunden. Aus der Abweichung von Soll- und Ist-Wert wird in der Phasen-und Frequenzvergleicherstufe 13 eine Regelgröße gebildet, die den Taktoszillator 12 nachregelt.
Der Ausgang der H-Impuls-Abtrennstufe 11 ist gleichzeitig mit einem weiteren Eingang der Synchronsignalerzeugerstufe 15 verbunden.
Die Synchronsignalerzeugerstufe 15 liefert die Taktsignale für den Analog/Digital-Wandler 17, für den Bildspeicher 18, für den synchron arbeitenden Schalter 2Q und liefert darüber hinaus die in der Addierstufe 22 zu addierenden Synchronsignale.
Die vom Taktoszillator 12 mit der n-fachen Zeilenfrequenz kommenden Signale werden im Frequenzteiler 16 durch m geteilt und als SY-Signal in der Addier- und Aufsprechstufe 24 addiert. Diese SY-Signal steht damit während der Wiedergabe über die gesamte Zeilendauer als kontinuierliches Synchronsignal zur Verfügung. Ein solches Dauersynchronsignal verbessert und vereinfacht die Taktrückgewinnung ganz erheblich gegenüber einer Schaltung, deren Synchronisation nur am Zeilenanfang durch ein Synchronsignal erfolgt Prinzipiell ist jedoch die Synchronisation auch allein mit einem am Zeilenanfang zur Verfügung stehenden Synchronsignal durchführbar. Bei besonders kleinen zeitlichen Lesefehlern ist auch eine Synchronisation des Wiedergabetaktoszillators allein mit dem Zeilensynchronsignal möglich.
Im Echtzeitmultiplexbetrieb, beispielsweise mit zwei Kanälen, kann mit nur einem Abtastwertspeicher 19 gearbeitet werden. Die Signale werden dann sequentiell auf die Kanäle 1, 2, 1 usw. verteilt. Bei Vorhandensein von zwei Abtastspeichern 19 kann der erste 8-Bit-Abtastwert in Kanal 1, der zweite 8-Bit-Abtastwert in Kanal 2, der dritte 8-Bit-Abtastwert in Kanal 1, usw. gegeben werden.
Bei der zeitlichen Expansion mittels Bildspeicher 18 kann der digitale Buffer-Speicher 19 entfallen, da jeder Abtastwert bereits im Bildspeicher 18 vorhanden ist Die Frequenz des Taktoszillators 12 ist so gewählt, daß durch entsprechende Teilung Steuersignale T1 bis T4zur Steuerung des Analog/Digital-Wandlers 17, des Bildspeichers 18, des Schalters 20 und für das in der Addierstufe 22 hinzuzufügende Synchronsignal entstehen.
In F i g. 2a ist ein Videosignal mit zwei Abtastwerten dargestellt, die in zwei jeweils 8 Bit umfassende Wörter umgewandelt werden. Je 2 Bit werden dann in vierstufige Signalelemente A bis D bzw. A ' bis D'umgewandelt und schließlich als V'-S-Signal mit einem Synchronsignal 16a nach dem H-Impuls umgewandelt und in dieser Form aufgezeichnet.
Die F i g. 2b zeigt in grundsätzlicher Darstellung die Lage des Spektrums FM-Signals sowie die relative Zuordnung des SY-Signals.
Als Speicher wird vorzugsweise ein Magnetband in Frage kommen. Aber auch die Verwendung von Magnetplatten, von optischen Speichern oder anderen geeigneten Speichern ist möglich.
Nachfolgend wird an Hand der F i g. 3 eine Schaltungsanordnung zur Wiedergabe des gespeicherten Signals beschrieben. Mit Hilfe eines Magnetkopfes wird das gespeicherte Signal abgetastet, einem FM-Demodulator 25 zugeführt und von dort gleichzeitig einer Synchron-Abtrennstufe 26, einer Synchron-Auftaststufe 27 und einem 2-Bit-Analog-Digital-Wandler 28 zugeführt Das Ausgangssignal des 2-Bit-Analog/Digital-Wandlers 28 wird einem synchron arbeitenden Schalter 29 zugeführt, der die Signale sequentiell auf vier Eingänge eines Buffer-Speichers 30 verteilt. Das am Ausgang des Buffer-Speichers 30 als 8-Bit-Signal zur Verfügung stehende Bildsignal wird einem Bildspeicher 31 zugeführt, dessen Ausgang mit einem 8-Bit-Digital/Analog-Wandler 32 verbunden ist. Der Ausgang des Wandlers 32 ist mit dem Eingang einer Addierstufe 33 verbunden, deren Ausgang das Videoausgangssignal liefert.
Unmittelbar nach dem Magnetkopf und vor dem FM-Demodulator 25 wird das SY-Signal abgegriffen, in einem Bandpaß 34 isoliert und einer Frequenzvergleicherstufe 35 zugeführt. Die Frequenzvergleichsstufe 35 liefert eine Regelspannung für einen Taktoszillator 37, der die n-fache Zeilenfrequenz liefert. Vom Taktoszillator 37 führt eine Rückleitung zu einem Frequenzteiler 36, der die Frequenz durch m teilt und die so geteilte Frequenz dem zweiten Eingang der Frequenzvergleichsstufe 35 zuführt. Ein weiterer Ausgang des Taktoszillators 37 ist mit einem ersten Eingang eines Phasenschiebers 38 verbunden, dessen zweiter Eingang mit dem Ausgang der Synchron-Auftaststufe 27 verbunden ist. Das Ausgangssignal des Phasenschiebers 38 wird einer Taktsteuerstufe 39 zugeführt, die gleichzeitig Ausgangssignale der Synchron-Abtrennstufe 26 erhält, den Analog/Digital-Wandler 28 sowie den synchron arbeitenden Schalter 29 steuert und darüber hinaus dbn Speicherschreibtakt für den Bildspeicher 31 liefert. Das am Ausgang der Synchronsignal-Auftaststufe 27 vorhandene Synchronsignal steuert über den Phasenschieber 38 die Phasenlage der Taktfrequenz so nach, daß eine synchrone Wiedergabesignalverarbeitung möglich ist. Der 2-Bit-Analog/Digital-Wandler 28 wandelt die Abtastwerte in 2-Bit-Digital-Wörter, die mit Hilfe des synchron arbeitenden Schalters 29 und des Buffer-Speichers 30 zu 8-Bit-Digitalwörtern umgewandelt werden.
Eine quarzgesteuerte Speicherlesetaktstufe 40 liefert den Speicherlesetakt für den Bildspeicher 31, den Takt für den Digital/Analog-Wandler 32 sowie das Synchronsignal, das in der Addierstufe 33 zum Bild Bildsignal addiert wird. Der Bildspeicher 31 dient auch zur Zeitfehlerkorrektur. Das Einschreiben in den Bildspeicher 31 erfolgt mit variablem zeitfehlerbehaftetem Takt, das Auslesen mit stabilem Studiotakt. Bei zeitlicher Expansion kann der Bildspeicher 31 auch als Bildwiederholspeicher Verwendung finden. Der 8-Bit-Digital/Analog-Wandler 32 wandelt die 8-Bit-Abtastwerte in Analogsignale. Nach Addition eines Videosynchronrahmens in der Addierstufe 33 steht das gespeicherte Signal im wesentlichen wieder in seiner ursprünglichen Form zur Verfügung.
F i g. 3b läßt erkennen wie in praktisch umgekehrter Reihenfolge zur Darstellung in F i g. 2b aus dem V'S-Signal, das V'-Signal, die einzelnen Abtastwerte und schließlich das analoge Videosignal wiedergewonnen werden.
- L e e r s e i t e -

Claims

Patentansprüche: 1. Verfahren zur Speicherung digitalisierter Signale, wobei die Signalwerte abgetastet und zunächst als aus binären Signalelementen bestehende Wörter erfaßtwerden,dadurch gekennzeichnet,daß anschließend bestimmte binäre Signalelemente der Wörter zu Mehr-Bit-Abtastwerten zusammengefaßt und nach Digital/Analog-Wandlung dem Mehr-Bit-Abtastwert entsprechend als quantisierend gestufte Signale mit gegenüber Störsignalen ausreichend grober Stufung auf ein übliches Breitband-Speichermedium aufgezeichnet werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß es sich beim quantisierend gestuften Signal um die Amplituden eines analogen standardisierten Videosignals handelt.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß für die spätere Wiedergabe-Synchronisation in der Horizontallücke ein Synchronsignal mit der Wiederholfrequenz der Abtastwerte mitgespeichert wird, wobei das Synchronsignal aus einer relativ geringen Anzahl von Schwingungen besteht, die kontinuierlich in den ersten analogen Abtastwert übergehen.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß zur Wiedergabe-Taktgewinnung die geteilte Abtastfrequenz als Überlagerung des FM-Signals gespeichert wird.
5. Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß zur Bandbreitenverringerung nur je#des q-te Halb- oder Vollbild gespeichert wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß jeweils nur die ungeradzahligen oder nur die geradzahligen Halbbilder gespeichert werden.
7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß nur jedes ungeradzahlige oder nur jedes geradzahlige Vollbild gespeichert wird.
8. Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß die Information in mehreren Speicherkanälen sequentiell gespeichert wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Zahl der Speicherkanäle gleich der Anzahl der Mehr-Bit-Abtastwerte je Wort ist.
10. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 2, dadurch gekennzeichnet, daß der Signaleingang gleichzeitig mit einer Synchron-Signal-Abtrennstufe (10), einem Analog-Digital-Wandler (17) und einer H-lmpuls-Abtrennstufe (11) verbunden ist, wobei der Ausgang des Analog-Digital-Wandlers (17) der Reihe nach mit einem Bildspeicher (18), mit einem digitalen Buffer-Speicher (19) für jeweils einen aus mehreren Bits bestehenden Abtastwert, einem synchron arbeitenden Schalter (20) zur sequentiellen Abfrage der im Buffer-Speicher (19) enthaltenen Werte, einem Mehr-Bit-Digital/Analog-Wandler (21), einer ersten Addierstufe (22), einem FM-Modulator (23) sowie einer weiteren Addierstufe (24) mit Aufsprechstufe sowie schließlich mit einem Videokopf verbunden ist.
11. Schaltungsanordnung nach Anspruch 10, dadurch gekennzeichnet, daß die Synchronisierung des Digital/Analog-Wandlers (17), des Bildspeichers (18), des synchron arbeitenden Schalters (20) und der ersten Addierstufe (22) über die H-lmpuls-Abtrennstufe (11), einen Phasen- und Frequenzvergleicher (13) mit von ihm geregelten Taktoszillator (12) für die n-fache Zeilenfrequenz und eine sich daran anschließende Synchronsignalerzeugerstufe (15) erfolgt.
12. Schaltungsanordnung nach Anspruch 11, dadurch gekennzeichnet, daß dem Taktoszillator (12) zusätzlich ein Frequenzteiler (14) nachgeschaltet ist, dessen Ausgangssignale dem zweiten Eingang des Phasen- und Frequenzvergleichers (13) als Referenzwert zugeführt werden.
13. Schaltungsanordnung nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß der Ausgang des Taktoszillators (12) mit einem weiteren Frequenzteiler (16) verbunden ist, der die Taktfrequenz derart herunterteilt, daß sie unterhalb des Hauptsignalspektrums liegt.
14. Schaltungsanordnung zur Wiedergabe einer mit Schaltungsanordnung gemäß einem der Ansprüche 10 bis 13 aufgezeichneten Information, dadurch gekennzeichnet, daß einem mit einem Lesekopf verbundenen FM-Demodulator (25) gleichzeitig eine Synchron-Signal-Abtrennstufe (26), eine Synchron-Auftaststufe (27) und eine Analog/Digital-Wandler (28) nachgeschaltet sind, wobei der Ausgang des Analog/Digital-Wandlers (28) der Reihe nach mit einem synchron arbeitenden Schalter (29) zum sequentiellen Einschreiben der Information in einen Buffer-Speicher (30), dem zuvor erwähnten Buffer-Speicher (30), einem Bildspeicher (31), einem Digital/Analog-Wandler (32), einer Addierstufe (33) und dem Signalausgang verbunden ist, wobei dem Analog/Digital-Wandler (28), dem synchron arbeitenden Schalter (29), dem Bildspeicher (31), dem Digital/Analog-Wandler (32) und der Addierstufe (33) aus der aufgezeichneten Information gewonnene bzw. regenerierte Synchronsignale zugeführt werden.

Die Erfindung bezieht sich auf ein Verfahren zur Speicherung digitalisierter Signale, wobei die Signalwerte abgetastet und zunächst als aus binären Signalelementen bestehende Wörter erfaßt werden. Darüber hinaus bezieht sich die Erfindung auch auf Schaltungsanordnung zur Durchführung dieses Verfahrens.

Bei zur Zeit bekannten digitalen Videoaufzeichnungsverfahren erfolgt die Speicherung der digitalisierten Abtastwerte direkt in Form eines binär codierten Signals. Ein solcher Kanalcode enthält nur die Signalzustände 0 und 1. Der große Nachteil eines solchen Verfahrens besteht darin, daß die obere Grenzfrequenz des gespeicherten Signals gegenüber der analogen FM-Aufzeichnung sehr groß ist Eine wahlweise FM-Aufzeichnung solcher Informationen ist kaum realisierbar.

Aus der DE-OS 26 57 948 ist es bekannt, bei einer Logikschaltung mit einem dreipegeligen Eingangssignal zu arbeiten. Während bei binären Signalen bei n-Eingängen nur 2}7 unterschiedliche Kombinationen von Signalpegeln zugeführt werden können, sind es bei einem dreipegeligen Eingangssignal 3 unterschiedliche Kombinationen von Signalpegeln.