DE3911692C2 - Digitalsignal-Aufzeichnungsgerät für eine Mehrzahl von Datenarten unterschiedlicher Datenrate - Google Patents

Description

Die Erfindung bezieht sich auf ein Datenaufzeichnungsgerät, das imstan­ de ist, mehrere Arten von digitalen Informationssignalen, die zueinander unterschiedliche Bitraten haben, aufzuzeichnen.

In jüngerer Zeit hat die Verarbeitung mit hoher Geschwindig­ keit in der Digital-Übertragungstechnik große Fortschritte gemacht, und es ist möglich geworden, Digitalsignale mit Bit­ raten von nicht weniger als 100 Megabit pro Sekunde zu übertra­ gen. Verschiedene Arten von Sender- und Übertragungsmedien, die eine Übertragung bei derart hohen Bitraten durchführen, sind ebenfalls bekanntgeworden. Ferner befinden sich Daten­ schreiber zur Aufzeichnung dieser digitalen Signale mit hohen Bitraten in der Entwicklung.

Eine Datenübertragung mit solch hohen Bitraten findet in wei­ tem Bereich Anwendung, und es wurden auch verschiedene Bit­ raten-Übertragungsarten vorgesehen. Selbst wenn die zu übertra­ gende Hauptinformation auf sog. TV-Signale hoher Güte be­ schränkt wird, müssen verschiedene Übertragungsbitraten in Abhängigkeit von einer Bandkompressionstechnik, einer Verar­ beitung von Tonfrequenzsignalen und eine Menge von anderen Informationen, die zu übertragen sind, in Betracht gezogen werden.

Bisher ist es allgemein üblich, Daten-Aufzeichnungsgeräte vor­ zusehen, von denen jedes exklusiv für jede Bitrate verwendet wird, wenn diese digitalen Signale mit verschiedenartigen Über­ tragungsbitraten aufgezeichnet werden. Selbst wenn daran ge­ dacht ist, einen identischen Mechanismus zur Aufzeichnung von Daten mit unterschiedlichen Bitraten zu nutzen, so ist es not­ wendig gewesen, Taktfrequenzen, Aufzeichnungsformate u. dgl., wenn ein Aufzeichnen erfolgt, getrennt vorzusehen. Demzufolge müßte das Gerät mehrere Kanäle von Signalverarbeitungs­ einheiten und entsprechend große Abmessungen aufweisen.

Man kann sich zwar leicht vorstellen, daß mehrere Kanäle von Digi­ talsignalen, die niedrige Bitraten haben, unter Verwendung von Datenschreibern, die eine hohe Bitrate aufweisen, aufgezeichnet werden könnten.

Bei herkömmlichen Datenschreibern ist es jedoch tatsächlich so, daß ein Aufzeichnen nur für eine bestimmte Anzahl von Ka­ nälen und mit einer vorbestimmten Bitrate und nicht als Auf­ zeichnen einer willkürlichen Anzahl von Kanälen für mehrere Digitalsignale, die unterschiedliche Bitraten haben, durchge­ führt werden kann. Insofern können herkömmliche Datenschrei­ ber lediglich für begrenzte Anwendungsfälle Verwendung finden.

Es ist die Aufgabe der Erfindung, ein Digitalsignal- Aufzeichnungsgerät zu schaffen, das imstande ist, mehrere Arten von digitalen Informationssignalen, die jeweils unterschied­ liche Bitraten haben, aufzuzeichnen.

Zur Lösung dieser Aufgabe weist das Digitalsignal- Aufzeichnungsgerät die Merkmale des Patentanspruchs auf.

Aufgabe, Ziele wie auch die Merkmale und Vorteile der Erfindung werden aus der folgenden, auf die Zeichnungen Bezug nehmenden Beschreibung deutlich, wobei die Fig. 1 bis 8 lediglich der Erläuterung des technischen Hintergrunds dienen und die Fig. 9 und 10 eine Ausführungsform des Erfindungsgedankens betreffen.

Es zeigen:

Fig. 1 ein Blockbild zum Aufbau eines Aufzeichnungssy­ stems eines Datenschreibers;

Fig. 2(A) eine schematische Darstellung einer Ausbildung von Köpfen des Datenschreibers von Fig. 1;

Fig. 2(B) eine schematische Darstellung eines Aufzeichnungs­ schemas auf einem Magnetband durch den Datenschrei­ ber von Fig. 1;

Fig. 3 eine schematische Darstellung eines Datenaufzeich­ nungsformats des Datenschreibers von Fig. 1;

Fig. 4 ein Blockbild des Aufbaus eines Wiedergabesystems, das dem Datenschreiber von Fig. 1 entspricht;

Fig. 5 ein Blockbild zum Aufbau eines Aufzeichnungssy­ stems eines weiteren Datenschreibers;

Fig. 6 ein Blockbild des Aufbaus eines Wiedergabesystems das dem Datenschreiber von Fig. 5 entspricht;

Fig. 7 ein Blockbild Aufbaus eines Aufzeichnungssy­ stems eines dritten Datenschreibers;

Fig. 8 ein Blockbild des Aufbaus eines Wiedergabesy­ systems, das dem Datenschreiber von Fig. 7 ent­ spricht;

Fig. 9 ein Bockbild des Aufbaus eines Aufzeichnungssy­ stems eines Datenschreibers in einer Aus­ führungsform gemäß der Erfindung;

Fig. 10(A) und 10(B) Blockbilder zum Aufbau eines Wiedergabe­ systems, das dem erfindungsgemäßen Datenschreiber von Fig. 9 ent­ spricht.

Das im Blockbild von Fig. 1 gezeigte Aufzeichnungssystem eines Datenschreibers umfaßt einen Eingangsanschluß 1 für aufzuzeichnende Digitalsignale. Bei dem Datenschreiber dieser Ausführungsform werden drei Arten von Bitraten von einzugeben­ den Digitalsignalen in Betracht gezogen, nämlich 139,264 Mbit/s, 135,168 Mbit/s und 120,6 Mbit/s. Es ist möglich, in ausge­ wählter Weise diese Digitalsignale, die drei Arten von Bitra­ ten haben, dem Einganganschluß 1 einzugeben.

Eine Operationseinheit 2 ist derart ausgebildet, daß die Art eines Digitalsignals, welche der Benutzer dem Eingangs­ anschluß 1 einzugeben beabsichtigt, zugeordnet werden kann und Steuerdaten einschließlich von auf die Zuordnung bezo­ genen Daten einem Zentralregler 3 zugeführt werden. Ein Takt­ geber 4 erzeugt drei Arten von Taktsignalen, d. h. 17,408 MHz, 16,896 MHz und 15,075 MHz, wenn am Eingangsanschluß 1 einge­ gebene Daten aus acht Bits bestehen. Aus den oben beschrie­ benen drei Arten von Taktsignalen wählt ein Selektor 5 in Übereinstimmung mit einem Ausgang vom Zentralregler, welcher auf der eingegebenen Zuordnung durch die Operationseinheit 2 beruht, ein Taktsignal aus, gibt es aus und führt es einem Speichersteuerkreis 6 zu. Dieses Ausgangssignal des Selek­ tors 5 bestimmt einen Datenschreibzyklus für einen RAM 7. Wie bekannt ist, führt der Speichersteuerkreis 6 eine Schreibadresse und ein Schreibfreigabesignal dem RAM 7 zu, wobei das Ausgangstaktsignal vom Selektor 5 zu einem Schreib­ taktsignal gemacht wird. Auf diese Weise werden die ein Ein­ gabetaktsignal angebenden Daten in den RAM 7 geschrieben.

Der digitale Datenschreiber (DDS) arbeitet, wie Fig. 2(A) zeigt, mit einem Magnetband 51, das um eine Drehtrommel 50 herum transportiert wird, welche drei einan­ der benachbart angeordnete Köpfe Ha, Hb und Hc sowie drei einander benachbart angeordnete Köpfe Hd, He und Hf umfaßt, welche mit einem Phasenunterschied von 180° zu den erstge­ nannten Köpfen über einen Winkelbereich von nicht weniger als 180° drehen, und durch diese sechs Köpfe wird eine Auf­ zeichnung auf dem Magnetband 51 bewirkt.

Die Köpfe Ha, Hb und Hc sind so ausgebildet, daß sie mit einer Verschiebung von vorbestimmter Strecke in der Richtung der Drehachse voneinander gedreht werden. Die Größe der Ver­ schiebung wird in Übereinstimmung mit der Aufzeichnungsspur­ teilung festgesetzt. Das gilt in gleicher Weise für die Köpfe Hd, He und Hf.

Die Fig. 2(B) zeigt ein Aufzeichnungsschema auf dem Magnet­ band, wobei ta, tb, tc, td, te und tf von den drehenden Köpfen Ha, Hb, Hc, Hd, He und Hf jeweils gebildete Spuren sind und der Pfeil × die Richtung der Spur eines jeden Kopfes angibt.

Es sei nun angenommen, daß die Drehzahl der Köpfe gleich 4000 U/min ist und ein Digitalsignal von 139,264 Mbit/s aufge­ zeichnet werden soll. Die Menge der Aufzeichnungsdaten Pro Spur ist gegeben durch

139,264 × 10⁶ × 60(s)/8(Bit) × 4000 × 6(Kopf) = 256 × 170(Byte).

Hieraus folgt die Forderung, daß 170 Datengruppen, die je­ weils aus 156 Wörtern bestehen, aufgezeichnet werden können.

Die Fig. 3 zeigt ein Datenformat, das eine Spur dieses DDS umfaßt. Dasselbe Format kann auch ver­ wendet werden, wenn irgendeine der oben beschriebenen drei Arten von Digitalsignalen aufgezeichnet wird. Wie die Fig. 3 zeigt, werden in dem erfindungsgemäßen DDS (128 × 4) Wörter einer C2-Parität (interner Code) und (3 × 90) Wörter einer C1-Parität (externer Code) zu Daten von (128 × 86) Wörtern addiert, wobei vier dieser Datenmatrizen einen eine Spur er­ fassenden oder abdeckenden Datenblock bilden. Insofern be­ steht die Datenkapazität, die eine Spur erfaßt, aus (256 × 172)Bytes.

Da (256 × 170)Bytes ausreichen, um ein Datensignal von 139,264 Mbit/s aufzuzeichnen, werden (256 × 2)Bytes, die in Fig. 3 als schraffierter Bereich dargestellt sind, als ein Untercode verwendet.

Wenn ein Digitalsignal von 135,168 Mbit/s aufgezeichnet wer­ den soll, beträgt die Menge an in einer Spur aufzuzeichenden Daten gemäß einer gleichartigen Berechnung (256 × 175)Bytes. Als Untercode weden (256 × 7)Bytes verwendet, und damit wird der von Daten, die das Digitalsignal innerhalb des Datenblocks angeben, belegte Bereich kleiner. Soll ein Datensignal von 120,6 Mbit/s aufgezeichnet werden, dann ist die für ein Auf­ zeichnen in einer Spur notwendige Datenmenge geringer als (256 × 148)Bytes. Insofern sind Daten, die das Digitalsi­ gnal angeben, bis zum Mittelabschnitt des 152. Datenblocks angeordnet, und es werden wenigstens (256 × 24)Bytes als Untercode verwendet.

Somit wird es unnötig, welche Bitraten ein aufzuzeichnendes Digitalsignal auch hat, innerhalb des Datenblocks Aufzeichnungsbitraten zu ändern, so daß das Datenformat zur Aufzeichnung auch ein­ heitlich gemacht werden kann.

Demzufolge kann ein Lesetaktsignal, das eine identische Fre­ quenz hat, ohne Rücksicht auf irgendein eingegebenes Signal für den RAM 7 verwendet werden. Ein Frequenzteiler 8 führt eine Frequenzteilung des Schreibtaktsignals durch, das vom Selektor 5 ausgegeben wird, so daß es zu (4000n/60)Hz wird, wobei n eine ganze Zahl ist, und das resultierende Taktsignal wird einem Phasenregelkreis (PLL) 10 sowie einem Trommelser­ vokreis 11 in der hinteren Stufe zugeführt. Der Trommelservo­ kreis 11 bewirkt eine Drehsteuerung der Trommel 50 unter Ver­ wendung eines Ausgangs eines Phasendetektors 13 der Trommel und eines Ausgangs des Frequenzteilers 8. Falls n = 1 ist, ist das Frequenzteilungsverhältnis des Frequenzteilers 8 gleich 1/261120 (17,408 × 10⁶ × 60/4000), wenn ein Digital­ signal von 139,264 Mbit/s eingegeben wird, ist das Verhält­ nis 1/253440 (16,896 × 10⁶ × 60/4000), wenn ein Digitalsi­ gnal von 135,168 Mbit/s eingegeben wird, und ist das Verhält­ nis 1/226125, wenn ein Digitalsignal von 120,6 Mbit/s einge­ geben wird. Das Frequenzteilungsverhältnis des Frequenztei­ lers 8 wird durch Daten bestimmt, die von einem Frequenztei­ lungsverhältnis-Einstellkreis 9 auf der Grundlage von auf einen vorher zugeordneten Eingang, der vom Zentralregler 3 ausgegeben wird, bezogenen Daten erhalten werden. Der Fre­ quenzteilungsverhältnis-Einstellkreis 9 kann beispielsweise eine Ausbildung haben, die aus einer Verweistabelle besteht, wobei er vorgegebene Daten eines Zählers innerhalb des Fre­ quenzteilers 8 ausgibt.

Die Frequenz des Taktsignals, das als das Lesetaktsignal notwendig ist, wenn aufgezeichnete Daten, wie sie in Fig. 3 gezeigt sind, seriell vom RAM 7 ausgelesen werden, ist (4000 × 6 × 256 × 172/60 ≅) 17,603 Mhz, was durch Multi­ plizieren des (4000n/60)Hz-Taktsignals, das der Frequenztei­ ler 8 durch den PLL-Kreis 10 ausgibt, erhalten werden kann.

Die Wortzahl der das Digitalsignal kennzeichnenden Daten, im folgenden Hauptdaten genannt, innerhalb eines jeden Datenblocks des RAM 7 wird in eine vorbestimmte Position in dem oben be­ schriebenen Untercodebereich durch einen Untercode-Zugabe- oder Additionskreis 12 geschrieben. Der Untercode-Zugabe­ kreis 12 wird durch vorher zugeordnete Eingabedaten vom Zen­ tralregler 3 geregelt.

Vom RAM 7 ausgelesene. Daten werden auf Dreikanal-Aufzeich­ nungssysteme in einer Datenblockeinheit verteilt und Fehler­ korrekturcode-Verschlüßlern (FKCV) 15a, 15b und 15c zur Zuga­ be der oben erwähnten C1- und C2-Paritäten, einer Synchroni­ sierung (Sync) und einer Kennzeichnung (ID) sowie ferner je­ dem Kopf über digitale Modulatoren 16a, 16b und 16c zugeführt. Wie die Fig. 1 zeigt, werden die Köpfe Ha und Hd, Hb und He sowie Hc und Hf jeweils zu Aufzeichnungsköpfen desselben Kanals.

Im folgenden wird mit Bezug auf die Fig. 4 das zugehörige Wiedergabesy­ stem erläutert, wobei zu Fig. 1 gleiche Bauteile mit densel­ ben Bezugszeichen bezeichnet sind. Dreikanal-Wiedergabesi­ gnale, die von jedem Kopf wiedergegeben werden, werden durch digitale Demodulatoren 21a, 21b sowie 21c demoduliert und dann einer Fehlerkorrektur mit den C1- sowie C2-Paritäten u. dgl. durch Fehlerkorrekturcode-Demodulatoren (FKCD) 22a, 22b sowie 22c unterworfen und seriell in einen RAM 27 ge­ schrieben.

Wie oben gesagt wurde, werden die Wortzahl der Hauptdaten kennzeichnende Daten, die in einer vorbestimmten Position innerhalb jedes Datenblocks angeordnet sind, durch einen Untercode-Entnahmekreis 29 herausgezogen und einem Zentral­ regler 23 sowie einem Speichersteuerkreis 28 zugeführt. Der Zentralregler 23 bestimmt die Art des aufgezeichneten Digi­ talsignals durch die Wortzahl der Hauptdaten kennzeichnende Daten und steuert den Selektor 5 sowie den Frequenzteilungs­ verhältnis-Einstellkreis 9. Der Selektor 5 macht dabei das der ursprünglichen Bitrate des aufgezeichneten Digitalsignals entsprechende Taktsignal zum Lesetaktsignal und gibt dieses an den Speichersteuerkreis 28 ab. Dieses Taktsignal ist durch den Frequenzteiler 8 mit einem Frequenzteilungsverhältnis ge­ teilt, das durch den Frequenzteilungsverhältnis-Einstellkreis 9 so bestimmt wird, daß es (4000n/60)Hz ist, und der resul­ tierende Takt wird dem Trommelservokreis 11 sowie dem PLL- Kreis 10 zugeführt.

Der Ausgang des PLL-Kreises 10 wird dem Speichersteuerkreis 28 als das 17,603 MHz-Schreibtaktsignal zugeführt. Der RAM 27 wird durch den Speichersteuerkreis 28 mit Bezug auf die Schreib- und Lesezeitfolge sowie die Adresse gesteuert, und er gibt das reproduzierte Digitalsignal von einem Aus­ gangsanschluß 30 entsprechend der ursprünglichen Bitrate des Digitalsignals ab.

In dem oben beschriebenen DDS führt jede Einheit des Signalverarbeitungssystems und des Servosystems vom RAM 7 bis zu den Köpfen im Aufzeichnungssystem den völ­ lig selben Prozeß durch, wobei es keine Rolle spielt, wenn ein Signal, das irgendeine Bitrate hat, eingegeben wird. Insofern wird es möglich, jede von mehreren Arten von Digi­ talsignalen mit unterschiedlichen Bitraten aufzuzeichnen, ohne den Maßstab oder die Abmessungen des Geräts im Ver­ gleich mit dem herkömmlichen DDS zu vergrößern. Das gilt in gleicher Weise für das Wiedergabesystem, in dem ebenfalls der Maßstab des Geräts nicht vergrößert wird.

Durch Anordnen und Aufzeichnen der Hauptdaten innerhalb eines jeden Datenblocks im Untercodebereich ist es zusätzlich mög­ lich, wenn ein Wiedergeben erfolgt, augenblicklich die Adres­ se zu erkennen, in der die Hauptdaten und der Untercode, die in den RAM 27 als einen Pufferspeicher eingeschrieben sind, angeordnet sind. Es ist auch möglich, die ursprüngli­ che Bitrate des Digitalsignals zu erkennen und das ursprüng­ liche Digitalsignal automatisch wiederherzustellen. Da eine Fehlerkorrektur durch die C1- und C2-Paritäten an den oben beschriebenen Daten, die die Anzahl der Hauptdaten kennzeich­ nen, durchgeführt worden ist, kann darüber hinaus eine Wie­ dergabe mit einer hohen Zuverlässigkeit durchgeführt werden.

Wenngleich in der oben beschriebenen Ausführungsform ein Vielkanal-Datenschreiber erläutert und gezeigt worden ist sowie TV-Signale von hoher Güte als aufzuzeichnende Digital­ signale genannt worden sind, so kann das Gerät selbstverständlich auch auf einen Einkanal-Datenschrei­ ber Anwendung finden, in welchem andere Digitalsignale aufge­ zeichnet werden.

Obgleich ferner bei der beschriebenen Ausführungsform eine Erläuterung lediglich für den Fall gegeben worden ist, wobei die Bitrate des zu verarbeitenden Digitalsignals ein gera­ des Vielfaches der Drehzahl der Köpfe ist, so kann die Bitrate des aufzu­ zeichnenden Digitalsignals grundsätzlich beliebig sein. Wenn die Bitrate des aufzuzeichnenden digitalen Signals nicht ein ganzzahli­ ges Vielfaches der Drehzahl der Köpfe ist, so ist es notwen­ dig, die Anzahl der Hauptdaten für jede Spur umzuschalten. Dieser Vorgang kann durch Aufzeichnung der Anzahl der Haupt­ daten innerhalb des Datenblocks vorgenommen werden.

Die Fig. 5 zeigt ein Blockbild zum Aufbau eines Aufzeichnungs­ systems eines weiteren Datenschreibers, wobei zu Fig. 1 gleiche Bauteile mit denselben Bezugszahlen bezeichnet sind und deshalb deren Erläuterung unterbleibt.

Gemäß Fig. 5 schreibt ein Untercode-Zugabekreis 12a das Fre­ quenzteilungsverhältnis des veränderbaren Frequenzteilers 8, d. h. Daten, die der Frequenzteilungsverhältnis-Einstellkreis 9 ausgibt, in eine vorbestimmte Position innerhalb des oben erwähnten Untercodebereichs. Die Ausbildung der anderen Ein­ heiten sind dieselben wie im Fall der Fig. 1.

Ein zugehöriges Wiedergabesystem, das dem Da­ tenschreiber des Aufzeichnungssystems von Fig. 5 entspricht, ist in einem Blockbild in Fig. 6 gezeigt, wobei zu Fig. 4 gleiche Bauteile mit denselben Bezugszahlen bezeichnet sind und deshalb nicht nochmals erläutert werden.

Wie gesagt wurde, werden Daten im RAM 27, die das Frequenz­ teilungsverhältnis des veränderbaren Frequenzteilers kenn­ zeichnen und an einer vorbestimmten Position innerhalb eines jeden Datenblocks angeordnet sind, durch einen Untercode- Entnahmekreis 29a herausgezogen und einem Zentralregler 23 sowie einem veränderbaren Frequenzteiler 8a zugeführt. Der Zentralregler 23 bestimmt die Art des aufgezeichneten Digi­ talsignals in Übereinstimmung mit den oben beschriebenen, das Frequenzteilungsverhältnis kennzeichnenden Daten und steuert den Selektor 5 sowie den Speichersteuerkreis 28.

Der Selektor 5 macht dadurch das der ursprünglichen Bitrate des aufgezeichneten Digitalsignals entsprechende Taktsignal zum Lesetaktsignal und führt es dem Speichersteuerkreis 28 zu. Dieser Kreis 28 empfängt das Taktsignal und Adressenvor­ gabedaten vom Zentralregler 23, und er regelt die Adressen sowie die Lese- und Schreibzeitfolgen des RAM 27. Dieses Taktsignal ist auch in der Frequenz durch den Frequenztei­ ler 8a mit dem Frequenzteilungsverhältnis geteilt, das durch an einem Untercode-Entnahmekreis 29a abgezogene Daten ge­ kennzeichnet ist, d. h., zum (4000n/60)Hz-Taktsignal gemacht worden ist, welches dem Trommelservokreis 11 sowie dem PLL- Kreis 10 zugeführt wird.

Bei dem DDS der oben beschriebenen Art ist es durch Anordnen und Aufzeichnen von Daten, die das Frequenz­ teilungsverhältnis kennzeichnen, wenn ein Taktsignal mit einer Frequenz, die der Bitrate des eingegebenen Digitalsi­ gnals entspricht, in der Frequenz in ein Taktsignal mit einer hohen Frequenz geteilt wird, die der Drehzahl der Trommel im Untercodebereich bei einem Aufzeichnen entspricht, möglich, dieselbe Frequenzteilung unter Verwendung dieser Daten bei einem Aufzeichnen durchzuführen. Auch besteht die Möglich­ keit, die ursprüngliche Bitrate des aufgezeichneten Digital­ signals zu erkennen und automatisch das ursprüngliche Digital­ signal wiederherzustellen. Da eine Fehlerkorrektur durch die C1- und C2-Paritäten an den oben beschriebenen Daten durch­ geführt werden kann, kann ferner automatisch eine Wiedergabe mit einer hohen Zuverlässigkeit erzielt werden.

Wenn die Bitrate des aufzuzeichnenden digitalen Signals nicht ein ganzzahliges Vielfaches der Drehzahl der Köpfe ist, so kann ein gleichartiger Prozeß ausgeführt werden, indem das Frequenzteilungsverhältnis zu einem Bruchteil einer ganzen Zahl gemacht wird, wobei der Takt für den Trommelservoan­ trieb auf (4000n/60) ± ∝ (Hz) eingestellt wird und die An­ zahl der Hauptdaten pro Spur nicht zu ändern ist.

Die Fig. 7 zeigt in einem Blockbild den Aufbau eines Auf­ zeichnungssystems eines Datenschreibers in einer noch anderen Art, wobei zu Fig. 5 gleiche Teile mit denselben Bezugszahlen bezeichnet sind und deren Erläuterung insofern unterbleibt.

Die Fig. 7 zeigt Eingangsanschlüsse 1-1-1-i jeweils von Digitalsignalen. Bei dem Datenschreiber dieser Ausführungs­ form wird angenommen, daß als Eingabe-Digitalsignale Einka­ nal-Digitalsignale von 139,264 Mbit/s, von 135,168 Mbit/s und von 120,816 Mbit/s, Ein-Vierkanal-Digitalsignale von 34,816 Mbit/s und Ein-Dreikanal-Digitalsignale von 40,2 Mbit/s eingegeben werden können.

Eine Operationseinheit 2b ist so ausgebildet, daß der Benut­ zer einzugebende Digitalsignale den Eingangsanschlüssen 1-1 -1-i eingeben kann, wobei i = 4 bei dieser Ausführungsform ist. Der Benutzer wählt aus den oben genannten zehn Arten von Eingangssignalen eine Eingangssignalart aus. Die Opera­ tionseinheit 2b führt Steuerdaten einschließlich von auf die obige Wahl bezogenen Daten einem Zentralregler 3b zu, wel­ cher Daten zur Steuerung einer jeden Einheit des Geräts in Übereinstimmung mit den oben beschriebenen Steuerdaten aus­ gibt.

Wenn die Operationseinheit 2b gewählt hat, ein Aufzeichnen von j-Kanal-Digitalsignalen (1 ≦ j ≦ i) durchzuführen, gibt ein Serialisierkreis 14 8-Bit-Digitalsignale aus, die dem Eingangsanschluß 1-1,-1-j eingegeben worden sind, die um ein Wort auf der Grundlage von j kennzeichnenden Daten vom Zentralregler 3b sequentialisiert sind. Wenn j = 1 ist, wird das Digitalsignal, das dem Eingangsanschluß 1-1 eingegeben wird, verändert oder verstellt (slewed).

Ein Taktgeber 4b gibt Taktsignale parallel aus, die allen Bitraten entsprechende Frequenzen haben, welche die vom Seria­ lisierkreis 14 ausgegebenen Signale haben können. Es sei nun angenommen, daß der Serialisierkreis 14 8-Bit-Ausgabedaten abgibt. Dann bestehen die vom Taktgeber 4b gelieferten Fre­ quenzen aus acht Arten, d. h. 4,352 MHz, 8,704 MHz, 13,056 MHz, 17,408 MHz, 5,025 MHz, 10,05 MHz, 15,075 MHz und 16,896-MHz.

Ein Selektor 5 wählt aus den oben beschriebenen acht Arten von Taktsignalen entsprechend dem Ausgang des Zentralreglers 3b, der auf der eingegebenen Zuordnung durch die Operations­ einheit 2b beruht, ein Taktsignal aus und führt dieses dem Speichersteuerkreis 6 zu.

Die folgende Verarbeitung ist, wenn das Digitalsignal von 34,816 Mbit/s in vier Kanälen. aufgezeichnet wird, dieselbe Verarbeitung, wie wenn das Digitalsignal von 139,264 Mbit/s aufgezeichnet wird, und die anschließende Verarbeitung, wenn das Digitalsignal von 40,2 Mbit/s in drei Kanälen aufgezeich­ net wird, ist dieselbe wie die Verarbeitung, wenn das Digital­ signal von 120,6 Mbit/s aufgezeichnet wird.

Die gesamten Bitraten, wenn das Digitalsignal von 34,816 Mbit/s in 1-3 Kanälen aufgezeichnet wird, sind 34,816 Mbit/s, 69,632 Mbit/s und 104,448 Mbit/s, während die gesamten Bit­ raten, wenn das Digitalsignal von 40,2 Mbit/s in 1-2 Kanä­ len aufgezeichnet wird, 40,2 Mbit/s und 80,4 Mbit/s sind. Hieraus folgt, daß die Abmessungen des Bereichs, der von den Hauptdaten, welche das Digitalsignal innerhalb des Daten­ blocks kennzeichnen, eingenommen wird, entsprechend diesen gesamten Bitraten umgeschaltet werden. Folglich wird das Fre­ quenzteilungsverhältnis des Frequenzteilers 8 zu 1/261120 (17,408 × 10⁶ × 60/4000), wenn das Digitalsignal mit der Gesamtbitrate von 139,264 Mbit/s eingegeben wird, zu 1/253440 (16,896 × 10⁶ × 60/4000), wenn das Digitalsignal mit der Gesamtbitrate von 135,168 Mbit/s eingegeben wird, zu 1/226125, wenn das Digitalsignal mit der Gesamtbitrate von 120,6 eingegeben wird, zu 1/65280 im Fall von 34,816 Mbit/s, zu 1/130560 im Fall von 69,632 Mbit/s, zu 1/195840 im Fall von 104,448 Mbit/s, zu 1/75375 im Fall von 40,2 Mbit/s und zu 1/150750 im Fall von 80,4 Mbit/s.

In einer vorbestimmten Position innerhalb des oben beschrie­ benen Untercodebereichs werden Daten, die das Frequenztei­ lungsverhältnis, das durch den Frequenzteilungsverhältnis- Einstellkreis 9 festgesetzt ist, wiedergeben und Daten, die die Anzahl j der Eingabekanäle kennzeichnen, durch einen Untercode-Zugabekreis 12b geschrieben.

Die Fig. 8 zeigt in einem Blockbild den Aufbau des dem Auf­ zeichnungssystem von Fig. 7 entsprechenden Wiedergabesystems, wobei zu Fig. 6 gleiche Bauteile mit denselben Bezugszahlen versehen sind.

Wie oben gesagt wurde, werden Daten, die das Frequenztei­ lungsverhältnis kennzeichnen und in einer vorbestimmten Posi­ tion innerhalb eines jeden Datenblocks angeordnet sind, sowie Daten, die die Anzahl j der Kanäle kennzeichnen, durch einen Untercode-Entnahmekreis 29b herausgezogen und einem veränder­ baren Frequenzteiler 8b bzw. einem Parallelisierkreis 31 in der hinteren Stufe zugeführt. Diese Daten werden auch einem Zentralregler 23b eingegeben, welcher die Art des aufgezeich­ neten Digitalsignals entsprechend dem oben beschriebenen Datenangabe-Frequenzteilungsverhältnis und entsprechend den die Anzahl der Kanäle angebenden Daten bestimmt sowie einen Selektor 5b und den Speichersteuerkreis 28 steuert.

Der RAM 27 wird durch den Speichersteuerkreis 28 mit Bezug auf die Schreib- sowie Lesezeitfolgen und Adressen gesteuert, und er liefert diese an den Parallelisierkreis 31 in Überein­ stimmung mit der gesamten Bitrate des ursprünglichen Digital­ signals. Der Parallelisierkreis 31 stellt die Eingabedaten wieder auf j-Kanal-Digitalsignale entsprechend den Daten wieder her, die die Anzahl j der Kanäle angibt, welche durch einen Untercode-Entnahmekreis 29b herausgezogen wurde, und er gibt die resultierenden Signale von Ausgangsanschlüssen 30-f-30-j ab.

Im DDS der oben bechriebenen Art führt jede Ein­ heit des Signalverarbeitungssystems und des Servosystems vom RAM 7 bis zu den Köpfen im Aufzeichnungssystem die gänzlich gleiche Verarbeitung durch, wobei es keine Rolle spielt, wenn ein Signal mit irgendeiner Bitrate eingegeben wird. Insofern wird es möglich, alle Arten aus mehreren Arten von Digitalsignalen, die unterschiedliche Bitraten haben, aufzu­ zeichnen, ohne die Größenabmessung des Geräts zu vergrößern. Das Gleiche gilt für das Wiedergabesystem, bei dem der Maßstab des Geräts ebenfalls nicht vergrößert wird.

Durch Anordnen und Aufzeichnen von Daten, die die Anzahl der Kanäle des aufzuzeichnenden Digitalsignals angeben, und von Daten, die das Frequenzteilungsverhältnis des Frequenztei­ lers kennzeichnen, um das Taktsignal, das eine der gesamten Bitrate der eingegebenen Digitalsignale entsprechende Fre­ quenz hat, zum Taktsignal einer vorbestimmten Frequenz inner­ halb jedes Datenblocks zu machen, ist es ferner möglich, auto­ matisch das Frequenzteilungsverhältnis des veränderlichen Frequenzteilers des Wiedergabesystems zu bestimmen, und ist es darüber hinaus möglich, die Anzahl der Kanäle und die ge­ samte Bitrate des aufgezeichneten Digitalsignals festzulegen. Hieraus folgt die Möglichkeit, das ursprüngliche Digitalsi­ gnal automatisch wiederherzustellen. Da Fehlerkorrekturcode durch C1- und C2-Paritäten diesen Daten zugefügt werden, ist es darüber hinaus möglich, zuverlässig die Anzahl der Kanäle u. dgl. zu ermitteln.

Wie oben beschrieben wurde, ist es bei den Datenschreibern, die in Fig. 7 und 8 gezeigt sind, ohne Rücksicht darauf, wenn ein Digitalsignal irgendeiner Anzahl von Kanälen ein­ gegeben wird, möglich, das Signal zu verarbeiten, wenn lediglich die Bitrate innerhalb des Toleranzbereichs liegt.

Die Fig. 9 zeigt in einem Blockbild den schematischen Aufbau einer Aufzeichnungseinheit eines Datenschreibers, bei dem die Erfindung zur Anwendung kommt.

Einem Eingabeschaltkreis 101 können beispielsweise Daten A, B und C, die zueinander unterschiedliche Bitraten haben, ein­ gegeben werden. Der Schaltkreis 101 führt eine Art der Daten aus diesen drei Datenarten, einem Speicher 104 in der nächsten Stufe entsprechend Betriebsartdaten vom Zentralregler 103, worauf noch eingegangen werden wird, zu. Auf Grund der Betä­ tigung einer Operationseinheit 102 durch die Bedienungsperson wird ein Aufzeichnungsbetrieb zur Aufzeichnung von einer Da­ tenart aus den genannten drei Arten von Daten gewählt. Wenn das Ergebnis der Wahl dem Zentralregler 103 zugeführt wird, so gibt dieser Betriebsartdaten, die dem Ergebnis der Wahl von der Operationseinheit 102 entsprechen, aus.

Ein Schreibimpulserzeuger 105 liefert Taktimpulse für ein Datenschreibsignal mit einer Frequenz, die der Datenrate der Daten entspricht, die vom Eingabeschaltkreis 101 in Über­ einstimmung mit den Betriebsartdaten ausgegeben worden sind, und führt diese einem Schreibsteuerkreis 106 zu.

Der Schreibsteuerkreis 106 ordnet die Schreibadresse dem Speicher 104 synchron mit diesen Taktimpulsen für ein Schrei­ ben von Daten zu und speichert Daten, die vom Eingabeschalt­ kreis 101 ausgegeben wurden, in einer vorbestimmten Adresse innerhalb des Speichers 104.

Wenn die eingegebenen Daten im Speicher 104 gespeichert wor­ den sind, wie oben beschrieben wurde, werden bekannte Fehler­ erkennungs-/Korrekturdaten für im Speicher 104 gespeicherte Daten durch einen Fehlerkorrekturcode-Addierkreis (FKCA) 107 erzeugt und in einer Adresse für Fehlererkennungs-/Korrek­ turdaten innerhalb des Speichers 104 gespeichert.

Die Impulse für ein Schreiben von Daten, die vom Schreibim­ pulserzeuger 105 ausgegeben werden, werden auch einem Fre­ quenzteiler 108 zugeführt, in dem eine Teilung mit einem vor­ bestimmten Frequenzteilungsverhältnis erfolgt. Die resultie­ renden Impulse werden einem Drehantrieb-Steuerkreis 109 zuge­ führt. Bei dem Datenschreiber der in Rede stehenden Ausfüh­ rungsform ist ein (nicht dargestelltes) Magnetstück am Außen­ umfang eines Drehzylinders 110, der mit drehenden Köpfen ver­ sehen ist, angebracht. Eine Taktgeberspule (TG-Spule) 111 gibt einen Impuls jedesmal aus, wenn das Magnetstück an ihr vorbeiläuft. Ein Taktgeber-(TG-)Impulserzeuger 112 führt eine Wellenformung an von der TG-Spule 111 ausgegebenen Impulsen durch und führt die wellengeformten Impulse dem Drehantrieb- Steuerkreis 109 als ein TG-Impulssignal zu, welches die Um­ laufperiode des Drehzylinders 110 kennzeichnet.

Das durch den Frequenzteiler 108 in der Frequenz geteilte Impulssignal und das oben genannte TG-Impulsignal werden dem Drehantrieb-Steuerkreis 109 zugeführt, der ein Drehantrieb- Steuersignal einem Motor-Treiberkreis 113 zuleitet, so daß das TG-Impulssignal in der Phase mit dem frequenzgeteilten Impulssignal synchronisiert ist.

Der Motor-Treiberkreis 113 dreht dann einen Motor 114, so daß der Drehzylinder 110 mit einer Umlaufperiode gedreht wird, welche dem Drehantrieb-Steuersignal entspricht, das vom Drehantrieb-Steuerkreis 109 abgegeben wird. Durch den oben beschriebenen Vorgang wird die Umlaufperiode des Drehzy­ linders 110 mit dem vom Frequenzteiler 108 erlangten Impuls­ signal synchronisiert.

Das Frequenzteilungsverhältnis N des Frequenzteilers 108 ent­ spricht der Bitzahl der eingegebenen Daten, die während einer Umdrehung des Drehzylinders 110 aufgezeichnet werden, d. h., wenn das Frequenzteilungsverhältnis N ohne Rücksicht auf die Datenbetriebsart konstantgemacht wird, so wird die Bitzahl der während einer Umdrehung des Drehzylinders 110 eingegebenen Daten identisch. Hieraus folgt, daß die Verarbeitung der Daten im Speicher 104 völlig identisch sein kann, was bedeutet, daß das Frequenzteilungsverhältnis N der Anzahl der Daten, die während einer Umdrehung des Drehzylinders 110 eingegeben werden, entspricht. Es ist hervorzuheben, daß dies äußerst leistungsfähig und wirksam ist, wenn ein geringer Unterschied zwischen den Bitraten der eingegebenen Daten A, B und C be­ steht.

Falls sich die Bitraten der eingegebenen Daten A, Bund C erheblich voneinander unterscheiden, so tritt jedoch ein be­ trächtlicher Unterschied in der Drehzahl des Drehzylinders auf. Wenn Ansprechkennwerte des elektromagnetischen Umwand­ lungssystems u. dgl. in Betracht gezogen werden, so ist das nicht vorzuziehen. In diesem Fall soll das Frequenzteilungs­ verhältnis N in Übereinstimmung mit den Eingabedaten umge­ schaltet werden, und dieser Vorgang wird im folgenden unter­ sucht.

Es sei angenommen, daß die Bitraten der Daten A, B sowie C jeweils Da, Db und De (Bit/s) und die Frequenzteilungsver­ hältnisse des Frequenzteilers 108, wenn die Daten A, B so­ wie C eingegeben werden, als Eingabedaten jeweils Na, Nb so­ wie Nc, wobei es sich bei diesen Daten Na, Nb und Nc um durch­ weg ganzzahlige handelt, sind. Wenn Da/Na, Db/Nb und Dc/Nc zueinander unterschiedliche Werte haben, so wird die Umlauf­ periode des Drehzylinders 110 in Übereinstimmung mit der Da­ tenbetriebsart geschaltet. Dann kann die Bitzahl der Daten, die während einer Umdrehung des Drehzylinders 110 in jeder Betriebsart eingegeben werden, konstantgemacht werden, und die Fre­ quenzteilungsverhältnisse Na, Nb und Nc entsprechen wiederum der Anzahl der Bits, die während einer Umdrehung des Drehzylin­ ders 110 eingegeben werden. In dem Fall einer Ausbildung, wobei nc-Kanal-Digitalsignale simultan unter Verwendung des Drehzylinders 110 aufgezeichnet werden, wobei Na, Nb und Nc zu einem Vielfachen von nc (eine ganze Zahl, die nicht klei­ ner als 2 ist) gemacht werden kann, kann die Bitzahl der eingegebenen, in jedem Kanal während einer Drehung des Dreh­ zylinders 110 aufgezeichneten Daten in jeder Betriebsart konstantgemacht werden. Werden Na, Nb und Nc jeweils zu einem Vielfachen von 8 gemacht, so kann die Anzahl der Bytes der während einer Umdrehung des Drehzylinders 110 bei jeder Be­ triebsart eingegebenen Daten konstantgemacht werden. Bei dem Datenschreiber der in Rede stehenden Ausführungsform werden drei Kanäle simultan aufgezeichnet. Insofern ist es erwünscht, daß Na, Nb und Nc jeweils ein Vielfaches von 24 sind und die Anzahl der Bytes der in jeden Kanal während einer Umdrehung des Drehzylinders 110 eingegebenen Daten in jeder Betriebs­ art konstantgemacht wird.

Wenn ne die Anzahl der FKC-Blöcke (Fehlerkorrekturcode-Blöcke), die während einer Umdrehung des Drehzylinders 110 aufgezeich­ net werden, und ns die Anzahl der synchronen Blöcke ist, kann die Anzahl der Bytes in jedem FKC-Block konstantge­ macht werden, falls Na, Nb und Nc ein Vielfaches von jeweils 8 ne sind, und die Anzahl der Bytes innerhalb eines jeden synchronen Blocks kann ebenfalls konstantgemacht werden, wenn Na, Nb und Nc jeweils ein Vielfaches von 8 ns sind.

Darüber hinaus kann der Maßstab oder die Größenabmessung der Schaltung klein gehalten werden.

Andererseits ordnet in dem Zustand, in welchem Fehlererken­ nungs-/Korrekturdaten durch den Fehlerkorrekturcode-Addier­ kreis (FKC-Addierkreis) 107 zugefügt werden, der Lesesteuer­ kreis 115 Leseadressen für im Speicher 104 gespeicherte Da­ ten zu, und die Daten werden vom Speicher 104 in Aufeinan­ derfolge gelesen sowie einem Schaltkreis 117 zugeführt. Hier­ bei gibt der Lesesteuerkreis 115 ein Taktsignal ein, das in der Phase mit dem vom Frequenzteiler 108 durch einen PLL- Kreis 116 ausgegebenen Impulssignal synchronisiert worden ist, und er stellt in Aufeinanderfolge Leseadressen synchron mit dem Taktsignal ein.

Der PLL-Kreis 116 multipliziert vom Frequenzteiler 108 ausge­ gebene Impulssignale. Es ist notwendig, den Wert des Multi­ plikators M größer als das Frequenzteilungsverhältnis N um den Wert von redundanten Daten, wie Fehlerkorrekturcode u. dgl., festzusetzen. Wenn das Frequenzteilungsverhältnis N als Na, Nb und Nc in Übereinstimmung mit Betriebsartdaten geschaltet wird, so wird der Wert des Multiplikators M größer festge­ setzt als der maximale Zahlenwert unter Na, Nb und Nc.

Zwei Paare von drei drehenden Magnetköpfen für eine gleich­ zeitige Abtastung des Magnetbandes sind am Drehzylinder 110 an unter 180° einander gegenüberliegenden Positionen ange­ bracht. Die Ausbildung ist derart, daß Daten am Magnetband aufgezeichnet werden, indem alternierend durch den Speicher 104 ausgelesene Daten bei jedem Zeitintervall, das der Hälfte der Umlaufperiode des Drehzylinders 110 entspricht, den bei­ den Paaren von Magnetköpfen zugeführt werden.

Vom Speicher 104 ausgelesene Daten werden dann in drei Teile durch den Schaltkreis 117 geteilt, der als eine bekannte Verriegelungsschaltung u. dgl. ausgestaltet ist, und jede der geteilten Angaben wird gleichzeitig den Modulationskreisen 118a, 118b sowie 118c jeweils in der nächsten Stufe zuge­ führt.

In den Modulationskreisen 118a, 118b und 118c werden Daten vom Schaltkreis 117 einer digitalen Modulation, z. B. der be­ kannten invertierten Modulation ohne Rückkehr zu Null (NRZI- Modulation) od. dgl., unterworfen und in eine Signalform um­ gewandelt, welche für eine magnetische Aufzeichnung geeignet ist. Jeder der Ausgänge der Modulationskreise 118a, 118b und 118c wird jedem der oben beschriebenen Magnetköpfe über einen (nicht dargestellten) Drehtransformator jeweils zugeführt und auf einem Magnetband 119 aufgezeichnet, das in Richtung des Pfeils T (Fig. 9) durch einen (nicht gezeigten) Bandför­ dermechanismus, der eine Bandantriebsachse od. dgl. enthält, transportiert wird.

Auf dem Magnetband 110 ist eine Steuerspur in dessen Längs­ richtung ausgebildet. Ein Rechteckwellensignal, das im fol­ genden als Steuersignal bezeichnet wird und synchron mit der Umlaufperiode des Drehzylinders 110 ansteigt, wird unter Ver­ wendung eines ortsfesten Magnetkopfes 120 auf der Steuerspur aufgezeichnet. Das Steuersignal wird in einem Steuersignal­ erzeuger 121 gebildet, dem Betriebsdaten und ein TG-Impuls­ signal zugeführt werden. Der Steuersignalerzeuger 121 liefert das Steuersignal synchron mit dem TG-Impulssignal und ändert das Tastverhältnis der Rechteckwelle in Übereinstimmung mit Betriebsartdaten, um anzuzeigen, zu welcher aus den drei Da­ ten (Daten A, B und C), die unterschiedliche Datenraten haben, die auf dem Magnetband 110 aufzuzeichnende Angabe gehört.

Die Fig. 10(A) und 10(B) zeigen Blockbilder eines schemati­ schen Aufbaus einer Wiedergabeeinheit des Datenschreibers von Fig. 9, wobei zu Fig. 9 gleiche Bauteile mit denselben Bezugszeichen bezeichnet sind und nicht näher erläutert werden.

Wenn die Bedienungsperson einen Wiedergabebetrieb durch die Operationseinheit 102 wählt, wird ein Bandantriebsachse-Steu­ erkreis 122 entsprechend einem Betrieb vom Zentralregler 103 betätigt, um eine Drehung eines Bandantriebsmotors 123 auszu­ lösen.

Andererseits wird dem Bandantriebsachse-Steuerkreis 122 ein Bezugssignal von einem Bezugssignalerzeuger 124 und ebenfalls ein Steuersignal, das von der Steuerspur des Magnetbandes 119 durch den ortsfesten Magnetkopf 120 wiedergegeben wird, zugeführt. Der Bandantriebsachse-Steuerkreis 122 regelt die Drehung des Bandantriebsmotors 123, so daß das Bezugssignal mit dem Anstieg des Steuersignals synchronisiert wird.

Das vom ortsfesten Magnetkopf 120 wiedergegebene Steuersignal wird auch einem Bestimmungskreis 125 zugeführt, welcher be­ stimmt, zu welchen Daten mit einer bestimmten Datenrate unter den Daten A, B sowie C die auf dem Magnetband 119 aufgezeich­ nete Angabe gehört, indem das Tastverhältnis des Steuersig­ gnals bestimmt wird, und er führt das Bestimmungssignal dem Zentralregler 103 zu.

Der Zentralregler 103 gibt Betriebsartdaten an einen Lese­ impulserzeuger 126 in Übereinstimmung mit dem vom Bestimmungs­ kreis 125 gelieferten Bestimmungssignal aus, und der Leseim­ pulserzeuger 126 wird dazu gebracht, Impulse für ein Datenaus­ lesen entsprechend der auszugebenden Datenrate abzugeben. Die Impulse für ein Datenauslesen werden einem Frequenzteiler 127 zugeführt, und an diesen Teiler 127 mit dem Frequenztei­ lungsverhältnis N oder Na, Nb und Nc in der Frequenz geteilte Impulse werden dem Drehantrieb-Steuerkreis 109 zugeleitet.

Dem Drehantrieb-Steuerkreis 109 wird auch neben dem oben be­ schriebenen frequenzgeteilten Impulssignal wie im Fall des Aufzeichnens das TG-Impulssignal zugeführt. Der Drehantrieb- Steuerkreis 109 gibt das Steuersignal an den Motor-Treiber­ kreis 113, um das TG-Impulssignal mit dem frequenzgeteilten Impulssignal zum Drehen des Motors 114 zu synchronisieren, und er regelt die Drehung des Drehzylinders 110.

Nachdem die Drehung des Drehzylinders 110 geregelt worden ist, wie oben beschrieben wurde, und ein stationärer Zustand erlangt worden ist, werden bei einem Aufzeichnen digital mo­ dulierte Daten vom Magnetband 119 durch einen (nicht gezeig­ ten) Magnetkopf, der am Drehzylinder 110 angebracht ist, wie­ dergegeben und Demodulationskreisen 128a, 128b sowie 128c zugeführt. Durch diese Demodulationskreise demodulierte Daten werden in eine serielle Datenreihe durch den Schaltkreis 129, der als eine Verriegelungsschaltung u. dgl. ausgebildet ist, umgewandelt und dem Speicher 130 zugeführt.

Das vom Frequenzteiler 127 ausgegebene Impulssignal wird auch einem Phasenregelkreis (PLL-Kreis) 131 zugeführt, der ein in der Phase mit dem frequenzgeteilten Impulssignal synchro­ nisiertes Taktsignal, das die M-fache Frequenz hat, wie vor­ her beschrieben wurde, abgibt. Synchron mit dem Taktsignal gibt ein Schreibsteuerkreis 132 Daten an den Speicher 130 ab, der vom Schaltkreis 129 zugeführte Daten speichert.

Wenn im Speicher 130 Daten gespeichert worden sind, wie oben beschrieben wurde, führt ein Fehlerkorrekturcode-(FKC-)Steuer­ kreis 133 eine Fehlerkorrekturverarbeitung von Daten durch, indem Fehlererkennungs-Korrekturdaten, die auf im Speicher 130 gespeicherte Daten bezogen sind, verwendet werden. Ein Lesesteuerkreis 134 ordnet Leseadressen von fehlerkorrigier­ ten Daten zu, macht Impulse für ein Datenauslesen, die vom Leseimpulserzeuger 126 ausgegeben werden, zu einem Taktsi­ gnal, und im Speicher 130 gespeicherte Daten werden ausge­ lesen sowie einem Ausgabeschaltkreis 136 zugeführt.

Betriebsartdaten werden vom Zentralregler 103 dem Ausgabe­ schaltkreis 135 zugeleitet, und vom Speicher 130 ausgelese­ ne Daten werden an einen Ausgangsanschluß entsprechend der Art der auszugebenden Daten abgegeben.

Claims (1)

1. Digitalsignal-Aufzeichnungsgerät für eine Mehrzahl von Datenarten unterschiedlicher Datenrate, mit

• a) einer Eingabeeinrichtung (101), die Daten in Form digitaler Signale einer ausgewählten Datenart aus der Mehrzahl von Datenarten mit unterschiedlicher Datenrate aufnimmt,
• b) einer Aufzeichnungseinrichtung (110), die die von der Eingabeeinrichtung (101) aufgenommenen Daten auf einen Aufzeichnungsträger (119) mittels eines rotierenden Aufzeichnungskopfes aufzeichnet,
• c) einer Steuereinrichtung (103), die die Eingabeeinrichtung nach Maßgabe der ausgewählten Datenart ansteuert,
• d) einer Speichereinrichtung (104), die die von der Eingabeeinrichtung aufgenommenen Daten zwischenspeichert und die Daten zu der Aufzeichnungseinrichtung (110) ausgibt,
• e) einer Antriebseinrichtung (109, 113, 114), zum Antrieb des rotierenden Aufzeichnungskopfes,
• f) einer Schreibimpulserzeugungseinrichtung (105), die Schreibimpulse mit einer Frequenz erzeugt, die der Datenrate der aufgenommenen Daten entspricht und
• g) einem Frequenzteiler (108), der die Frequenz der Schreibimpulse in einem Frequenzteilungsverhältnis N teilt, das der Bitzahl der während einer Umdrehung des rotierenden Aufzeichnungs­ kopfes aufgezeichneten Daten entspricht, und ein Ausgangssignal abgibt, mit dem die Antriebseinrichtung (109, 113, 114) die Drehzahl des Aufzeichnungskopfes einstellt, wobei
• h) bei Wahl einer anderen Datenart mit abweichender Datenrate in einem ersten Bereich von Datenraten die Drehfrequenz des Aufzeichnungskopfes bei konstantem N und in einem weiteren Bereich mit größeren Abweichungen der Datenraten auch das Frequenzteilungsverhältnis N durch die Steuereinrichtung (103) umstellbar sind.