AT393429B - Speicherschaltung zur speicherung eines digitalsignals - Google Patents

Description

AT 393 429 B

Die Erfindung betrifft eine Speicherschaltung zur Speicherung eines Digitalsignals, das in Form von aufeinanderfolgenden Datenblöcken zugeführt ist, mit einem Speicher mit mehreren adressierbaren Speicherplätzen, deren jeder einen jeweiligen Datenblock speichert, einem Schieibadreßgenerator zum Erzeugen von Einschreibadressen zur Identifizierung der jeweiligen Speicheiplätze, in die die zugeführten Datenblöcke eingeschrieben sind, einer Einschreibschaltung zum Einschreiben aufeinanderfolgender Datehblöcke in diejenigen Speicherplätze, die durch den Schieibadreßgenerator identifiziert sind, einem Leseadreßgenerator zum Erzeugen von Ausleseadressen zum Identifizieren bestimmter Speicherplätze, aus denen ein gespeicherter Datenblock ausgelesen wird, und einer Ausleseschaltung zum Auslesen der Inhalte eines Speicherplatzes, der durch den Leseadreßgenerator identifiziert ist, wobei ein Fehlerdetektor einen Fehler in einem zugeführten Datenblock erfaßt und die Einschreibschaltung am Einschreiben eines Datenblocks in einen identifizierten Speicherplatz gehindert ist, wenn ein Fehler in dem Datenblock erfaßt ist.

Bekanntlich kann, warn ein Signal auf beispielsweise einem Magnetband aufgezeichnet ist und anschließend von diesem wiedergegeben wird, die Zeitsteuerung oder Taktung des wiedergegebenen Signals sich von dem ursprünglich aufgezeichneten Signal unterscheiden. Beispielsweise können Änderungen in der Bewegung des Bandes oder Dehnung oder Schrumpfung des Magnetbandes oder Fehler in einer zum Antreiben des Bandes verwendeten Kapstan-Servosteuerung Zeitschwankungen oder -änderungen zur Folge haben, die allgemein als Zeitbasisfehler bezeichnet werden. Dieses Problem ist insbesondere wesentlich, wenn das aufgezeichnete Signal ein Digitalsignal ist, wie eine digitalisierte Wiedergabe von Video- oder Audiosignalen. Bezüglich derartiger Zeitbasisfehler wurden verschiedenartige Zeitbasisfehlerkorrektursysteme angegeben, um solche Fehler zu korrigieren oder zu kompensieren. Üblicherweise wird das wiedergegebene Signal in einen Speicher mit einer Einschreibgeschwindigkeit eingeschrieben, die mit der tatsächlichen Geschwindigkeit synchronisiert ist, mit der das Signal wiedergegeben wird. Anschließend wird das gespeicherte Signal mit einer festen Bezugs-geschwindigkeit ausgelesen. Auf diese Weise werden Zeitbasisfehler beseitigt Übliche Anwendungsfälle von Zeitbasiskonekturvoirichtungen sind Video-Bandaufzeichnungs/Wiedergabe-Systeme, wie sie beispielsweise für industrielle Zwecke verwendet werden.

Die meisten Zeitbasiskorrekturglieder sind digitale Einrichtungen, die aufgrund digitaler Informationssignale arbeiten. Bei Verwendung zusammen mit einem Video-Aufzeichnungs/Wiedergabe-System wird das übliche analoge Videosignal in digitale Form umgesetzt, und das digitalisierte Videosignal wird der Zeitbasiskorrektur-vomchtung zugeführt in der Zeitbasisfehler korrigiert werden. Danach wird das digitalisierte Videosignal wieder in analoge Form zurückumgesetzt derart daß es anschließend übertragen, dargestellt o. dgl., werden kann.

Seit kurzem wird die Digitaltechnik auch beim Aufzeichnen von Audiosignalen verwendet Beispielsweise sind sog. PCM-Geräte angegeben worden, in denen das Audiosignal in digitale Form umgesetzt wird, wie ein pulscodemoduliertes Signal (PCM-Signal), wobei dieses PCM-Signal dann aufgezeichnet wird. Da das PCM-Audiosignal Zeitbasisfehlem während der Wiedergabe unterliegen kann, wurden Zeitbasiskorrekturvorrichtungen für eine derartige Fehlerkorrektur oder -kompensation angegeben (vgl. beispielsweise US-PS 4 141 039).

Zusätzlich zu Zeitbasisfehler können Signale, die aufgezeichnet sind und von einem magnetischen Medium wiedergegeben werden, einer Verzerrung, einem Ausfall und anderen Fehlem unterworfen sein, die allgemein magnetischen Medien inhärent sind. Solche Fehler sind besonders merklich, wenn Digitalsignale aufgezeichnet und wiedergegeben werden. Dies deshalb, weil das Unkenntlichmachen oder Verwischen von einem Teil des Digitalsignals einen vergrößerten störenden Effekt aufweisen kann, wenn das Digitalsignal anschließend zurück in analoge Form umgesetzt wird. Folglich wurden zum Verringern derartiger nachteiliger Wirkungen aufgrund solcher Fehler verschiedene Fehlerkorrekturcodierungen angegeben, die beim Aufzeichnen von Digitalsignalen verwendet werden. Eine solche Vorgehensweise ist das sog. zeitverschachtelte Fehlerkorrekturcodieren. Bei dem Zeitverschachtehmgs-Fehlerkorrekturcodieren werden Digitalworte, die zeitlich weit voneinander beabstandet sind, ausgewählt und in einem Datenblock kombiniert Auf diese Weise sind solche Datenworte miteinander "zeitverschachtelt”. Eine solche Zeitverschachtelung erfolgt allgemein in Stufen, wobei ein Paritätswort bei jeder Stufe erzeugt wird. Solche Paritätsworte werden ebenfalls zeitverschachtelt, woraus sich ein Datenblock »gibt, der aus Daten und Paritätsworten gebildet ist, die von wesentlich zeitbeabstandeter Information abgeleitet sind. Durch diese Vorgehensweise wird, wenn ein bestimmtes Datenwort oder ein gesamter Datenblock verwischt oder ausgelöscht ist, die tatsächliche Wirkung erreicht, daß isolierte Datenworte verstreut sind, die rekonstruiert werden können entweder durch herkömmliche Fehlerkorrektur (wie durch Paritätskorrektur) oder durch "Überdeckung" durch Ersetzen der zerstörten Worte durch ein simuliertes Wort, das durch Interpolieren solcher "guter" oder richtiger Worte erzeugt ist, die vorhergehen und folgen.

Wenn auch das Zeitverschachtelungs-Fehlerkonekturcodieren ein leistungsfähiges Werkzeug zum Verringern der Wirkung von Fehlem in Aufzeichnungs/Wiedergabesystemen ist, ist doch wesentlich, das während deren Zeitbasiskorrektur die richtige Sequenz der wiedergegebenen Datenblöcke aufrechterhalten wird. Wenn beispielsweise Datenblöcke (1,2,3 und 4) wiedergegeben werden, können sie in Speicherplätzen (1,2,3 bzw. 4) des üblichen Speichers gespeichert sein, der in einer Zeitbasiskorrekturvorrichtung enthalten ist. Eine solche Speicherung erfolgt zeitlich begrenzt und während des folgenden Auslesen werden die Speicherplätze (1,2,3 und 4) sequentiell ausgelesen. Daher wird die genau gleiche Sequenz von Datenblöcken, die von dem Aufzeichnungsmedium wiedergegeben und im Speicher gespeichert ist, davon ausgelesen. Es ist daher -2-

AT 393 429 B wesentlich, daß dann, wenn der Datenblock (1) von dem Band wiedergegeben wird, er in dem Speicherplatz (1) gespeichert wird, statt in dem Speicherplatz (2). In ähnlicher Weise sollen alle übrigen Datenblöcke in deren zugeordneten bzw. richtigen Speicherplätzen gespeichert werden.

Es gibt jedoch verschiedene Möglichkeit»!, aufgrund deren ein Datenblock in einem falschen Speicherplatz 5 gespeichert werden kann, wodurch die Sequenz geändert wird, in der solche Datenblöcke von dem Speicher der Zeitbasiskorrekturvorrichtung ausgelesen werden. Wenn beispielsweise jeder Datenblock ein vorhergehendes Synchronsignal enthält, das zum Inkrementieren eines Schreibadreßgenerators verwendet wird, können unerwünschte oder Streusignale fehlerhaft als solch ein Synchronsignal interpretiert werden, wodurch die Schreibadresse fälschlich geändert wird. Andererseits ändert sich, wenn das Synchronsignal aufgrund von 10 beispielsweise Ausfall nicht erfaßt wird, die Schreibadresse nicht, und der Datenblock wird in einem unrichtigen

Platz gespeichert

Eine weitere Schwierigkeit bei der Zeitbasiskorrektur von zeitverschachtelten Datenblöcken ist diejenige, die der Erfassung eines Fehlers in einem wiedergegebenen Datenblock zugeordnet ist Bei solchen Zeitkorrektur· gliedern wird, wenn ein wiedergegebener Datenblock fehlerhaft ist, dieser in den ihm zugewiesenen Speicherplatz 15 in dem Speicher nicht eingeschrieben. Vielmehr wird der vorhergehende Datenblock, der bereits in diesem Speicherplatz gespeichert ist oder andererseits der unmittelbar vorhergehende Datenblock, der von dem Aufzeichnungsmedium wiedergegeben worden ist in einen derartigen bestimmten Platz gespeichert Dann, wenn der Speicher anschließend ausgelesen wird, wird ein redundanter Datenblock ausgelesen, statt daß ein fehlerhafter Datenblock davon ausgelesen wird. Wenn auch diese Vorgehensweise allgemein dann zufriedenstellend ist wenn 20 die Datenblöcke sich langsam ändernde Informationen wiedergeben, bietet diese Vorgehensweise jedoch kaum zufriedenstellende Ergebnisse, wenn die Datenblöcke aus zeitverschachtelten Datenworten gebildet sind. Es besteht daher die Notwendigkeit zu verhindern, daß ein Datenblock, der bereits aus dem Zeitbasiskorrektur-Speicher ausgelesen worden ist noch einmal ausgelesen wird.

Aufgabe der Erfindung ist es, eine Speicherschaltung zur Speicherung eines Digitalsignales zu schaffen, mit 25 der unter Vermeidung der erwähnten Nachteile Zeitbasisfehler in digitalen Signalen, die mit einem Zeitverschachtelungs-Fehlerkorrekturcode codiert sind, in einfacher Weise korrigiert werden können.

Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß ein in einem Fehlerspeicher gespeichertes Fehlersignal durch die Ausleseschaltung gesetzt ist, um anzuzeigen, daß der Inhalt des dann durch die Ausleseschaltung ausgelesenen Speicherplatzes einen erfaßten Fehler enthält unabhängig von dem Ist-Zustand des 30 Fehlersignals.

Die Erfindung gibt also eine Speicherschaltung für ein Digitalsignal an, bei der zugeführte Datenblöcke und anschließend daraus ausgelesene Datenblöcke in genau der gleichen Zeitsequenz vorliegen. Fehlerhafte Informationen werden nicht in dem Speich» gespeichert, und die Wiederverwendung von Information, die zuvor aus diesem ausgelesen worden ist wird verhindert, falls diese Information wiedergelesen wird. 35 Die Erfindung wird anhand der in der Zeichnung dargestellt»! Ausführungsbeispiele näh» »läutert. Es zeigen

Fig. 1 schematisch eine Darstellung eines Beispiels von Spurmustem, von denen Daten wied»gegeben und der Zeitbasiskorrekturvorrichtung gemäß der Erfindung zugeführt werden.

Fig. 2A bis 2C Zeitsteuerdiagramme, die die verschiedenen Signale wiedergeben, die in Daten- und Steuerspuren auf dem Aufzeichnungsmedium aufgezeichnet sind, das bei der Erfindung verwendet wird, 40 Fig. 3 eine schematische Darstellung der Anordnung von Aufzeichnungs- und Wiedergabewandlem, die zum Edieren der Information verwendbar sind, die in den Spuren gemäß Fig. 1 aufgezeichnet sind,

Fig. 4 ein Blockschaltbild eines Ausführungsbeispiels des Aufzeichnungsabschnitts, der zum Aufzeichnen der Information in den Spuren gemäß Fig. 1 verwendbar ist,

Fig. 5 ein Blockschaltbild eines Ausführungsbeispiels des Wiedergabeabschnitts, in dem die Erfindung 45 wesentliche Anwendung findet,

Fig. 6 ein Blockschaltbild eines Zeitverschachtelungs-Fehlerkorrekturcodierers, der im Aufzeichnungsabschnitt gemäß Fig. 4 verwendbar ist,

Fig. 7 einen typischen zeitverschachtelten Datenblock, d» durch den Codierer gemäß Fig. 6 aufgezeichnet ist,

Fig. 8 eine graphische Darstellung der Zeitverschachtelungswirkung, die durch den Codierer gemäß Fig. 6 50 erreicht ist,

Fig. 9 ein Blockschaltbild eines Zeitverschachtehings-Fehlerkorrekturdecodiercrs, der mit dem Codierer gemäß Fig. 6 kompatibel ist,

Fig. 10 ein Blockschaltbild der Zeitbasiskorrekturvorrichtung gemäß der Erfindung,

Fig. 11A bis 11B Zeitsteuerdiagramme, die zum Verständnis der Arbeitsweise der Zeitbasiskorrekturvor-55 richtung gemäß Fig. 10 zweckmäßig sind,

Fig. 12 eine Speichertafel, die zum Verständnis der Art nützlich ist, in der Einschreibadressen in der Zeit-basiskorrekturvorrichtung gemäß Fig. 10 erzeugbar sind,

Fig. 13A bis 13G Zeitsteuerdiagramme, die zum Verständnis der Arbeitsweise der Zeitbasiskoirekturvor-richtung gemäß Fig. 10 zweckmäßig sind. 60 Anhand Fig. 1 wird ein Beispiel der Anordnung von Magnetbandspuren erläutert, bei der die Erfindung verwendbar ist. Es sei für die Beschreibung angenommen, daß die digitalisierte Information auf Magnetband aufgezeichnet ist, obwohl andere Aufzeichnungsmedien die Magnetplatten, Magnetscheiben, optische Scheiben -3-

AT 393 429 B u. dgl. verwendbar sind. Es ist weiter angenommen, daß sich das Magnetband gegenüber ortsfesten Aufzeichnungs- und Wiedergabewandlem bewegt. Vorzugsweise sind die Aufzeichnungswandler oder -köpfe in einer Anordnung so angeordnet, daß mehrere Spuren gleichzeitig aufgezeichnet werden. Diese Spuren sind in Fig. 1 als auf einem Magnetband (1) mit beispielsweise 1/4-Inch-Breite (6,35 mm) aufgezeichnet dargestellt. Die dargestellten jeweiligen Spuren sind parallel zueinander und erstrecken sich in Längsrichtung des Magnetbandes (1).

Gemäß Fig. 1 weist das Band (1) Randspuren (TAj und TA2) benachbart zu den sich gegenüberliegenden Rändern auf. Diese Randspuren sind so ausgebildet, daß sie darin Analogsignale aufgezeichnet enthalten. Wenn beispielsweise das Band (1) zum Aufzeichnen von digitalen Audiosignalen verwendet wird, werden die Analogspuren (TAj und TA2) zum Aufzeichnen von analogen Audiosignalen verwendet Diese analogen

Audiosignale sind zweckmäßig zum Lokalisieren erwünschter Abschnitte des Magnetbandes zur Verwendung beim Edieren (editing) wie dem sog. Schnitt-Edieren oder dem elektronischen Edieren.

Das Magnetband (1) weist beiderseits einer gedachten Mittellinie Spuren (TC und TT) auf. Die Spur (TC) ist eine Steuerspur, in der ein Steuersignal aufgezeichnet ist Dieses Steuersignal ist ausführlich in Fig. 2B dargestellt. Die Spur (TT) weist darin einen Zeitcode aufgezeichnet auf.

Datenspuren (TDj, TD2, TD^ und TD^) sind zwischen der Analogspur (TAj) und der Steuerspur (TC) angeordnet oder zwischengeschichtet und in ähnlicher Weise sind Datenspuren (TDg, TDg, TD7 und TDg) zwischen der Zeitcodespur (TT) und der Analogspur (TA2) angeordnet oder zwischengeschichtet. Es zeigt sich, daß digitalisierte Information in jeder der Datenspuren (TD) aufgezeichnet ist Bei dem dargestellten Beispiel eines 1/4-Inch-Bandes kann die digitalisierte Information in einer von verschiedenen Formaten aufgezeichnet sein.

Die Fig. 2A bis 2C zeigen ein typisches Beispiel von digitalisierter Information, die in einer typischen Datenspur (TD) aufgezeichnet ist, und ein typisches Beispiel eines Steuersignals, das in der Steuerspur (TC) aufgezeichnet ist.

Fig. 2B ist ein Zeitsteuer- bzw. Zeitdiagramm, das das Steuersignal wiedergibt. Fig. 2A ist ein Zeitsteuer-bzw. Zeitdiagramm, das die digitalisierte Information wiedergibt, die in Datenblöcken aufgezeichnet ist, und Fig. 2C ist ein schematisches Diagramm, das einen typischen Datenblock wiedergibt.

Das Steuersignal mit der zeitlichen Wiedergabe gemäß Fig. 2B ist in der Steuerspur (TC) für alle Formate aufgezeichnet. Dieses Steuersignal besteht aus einem Synchronsignal (SYNC), das am Kopfende oder Anfangsabschnitt aufgezeichnet ist, der in Fig. 2B schraffiert dargestellt ist, an den sich ein 16-Bit-Steuerwort aus Steuerdatenbit anschließt, an das sich eine 28-Bit-Sektoradresse aus Adreßbit anschließt, an die sich ein 16-Bit-Fehlererfassungscodewort, wie ein CRC-Wort (zyklische Blockprüfung) anschließt. Die Reihenfolge und die Bitzahl können jedoch anders sein.

Der Begriff Sektor oder Sektorintervall bezieht sich hier auf ein vorgegebenes Zeitintervall, das einer vorgegebenen Aufzeichnungslänge oder einem -intervall auf dem Aufzeichnungsmedium entspricht. Das Sektorintervall ist durch das Steuersignal gemäß Fig. 2B definiert. Aufeinanderfolgende Steuersignale sind in aufeinanderfolgenden aneinanderanstoßenden Sektorintervallen aufgezeichnet. Da jedes Steuersignal in einem Sektorintervall aufgezeichnet ist, wird die Sektoradresse um Eins (d. h. um ein Bit) inkrementiert (vorwärtsgezählt). Somit dient die Sektoradresse zum Identifizieren des jeweiligen Sektorintervalls, in dem das Steuersignal aufgezeichnet ist Zu dem »wünschten Sektorintervall kann Zugriff lediglich durch Adressieren der entsprechenden Sektoradresse erfolgen. Es zeigt sich, daß 2^ aufeinanderfolgende Sektorintervalle auf beispielsweise der Länge des Magnetbandes aufgezeichnet werden können, und daß die entsprechenden Sektoradressen von einem Sektorintervall zum nächsten so inkrementiert werden, daß beispielsweise gilt [000...000], [000...001], [000...010], [000...011] usw. Wie das erläutert werden wird, wird digitalisierte Information in den jeweiligen Datenspuren (TD) während jedes der aufeinanderfolgenden Sektorintervalle aufgezeichnet.

Das Synchronsignal besteht aus einem Must» oder Verlauf, der sich von irgendeinem Bitmuster oder -verlauf unterscheidet, das in dem Steuerwort, der Sektoradresse oder dem CRC-Code des Steuersignals enthalten ist bzw. enthalten sein kann. Daher kann dieses Synchronmuster in einfacher Weise während eines Wiedergabebetriebes erfaßt werden, um den Beginn jedes aufeinanderfolgenden Sektorintervalls zu identifizieren. Auch kann dieses Synchronmuster, wenn es erfaßt ist, zum Synchronisieren der Erfassung des Steuerwortes, der Sektoradresse und des CRC-Codes des Steuersignals verwendet werden und kann auch in einer Servosteuerschaltung zum Steuern des Bandantriebs während eines Wiedergabebetriebs verwendet werden.

Das Steuerwort ist so ausgebildet, daß es Steuerdaten zum Zweck der Identifizierung des jeweiligen Formats wiedergibt, das zum Aufzeichnen der digitalisierten Information verwendet ist.

Die Sektoradresse kann beispielsweise durch einen typischen Zähler erzeugt werden, der synchron mit der Verarbeitung und dem Aufzeichnen jedes Sektorintervalls inkrementiert wird. Vorzugsweise werden die Steuerdaten und die Sektoradreßdaten zum Erzeugen eines geeigneten CRC-Codes oder eines anderen Fehlererfassungscodes verwendet, mittels dem das Vorliegen eines Fehlers in dem Steuerwort und/oder der Sektoradresse bei der Wiedergabe erfaßt werden kann. Die Bildung eines CRC-Codes, und die Art in der er -4-

AT 393 429 B verwendet wird, sind an sich bekannt, so daß eine Erläuterung davon entbehrlich erscheint

Wie das erläutert werden wird, wird das Steuersignal gemäß Fig. 2B einer FM-Modulation unterworfen und wird das FM-modulierte Steuersignal dann in der Steuerspur (TC) aufgezeichnet.

Fig. 2A ist ein repräsentatives Zeitsteuer- oder Zeitdiagramm, das die Art und Weise wiedergibt, in der 5 digitalisierte Information in einer jeweiligen Datenspur (TD) aufgezeichnet ist Wie das «läutert werden wird, wird eine Kreuzverschachtelungs-Fehlerkorrekturcodierung verwendet wobei aufeinanderfolgende Abtastungen eines eingangsseitigen Analogsignals wie eines Audiosignals in entsprechende digitale Informationsworte umgesetzt werden und diese digitalen Informationsworte zum Erzeugen von Fehlerkorrekturworten wie Paritätsworten (P) verwendet werden. Dann werden eine vorgegebene Anzahl von Mormationsworten und 10 Paritätsworten zur Bildung von Unterblöcken zeitverschachtelt und es wird ein weiteres Fehlerkorrekturwort wie ein Q-Paritätswort von dem zeitverschachtelten Unterblock abgeleitet Ungeradzahlige und geradzahlige Informationsworte und deren jeweilige P-Paritätsworte und Q-Paritätsworte werden zur Bildung eines Datenblocks kreuzverschachtelt, der beispielsweise 12 Informationsworte, 4 Paritätsworte und ein Fehlererfassungswort wie ein CRC-Codewort enthält, das davon abgeleitet ist (Fig. 2C). Einem jeweiligen Datenblock geht ein IS Datensynchionsignal voraus und, wie in Fig. 2A dargestellt, vier aufeinanderfolgende Datenblöcke sind in einem Sektorintervall aufgezeichnet Selbstverständlich können die Datenblöcke vor dem Aufzeichnen moduliert werden. Aufeinanderfolgende Datenblöcke werden seriell in einer entsprechenden Datenspur (TD) aufgezeichnet Während jedes Sektorintervalls werden vier aufeinanderfolgende Datenblöcke aufgezeichnet, wobei jedem Datenblock ein Datensynchronsignal vorausgeht. 20 Vorteilhaft ist, wenn der Wandler oder Kopf, der zum Aufzeichnen des Steuersignals verwendet wird, in richtiger Ausrichtung zu den Aufzeichnungsköpfen ist, die zum Aufeeichnen des Informationssignals verwendet werden, derart, daß alle Datenspuren über der Breite des Magnetbandes ausgerichtet sind, d. h. alle Datensynchronsignale ausgerichtet sind und die Informationssignale ebenfalls zu dem Steuersignal ausgerichtet sind, das in der Steuerspur (TC) aufgezeichnet ist Andererseits kann der Steuersignal-Aufzeichnungskopf 25 gegenüber den Informationssignal-Aufzeichnungsköpfen um einen Abstand beabstandet sein, der einem ganzzahligen Vielfachen eines Sektorintervalls gleich ist

Das Datensynchronsignal, das jedem Datenblock vorausgeht und in Fig. 2A und 2C schraffiert dargestellt ist, zeigt ein Muster, das einzigartig darin ist daß dieses Muster von den Informationsdaten nicht wiedergegeben werden kann, die in den jeweiligen Datenblöcken enthalten sind, und zwar selbst nach einer Modulation. Dem 30 Datensynchronmuster folgt eine Blockadresse aus Bit (Bq bis B2). Die Blockadresse [B2 Bj Bq] identifiziert die bestimmte Lage in einem Sektor, d. h. in einer Gruppe von vier Blöcken, in der der Datenblock aufgezeichnet ist. Vorzugsweise wird das höchstwertige Bit (ß2) der Blockadresse gleich dem niedrigstwertigen Bit (Sq) der Sektoradresse des jeweiligen Sektors gemacht, in dem der Datenblock aufgezeichnet ist.

Fig. 3 zeigt schematisch ein Beispiel der Aufzeichnungswandler oder Köpfe, die zum Aufzeichnen von 35 digitalisierter Information in den jeweiligen Datenspuren sowie zum Aufzeichnen des Steuersignals in der Steuerspur (TC) auf dem Magnetband (1) verwendet werden. Die Anordnung gemäß Fig. 3 ist insbesondere so ausgebildet, daß es möglich ist, die in einer Spur aufgezeichnete Information in einer anderen Spur wieder aufzuzeichnen und daß auch elektronisches Edieren möglich ist, bei dem Information von einer getrennten Quelle, wie einem anderen Aufzeichnungsmedium, in mindestens einer Soll-Datenspur an Einblendpunkten eingefügt 40 wird. Bei dem Ausführungsbeispiel gemäß Fig. 3 wird angenommen, daß das Magnetband (1) in der durch den Pfeil dargestellten Richtung angetrieben wird.

Die Köpfe gemäß Fig. 3 bestehen aus einem Satz von Aufzeichnungsköpfen (HR), einem Satz von Abspieloder Wiedergabeköpfen (HP) und einem weiteren Satz von Aufzeichnungsköpfen (HR1). Jeder Satz von Köpfen besteht aus zueinander ausgerichteten Köpfen, die zum Aufzeichnen oder Wiedergeben von Information in den 45 jeweiligen Datenspuren (TD) verwendet werden sowie aus dem Steuerkopf zum Aufzeichnen oder Wiedergeben des Steuersignals in der Steuerspur (TC). Daher bestehen die Aufzeichnungsköpfe (HR) beim dargestellten Ausführungsbeispiel tatsächlich aus getrennten Aufzeichnungsköpfen (HRj bis HRg) zusammen mit dem

Steuersignal-Aufzeichnungskopf (HR^), die alle über der Breite des Bandes (1) ausgerichtet sind. In gleicher Weise bestehen die zusätzlichen Aufzeichnungsköpfe (HR*) tatsächlich aus Aufzeichnungsköpfen (HR'j bis 50 HR'g) und dem Steuersignalaufzeichnungskopf (HR'^·).

Die Aufzeichnungsköpfe (HR) werden zum Aufzeichnen von Originalinformation in den jeweiligen Daten-und Steuerspuren des Bandes (1) verwendet. Beispielsweise können diese Köpfe zur Bildung einer Originalaufzeichnung verwendet werden. Die in diesen Spuren aufgezeichnete Information wird durch entsprechend zugeordnete Wiedergabeköpfe (HP) wiedergegeben. Wenn in mindestens einer Spur aufgezeichnete 55 Information zu edieren ist, d. h. wenn diese Information durch Zusatz-Information geändert oder ersetzt werden soll, werden die Aufzeichnungsköpfe (HR') selektiv betrieben, um solche zusätzliche Information in den entsprechenden Spuren aufzuzeichnen. Beispielsweise kann die in der Spur (TDj) aufgezeichnete digitalisierte Information durch Lokalisieren des erwünschten Einblendpunkts (punch-in point) ediert werden, wobei dann, wenn dieser Einblendpunkt den Aufzeichnungskopf (HR'j) erreicht, neue Information in der Datenspur (TDj) 60 aufgezeichnet wird. Wenn der «wünschte Ausblendpunkt (punch-out point) erreicht ist, wird der Aufzeichnungs- -5- 5 10 15 20 25 30 35 40 45 50 55

AT 393 429 B köpf (HR'j) wieder gesperrt oder außer Betrieb gesetzt. In gleicher Weise wird, wenn Information, die in einem Kanal oder einer Spur aufgezeichnet ist, in einem anderen Kanal oder einer anderen Spur wiederaufzuzeichnen ist, Information von dem ersten Kanal oder der ersten Spur durch einen entsprechenden Wiedergabeknopf (HP) wiedergegeben und die wiedergegebene Information wird dann dem erwünschten einen der Aufzeichnungsköpfe (HR') zum Wiederaufzeichnen in den jeweiligen Spuren zugeführt. Die Kombination der Köpfe (HP und HR') kann für sog. Synchronaufzeichnung verwendet werden, bei der ein Kanal aufgezeichnet wird, während ein anderer Kanal wiedergegeben wird. Fig. 4 zeigt ein Blockschaltbild eines Ausführungsbeispiel einer Vorrichtung, die zum Aufzeichnen von digitalisierter Information in einem von mehreren verschiedenen ausgewählten Formaten verwendet werden kann. Diese digitalisierte Information stellt vorzugsweise digitale Audiosignale wie PCM-Audiosignale dar, die in digitale Form umgesetzt worden sind. Die dargestellte Aufzeichnungsvorrichtung ist so ausgebildet, daß sie bis zu acht Kanäle digitalisierter Information empfängt und die empfangenen Informationskanäle in jeweilige Datenspuren aufzeichnet. Folglich weist die dargestellte Vorrichtung acht Eingangsanschlüsse (2a ... 2h) auf, deren jeder zum Empfang eines jeweiligen Kanals digitalisierter Information (CH1...CH8) ausgebildet ist. Die Eingangsanschlüsse (2a bis 2h) sind mit Codierem (3a bis 3h) jeweils gekoppelt. Jeder Codierer kann einer der erläuterten Kreuzverschachtelungs-Fehlerkorrekturcodierer sein. Die von den Codierem (3a bis 3h) erzeugte codierte digitalisierte Information wird jeweiligen Eingängen eines Demultiplexers (4) zugeführt. Dieser Demultiplexer (4) ist so ausgebildet, daß er die den jeweiligen Eingängen zugeführte digitalisierte Information auf vorgewählte Ausgänge verteilt, abhängig von dem jeweiligen Format, das gewählt worden ist Diesbezüglich ist der Demultiplexer (4) mit einem Steuercodierer (8) verbunden, der wiederum mit einem Eingangsanschluß (7) zum Empfang des Formatsteuersignals verbunden ist Bei einem Ausführungsbeispiel enthält der Demultiplexer einen Satz von Schalteinrichtungen, deren Betrieb durch ein Formatbestimmungssignal gesteuert wird, das durch den Steuercodierer (8) erzeugt wird. Wenn beispielsweise das dem Eingangsanschluß (7) zugeführte Formatsteuersignal das Format (A) identifiziert, steuert das Formatbestimmungssignal, das durch den Steuercodierer (8) erzeugt wird, die Schalteinrichtungen des Demultiplexers (4) derart, daß die jedem Eingang des Demultiplexers (4) von den Codierem (3a bis 3h) jeweils zugeführte digitalisierte Information zu einem entsprechenden jeweiligen Ausgang gekoppelt ist. Das heißt, jeder Kanal digitalisierter Information wird auf lediglich einen einzigen Ausgang des Demultiplexers (4) verteilt Wenn jedoch das dem Eingangsanschluß (7) zugeführte Formatsteuersignal das Format (B) identifiziert, wird der Demultiplexer (4) so gesteuert, daß jeder Kanal digitalisierter Information, der einem jeweiligen Eingang zugeführt ist auf zwei Ausgänge verteilt wird. Diesbezüglich werden nur vier Kanäle (CHX bis CH4) digitalisierter Information der dargestellten Aufzeichnungsvorrichtung zugefiihrt, wobei jeder Kanal auf zwei jeweilige Ausgänge des Demultiplexers (4) verteilt wird. In gleicher Weise werden, wenn das Formatsteuersignal, das dem Eingangsanschluß (7) zugeführt ist das Format (C) identifiziert, die Schalteinrichtungen des Demultiplexers (4) so gesteuert daß jeder Kanal digitalisierter Eingangsinformation, der dem Demultiplexer (4) zugeführt ist auf vier jeweilige Ausgänge verteilt wird. Wenn das Format (C) angenommen bzw. verwendet ist ergibt sich, daß nur zwei Kanäle (CHI und CH2) von digitalisierter Information der dargestellten Aufzeichnungsvorrichtung zugeführt werden. Bei der vorstehenden Beschreibung ist festzuhalten, daß die jedem Eingang des Demultiplexers (4) zugeführte digitalisierte Information vorzugsweise in dem Kreuzverschachtelungs-Fehlerkorrekturcode mittels der Codierer (3a bis 3h) jeweils codiert ist Das heißt, ein bestimmter Eingang des Demultiplexers (4) ist mit aufeinanderfolgenden Datenblöcken der in Fig. 2A bis 2C gezeigten Art versorgt wobei jeder Datenblock in der weiter unten erläuterten Weise gebildet ist Die Ausgänge des Demultiplexers (4), der auch als Verteilerschaltung bezeichnet werden kann, sind mit jeweiligen Modulatoren (5a bis 5h) gekoppelt Die Ausgänge der Modulatoren (5a bis 5h) sind mit Datenaufzeichnungsköpfen (HR0 bis HR7) über Aufzeichnungsverstärker (6a bis 6h) zur jeweiligen Aufzeichnung in Datenspuren (TDq bis TD7) gekoppelt Daher wird jeder empfangene Kanal digitalisierter Information in dem gewählten Format auf z. B. einem Magnetband aufgezeichnet Fig. 4 zeigt auch einen Steuerkanal, durch den das Steuersignal gemäß Fig. 2B erzeugt moduliert und in einer getrennten Steuerspur (TC) aufgezeichnet wird. Der Steuerkanal ist mit dem Eingangsanschluß (7) gekoppelt und enthält einen Steuersignalcodierer (8), der beispielsweise einen Steuerwortgenerator enthält der abhängig von dem Formatsteuersignal das erwähnte Steuerwort erzeugt einen FM-Modulator (9), einen Aufzeichnungsverstärker (10) und einen Steuerkopf (HR^). Der Steuersignalcodierer (8) enthält auch einen

Synchronsignalgenerator zum Erzeugen des mit Bezug auf Fig. 2B erläuterten Synchronmusters. Zusätzlich enthält der Steuersignalcodierer (8) einen Sektoradreßgenerator, der vorzugsweise einen Mehrfachbit-Binärzähler wie einen 30-Bit-Zähler enthält Weiter ist in dem Steuersignalcodierer (8) ein CRC-Wort-Generator enthalten, der übliche Bauweise besitzen kann und der mit dem erzeugten Steuerwort und der Sektoradresse versorgt ist, um ein geeignetes CRC-Wort zu erzeugen. Das durch den Steuercodierer (8) erzeugte Steuersignal wird dem Steueraufzeichnungskopf (HR^) über den FM-Modulator (9) und den Aufzeichnungsverstärker (10) zugeführt Vorzugsweise wird das Steuersignal als -6- 60

AT 393 429 B frequenzmoduliertes Signal aufgezeichnet, um die Wiedergabe und die Erfassung bei allen Formaten zu erleichtern.

Wenn auch in Fig. 4 nicht dargestellt, enthält jeder der Codierer (3a bis 3h) einen Datensynchrongenerator zum Erzeugen des Datensynchronsignals, das mit Bezug auf die Fig. 2A und 2B «läutert worden ist. Weiter ist 5 jeder Codierer so ausgebildet daß er die Blockadresse [B2 B^ Bq] zum Identifizieren der jeweiligen Blöcke zuführt, die in jedem Sektorintervall in jeder Datenspur aufgezeichnet werden. Diese Blockadresse wird beispielsweise von den drei niedrigstwertigen Bits abgeleitet, die in dem 30-Bit-Zähler des Codierers (8) enthalten sind. Daher kann dieser 30-Bit-Zähler synchron zur Erzeugung oder Bildung jedes Datenblocks inkrementiert werden, der durch die Codierer (3a bis 3h) erzeugt wird. Es zeigt sich, daß, nach dem vier 10 Datenblöcke «zeugt worden sind, die beid«i niedrigstwertig«! Bit des 30-Bit-Zählers ihren Zyklus wied«holen.

In gleich« Weise werden, nachdem acht Datenblöcke erzeugt worden sind, die drei niedrigstwertigen Bits des 30-Bit-Zählers wiederholt. Daher werden die erwähnten Block- und Sektoradressen durch diesen 30-Bit-Zähler erzeugt

Fig. 5 zeigt ein Blockschaltbild einer Wiedergabevomchtung zum Wiedergeben von digitalisierter IS Information von jeweiligen Spuren auf dem Aufzeichnungsmedium, wobei diese Vorrichtung mit irgendeinem der jeweiligen Formate kompatibel ist die zum Aufzeichn«! dies« Information verwendet werden können. Dieses Ausführungsbeispiel der Datenwiedergabevonichtung besteht aus Wiedergabeköpfen (HPq bis HP7), die so ausgebildet sind, daß sie die digitalisierte Information wiedergeben, die in den jeweiligen Datenspuren (TDq bis TD7) aufgezeichnet ist Die Köpfe (HPq bisHP7) sind mit Demodulatoren (15a bis 15h) über 20 Wiedergabeverstärker (11a bis 11h) und Taktsignalextrahierschaltungen (13a bis 13h) jeweils gekoppelt. Jede Taktsignalextrahierschaltung (13a bis 13h) enthält einen Phasenregelkreis zum Erzeugen eines Taktsignals «wünschter Wiederholffequenz, wobei der Phasenregelkreis beispielsweise mit der Bit-Zeitsteuerrate oder -phase d« wiedergegebenen Digitalsignale synchronisiert isL Das Synchronmuster, das in den jeweiligen Datenspuren am Kopfende jedes Datenblocks aufgezeichnet ist kann zum Synchronisieren des Phasenregelkreises 25 verwendet werden. Daher werden die Bit-Zeitsteu«ung oder die Taktsignale von den Daten extrahiert, die von jeder

Spur wiedergegeben werden.

Jeder Demodulator ist so ausgebildet daß er mit d« bestimmten Art der Modulation kompatibel ist die zum Aufzeichnen der digitalisierten Information verw«idet worden ist Die D«nodulatoren (15a bis 15h) sind mit jeweiligen Eingängen eines Multiplexers (16) über Zeitbasiskorrekturvorrichtungen (17a bis 17h) jeweils 30 verbunden. Der Multiplexer (16) wird durch einen geeigneten Steuerdecodierer (19) gesteuert, wobei dieser Decodier« (19) zum Decodieren des Formatidentifiziersignals dient um die geeigneten Schaltsequ«iz«i für den Multiplexer (16) zu erreichen. Die Ausgänge des Multiplexers (16) sind mit jeweiligen Decodi««n (20a bis 20h) verbunden, wobei diese Decodierer (20a bis 20h) die erwähnte Bauart besitzen können und zum Decodieren des bevorzugten Kreuzverschachtelungs-Fehl«korrekturcodes ausgebildet sind, der zum Aufzeichnen 35 der digitalisierten Information verwendet worden ist Die Ausgänge der Decodierer (20a bis 20h) sind mit Ausgangsanschlüssen (21a bis 21h) jeweils verbunden, um die ursprünglichen oder Originalkanäle der digitalisierten Information (CHI bis CH8) jeweils wiederzugewinnen.

Die Wiedergabevorrichtung gemäß Fig. 5 enthält auch einen Steuerkanal, der zum Wiedergewinnen des Steuersignals (Fig. 2B) ausgebildet ist das in der Steuerspur (TC) aufgezeichnet ist Diesbezüglich enthält der 40 Steuerkanal einen Steuerwiedergabekopf (HP^), d« mit einem FM-Demodulator (18) über einen Abspiel- oder

Wiedergabev«stärker (12) und eine Taktsignalextrahierschaltung (14) gekoppelt ist Diese Taktsignalextrahi«-schaltung (14) kann ähnlich irgendeiner d« erwähnten Taktsignalextrahierschaltungen (13a bis 13h) sein. Der FM-Demodulator (18) ist so ausgebildet daß er das Steuersignal demoduliert das vor dem Aufzeichnen frequenzmoduliert worden ist Dieses demodulierte Steuersignal wird dann einer (nicht dargestellten) 45 Fehl«erfassungsschaltung (Fehlerdetektor) wie einer CRC-Prüfschaltung zugeführt die in an sich bekannter Weise abhängig von dem CRC-Codewort das in dem Steuersignal enthalten ist, zum Zweck der Erfassung arbeitet ob ein Fehl« in dem Steuersignal vorliegt Das heißt die CRC-Prüfschaltung erfaßt ob das Steu«wort oder die Sektoradresse einen Fehler enthält Wenn kein Fehler erfaßt wird, arbeitet ein Decodierer (19) zum Wiedergewinnen des Steuerworts, d« Sektoradresse und des Synchronmusteis, die in dem Steuersignal enthalten 50 sind. Wenn jedoch ein Fehler in dem wiedergegebenen Steuersignal erfaßt wird, wird ein unmittelbar vorhergehendes Steuerwort, das wegen der Möglichkeit daß das nächstfolgende Steuersignal fehlerhaft sein kann, gespeichert worden ist, verwendet Diesbezüglich kann eine Verzögerungsschaltung mit einer Zeitverzögerung gleich einem Sektorintervall beispielsweise im Decodier« (19) enthalten sein.

Das wiedergewonnene Steuerwort «reicht die jeweilige Schaltanordnung für den Multiplexer (16), durch die 55 die digitalisierte Information, die von den Datenspuren (TDq bis TD7) wiedergegeben word«i ist auf die richtig«! Kanäle zurück wied« verteilt od« rückumgeformt wird.

Vorzugsweise gewinnt die Wiedergabevomchtung gemäß Fig. 5 die ursprüngliche digitalisierte Information wieder, wobei diese Information dann einer geeigneten Umsetzerschaltung zugeführt wird, um die Digitalsignale in deren ursprüngliche oder originale analoge Form rückumzusetzen. Wenn beispielsweise die dargestellte 60 Vorrichtung als sog. PCM-Audioaufzeichnungsgerät verwendet wird, liegt den Ausgängen der Decodierer (20a -7-

AT 393 429 B bis 20h) erzeugte digitalisierte Information in Form von PCM-Signalen vor, wobei jedes PCM-Signal in einen entsprechenden Analogpegel umgesetzt wird, um das ursprüngliche analoge Audiosignal wiederzubilden.

Der Decodierer (19) gewinnt auch das Steuersynchronsignal und die Sektoradresse wieder, die in jedem wiedergegebenen Steuersignal enthalten sind. Dieses Steuersynchronsignal, das eine Wiederholrate bzw. -frequenz zeigt, die durch das Sektorintervall bestimmt ist, wird einer Servoschaltung für den Bandantriebs-Kapstan zugeführt, um eine Steuerung über diesen Kapstan derart zu erreichen, daß das Aufzeichnungsband gleichförmig für den Wiedergabebetrieb angetrieben wird. Die Sektoradresse wird zum Identifizieren eines bestimmten Sektorintervalls verwendet, in dem ein erwünschter Datenblock aufgezeichnet ist, wodurch zu genauen Einblend-und Ausblendpunkten für einen Edierbetrieb Zugriff erfolgen kann. Die Sektoradresse kann auch zum Lokalisieren erwünschter Daten verwendet werden, die in mindestens einer der Datenspuren (TDq bis TDy) aufgezeichnet sind.

Jede der Zeitbasiskorrekturvorrichtungen (17a bis 17b) ist so ausgebildet, daß Zeitbasisfehler korrigiert werden, die in die digitalisierte Information in mindestens einer der Datenspuren während der Wiedergabe eingeführt sein können. Solche Zeitbasisfehler können aufgrund von Band-Jitter, Dehnung (oder Schrumpfung) des Bandes, nachdem die Daten aufgezeichnet worden sind, oder einer Störung in der normalen synchronen Beziehung zwischen den Daten und den Steuerspuren aufgrund von beispielsweise Edieren von lediglich einem oder weniger als allen Kanälen auftreten. Jede Zeitbasiskorrekturvorrichtung enthält vorzugsweise einen adressierbaren Speicher wie einen Speicher mit wahlfreiem Zugriff (RAM), dessen Kapazität mindestens gleich einem Sektorintervall (d. h. vier Datenblöcken) ist und zweckmäßigerweise eine Speicherkapazität besitzt, die unter Berücksichtigung maximaler Zeitbasisschwankungen, die erwartet werden können, angemessen ist. Üblicherweise ist eine Speicherkapazität, die zum Speichern von acht Datenblöcken geeignet ist, ausreichend.

Jeder Datenblock wird in den RAM einer jeweiligen Zeitbasiskorrekturvorrichtung wortweise abhängig von dem extrahierten Taktsignal eingeschrieben, das von dem wiedergegebenen Signal abgeleitet ist Daher werden die wiedergegebenen Daten in den RAM synchron zu den Zeitbasisschwankungen eingeschrieben, die in den wiedergegebenen Signalen enthalten sein können. Die Zeitbasiskorrekturvorrichtungen sind gemeinsam mit einem Lesetaktgegber gekoppelt, der ein Lesetaktsignal fester Bezugsfrequenz erzeugt. Folglich wird jeder Datenblock aus dem RAM mit konstanter Bezugsrate ausgelesen, wodurch davon Zeitbasisschwankungen beseitigt weiden, die während der Wiedergabe Vorgelegen haben können. Eine ausführlichere Erläutertung der hier verwendeten Zeitbasiskorrekturvorrichtung erfolgt weiter unten.

Die Decodierer (20a bis 20h), die weiter unten näher erläutert werden, enthalten CRC-Prüfschaltung zum Erfassen, ob ein Fehler in jedem zugeführten Datenblock enthalten ist, Entschachtelungsschaltungen zum Entschachteln der Digitalworte, die die jeweiligen Datenblöcke bilden, Fehlerkorrekturschaltungen zum Korrigieren von Fehlem, die in den entschachtelten Worten sein können, und Interpolierschaltungen zum Kompensieren oder Überdecken solcher Fehler, die nicht korrigierbar sein können. Die sich ergebenden Datenworte, die an den Ausgangsanschlüssen (21a bis 21h) erzeugt werden, können PCM-Audiosignale sein, die in analoge Form mittels nicht dargestellter Digital/Analog-Wandler umgesetzt werden, die mit solchen Ausgangsanschlüssen gekopppelt sind.

Fig. 6 zeigt ein Blockschaltbild eines Ausfühningsbeispiels eines Zeitverschachtelungs-Fehlerkorrektur-codierers, der für jeden der Codierer (3a bis 3h) verwendet werden kann. Der Codierer besteht aus einer Gerade/Ungerade-Verteilerschaltung (23), Paritätswortgeneratoren (241,242), Zeitverschachtelungsschaltungen (24A, 24B), Paritätswortgeneratoren (251,252), weiteren Zeitverschachtelungsschaltungen (25A, 25B), einer Verzögerungsschaltung (27), einer Synthetisierschaltung (26) und einem CRC-Codegenerator (28). Ein Eingangsanschluß (22) führt aufeinanderfolgende Informationsworte wie PCM-Worte (Wj, W2, Wj, W4...) zur Gerade/Ungerade-Verteilerschaltung (23), wo die ungeraden bzw. ungeradzahligen Informationsworte von den geraden bzw. geradzahligen Informationsworten getrennt werden. Beispielsweise enthält die Gerade/Ungerade-Verteilerschaltung (23) eine obere Gruppe von sechs Ausgangsanschlüssen, an denen ungeradzahlige Informationsworte erzeugt werden, und eine untere Gruppe von sechs Ausgangsanschlüssen, an denen geradzahlige Informationsworte erzeugt werden. Daher werden, wenn beispielsweise 12 PCM-Worte sequentiell dem Eingangsanschluß (22) zugeführt werden, die sechs geradzahligen Informationsworte wie (W2, W4, W6, Wg, Wjq und W12) in der unteren Gruppe der Ausgangsanschlüsse der Verteilerschaltung (23) vorgesehen und werden gleichzeitig die sechs ungeradzahligen Informationsworte wie (Wj, W3, Wg, W7, Wg und Wjj) an der oberen Gruppe der Ausgangsanschlüsse vorgesehen. Es zeigt sich, daß diese jeweiligen Informationsworte in Datenfolgen enthalten sind, die wie folgt wiedeigegeben worden können: -8-

AT 393 429 B W(1) = Wj, w13, w25, ... W(3) = W3, W15, W2?, ... W(ll) = Wll* W23’ W35’ · · W(2) = W2’ W14> W26* · * · W(4) = W4* W16, W28, ... W(12) = w12· w24· W36* · * ·

Der Paritätswortgenerator (241) besteht aus einem Exklusiv-ODER-Glied oder Modulo-2-Addierer und ist mit den ungeradzahligen Informationsworten (Wj • ••Wjj) versorgt zum Erzeugen eines Paritätsworts (Pj) davon. Dieses Paritätswort ist als-P-Paritätswort dargestellt wobei der Paritätswortgenerator (241) eine Folge von P-Paritätsworten abhängig von jeder Gruppe aus sechs ungeradzahligen Informationsworten erzeugt, die der Verteilerschaltung (23) zugeführt sind. In ähnlicher Weise besteht der Paritätswortgenerator (242) aus einem Exklusiv-ODER-Glied oder Modulo-2-Addierer, der mit den geradzahligen Infarmationsworten (W2... Wj2) versorgt ist, um ein Paritätswort (P2) davon zu erzeugen. Es ist also P!=Wj ©W3©W5©W7©W9 ©Wn und P2 = W2©W4©W6©W8©Wio©Wi2.

Die ungeradzahligen Informationsworte zusammen mit dem ungeradzahligen P-Paritätswort (Pj) bilden einen ungeradzahligen P-Unterblock. In ähnlicher Weise bilden die geradzahligen Informationsworte zusammen mit dem geradzahligen P-Paritätswort einen geradzahligen Unterblock. Die jeweiligen Datenworte, d. h. die Informations- und Paritätsworte jedes P-Unterblocks werden durch Verzögerungsschaltungen (24A und 24B) verschachtelt. Das heißt, das ungeradzahlige Informationswort (Wj) wird nicht verzögert, das ungeradzahlige Informationswort (W3) wird um d Zeiteinheiten in der Verzögerungsschaltung (24A) verzögert, das Wort (W§) wird um 2d Zeiteinheiten verzögert, das P-Paritätswort (Pj) wird um 3d Zeiteinheiten verzögert und die Worte (W7, W9 und W j j) werden um 5d, 6d bzw. 7d Zeiteinheiten verzögert, wodurch verzögerte Worte (W'3, W*5> P'i» W'7, W'9 und W' j j) erzeugt werden. In ähnlicher Weise wird das geradzahlige Informationswort (W2) nicht verzögert, wird das geradzahlige Informationswort (W4) um d Zeiteinheiten in der Verzögerungsschaltung (25B) verzögert, wird das Wort (Wg) um 2d Zeiteinheiten verzögert, wird das P-Paritätswort (P2) um 3d Zeiteinheiten verzögert und werden die Worte (Wg, Wjq und Wj2) um 5d, 6d bzw. 7d Zeiteinheiten verzögert, wodurch verzögerte Worte (W'4, W'g, P'2, W'g, W'jQ und W’j2) erzeugt werden. Auf diese Weise werden die Datenworte in jedem P-Unterblock selektiv verzögert, so daß ein verschachtelter P-Unterblock gebildet wird.

Jeder verschachtelte Unterblock wird weiter codiert, und es wird ein anderes Paritätswort abhängig von jedem Datenwort, das der verschachtelte P-Unterblock enthält, erzeugt Insbesondere empfängt ein weiterer Paritätswortgenerator (251), der schematisch als Exklusiv-ODER-Glied oder Modulo-2-Addierer dargestellt ist, die verschachtelten Datenworte, die in dem ungeradzahligen P-Unterblock enthalten sind, zum Erzeugen eines Q-Paritätsworts abhängig davon. Dieses Q-Paritätswort ist als (Q j) dargestellt In gleicher Weise erzeugt ein Q-Paritätswortgenerator (252) ein Q-Paritätswort (Q2) abhängig von den verschachtelten Datenworten, die in dem geradzahligen P-Unterblock enthalten sind. Die verschachtelten Worte des ungeradzahligen P-Unterblocks -9-

AT 393 429 B zusammen mit dem ungeradzahligen Q-Paritätswort, das abhängig davon »zeugt ist, bilden einen ungeradzahligen Q-Unter&ock, wobei die Worte dieses Q-Unterblocks durch selektives Verzögern jedes Wortes verschachtelt sind. In gleicher Weise bilden die Worte des geradzahligen verschachtelten P-Unterblocks zusammen mit dem Q-Paritätswort, das abhängig davon erzeugt ist, einen geradzahligen Q-Unterblock. Die Worte des geradzahligen Q-Unterblocks werden durch selektives Verzögern solcher Worte verschachtelt. Insbesondere wird in dem ungeradzahligen Q-Unterblock das ungeradzahlige Informationswort (Wj) nicht verzögert. Das ungeradzahlige

Mormationswort (W'3) wird um (D-d) Zeiteinheiten in der Verzögerungsschaltung (25A) verzögert, wodurch ein ungeradzahliges Mormationswort (W"3) gebildet wird. Das Informationswort (W'g) wird um 2 (D-d) Zeiteinheiten verzögert, um das verzögerte Informationswort (W"g) zu erzeugen. Das Paritätswort (P'j) wird um 3 (D-d) Zeiteinheiten verzögert, das Paritätswort (Qj) wird um 4 (D-d) Zeiteinheiten verzögert, und die Informationsworte (W'7, W'p und W'jj) werden um 5 (D-d), 6 (D-d) bzw. 7 (D-d) Zeiteinheiten verzögert Diese selektiv verzögerten Worte des ungeradzahligen Q-Unterblocks werden auf diese Weise verschachtelt, wodurch sich ein ungeradzahliger verschachtelter Q-Unterblock ergibt, bestehend aus [WjW'ßW'g-P"lQ'jW"pW"jj]. In ähnlicher Weise verzögert die Verzögerungsschaltung (25B) selektiv die Worte des geradzahligen Q-Unterblocks zum Erzeugen eines verschachtelten Q-Unterblocks, bestehend aus n^W'^Wg-P"2Q'2W"8W"10W"12].

In den Zeitverschachtelungsschaltungen (24A, 24B, 25A, 25B) sind die Zeiteinheiten d und D, die die erwünschte Zeitverschachtelung der Mormations- und Paritätsworte erzeugen, so gewählt, daß das kleinste gemeinsane Vielfache von d und (D-d) 7D erreicht bzw. überschreitet. Beispielsweise gilt d = 2 Datenblöcke, d. h. dem Betrag der Zeit, der zum Empfangen oder Aufzeichnen eines Datenblocks erforderlich ist, und D = 17 Datenblöcke.

Der verschachtelte geradzahlige Q-Unterblock, der durch die Zeitverschachtelungsschaltung (25B) erzeugt ist, wird einer weiteren Verzögerung von K Zeiteinheiten in der Verzögerungsschaltung (27) unterworfen. Diese weitere Verzögerung streut die geradzahligen Datenworte bezüglich der ungeradzahligen Datenworte und überwindet dadurch ausgeprägte Fehler aufgrund beispielsweise von Schnitt-Edierpunkten. Als Beispiel gilt K > D > d.

Die ungeradzahligen und die geradzahligen verschachtelten Q-Unterblöcke, wobei die letzteren weiter um K Zeiteinheiten verzögert sind, werden zur Bildung eines Datenblocks durch den Synthetisieret (26) synthetisiert bzw. zusammengesetzt, wobei dieser Datenblock wortseriell dem Fehlererfassungscodegenerator (28) gemäß Fig. 6 als CRC-Wortgenerator zugeführt wird. Dadurch werden die verschachtelten Informations· und Fehlerkorrekturworte (z. B. Paritätsworte) zur Bildung eines zyklischen Blockprüfcodeworts (CRC-Worts) verwendet. Dieses CRC-Wort wird zusammen mit den verschachtelten Worten, die die geradzahligen und ungeradzahligen Q-Unterblöcke bilden, mit einem Synchronwort (nicht dargestellt) zur Bildung eines vollständigen Datenblocks kombiniert. Dieser Datenblock wird am Ausgangsanschluß (29) abgegeben und kann so, wie in Fig. 7 dargestellt, wiedergegeben werden. Es zeigt sich, daß diese Anordnung und insbesondere der Ort der Paritätsworte in dem mittigen Abschnitt des Datenblocks vorzuziehen ist jedoch nicht eine wesentliche Anordnung darstellt und durch den Synthetisierer (26) gebildet ist Aufeinanderfolgende Datenblöcke in jeweiligen Kanälen werden dem Demultiplexer (4) gemäß Fig. 4 zugeführt

Fig. 8 ist eine graphische Darstellung der Zeitverschachtelungsbeziehung der Datenworte, die einen typischen Q-Unterblock bilden. Die schräge Vollinie, die durch Kreise hindurchtritt kann die ursprünglichen verteilten ungeradzahligen Informationsworte (Wj... W^j) wiedergeben sowie auch das P-Paritätswort (Pj), das davon gebildet worden ist Diese Worte werden um jeweilige Beträge (d... 7d) in der Verzögerungsschaltung (24A) verzögert zur Erzeugung verzögerter Worte (W'3, W'5, P'j, W'7, W'9, W'j^). Solche verzögerten

Worte bilden den P-Unterblock, der durch die geneigte Linie wiedergegeben ist die durch die mit Kreuz bezeichneten Punkte hindurchtritt. Die jeweiligen Verzögerungen, die auf diese Worte durch die Verzögerungsschaltung (24A) ausgeübt ist ist durch die horizontalen Strichlinien wiedergegeben. Schließlich werden die Datenworte, die in dem P-Unterblock enthalten sind, sowie die Q-Paritätsworte, die davon erzeugt sind, jeweils durch die Verzögerungsschaltung (25A) verzögert zum Erzeugen verzögerter Worte (W"3, W"g, P"j, Q'j, W"7, W'9, W"jj), die den Q-Unterblock bilden, der durch die oberste horizontale Linie wiedergegeben ist Es zeigt sich, daß die Informationsworte (Wj und W"jj) in dem gleichen Q-Unterblock enthalten sind sowie auch in dem gleichen Datenblock, jedoch voneinander zeitlich beabstandet sind, wobei dies gleich der Zeittrennung zwischen (W-q und W"jj) ist und zwar um 7D = 119 Zeiteinheiten. Daher werden diese Worte ausreichend gestreut

Ein Ausführungsbeispiel der Decodierschaltung, die für jeden der Decodierer (20a bis 20h) zum Wiedergewinnen der Moimationsworte verwendet werden kann, die in der codierten Form aufgezeichnet sind, die durch die Vorrichtung gemäß Fig. 6 erzeugt ist, ist in Fig. 9 dargestellt Diese Vorrichtung besteht aus einer Verteilerschaltung (31), einer Verzögerungsschaltung (32), Entschachtelungs-Zeitverzögerungsschaltungen -10-

AT 393 429 B (33A, 33B), Fehlerkorrekturdecodierem (34A, 34B), Entschachtelungs-Zeitverzögerungsschaltungen (35A, 35B), Fehlerkorrekturdecodierem (36A, 36B), ein«* Synthetisierschaltung (38) und einer Überdeckungs· oder Kompensationsschaltung (37). Die Datenblöcke, die wortseriell aufgezeichnet sind, werden wiedergegeben und werden nach Durchtreten durch die Wiedergabeschaltung gemäß Fig. 5 von einem Eingangsanschluß (30) der Verteilaschaltung (31) zugeführt Diese Schaltung führt den geradzahligen verschachtelten Q-Unterblock, der aus geradzahligen Informationsworten (W2W"^Wm(jW"jW"jqW" jj), dem P-Paritätswort (P'j) und dem Q-Paritätswort (Q^) besteht, wortparallel zur Entschachtelungs-Zeitverzögerungsschaltung (33B) und führt den ungeradzahligen verschachtelten Q-Unterblock, der aus ungeradzahligen Informationsworten (WjW"3W"3-W-yW-pW-n) zusammen mit dem ungeradzahligen P-Paritätswort (P"j) und dem ungeradzahligen Q-Paritätswort (Q'j) besteht, wortparallel der Verzögerungsschaltung (32) zu.

Wenn auch nicht dargestellt, werden alle diese Datenworte einer CRC-Prüfschaltung vor der Verteilerschaltung (31) zugeführt, wo ein Fehler in dem wiedergegebenen Datenblock erfaßt wird. Wenn ein Fehler in dem Datenblock erfaßt ist, wird eine jeweilige Fehlermarkierung (flag), die jedem der Datenworte zugeordnet ist, gesetzt und kann durch die Fehlerkorrekturdecodierer als Anzeige, welche Datenworte zu korrigieren sind, verwendet werden.

Es zeigt sich, daß die verschachtelten Datenworte, die der ungeradzahlige Q-Unterblock enthält, selektiv durch die Schaltungen (32, 33A und 35A) in einer Weise verzögert werden, die komplementär zu den Zeitverzögerungen des Codierers (Fig. 6) sind, um diese Datenworte zu entschachteln. Das heißt, die Verzögerungen, die durch die Schaltungen des Decodierers (Fig. 9) erreicht werden, stehen in umgekehrter Beziehung zu den Verzögerungen, die durch die Schaltungen in dem Fehlerkorrekturdecodierer erreicht werden. Daher löscht die Verzögerungsschaltung (32) die relative Verzögerung zwischen dem ungeradzahligen und dem geradzahligen Q-Unterblock aus und das ungeradzahlige Informationswort (Wj), das keiner Verzögerung im Codierer unterworfen worden war, wird der größten Verzögerung 7 (D-d) in der Schaltung (33A) unterworfen. Das ungeradzahlige Informationswort (W"3) wird einer Verzögerung von 6 (D-d) usw. unterworfen, wobei das ungeradzahlige Informationswort (W"jj) einer Verzögerung unterworfen wird. Die Paritätsworte werden ebenfalls Verzögerungen im Decodierer unterworfen, die in umgekehrter Beziehung zu den Verzögerungen sind, die auf sie in dem Codierer ausgeübt worden sind. Daher dient die Schaltung (33A) zum Entschachteln der Datenworte, die der ungeradzahlige Q-Unterblock enthält. Derartige entschachtelte Datenworte werden dem Q-Paritätsdecodierer (34A) zugeführt und zeigen im wesentlichen die gleiche Zeitausrichtung wie sie die Datenworte hatten, die dem Paritätswortgenerator (251) im Codierer zugeführt worden sind.

In gleicher Weise dient die Schaltung (33B) der gleichen Funktion wie die Schaltung (33A), d. h. zum Entschachteln der Datenworte, die der geradzahlige Q-Unterblock enthält. Diese entschachtelten Datenworte, die aus den geradzahligen Informationsworten, dem geradzahligen P-Paritätswort und dem geradzahligen Q-Paritätswort bestehen, werden dem Q-Paritätsdecodierer (34B) in im wesentlichen gleicher zeitlicher Ausrichtung zugeführt, wie sie die Datenworte besaßen, die dem Q-Paritätswortgenerator (252) im Codierer zugeführt wurden.

Die jeweiligen Q-Paritätsdecodierer führen einen Fehleikorrekturdecodierbetrieb durch zum Korrigieren solcher fehlerhaften Datenworte, denen zugeordnete Fehlermarkierungssignale gesetzt worden waren.

Es ist möglich, daß die Datenworte in den Q-Unterblöcken, die den Q-Paritätsdecodierem (34A und 34B) zugeführt werden, Fehler enthalten können, die die Fehleikonekturfähigkeit der Paritätsdecodierer überschreiten. In diesem Fall bleibt mindestens eines da Datenworte, das am Ausgang des ungeradzahligen oder geradzahligen Q-Paritätsdecodierers erzeugt wird, unkorrigiert Es zeigt sich, daß die Datenworte, die am Ausgang des Q-Paritätsdecodierers erzeugt werden, einen verschachtelten P-Unterblock bilden. Daher bilden die Datenworte, die am Ausgang des Q-Paritätsdecodierers (34A) erzeugt werden, einen ungeradzahligen verschachtelten P-Untablock und die Datenworte, die an den Ausgängen des Q-Paritätsdecodioers (34B) erzeugt waden, einen gaadzahligen verschachtelten P-Unterblock. Mindestens eines da Datenworte in jedem dieser verschachtelten P-Unterblöcke kann fehlahaft sein, d. h. solche Worte können durch den Q-Paritätsdecodierer nicht korrigiert worden sein. Die verschachtelten Datenworte in dem ungeradzahligen P-Unterblock werden durch die Schachtelung (35A) entschachtelt Diese Schaltung übt Vozögerungen von 7d, 6d... 2d bzw. d aus und steht in umgekehrta Beziehung zur Schaltung (24A), die im Fehlerkorrekturcodierer verwendet worden ist. Folglich sind die ungeradzahligen Informationsworte sowie das ungeradzahlige P-Paritätswort, die dem P-Paritätsdecodiera (36A) zugeführt werden, alle in zeitlicher Ausrichtung und durch die Worte (Wj, W3, Wg, W^, W^, Wjj und Pj) gebildet Es sei daran erinnert, daß diese ungeradzahligen Informations- und P-Paritätsworte den ungeradzahligen P-Unterblock bilden.

Der P-Paritätsdecodierer (36A) arbeitet in einer Weise, die ähnlich der des Q-Paritätsdecodierers (34A) ist Folglich werden diejenigen Informationsworte, deren zugeordnete Fehlermaikierungssignale gesetzt sind, korrigiert. Wenn ein fehlerhaftes Informationswort korrigiert ist, wird dessen zugeordnetes Fehlermarkierungssignal rückgesetzt

Ein ähnlicha Entschachtelungsbetrieb wird für den geradzahligen P-Unterblock durch die Schaltung (35B) -11-

AT 393 429 B durchgeführt, wobei ein ähnlicher Fehlerkorrekturbetrieb durch den P-Paritätsdecodierer (36B) ausgeführt wird. Daher wird der entschachtelte geradzahlige P-Unterblock diesem geradzahligen P-Paritätsdecodierer zugeführt und werden diejenigen Informationsworte, die als fehlerhaft erfaßt worden sind, korrigiert Weiter wird die Fehlermarkierung, die dem fehlerhaften geradzahligen Informationswort zugeordnet war, rückgesetzt.

Die Gerade/Ungerade-Synthetisierschaltung (38) oder -Zusammensetzschaltung ordnet die entschachtelten korrigierten Informationsworte wieder in aufeinanderfolgender Ordnung, d. h. in der Folge (Wj, W2... * * * WU, W12). Diese wiedergeordneten korrigierten Informationsworte werden der Fehlerkompensationsschaltung (37) zugeführt die eine Interpolierschaltung aufweisen kann, wo unkorrigierte Informationsworte durch Interpolation kompensiert werden. Das heißt wenn beispielsweise das geradzahlige Informationswort (W4) unkorrigiert bleibt wie das durch dessen zugeordnetes Fehlermarkierungssignal angezeigt ist das nicht rückgesetzt ist wird ein angenäherter Wert dieses Wortes durch Interpolieren benachbarter ungeradzahliger Informationsworte (W3 und W§) erhalten.

Fig. 10 zeigt nun ein Blockschaltbild eines bevorzugten Ausführungsbeispiels einer Zeitbasiskorrekturvorrichtung, die für jede der Zeitbasiskorrekturvorrichtungen (17a bis 17h) im Wiedergabeabschnitt gemäß Fig. 5 verwendet werden kann. Dieses bevorzugte Ausführungsbeispiel der Zeitbasiskorrekturvorrichtung weist auf einen Speicher (40), wie einen adressierbaren Speicher mit wahlfreiem Zugriff (RAM), einen Schreibadreßgenerator (45W, 46W, 51), einen Leseadreßgenerator (45R, 46R), eine Schreibsteuerschaltung (43,50) und einen Fehlermarkierungsspeicher (52). Der RAM (40) ist vorzugsweise mit einer ausreichenden Anzahl von adressierbaren Speicherplätzen versehen, deren jeder so ausgebildet ist, daß er einen Datenblock speichert und insbesondere die 16 Datenworte und das CRC-Wort speichert, die in einem Datenblock enthalten sind. Acht derartige adressierbare Speicherplätze genügen im Hinblick auf erwartetes Jitter in den wiedergegebenen Digitalsignalen. Wie dargestellt, enthält der RAM (40) einen Eingangsanschluß, der mit den Datenblöcken versorgt ist, einen Schreibfreigabeanschluß, der mit dem Schreibfreigabesignal (WE) versorgt ist, einen Ausgangsanschluß und Einschreib- und Ausleseadreßanschlüsse, die zum Empfang von Einschreibadressen bzw. Ausleseadressen ausgebildet sind. Der Eingangsanschluß (IN) des RAM (40) ist mit einer Verzögerungsschaltung (42) (DL) gekoppelt, die zum Empfang eines demodulierten Datenblocks (WDT) ausgebildet ist, der vom Eingangsanschluß (41) zugeführt wird. Die Verzögerungsschaltung (42) dient zum Verzögern dieses Datenblocks um annähernd die Dauer eines Datenblocks und zur Zufuhr des verzögerten Datenblocks (WDT') zum Eingangsanschluß des RAM (40). Der verzögerte Datenblock (WDT') wird auch einem Festwert- oder Lesespeicher (51) (ROM) zu einem weit»1 unten erläuterten Zweck zugeführt.

Der Schreibfreigabeanschluß des RAM (40) ist mit einem D-Flipflop (50) gekoppelt, das in der Schreibsteuerschaltung enthalt»! ist, und ist zum Empfang des Schreibfreigabesignals (WE) ausgebildet. Das D-Flipflop (50) enthält einen Dateneingang (D), der mit einer CRC-Prüfschaltung (43) gekoppelt ist zum Empfang eines Fehlererfassungssignals (EDT). Die CRC-Prüfschaltung (43) ist wiederum mit dem Eingangsanschluß (43) zum Empfang der demodulierten Datenblöcke gekoppelt Es zeigt sich, daß die CRC-Prüfschaltung (43) an sich bekannte Bauart besitzen kann für das Erfassen des Vorliegens eines Fehlers in dem wiedergegebenen Datenblock. Insbesondere erfaßt die CRC-Prüfschaltung (43) abhängig von dem CRC-Codewort, das in jedem Datenblock (Fig. 2Q enthalten ist das Vorliegen eines Fehlers darin. Wenn ein Fehler erfaßt ist ist das Fehlererfassungssignal (EDT) eine binäre "1".

Das D-Flipflop (50) ist auch mit einer Verzögerungsschaltung (49) (DL) gekoppelt für den Empfang eines Synchronimpulses (PSY'), wobei der Synchronimpuls (PSY') zum Triggern des D-Flipflops (50) dient um einen Zustand einzunehmen, der durch den Zustand des Fetdererfassungssignals (EDT) bestimmt ist. Die Verzögerungsschaltung (49) ist mit einem Eingangsanschluß (48) verbunden, der mit einem Synchronimpuls (PSY') versorgt ist der von dem Synchronsignal abgeleitet ist der am Kopfende jedes Datenblocks enthalten ist wie das in Fig. 2C dargestellt ist Der Zweck der Verzögerungsschaltung (49) ist es, eine richtige zeitliche Ausrichtung zwischen dem verzögerten Synchronimpuls (PSY') und dem verzögerten Datenblock (EDT') zu »reichen, wie das »läutert wird. _

Das durch das D-Flipflop (50) erzeugte Schreibfreigabesignal (WE) ist zusätzlich zum Schreibfreigabeanschluß des RAM (40) mit ein» Wählschaltung (44) (SLCT) und ein» Fehlermarkierungsspeicher-Steuerung (55) verbunden. Wie das »läutert werden wird, führt wenn das Schreibfreigabesignal (WE) eine binäre "0" ist wie das auftritt wenn die CRC-Prüfschaltung (43) das Nichtvorliegen eines Fehlers in dem wiedergegebenen Datenblock erfaßt, die Steuerung (44) eine Einschreibadresse dem RAM zu. Weiter ist, wenn das Schreibfreigabesignal (WE) eine binäre "0" ist, ein Multiplexer (53) (MUX) so gesteuert daß er eine binäre "0" dem Fehlermarkierungsspeicher (52) zuführt Wenn andererseits das Schreibfreigabesignal (WE) eine binäre "Γ ist wird der Multiplexer (53) zur Zufuhr einer binären ”1" zum Fehlermariderungsspeich» (52) gesteuert

Der Schreibadreßgenerator besteht aus einem Bitzähler (45W), einem Blockzähler (46W) und dem ROM (51). Der Bitzähler (45W) kann eine herkömmliche Zählschaltung aufweisen, die mit einem Bittaktanschluß (47W) verbunden ist der mit Taktimpulsen versorgt ist die mit der Bitwiederiiolfrequenz der empfangenen Datenblöcke synchronisiert sind. Es zeigt sich, daß die dem Bittaktanschluß (47W) zugeführten Taktimpulse von der Taktextrahierschaltung abgeleitet sein können, die weiter oben mit Bezug auf Fig. 5 erläutert worden ist Der Bitzähler (45W) enthält zusätzlich einen Löscheingang (CL), der mit der Verzögerungsschaltung (49) -12-

AT 393 429 B gekoppelt ist zum Empfang des verzögerten Synchronimpulses (PSY*) zum Löschen der Inhalte des Bitzählers (45W). Daher wird der Bitzähler (45W) abhängig von jedem verzögerten Synchronimpuls (PSY') rückgesetzt und danach wird dessen Zählerstand abhängig von jedem Bittaktimpuls inkremenüert, der dem Bittaktanschluß (47W) zugeführt ist. Der momentane Zählerstand des Bitzählers (45W) wird von dessen Ausgangsanschluß (OUT) der Wählschaltung (44) zugeführt, um die Bit-Einschreibadresse für den RAM (40) zu erreichen. Dieser Zählerstand, der als Schreibbitzählerstand bezeichnet ist, wird auch der Steuerung (55) zu einem noch zu erläuternden Zweck zugeführt.

Der Blockzähler (46W) kann einen voreinstellbaren Zähler oder ein Register enthalten, das mit einer Einschreibadresse (WA) voreinstellbar ist, die durch den ROM (51) zufühlbar ist. Der Blockzähler (46W) wird getriggert oder betätigt abhängig von dem verzögerten Synchronimpuls (PSY1), der dessen Ladeanschluß (LD) zugeführt wird. Daher speichert bei Betätigung der Blockzähler (46W) die Einschreibadresse (WA), die durch den RAM (51) erzeugt ist, bis ein folgender verzögerter Synchronimpuls (PSY*) erzeugt wird. Die im Blockzähler (46W) gespeicherte Einschreibadresse (WA) wird von dessen Ausgangsanschluß (OUT) der Zählschaltung (44) zugeführt, um den bestimmten Speicherplatz im RAM (40) zu bestimmen oder zu identifizieren, in den ein Datenblock einzuschreiben ist Diese Einschreibadresse (WA) wird auch der Steuerung (55) zugeführt. Es zeigt sich daher, daß die Einschreibadresse (WA) den bestimmten Speicherplatz RAM (40) wählt, in den ein ankommender Datenblock einzuschreiben ist, und daß der durch den Bitzähler (45W) erzeugte Bitzählerstand jede Bitstelle in dem adressierten Speicherplatz identifiziert, die ein jeweiliges Bit des ankommenden Datenblocks empfängt. Daher wird jedes Bit des Datenblocks in eine entsprechende Bitstelle in dem adressierten Speichraplatz des RAM (40) eingeschrieben.

Der Leseadreßgenerator besteht aus einem Lesebitzähler (45R) und einem Leseblockzähler (46R). Der Lesebitzähler (45R) ist ähnlich dem vorstehend erläuterten Schreibbitzähler (45W) und weist einen Löschanschluß (CL) auf, der zum Empfang eines Rücksetzimpulses gekoppelt ist, der periodisch von einer geeigneten (nicht dargestellten) Zeitsteuerschaltung erzeugt werden kann. Der Lesebitzähler (45R) enthält auch einen Taktimpulseingang, der mit einem Lesebittaktanschluß (45Rj) gekoppelt ist. Lesebitimpulse werden diesem Lesebittaktanschluß (47Rj) von einem Bezugstaktgenerator zugeführt, dessen Taktimpulse eine im wesentlichen feste Frequenz besitzen. Der momentane Zählerstand des Lesebitzählers ist zur Wählschaltung (44) von seinem Ausgangsanschluß (OUT) gekoppelt Daher erzeugt der Lesebitzähler (45R) aufeinanderfolgende Bitadressen, die die bestimmte Bitstelle in einem zum Auslesen adressierten Speicherplatz des RAM (40) identifizieren, aus dem ein in diesem Speicherplatz gespeicherter Datenblock ausgelesen wird.

Der Leseblockzähler (46R) kann ähnlich dem Lesebitzähler (45R) sein, und enthält einen Takteingang, der mit einem Leseblocktaktanschluß (47R2) gekoppelt ist, der mit Bezugsimpulsen versorgt ist, die eine Wiederholfrequenz besitzen, die gleich der Frequenz ist, mit der aufeinanderfolgende Datenblöcke aus dem RAM (40) ausgelesen werden. Die Leseblocktaktimpulse können von der gleichen Zeitsteuerschaltung erzeugt werden, die zur Zufuhr der Rücksetz· und Lesebittaktimpulse verwendet wird, die oben erläutert sind. Als Beispiel kann der Leseblockzähler (46R) ein 3-Bit-Zähler sein, der zum Zählen von 0 bis 7 ausgebildet ist und dann diese Zählfolge wiederholt. Folglich werden aufeinanderfolgende Speicherplätze (0,1,2... 7) im RAM (40) durch den Leseblockzähler (46R) adressiert zum Auslesen der in diesen Speicherplätzen gespeicherten Datenblöcke aus dem RAM (40). Die Ausleseadresse (RA), die durch den Leseblockzähler (45R) erzeugt wird, wird auch der Steuerung (55) zugeführt, ebenso wie die Lesebitadresse, die durch den Lesebitzähler (45R) erzeugt wird. Auch wird die Ausleseadresse (RA) von dem Leseblockzähler (46R) zum ROM (51) gekoppelt

Der ROM (51) ist mit dem verzögerten Datenblock (WDT') versorgt, und ist so ausgebildet, daß er die in diesem Datenblock enthaltene Blockadresse verwendet Andererseits kann eine geeignete Verknüpfimgsschaltung vorgesehen sein, um den RAM (51) lediglich mit der 3-Bit-Blockadresse zu versorgen, die in jedem verzögerten Datenblock (WDT') enthalten ist Der ROM (51) enthält mehrere adressierte Speicherplätze, deren jeder eine Einschreibadresse (WA) speichert und deren jeder durch die Kombination der Blockadresse, die in einem verzögerten Datenblock (WTD') enthalten ist, und der Ausleseadresse (RA) adressiert bzw. gewählt wird. Fig. 12 zeigt eine geeignete Speichertafel, die die Einschreibadresse (WA) darstellt die abhängig von der Block* und Ausleseadresse gewählt ist, die dem ROM (51) zugeführt sind. Zweckmäßig ist die Ausleseadresse (RA) in dezimaler Form 0,1... 7, dargestellt und die Blockadresse (BA) ist ebenfalls in dezimaler Form dargestellt entsprechend den beiden niedrigstwertigen Bits, die, wie ausgeführt, sich wiederholen gemäß 0,1,2,3,0,1,2, 3 ... bei jedem Sektorintervall. Daher wird abhängig von der bestimmten Ausleseadresse (RA), die erzeugt worden ist und der bestimmten Blockadresse (B A), die empfangen worden ist eine geeignete Einschreibadresse (WA) durch den ROM (51) erzeugt

Der Fehlermarkierungsspeicher (52) enthält vorzugsweise eine Speichereinrichtung mit mehreren Speicherabschnitten, wobei jeder Speicherabschnitt einem entbrechenden Speicherplatz im RAM (40) zugeordnet ist Wenn beispielsweise der RAM (40) acht getrennte adressierbare Speicherplätze aufweist kann der Fehlermarkierungsspeicher (52) ein achtstufiges adressierbares Register enthalten, wobei jede Stufe einem entsprechenden adressierbaren Speicherplatz in dem RAM (40) zugeordnet ist Ein Eingangsanschluß des Fehlermarkierungsspeichers (52) ist mit dem Multiplexer (53) gekoppelt der wie erläutert entweder eine binäre "0" oder eine binäre "1” dem Fehlermarkierungsspeicher (52) zuführt abhängig davon, ob das -13-

AT 393 429 B

Schreibfreigabesignal (WE) eine binäre "0" bzw. eine binäre "Γ ist. Der Multiplexer (53) kann aus einer Schalteinrichtung bestehen, die jeweilige Eingänge besitzt, die mit Spannungsquellen gekoppelt sind, die dem binären Pegel von "0" bzw. T entsprechen. Andererseits kann der Multiplexer ein Flipflop auf weisen, dessen Zustand durch Steuerung (55) abhängig vom Zustand des Schreibfreigabesignals (WE) bestimmt ist, das der Steuerung (55) zugeführt wird. Unabhängig vom tatsächlichen Aufbau des Multiplexers (53) wird eine binäre "0" oder "1" als Fehlersignal oder Fehlermarkierung dem Fehlermarkierungsspeicher (52) zugeführt Es zeigt sich, daß dieses Fehlersignal oder diese Markierung anzeigt, ob ein Fehler in dem empfangenen Datenblock erlaßt worden ist was selbstverständlich durch den Zustand des Schreibfreigäbesignals (WE) bestimmt ist.

Wie erläutert ist die Steuerung (55) mit der Einschreibadresse (WA), die durch den Blockzähler (46W) erzeugt ist da- Schreibbitadresse, die durch den Schreibbitzähler (45W) erzeugt ist, dem Schreibfreigabesignal (WS), der Leseadresse (RA), die durch den Blockzähler (46R) erzeugt ist und der Lesebitadresse versorgt, die durch den Lesebitzähler (45R) erzeugt ist. Die Steuerung (55), die eine geeignete Verknüpfungsschaltung aufweisen kann, wählt den bestimmten Speicherabschnitt in dem Fehlermarkierungsspeicher (52), der der Speicherstelle im RAM (40) zugeordnet ist in der ein Datenblock dann eingeschrieben wird. Das heißt die Steuerung (55) wählt den bestimmten Speicherabschnitt in dem Fehlermarkierungsspeicher (52), der durch die Einschreibadresse (WA) identifiziert ist die dann der Steuerung (55) durch den Blockzähler (46W) zugeführt wird. Die Steuerung (55) steuert auch abhängig von dem Schreibfreigabesignal (WE), wenn letzteres eine binäre "0" ist den Multiplexer (53) zur Zufuhr einer Fehlermarkierung mit binärer "O" zum Einschreiben in den Speicherabschnitt, der dann durch die Einschreibadresse (WA) identifiziert ist. Vorzugsweise wird, um ein Speichern einer fehlerhaften Fehlermarkierung zu verhindern, wenn ein Streuimpuls fälschlich als Synchronimpuls (PSY) identifiziert ist der Fehlermarkierungs-Einschreibbetrieb durchgeführt, wenn ein vorgegebenes Bit des ankommenden Datenblocks in dem RAM (40) eingeschrieben wird. Insbesondere wird der Fehlermarkierungs-Einschreibbetrieb durchgeführt wenn im wesentlichen das letzte Bit des Datenblocks in den RAM eingeschrieben wird bzw. ist Folglich kann die Steuerung (55) einen Detektor enthalten, der zum Erfassen ausgebildet ist wenn der Zählerstand des Schreibbitzählers (45W) einen maximalen Zählerstand entsprechend dessen letztem Bit entspricht Selbstverständlich kann ggf. eine vorgegebene Bitzählerstandadresse durch die Steuerung (55) erfaßt werden, woraufhin die dem Fehlermarkierungsspeicher (52) durch den Multiplexer (53) zugeführte Fehlermarkierung in den Speicherabschnitt eingeschrieben wird, der dann durch die Einschreibadiesse (WA) adressiert ist.

Die Steuerung (55) ist auch so ausgebildet, daß für einen Auslesebetrieb der Speicherabschnitt im Fehlermarkierungsspeicher (52) gewählt wird, der dem Speicherplatz im RAM (40) zugeordnet ist dessen Inhalte dann daraus ausgelesen werden. Zu diesem Zweck wird die Ausleseadresse (RA), die durch den Blockzähler (46R) erzeugt ist, durch die Steuerung (55) verwendet um den adressierten Speicherabschnitt in dem Fehlermarkierungsspeicher (52) zu wählen, aus dem die darin gespeicherte Fehlermarkierung ausgelesen wird. Diese ausgelesene Fehlermarkierung wird einer Veniegelungsschaltung (54) (latch) zugeführt in der sie als Fehlermarkienmgssignal (EFLG) zwischengespeichert wird. Die Steuerung (55) führt einen Verriegelungsimpuls zur Veniegelungsschaltung (54) zu einem vorgegebenen Zeitpunkt Vorzugsweise wird die Verriegelungsschaltung (54) zum Speichern der Fehlermarkierung verriegelt die dann aus dem Fehlermarkierungsspeicher (52) ausgelesen wird, wenn im wesentlichen das erste Bit eines Datenblocks aus dem zum Auslesen adressierten Speicherplatz des RAM (40) ausgelesen wird. Daher kann die Steuerung (55) eine weitere Erfassungsschaltung auf weisen, die zum Erfassen ausgebildet ist wenn der Bitzählerstand des Bitzählers (45R) einen vorgegebenen Zählerstand besitzt beispielsweise wenn dieser Auslesebitzählerstand das erste Bit des ausgelesenen Datenblocks wiedergibt Danach, d. h. nachdem die Fehlermarkierung aus dem adressierten Speicherabschnitt des Fehlermarkierungsspeichers (52) ausgelesen ist werden die Inhalte dieses adressierten Speicherabschnitts auf eine binäre "1" gesetzt Es zeigt sich daher, daß ohne Rücksicht auf den Ist-Zustand, der dann aus dem Fehlermarkierungsspeicher (52) ausgelesenen Fehlermarkierung diese Fehlermarkierung zwangsweise den Zustand binär" Γ auf weist.

Die Art und Weise, in der die Zeitbasiskonekturvonichtung gemäß Fig. 10 arbeitet wird im folgenden mit Bezug auf die Zeitsteuerdiagramme gemäß den Fig. 11 und 13 näher erläutert. Es wird daran erinnert, daß während jedes Sektorintervalls vier Datenblöcke aufgezeichnet sind. Daher werden während des Intervalls, das zum Wiedergeben des Steuersignals gemäß Fig. 2B erforderlich ist vier aufeinanderfolgende Datenblöcke (WDT) wiedergegeben. Das Synchronsignal, das in jedem Steuersignal enthalten ist wird zum Erzeugen eines periodischen Kapstan-Steuersignals (CTL) gemäß Fig. 11A verwendet. Daher weiden, wie in Fig. 11B dargestellt während jeder Periode des Kapstan-Steuersignals (CTL) Datenblöcke, die Blockadressen (BA 0,1,2,3), enthalten, wiedergegeben. Die sich wiederholenden Blockadressen werden dem ROM (51) zugeführt.

Fig. 11C zeigt die sich wiederholenden Leseadressen (RA), die durch den Blockzähler (46R) des Leseadießgenerators erzeugt weiden. Da der Blockzähler mit einem Blocktaktsignal mit fester Bezugsfrequenz versorgt ist ergibt sich, daß die Ausleseadresse (RA) periodisch von 0 bis 7 inkrementiert wird, wie das dargestellt ist Die zeitliche Beziehung der Fig. 11A bis 1 IC zeigt daß die Dateriblöcke mit nur wenig oder ohne Jitter wiedergegeben werden.

Die Ausleseadresse (RA) wird dem ROM (51) zugeführt Aus dar Speichertafel gemäß Fig. 12 ergibt sich, -14-

AT 393 429 B daß der ROM (51) Einschreibadressen (WA) abhängig von der Blockadresse (BA), die dann empfangen wird, sowie von der Ausleseadresse (RA), die dann durch den Blockzähler (46R) erzeugt wird, erzeugt. Folglich erzeugt der ROM (51) die Einschreibadresse (WA) gemäß Fig. 11D. Die aufeinanderfolgenden Einschreibadressen (WA) werden dem Blockzähler (46W) zugeführt, der im Schieibadreßgenerator enthalten ist

In Fig. 13A sind aufeinanderfolgende Datenblöcke (WDT), die dem Eingangsanschluß (51) der 2teitbasiskorrekturvorrichtung zugeführt sind, dargestellt. Beispielsweise zeigt Fig. 13A den Datenblock, der die Blockadresse (BA [1]) enthält, an den sich die Blockadresse (BA [2]) anschließt. Jeder empfangene Datenblock wird der CRC-Prüfschaltung (43) zugeführt, die zum Erfassen des Vorliegens eines Fehlers in diesem Datenblock arbeitet. Die CRC-Prüfschaltung (43) arbeitet abhängig von dem CRC-Codewort, das in jedem Datenblock enthalten ist und bewirkt abhängig von dem CRC-Codewort die Entscheidung, ob der Datenblock einen Fehler enthält Daher erzeugt wenn ein Fehler in beispielsweise der Blockadresse (BA), die in diesem Datenblock enthalten ist oder wenn ein Fehler in den Informations- oder Paritätsworten enthalten ist die in dem Datenblock enthalten sind, wobei diese Worte in Fig. 13 zusammenfassend mit Daten bezeichnet sind, die CRC-Prüfschaltung (43) ein Fehlererfassungssignal (EDT), das eine binäre T ist Wenn andererseits kein Fehler in dem empfangenen Datenblock erfaßt ist erzeugt die CRC-Prüfschaltung (43) ein Fehlererfassungssignal (EDT) mit binärer "0". Fig. 13B zeigt den Zeitpunkt des Auftretens jedes Fehlererfassungssignals (EDT) bezüglich den empfangenen Datenblöcken. Diese Fehlererfassungssignale sind in Strichlinien wiedergegeben, um darzustellen, daß sie entweder eine binäre "Γ oder eine binäre "0" sein können. Es zeigt sich, daß das Fehleierfassungssignal (EDT) »zeugt wird, nachdem ein vollständiger Datenblock empfangen ist. Das heißt das Fehlererfassungssignal (EDT) wird in Übereinstimmung mit dem Beginn des nächstfolgenden Datenblocks erzeugt. Folglich werden, um eine richtige zeitliche Ausrichtung zwischen den empfangenen Datenblöcken und den davon erzeugten Fehlererfassungssignalen (EDT) zu erreichen, die empfangenen Datenblöcke um ein Zeitintervall, das annähernd einem Datenblockintervall gleich ist, durch die Verzögerungsschaltung (42) verzögert Die verzögerten Datenblöcke (EDT') sind in Fig. 13C dargestellL Daher ergibt sich, daß das Fehlererfassungssignal (EDT), das unmittelbar in Anschluß an den Empfang des Datenblocks erzeugt ist der die Blockadresse (BA [0]) enthält im wesentlichen in der Zeit mit dieser Blockadresse übereinstimmt. In gleicher Weise stimmt das Fehlererfassungssignal (EDT), das für den Datenblock erzeugt worden ist, der die Blockadresse (BA [1]) enthält nun zeitlich mit dem Blockadressenabschnitt dieses Datenblocks überein.

Fig. 13D gibt den Synchronimpuls (PSY) wieder, der dem Eingangsanschluß (4$) abhängig von der Erfassung jedes Synchronmusters (SYNC) zugeführt wird, das in jedem empfangenen Datenblock enthalten ist Es zeigt sich, daß dieser Synchronimpuls (PSY) unmittelbar in Anschluß an das Auftreten dieses Synchronmusters erzeugt ist. Die Verzögerungsschaltung (49) dient zum Verzögern jedes erfaßten Synchronimpulses (PSY) zum Erzeugen des verzögerten Synchronimpulses (PSY') mit im wesentlichen zeitlicher Übereinstimmung zu jedem erzeugten Fehlererfassungssignal (EDT) (Fig. 13B). Das heißt das Fehlererfassungssignal (EDT) überlappt den verzögerten Synchronimpuls (PSY*). Es zeigt sich, daß trotzdem die verzögerten Synchronimpulse (PSY') die gleiche Periode und Wiederholffequenz wie die erfaßten Synchronimpulse (PSY) besitzen (Fig. 13D).

Das Flipflop (50) wird durch die verzögerten Synchronimpulse (PSY') getriggert zum Einnehmen des Zustandes, der dem Fehlererfassungssignal (EDT) entspricht der durch die CRC-Prüfschaltung (43) erzeugt ist Daher wird, wenn ein Fehler in dem empfangenen Datenblock erfaßt ist (EDT = T), das Hipflop (50) so gesetzt, daß das Schreibfreigabesignal (VVE) eine binäre T ist. Wenn andererseits kein Fehler in dem empfangenen Datenblock erfaßt ist (EDT = "0"), wird-das Flipflop (50) rückgesetzt derart, daß das Schreibfreigabesignal (WIÜ) eine binäre "0” ist Wegen der auf die ankommenden Datenblöcke durch die Verzögerungsschaltung (42) ausgeübte Zeitverzögerung ergibt sich, daß das den jeweiligen Datenblöcken zugeordnete Schreibfreigabesignal (WE) mit im wesentlichen zeitlicher Koinzidenz bzw. Übereinstimmung damit »zeugt wird, wie das in Fig. 13G dargestellt ist

Vorzugsweise ist das Schreibfreigabesignal (WE) ein Impulssignal. Wenn die ankommenden Datenblöcke im wesentlichen fehlerfrei sind, kann dieses Impulssignal als periodischer negativ werdender Impuls auftreten, dessen Wiederholfrequenz gleich der Frequenz ist mit der aufeinanderfolgende Speich»plätze im RAM (40) für einen Einschreibbetrieb adressiert werden. Das Umschalten solcher Einschreibfreigabeimpulse steuert die Wählschaltung (44), die ihrerseits den RAM (40) steuert zum Durchführen des Einschreibbetriebs. Wenn der Einschreibfreigabeimpuls auf relativ niedrigem Pegel ist, ist der RAM (40) freigegeben, um diesen Einschreibbetrieb durchzuführen.

Der Schreibblockzähler (46W) wird durch verzögerte Synchronimpulse (PSY') (Fig. 13E) getriggert um die Einschreibadresse (WA), die durch den ROM (51) erzeugt ist zu laden oder zu speichern. Fig. 13F stellt dar, daß ohne Jitter die Einschreibadresse, die den Speicherplatz (4) im RAM (40) identifiziert erzeugt wird, wenn der verzögerte Datenblock (WDT'), der die Blockadresse (BA [0]) enthält zum Einschreiben in den RAM (40) zugeführt wird. Daher werden sowohl der Speicherplatz (4) im RAM (40) als auch der Speicherabschnitt (4) im Fehlermarki»ungsspeicher (52) adressiert oder ausgewählt um Daten einzuschreiben.

Der Schreibbitzähler (45W) zählt nun die Schreibbittaktimpulse, die dem Schreibbittaktanschluß (47W) zugeführt werden. Wenn der Zählerstand des Schreibbitzählers (45W) inkrementiert wird, w»den entsprechende Bitstellen in dem Speicherplatz des RAM (40), d» für den Einschreibbetrieb adressiert worden ist, sequentiell -15-

AT 393 429 B freigegeben, damit die aufeinanderfolgenden Bit des Datenblocks darin eingeschrieben werden. Daher wird der verzögerte Datenblock (WDT') in den adressierten Speicherplatz des RAM (40) bitseriell eingeschrieben.

Es ist hier angenommen, daß der verzögerte Datenblock (WDT') fehlerfrei ist Folglich ist das Fehlererfassungssignal (WDT) eine binäre "0" und tritt der Schreibfreigäbeimpuls (WE) als negativ werdender Impuls auf. Folglich wird der RAM (40) freigegeben, damit der verzögerte Datenblock (WDT') in den adressierten Speicherplatz eingeschrieben wird. Auch wird der Multiplexer (53) durch die Steuerung (55) gesteuert, die von dem negativ werdenden Einschreibfreigabeimpuls (WE) abhängt, um eine Fehlermarkierung mit binärer "0" dem Fehlermarkierungsspeicher (52) zuzuführen. Wenn der Zählerstand des Schreibbitzählers (45W) seinen vorgegebenen Zählerstand «reicht, der wie ausgeführt, ein maximaler Zählerstand entsprechend dem letzten in den adressierten Speicherplatz des RAM (40) eingeschriebenen Bit ist, gibt die Steuerung (55) den adressierten Speicherabschnitt des Fehlermaririerungsspeichers (52) frei, damit die Fehlermarkierung mit binärer "0" eingeschrieben wird. Folglich und übereinstimmend mit dem Beispiel gemäß Fig. 13F weist der Speicherplatz (4) im RAM (40) darin den Datenblock (WDT') eingeschrieben auf und weist der Speicheräbschnitt (4) in dem Fehlermarkierungsspeicher (52) eine Fehlermarkierung mit binärer "0" darin eingeschrieben auf.

Abhängig von dem nächstfolgenden verzögerten Synchronimpuls (PSY') wird der vorstehende Betrieb wiederholt Daher werden der Speicherplatz (5) im RAM (40) sowie der Speicherabschnitt (5) in dem Fehlermarkierungsspeicher (52) adressiert, um darin den verzögerten Datenblock (WDT') bzw. die Fehlermarkierung einzuschreiben. Es ergibt sich aus Fig. 13C, daß der Datenblock, der die Blockadresse (BA [1]) enthält, in den adressierten Speicherplatz (5) eingeschrieben wird. Wenn dieser Datenblock fehlerfrei ist, ist das Fehlererfassungssignal (EDT) eine binäre "0”, woraufhin der Schreibfreigabeimpuls (WE) ein negativ werdender Impuls ist, um den Speicherplatz (5) des RAM (40) freizugeben, damit dieser Datenblock darin eingeschrieben wird. In gleich« Weise wird der Multiplexer (53) durch die Steuerung (55) abhängig von diesem negativ w«denden Schreibfreigabeimpuls gesteuert, um eine Fehlermarkierung mit binärer "0" in den Fehlermarkierungsspeicher (52) einzuschreiben, wobei diese Fehlermarkierung mit binärer "0" in den Speicherabschnitt (5) eingeschrieben wird, wenn der Schreibbitzähl« (45W) seinen maximalen Zählerstand «reicht

Wenn jedoch ein Fehler in dem Datenblock erfaßt wird, der die Blockadresse (BA [1]) enthält, wie wenn diese Blockadresse unrichtig ist, od« wenn ein Fehl« in mindestens einem der Datenworte vorliegt, die in diesem Datenblock enthalten sind, ist das Fehlererfassungssignal (EDT) eine binäre "1", wodurch sich ein Schreibfreigabesignal (WE) mit binär« "Γ ergibt. Das heißt, d« negativ werdende Schreibfreigabeimpuls wird bei diesem Beispiel nicht erzeugt Folglich wird d« RAM (40) nicht freigegeben, um d«i Datenblock (EDT') in den adressierten Speich«platz (5) einzuschreiben. Folglich verbleibt wenn angenommen ist daß Daten aus dem RAM ohne Verlust ausgelesen werden, der Datenblock, der zuvor in dem Speicherplatz (5) gespeichert worden ist darin. Das heißt der fehlerhafte Datenblock (WDT') ersetzt nicht oder überschreibt nicht den Datenblock, der zuvor in diesen adressierten Speicherplatz eingeschrieben worden ist

Da das Schreibfreigabesignal (WE) eine binäre "Γ ist steuert die Steuerung (55) den Multiplexer (53) nun zum Zuführen der Fehlermarkierung mit binärer "Γ zum Fehlermarkierungsspeicher (52). Daher erreicht wenn der Schreibbitzähler (45) seinen maximalen Zählerstand erreicht die Steuerung (55), daß die vom Multiplexer (53) zugeführte Fehlermarkierung mit binärer T in den Speicherabschnitt eingeschrieben wird, d. h. den Speicherabschnitt (5), d« durch den Blockzähler (46W) adressiert ist Wie das «läutert werden wird, gibt die Fehlermarki«ung mit binärer "Γ wied«, daß d« Datenblock, d« in dem entsprechenden Speicherplatz des RAM (40) gespeichert ist fehlerhaft ist und als fehlerhafte Daten zu interpretieren sind. Daher wird bei dem vorliegenden Beispiel, da d« Speicherabschnitt (5) des Fehlermariderungsspeichers (55) die Fehlermarkierung mit binärer "1" speichert diese Fehlermarkierung verwendet um anzuzeigen, daß der im Speicherplatz (5) des RAM (45) gespeicherte Datenblock fehlerhaft ist Selbstverständlich soll, da der Datenblock der nun im Speicherplatz (5) gespeichert ist dem Datenblock gleich ist der zuvor darin gespeichert worden war, dieser zuvor gespeicherte Datenblock, wenn « aus dem RAM (40) wiedergelesen wird, als fehl«haft interpretiert werden.

Wie erwähnt führt die Wählschaltung (44) abhängig von dem negativ werdenden Schreibfreigäbeimpuls (WE) die Einschreibadresse (WA), die durch den Schreibadreßgenerator erzeugt ist dem RAM (40) zu. Zu allen anderen Zeitpunkten, d. h. wenn das Schreibfreigabesignal (WE) eine binäre "Γ ist führt die Wählschaltung (44) die Ausleseadresse (RA), die durch den Leseadreßgenerator erzeugt ist, dem RAM (40) zu.

Es zeigt sich, daß wenn eine Ausleseadresse dem RAM (40) durch die Wählschaltung (44) zugeführt ist die Inhalte des adressierten Speicherplatzes in dem RAM (40) daraus bitseriell ausgelesen w«den. Der Bitzählerstand des Lesebitzählers (45R) identifiziert die bestimmte Bitstelle in diesem adressierten Speicherplatz, aus dem die Bit ausgelesen werden. Der ausgelesene Datenblock (RDT) wird dann dem Multiplexer (16) zugeführt, der mit Bezug auf Fig. 5 erläutert worden ist Es zeigt sich, daß die in den adressierten Speicherplätzen des RAM (40) gespeicherten Datenblöcke mit einer festen Bezugsrate oder -frequenz ausgelesen werden, die durch den Bezugsauslesetaktgenerator bestimmt ist Weiter wird der Blockzähler (46R) periodisch inkrementiert zum Erzeugen sequentiell« Adressen, aus denen die gespeicherten Datenblöcke ausgelesen werden.

Aus dem in den Fig. 13A bis 13G zusammen mit der Speichertafel gemäß Fig. 12 dargestellten Ausführungsbeispiel sei angenommen, daß der Speicherplatz (0) im RAM (40) für einen Auslesebetrieb -16-

AT 393 429 B adressiert sei. Gleichzeitig wird auch der Speicherabschnitt (0) des Fehlermarkierungsspeichers (52) durch die Ausleseadresse (RA) adressiert, die durch den Blockzähler (46R) erzeugt ist. Es sei weiter angenommen, daß der Datenblock, der im Speicherplatz (0) gespeichert ist, fehlerfrei ist. Daher zeigt sich aus der vorhergehenden Erläuterung, daß die im Speicherabschnitt (0) des Fehlermarkierungsspeichers (52) gespeicherte Fehlermarkierung eine binäre "0" ist.

Wenn nun der Speicherplatz (0) für den Auslesebetrieb adressiert ist, ist auch der Speicherabschnitt (0) adressiert. Die Steuerung (55) liest abhängig von dieser Ausleseadresse (RA) sowie der geringsten oder kleinsten Bitadresse, die durch den Lesebitzähler (45R) erzeugt ist, die Fehlermarkierung mit binärer "0" aus dem Speicherabschnitt (0) aus. Die Steuerung (55) triggert auch die Vemegelungsschaltung (54) zum Speichern dieser ausgelesenen binären "0". Bei der nächstfolgenden Bitadresse oder innerhalb einiger Bitadressen danach setzt die Steuerung (55) die Fehlermarkierung im Speicherabschnitt (0) auf eine binäre T. Daher wird bei dem vorliegenden Beispiel, nachdem die Fehlermarkierung aus dem adressierten Speicherabschnitt des Fehlermarkierungsabschnittes (52) ausgelesen ist, diese Fehlermarkierung zu einer binären "1" geändert.

Der vorstehende Betrieb wird wiederholt bei jeder Änderung oder Fortschreibung in der Ausleseadresse (RA). Daher wird, wenn ein bestimmter Speicherplatz im RAM (40) für einen Auslesebetrieb adressiert wird, der entsprechende Speicherabschnitt im Fehlermarkierungsspeicher (52) ebenfalls adressiert Wenn das erste Bit des gespeicherten Datenblocks aus dem adressierten Speicherplatz des RAM (40) ausgelesen wird, wird die Ist-Fehler-Markierung, die diesem Datenblock zugeordnet ist in der Verriegelungsschaltung (54) verriegelt Unmittelbar oder kurz darauf wird diese Fehlermarkierung in dem adressierten Speicherabschnitt zu einer binären "1" geändert Daher ist nachdem ein Datenblock aus einem Speicherplatz im RAM (40) ausgelesen ist die dem Speicherplatz zugeordnete Fehlermarkierung, aus dem der Datenblock ausgelesen worden ist so gesetzt als ob angezeigt ist daß die vorliegenden Inhalte in diesem Speicherplatz, d. h. die Inhalte an dieser Speicherstelle nach dem Auslesebetrieb nun als fehlerhaft gedeutet werden.

Selbstverständlich wäre, wenn ein fehlerhafter Datenblock (WDT') dem RAM (40) zugeführt worden ist das Schreibfreigabesignal (WE) eine binäre T, um zu verhindern, daß dieser fehlerhafte Datenblock in den RAM eingeschrieben wird. Weiter ist auch der Speicherabschnitt des Fehlermarkierungsspeichers (52), der dem Speicherplatz in dem RAM zugeordnet ist, in den der Datenblock eingeschrieben würde, mit einer Fehlermarkierung mit binärer "Γ versorgt Wenn anschließend die Inhalte dieses Speicherplatzes ausgelesen werden, wird die zugeordnete Fehlermarkierung mit binärer "Γ in der Verriegelungsschaltung (54) verriegelt Da der Datenblock (WDT') fehlerhaft war und deshalb nicht in diesem Speicherplatz gespeichert worden ist, ergibt sich, daß die aus dem RAM (40) ausgelesenen Daten ein Datenblock sind, der zuvor in diesem Speicherplatz gespeichert worden ist, jedoch nicht durch den fehlerhaften Datenblock (WDT') ersetzt worden ist Das heißt, die nun aus dem RAM (40) ausgelesenen Daten sind solche, die bereits ausgelesen waren. Da Daten, die aus dem RAM (40) wied»1 ausgelesen werden als fehlerhaft gedeutet werden sollen, wird die Fehlermarkierung (EFLG), die diesem wiedergelesenen Datenblock zugeordnet ist und nun in der Verriegelungsschaltung (54) gespeichert ist, verwendet um diesen wiedergelesenen Datenblock als fehlerhaften Datenblock zu verarbeiten. Das heißt diese Fehlermarkierung (EFLG) mit binärer "1" wird als Decodierer verwendet (Fig. 5) zur Verarbeitung des ausgelesenen Datenblocks als Fehler.

Es zeigt sich, daß da jede Fehlermarkierung, die in dem Fehlermarkierungsspeicher (52) gespeichert ist auf eine binäre T gesetzt ist, wenn deren zugeordneter Datenblock aus dem RAM (40) ausgelesen ist diese Fehlermarkierungen nicht auf eine binäre "O" rückgesetzt werden, wenn nicht ein richtig»' oder fehlerfreier Datenblock in den RAM (40) eingelesen wird. Deshalb besteht wegen der Tatsache, daß fehlerhafte Datenblöcke daran gehindert werden, daß sie in den RAM (40) eingeschrieben werden, die Möglichkeit daß zuvor gelesene Daten aus dem RAM (40) wiedergelesen werden können. Jedoch werden solche wiedergelesenen Daten stets von einer Fehlermarkierung (EFLG) mit binärer T begleitet und werden deshalb von den Decodierem zur Deutung der wiedergelesenen Datenblöcke als fehlerhaltige Datenblöcke verwendet

Aus der vorstehenden Beschreibung ergibt sich, daß durch Verzögern des Ladens eines adressierten Speicherabschnitts des Fehlermarkierungsspeichers (52) mit ein» Fehlermarkierung bis das letzte Bit eines Datenblocks in dem RAM (40) eingeschrieben ist v»hindert wird, daß falsche Fehlermarkierungen in dem Fehlermarkierungsspeicher gespeichert werden. Wenn beispielsweise der Speicherplatz (3) im RAM (40) und der Speicherabschnitt (3) im Fehlermarkierungsspeicher (52) beide adressiert sind, jedoch ein Streuimpuls als Synchronimpuls (PSY) interpretiert wird, kann der Blockzähler (46W) abhängig von diesem Streuimpuls getrigg»t werden, um beispielsweise die Adresse (7) zu »zeugen. Wenn der Schreibfreigabeimpuls (WE) auf seinem negativen Pegel bleibt kann nun eine Fehlermarki»ung mit binär» n0n fehlerhaft im Speicherabschnitt (7) gespeichert werden. Da jedoch eine Fehlermarkierung nicht in den Fehlermarkierungsspeicher (52) eingeschrieben wird, bis der Schreibbitzähler (45W) seinen maximalen Zählerstand erreicht und da der Zählerstand dieses Schreibbitzählers abhängig von dem Streusynchronimpuls rückgesetzt wird, wird die Fehlermarkierung mit binärer "0” nicht fehlerhaft in entweder den Speicherabschnitt (3) (der zuvor adressi»t worden ist) oder den Speicherabschnitt (7) (der nun durch den Blockzähl» (46W) adressiert ist) eingeschrieben. Vielmehr bleibt eine Fehlermarkierung mit binär» "Γ in diesen beiden Speich»abschnitten gespeichert.

Da die durch den ROM (51) erzeugte Einschreibadresse (WA) als Funktion der Blockadresse (BA), die in jedem empfangenen Datenblock enthalten ist, bestimmt ist, ergibt sich, daß genau die gleiche Sequenz, in der -17-

Claims (3)

1. AT 393 429 B richtige oder fehlerfreie Datenblöcke in den RAM (40) eingeschrieben worden sind, daraus ausgelesen wird. Weiter erfaßt die CRC-Prüfschaltung (43) das Vorliegen eines Fehlers in einer Blockadresse, um zu verhindern, daß ein Datenblock in einen fehlerhaften Speicherplatz des RAM (40) eingeschrieben wird. Folglich wird die Integrität oder Vollständigkeit da eingeschriebenen und ausgelesenen Datenblocksequenzen aufrechterhalten. 5 Selbstverständlich sind noch andere Ausführungsformen möglich. Die Erfindung betrifft also eine Zeitbasiskorrekturvorrichtung, die insbesondere zum Korrigieren von Zeitbasisfehlem ausgebildet ist, die in Datenblöcken enthalten sein können, die aus zeitverschachtelten Datenworten gebildet sind. Als bevorzugte Anwendung der Erfindung wird die Zeitbasiskorrekturvorrichtung zum Korrigieren von Zeitbasisfehlem verwendet, die in wiedergegebenen PCM-Audiosignalen vorliegen. 10 In einer herkömmlichen Zeitbasiskorrekturvorrichtung schaltet eine Speichereinrichtung, wie ein Speicher mit wahlfreiem Zugriff (RAM), abwechselnd zwischen Einschreib- und Auslesezyklen um. Während des Einschreibzyklus werden empfangene Daten in einem Speicherplatz gespeichert, der durch einen Schreibadreß-generator adressiert ist. Während Auslesezyklen wird ein anderer Speicherplatz, der darin Daten enthält, ausgelesen. Wenn ein ankommendes Digitalsignal fehlerhaft oder fehlerhaltig ist, kann verhindert werden, daß es IS in die Einschreibadresse des RAM gespeichert wird. In diesem Fall wird entweder das Digitalsignal, das in diesem Speicherplatz zuvor gespeichert worden ist, anschließend ausgelesen oder wird, wenn der Zeitpunkt auftritt, daß dieser Speicherplatz auszulesen ist, das unmittelbar vorhergehende Digitalsignal wiedergelesen. Während die erwähnte Zeitbasiskorrekturvorrichtung allgemein befriedigend für die meisten Anwendungsfälle arbeitet, können Fehler auftreten, wenn die zugefiihrten Digitalsignale durch zeitverschachtelte Datenblöcke 20 gebildet sind, wobei jeder Datenblock aus mehreren Worten besteht, die ursprünglich voneinander durch wesentlichen Zeitabstand beabstandet waren. Daher ist es, wenn zeitverschachtelte Datenblöcke verwendet werden, wenn ein fehlerhafter Datenblock daran gehindert wird, daß er im RAM gespeichert wird, fehlerhaft, irgendwelche Datenblöcke anstelle des verhinderten oder gesperrten Datenblocks wiederzulesen. Die Erfindung überwindet diesen Nachteil dadurch, daß ein Fehlermarkierungsspeicher (52) vorgesehen wird, 25 der mehrere Speicherabschnitte aufweist, die den jeweiligen Speicherstellen im RAM (40) zugeordnet sind. Wenn ein Datenblock dem RAM zugefiihrt wird, wird eine Fehlermarkierung in den entsprechenden Speicherabschnitt des Fehlermarkierungsspeichers (52) eingeschrieben. Wenn der zugeführte Datenblock richtig ist, wird eine rückgesetzte Fehlermarkierung (binäre "0") in den Speicherplatz des Fehlermarkierungsspeichers eingeschrieben. Daher wird, wenn dieser Datenblock anschließend aus dem RAM ausgelesen wird, die 30 Fehlermarkierung mit binärer "0", die zugeordnet ist, ebenfalls aus dem Fehlermarkierungsspeicher ausgelesen und wird zur Anzeige verwendet, daß der Datenblock; richtig ist. Wenn jedoch ein fehlerhafter Datenblock dem RAM zugeführt wird, wird eine Fehlermarkierung in dem zugeordneten Speicherabschnitt des Fehlermaikierungs-speichers gesetzt (binäre "1") und wird der fehlerhafte Datenblock nicht in den RAM eingeschrieben. Wenn anschließend der Speicherplatz, der dieser gesetzten Fehlermarkierung zugeordnet ist, ausgelesen wird, wird auch 35 die Fehlermarkierung mit binärer "Γ ausgelesen, um anzuzeigen, daß unabhängig davon, welche Daten aus dem RAM ausgelesen worden sind, diese fehlerhaft sind. Ein weiterer Vorteil der Erfindung ist, daß, nachdem eine Fehlermarkierung aus dem Fehlermarkierungs-speicher (52) ausgelesen worden ist, diese auf die binäre "Γ gesetzt wird unabhängig davon, wie der Ist-Zustand gewesen war. Auf diese Weise ist, wenn ein zuvor gespeicherter Datenblock wiedergelesen wird, die zugeordnete 40 Fehlermarkierung eine binäre "1", um anzuzeigen, daß diese wiedergelesenen Daten als fehlerhaft zu deuten sind. Ein weiteres Merkmal der Erfindung ist, daß jeder dem RAM (40) zugeführte Datenblock eine Datenblockadresse (BA) enthält Diese Blockadresse wird zusammen mit einer Ausleseadresse (RA) verwendet, um eine geeignete Einschreibadresse (WA) zu erzeugen. Unter Verwendung der Blockadresse (BA) zur Bestimmung da Einschreibadresse (WA) wird die genau gleiche Sequenz von Datenblöcken, die in dem RAM 45 eingeschrieben ist, aus diesem ausgelesen. Dieses Merkmal ist wesentlich, wenn die Datenblöcke aus zeitvoschachtelten Worten gebildet sind. 50 PATENTANSPRÜCHE 55 1. Speichaschaltung zur Speicherung eines Digitalsignals, das in Form von aufeinanderfolgenden Datenblöcken zugefiihrt ist, mit einem Speicha mit mehreren adressierbaren Speicherplätzen, deren jeder einen jeweiligen Datenblock speichert, einem Schreibadreßgenerator zum Erzeugen von Einschreibadressen zur Identifizierung da jeweiligen Speicherplätze, in die die zugeführten Dateriblöcke eingeschrieben sind, einer Einschreibschaltung zum 60 Einschreiben aufeinanderfolgenda Datenblöcke in diejenigen Speicherplätze, die durch den Schreibadreßgenoator identifiziert sind, einem LeseadreSgenerator zum Erzeugen von Ausleseadressen zum Identifiziaen bestimmter Speicherplätze, aus denen ein gespeicherter Datenblock ausgelesen wird, und einer Ausleseschaltung zum -18- AT 393 429 B Auslesen der Inhalte eines Speicherplatzes, der durch den Leseadreßgenerator identifiziert ist, wobei ein Fehlerdetektor einen Fehler in einem zugefiihrten Datenblock erfaßt und die Einschreibschaltung am Einschreibai eines Datenblocks in einen identifizierten Speicherplatz gehindert ist, wenn ein Fehler in dem Datenblock erfaßt ist, dadurch gekennzeichnet, daß ein in einem Fehlerspeicher (52, 53, 54) gespeichertes Fehlersignal (EFLG) durch die Ausleseschaltung gesetzt ist, um anzuzeigen, daß der Inhalt des dann durch die Ausleseschaltung ausgelesenen Speicherplatzes einen erfaßten Fehler enthält unabhängig von dem Ist-Zustand des Fehlersignals.
2. 2. Speicherschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Fehlerspeicher (52,53,54) und der Hauptspeicher (40) Teile des Speichers (40, 52, 53, 54) sind, wobei der Fehlerspeicher (52, 53, 54) aus mehreren Speicherabschnitten besteht, deren jeder einem jeweiligen Speicherplatz des Hauptspeichers (40) zugeordnet ist
3. 3. Speicherschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Fehlerspeicher (52, 53, 54) eine Verriegelungsschaltung (54) zum Speichern des Fehlersignals (EFLG) in dem Speicherabschnitt des Fehlerspeichers (52,53,54), der dann dem jeweiligen Speicherplatz zugeordnet ist, von dem ein Datenblock ausgelesen ist, aufweist, und daß die Ausleseschaltung danach das Fehlersignal (EFLG) in dem Speicherabschnitt auf einen ersten Zustand ("1") setzt, derart, daß ein folgender Datenblock nicht in den bestimmten Speicherplatz einschreibbar ist, wobei das Wiederauslesen eines vorhergehenden Datenblocks daraus durch ein Fehlersignal mit dem osten Zustand ("1") begleitet ist. Hiezu 7 Blatt Zeichnungen -19-