KR950009386B1 - 어드레스 생성회로 - Google Patents

어드레스 생성회로 Download PDF

Info

Publication number
KR950009386B1
KR950009386B1 KR1019930006740A KR930006740A KR950009386B1 KR 950009386 B1 KR950009386 B1 KR 950009386B1 KR 1019930006740 A KR1019930006740 A KR 1019930006740A KR 930006740 A KR930006740 A KR 930006740A KR 950009386 B1 KR950009386 B1 KR 950009386B1
Authority
KR
South Korea
Prior art keywords
output
address
symbol
counter
enable signal
Prior art date
Application number
KR1019930006740A
Other languages
English (en)
Inventor
조용희
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019930006740A priority Critical patent/KR950009386B1/ko
Priority to US08/230,903 priority patent/US5627844A/en
Priority to JP6083066A priority patent/JPH06309786A/ja
Application granted granted Critical
Publication of KR950009386B1 publication Critical patent/KR950009386B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1866—Error detection or correction; Testing, e.g. of drop-outs by interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/31—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining coding for error detection or correction and efficient use of the spectrum
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G11B2020/1461—8 to 14 modulation, e.g. the EFM code used on CDs or mini-discs

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

내용 없음.

Description

어드레스 생성회로
제1도는 일반적인 CDP의 복조기를 나타낸 블럭도.
제2도는 CIRC방식 엔코더의 계통도.
제3도는 CIRC방식 디코더의 계통도.
제4도는 종래의 어드레스 생성회로를 나타낸 블럭도.
제5a, 5b도는 32K SRAM의 경우 본 발명에 의한 어드레스 매핑을 나타낸 도면.
제6도는 본 발명에 의한 어드레스 생성회로를 나타낸 블럭도.
제7도는 제6도에 있어서 ECC 카운터의 상세 블럭도.
제8도는 제6도에 있어서 베이스 카운터의 상세 블럭도.
제9도는 제6도에 있어서 EFM 카운터의 상세 회로도.
제10a, 10b도는 제9도에 있어서 입출력 관계를 나타낸 도면.
제11도는 제7도에 있어서 C1 디코더 카운터의 상세 회로도.
제12도는 제11도에 있어서 입출력 관계를 나타낸 도면.
제13도는 제7도에 있어서 C2 디코더 카운터의 상세 회로도.
제14도는 제13도에 있어서 입출력 관계를 나타낸 도면.
제15도는 제7도에 있어서 CIP 디코더 카운터의 상세 회로도.
제16도는 제15도에 있어서 입출력 관계를 나타낸 도면.
제17도는 제7도에 있어서 C2P 디코더 카운터의 상세 회로도.
제18도는 제17도에 있어서 입출력 관계를 나타낸 도면.
제19a∼19c도는 제6도에 있어서 DAC 카운터의 상세 회로도.
제20a, 20b도는 제19도에 있어서 입출력 관계를 나타낸 도면.
제21도는 제8도에 있어서 독출 베이스 카운터의 상세 회로도.
제22도는 제8도에 있어서 기입 베이스 카운터의 상세 회로도.
본 발명은 광디스크시스템의 복조기에 있어서 어드레스 생성회로에 관한 것으로서, 특히 기록매체로부터 픽업되어 EFM 복조된 신호의 오류를 검출하여 정정하거나 오류정정된 디지탈신호를 아날로그신호로 변환할 때 요구되는 메모리의 어드레스 생성회로에 관한 것이다.
일반적인 광디스크시스템(이하 CDP라 함)의 복조기는 제1도에 도시된 바와 같이, 디스크(10)를 회전시키는 디스크 모터(12)와, 디스크 모터(12)의 회전속도를 제어하는 디스크 서보(14)와, 디스크 서보(14) 및 복조회로 전체를 제어하는 마이콤(16)과, 마이콤(16)의 정보를 디스플레이하는 표시부(18)와, 마이콤(16)을 조작하는 조작스위치 (20)와, 디스크(10) 상에 기록된 정보를 독출하는 광픽업(22)과, 광픽업(22)의 출력신 호를 EFM복조하여 원래의 심볼데이타로 복원하고 디스크 서보(14) 및 마이콤(16)으로 공급하는 복조부(24)와, 복조부(24)의 출력신호를 저장하는 램(RAM; 30)과, 램(30)에 저장된 EFM복조신호를 독출하여 오류검출 및 정정을 수행하고 다시 램(30)에 저장하는 ECC(CIRC; 28)와, 오류검출 및 정정 등의 디지탈 신호처리시 필요한 클럭을 발생시키는 클럭발생부(26)와, 램(30)에 저장된 오류정정이 수행된 EFM복조신호를 독출하여 아날로그신호를 변환하는 D/A컨버터(34)와, 램(30)에 대한 EFM복조신호의 기입어드레스, 오류검출 및 정정을 위한 EFM복조신호의 독출어드레스, 오류정정 결과를 저장하기 위한 기입어드레스, 오류정정된 EFM복조신호의 D/A변환을 위한 독출어드레스를 생성시키는 어드레스생성수단(32)과, D/A컨버터(34)의 출력신호의 잡음을 제거하여 L, R2 채널의 신호(38)를 출력하기 위한 저역통과필터(36)로 이루어진다. 제2도는 CIRC(Circular Interleave Reed-solomon Code) 방식엔코더의 계통도이다.
제2도에 있어서, 변조된 데이타인 L, R 2채널 6샘플, 다시 말하면 16비트로 표시되는 오디오신호 12샘플분을 하나의 단위로 형성하고, 각 16비트 데이타는 상위 8비트와 하위 8비트로 나누고, 각 8비트의 데이타를 하나의 심볼(또는 워드)로 취급한다. 따라서 12샘플분은 24심볼로 형성된다. 이와 같은 24심볼데이타를 선두로부터 짝수인 샘플시간의 데이타는 교차 시간지연수단(40)에서 2심볼 지연시키고, 24심볼데이타를 교차시켜 인접한 데이타들을 서로 일정간격으로 떨어지도록 배치한다. 이와 같이 교차되어 배치된 24심볼데이타는 C2부호수단(42)으로 공급되어 제1오류정정부호(C2)를 구성한다. 이 C2는 n=28, k=24로 용장도(redundancy)가 4인 리드솔로몬 부호이며, 최소거리는 5이다. 여기서 C2의 패리티를 Q라고 표시한다. 제1체크심볼열, 즉 4심볼 데이타인 Q패리티는 24심볼데이타의 중앙에 위치한다. 이어서, 인터리빙수단(44)에서 Q패리티 4심볼과 24심볼데이타의 총 28심볼데이타를 각 심볼마다 각각 다른 양의 차동 지연을 시켜 인터리브한다. 차동 지연은 4심볼의 일정지연량(D)을 기본 단위로 첫번째 심볼데이타를 제외한 두번째 심볼데이타로부터 순차적으로 1D, 2D, 3D…26D 및 27D(여기서 D는 단위지연량)의 지연량으로 차동 지연시킨다. 이와 같이 차동 지연된 28심볼데이타는 C1부호수단(46)으로 공급되어 제2오류정정부호(C1)를 구성한다. 이 C1은 n=32, k=28로 용장도가 4인 리드솔로몬 부호이며, 최소거리는 5이다. 여기서 C1l의 패리티를 P라고 표시한다. 제2체크심볼열, 즉 4심볼 데이타인 P패리티는 28심볼 데이타의 최종 심볼데이타의 다음에 배치한다. 이어서 스크램블수단(48)에서 짝수번째 심볼데이타를 1심볼씩 지연시켜 총 32심볼데이타를 발생함으로써 부호화를 완료한다. 제3도는 제1도의 ECC(CIRC; 38)에 있어서 CIRC방식 디코더의 계통도로서, 제2도의 CIRC방식 엔코더로 부호화된 32심볼데이타에 대해 부호화의 역순으로 심볼데이타를 처리하면서 P, Q캐리티에 의해 검출된 오류를 정정하여 복원한다.
제3도에 있어서, W, P 및 Q로 표시되는 32심볼데이타, 즉 데이타열은 광디스크로부터 픽업되어 복조된 신호들이다. W로 표시된 24심볼데이타, 즉 데이타 심볼열은 오디오 데이타들이고, P 및 Q는 오류검출 및 정정을 위한 패리티 데이타들, 즉 제1 및 제2체크심볼열이다. 32심볼데이타들은 디스크램블수단(50)에 공급된다.
디스크램블수단(50)은 스크램블된 32심볼데이타들의 스크램블을 해제하기 위해 선두로부터 짝수번째 심볼데이타들을 1심볼씩 지연시킨다. 즉, CDP에서 광디스크 상에 형성된 홈의 크기가 8비트 이내이므로 신호 처리단위를 8비트=1심볼데이타로 하기 때문에 광디스크의 홈에 의한 오류는 1심볼단위가 대부분이다. 그러나 심볼과 심볼 사이에 홈이 있다면 2심볼의 오류가 된다. 따라서, 이런 연속 오류를 분산시키기 위해 심볼 단위의 지연을 행하는데 이를 스크램블처리라 하면 재생시에는 스크램블처리를 해제하기 위해 디스크램블처리가 수행된다. 또한 8개의 인버터로 Q패리티의 4심볼데이타와 P패리티의 4심볼데이타의 0과 1를 반전시킨다.
C1복호순단(52)은 32심볼데이타 중 P패리티의 4심볼데이타를 사용하여 나머지 28심볼데이타의 버스트오류를 검출함과 동시에 랜덤한 오류도 약간은 정정한다. 이때 오류정정은 패리티 체크행렬, 즉 리드솔로몬 부호에 의하여 4개의 증후군(syndrome)을 발생하고, 이 증후군에 의해 하나의 심볼에 대한 정정능력만 갖는다. 두개 이상의 심볼오류가 발생하면 그 데이타블럭은 오류정정불능으로 판단하며, 28심볼데이타는 정정 되지 않은 채로 다음단으로 전송된다. 여기서 데이타열의 모든 심볼에 표식 (최소한 1비트)이 오류의 유무를 표시하도록 가산된다.
디인터리빙수단(54)은 C1복호수단(52)으로부터 전송된 28심볼데이타를 차등 지연시켜 인터리빙을 해제한다. 즉, 광디스크의 재생하는 중에 발생하는 오류의 대부분은 흠집 (scratch), 먼지와 오물이라고 볼 수 있으므로 한번 결함이 발생하면 근접한 여러개의 심볼이 한꺼번에 손상된다. 동일한 데이타블럭내에서 많은 심볼들이 손상을 입을 경우 오류검출이나 정정이 불가능하게 된다. 따라서 기록시에 동일 데이타블럭내의 심볼들을 다른 데이타블럭으로 분산시켜 기록하고, 재생시에는 분산된 심볼들을 원래의 데이타블럭위치로 복원시키게 되는데 이 복원과정을 디인터리브라고 한다.
C2복호수단(56)은 인터리빙이 해제되어, 즉 28심볼데이타가 모두 동일하게 27D의 지연시간으로 지연되어 원래의 데이타블럭위치로 복원된 28심볼데이타 중 Q패리티의 4심볼데이타를 사용하여 리드솔로몬 부호 및 입력 28심볼데이타로부터 4개의 증후군을 발생하여 최대 4심볼 오류까지 정정한다.
역교차 시간지연수단(58)은 C2복호수단(56)으로부터 공급되는 24심볼데이타를 데이타블럭내에서 원래의 위치로 복원시키기 위해 서로 교차시키고 부호화시 시간축상에 인접한 심볼데이타들을 2심볼 지연처리에 의해 분산시켜 놓은 것을 원래의 위치로 복원시키기 위해 2심볼 지연처리가 안된 심볼데이타들을 2심볼 지연처리한다. 이와 같은 지연처리는 정정불능의 오류데이타들을 재생시에 연속으로 출력시키지 않기 위함이다.
제1도에 있어서 종래의 어드레스 생성회로(32)는 제4도에 도시되어 있는데 이는 롬(ROM) 방식을 채택한 것이다.
제4도에 도시된 블럭도는, 제1도의 마이콤(16)으로부터 출력되는 EFM데이타 카운터 펄스를 카운트하여 EFM복조신호의 심볼어드레스를 발생시키는 EFM카운터(60)와, EFM카운터(60)에 의해 어드레싱되어 미리 EFM복조신호의 심볼어드레스를 저장해 둔 EFM ROM(63)과, 제1도의 ECC(28)로부터 출력되는 C1, C2데이타와 C1, C2플래그 카운터 펄스를 카운터 펄스를 카운트하여 C1, C2데이타와 C1, C1플래그에 대한 각각의 심볼어드레스를 발생시키는 ECC카운터(61)와, ECC카운터(61)에 의해 어드레싱되어 미리 C1, C2데이타와 C1, C2플래그에 대한 각각의 심볼어드레스 또는 플래그어드레스를 저장해 둔 ECC ROM1∼ECC ROM4(64∼67)과, 제1도의 마이콤(16)으로부터 출력되는 출력데이타 카운터 펄스를 카운트하여 출력데이타의 심볼어드레스 또는 플래그어드레스를 발생시키는 D/A컨버터(62)와, D/A컨버터(62)에 의해 어드레싱 되어 미리 출력데이타의 심볼어드레스 또는 플래그어드레스를 저장해 둔 DAC ROM(68)과, EFM ROM(63), ECC ROMI(64), ECC ROM2(65), ECC ROM3(66), ECC ROM4(67)과 DAC ROM(68)의 심볼어드레스 중 하나를 선택하여 출력하는 멀티플렉서(69)와, 1프레임단위의 프레임어드레스를 출력하는 베이스 카운터(70)와, 멀티플렉서(69)에서 출력되는 심볼어드레스 또는 플래그어드레스와 베이스 카운터 (70)에서 출력되는 프레임어드레스를 가산하기 위한 가산기 (71)와, 가산기(71)에서 출력되는 최종어드레스에 따라서 신호를 저장하기 위한 RAM(72)으로 이루어진다.
그러나 상기의 종래의 어드레스 생성회로에서는 룩-업 테이블 방식의 대용량의 ROM을 사용하여 각 심볼데이타의 어드레스를 계산함으로써 IC 칩의 면적이 증가할 뿐 아니라 칩의 전체적인 신뢰도를 저하시키고 신호처리속도를 감소시키는 문제점이 있었다.
따라서, 본 발명의 목적은 복조신호의 메모리 어드레싱용 어드레스를 ROM과 ROM을 어드레싱하는 카운터 대신 랜덤 카운터와 디코더를 이용하여 생성시키기 위한 어드레스 생성회로를 제공하는데 있다.
본 발명의 다른 목적은 복조신호의 오류검출 및 정정을 하는데 필요한 메모리 어드레싱용 어드레스를 각각 ROM과 ROM을 어드레싱하는 카운터 대신 각각의 랜덤 카운터와 디코더를 이용하여 생성시키기 위한 어드레스 생성회로를 제공하는데 있다.
본 발명의 또 다른 목적은 오류검출 및 정정처리가 끝난 디지탈신호를 아날로그신호로 변환하는 데 필요한 메모리 어드레싱용 어드레스를 ROM과 ROM을 어드레싱하는 카운터 대신 랜덤 카운터와 디코더를 이용하여 생성시키기 위한 어드레스 생성회를 제공하는데 있다.
본 발명의 또 다른 목적은 복조신호의 메모리 어드레싱용 어드레스, 복조신호의 오류검출 및 정정을 하는데 필요한 메모리 어드레싱용 어드레스와 오류검출 및 정정처리가 끝난 디지탈 신호를 아날로그신호로 변환하는데 필요한 메모리 어드레싱용 어드레스를 ROM과 ROM을 어드레싱하는 카운터 대신 랜덤 카운터와 디코더를 이용하여 생성시키기 위한 어드레스 생성회로를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은 메모리의 소정영역내에 소정의 방식으로 복조된 동일 프레임에 속하는 복수개의 데이타심볼과 패리티심볼이 각 심볼별로 구분하여 저장하는데 필요한 메모리 어드레싱용 어드레스를 생성시키는 어드레스 생성회로에 있어서, 하나의 프레임을 주기로 순환하면서 상기 동일 프레임에 속하는 복수개의 데이타심볼과 패리티심볼 각각에 대응되는 소정의 상기 어드레스를 순차적으로 출력하는 제1카운터와, 상기 메모리로 부터 상기 각 심볼 또는 플래그를 독출할 때 별도의 프레임에 속하는 상기 각 심볼의 상기 메모리내의 위치를 구분시켜 주는 프레임어드레스를 생성시키는 제2카운터와, 상기 제1카운터에서 출력되는 심볼어드레스와 상기 제2카운터에서 출력되는 상기 프레임어드레스를 합하여 상기 메모리로 출력하는 수단을 포함함을 특징으로 한다.
상기 다른 목적을 달성하기 위하여 본 발명은 각각 복수개의 데이타심볼과 패리티심볼로을 포함하고, 각각 소정의 순서로 메모리에 저장되어 있는 2가지 계열의 부호어 (C1, C2)를 이용하여 오류검출 및 정정을 하는데 필요한 메모리 어드레싱용 어드레스를 생성시키는 어드레스 생성회로에 있어서, 제1계열 부호어(C1)에 속하는 상기 복수개의 데이타심볼과 패리티심볼 각각에 대하여 소정의 순서로 대응되는 심볼어드레스를 상기 제1계열부호어(C1)의 오류검출 및 정정 처리단계에 동기시켜 순차적으로 출력하는 제1카운터와, 제2계열 부호어(C2)에 속하는 상기 복수개의 데이타심볼과 패리티심볼 각각에 대하여 소정의 순서로 대응되는 심볼어드레스를 상기 제2계열 부호어 (C2)의 오류검출 및 정정 처리단계에 맞추어 순차적으로 출력하는 제2카운터와, 상기 제1계열 부호어(C1)의 각 심볼이 오류정정 되었는지 여부를 표시하는 플래그(C1P)에 대한 메모리 어드레싱용 어드레스를 생성하는 제3카운터와, 상기 제2계열 부호어 (C2)의 각 심볼이 오류정정 되었는지 여부를 표시하는 플래그(C2P)에 대한 메모리 어드레싱용 어드레스를 생성하는 제4카운터와, 상기 제1카운터, 제2카운터, 제3카운터 및 제4카운터의 출력중 하나만을 선택하여 출력하는 선택출력수단과, 상기 메모리에 상기 각 심볼 또는 플래그를 기입하거나 독출할 때 별도의 프레임에 속하는 상기 각 심볼 또는 플래그의 상기 메모리내의 위치를 구분시켜 주는 프레임어드레스를 생성시키는 제5카운터와, 상기 선택출력수단에서 출력되는 어드레스와 상기 제5카운터에서 출력되는 상기 프레임어드레스를 합하여 상기 메모리로 출력하는 가산수단을 포함함을 특징으로 한다.
상기 또 다른 목적을 달성하기 위하여 본 발명은 오류정정 처리가 끝나 소정의 순서로 메모리에 저장되어 있는 디지탈 신호의 데이타심볼을 아날로그 신호로 변환시키는 데 필요한 메모리 어드레싱용 어드레스를 생성시키는 어드레스 생성회로에 있어서, 상기 데이타심볼 또는 상기 각 데이타심볼의 오류정정 여부에 관한 플래그 각각에 대하여 소정의 순서로 대응되는 심볼어드레스 또는 플래그어드레스를 순차적으로 출력하는 제1카운터와, 상기 메모리로 부터 상기 각 심볼 또는 플래그를 독출할 때 별도의 프레임에 속하는 상기 각 심볼 또는 플래그의 상기 메모리 내의 위치를 구분시켜 주는 프레임어드레스를 생성시키는 제2카운터와, 상기 제1카운터에서 출력되는 심볼어드레스 또는 플래그어드레스와 상기 제2카운터에서 출력되는 상기 프레임어드레스를 합하여 상기 메모리로 출력하는 가산수단을 포함함을 특징으로 한다.
상기 또 다른 목적을 달성하기 위하여 본 발명은 메모리의 소정영역내의 소정의 방식으로 복조된 동일 프레임에 속하는 복수개의 데이타심볼과 패리티심볼의 각 심볼별로 구분되어 저장되도록 하나의 프레임을 주기로 순환하면서 상기 동일 프레임에 속하는 복수개의 데이타심볼과 패리티심볼 각각에 대응되는 소정의 상기 어드레스를 순차적으로 출력하는 제1카운터와, 각각 복수개의 데이타심볼과 패리티심볼을 포함하고 각 각 소정의 순서로 상기 메모리에 저장되어 있는 2가지 계열의 부호어(C1, C2)를 이용하여 오류검출 및 정정을 하기 위하여 상기 2가지 계열의 부호어(C1, C2)에 속하는 상기 데이타심볼 또는 패리티심볼의 심볼어드레스 또는 상기 데이타심볼의 오류정정 여부에 관한 플레그(C1부호어의 각 심볼에 대응하는 제1플래그, C2부호어의 각 심볼에 대응하는 제2플래그)의 기입 또는 독출에 필요한 메모리 어드레싱용 어드레스를 생성시키는 복수개의 제2카운터와, 오류정정 처리가 끝나 소정의 순서로 상기 메모리에 저장되어 있는 디지탈 신호의 데이타심볼을 아날로그 신호로 변환시키기 위하여 상기 데이타심볼 또는 상기 각 데이타심볼의 오류정정 여부에 관한 상기 C2부호어의 각 심볼에 대응하는 제2플레그 각각에 대하여 소정의 순서로 대응되는 심볼어드레스 또는 플래그어드레스를 순차적으로 출력하는 제3카운터와, 상기 제1카운터, 제2카운터 및 제3카운터의 각 출력단에 연결되어 상기 제1카운터, 제2카운터 및 제3카운터에서 각각 출력되는 어드레스중 하나를 선택하여 출력하는 선택출력수단과, 상기 메모리에 상기 각 심볼 또는 플래그를 기입하거나 독출할 때 별도의 프레임에 속하는 상기 각 심볼 또는 플래그의 상기 메모리내의 위치를 구분시켜 주는 프레임어드레스를 생성시키는 제4카운터와, 상기 선택출력수단에서 출력되는 심볼어드레스 또는 플래그어드레스와 상기 제4카운터에서 출력되는 상기 프레임어드레스를 합하여 상기 메모리로 출력하는 가산수단을 포함함을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명에 대하여 상세히 설명하기로 한다.
제5a, 5b도는 32K SRAM의 경우 본 발명에 의한 어드레스 매핑을 나타낸 도면으로서, 제5a도는 EFM 카운터에서 출력되는 32심볼데이타에 해당하는 어드레스는 10진수로, C1 디코더 카운터에서의 입력상태는 2진수로, 출력되는 32심볼데이타에 해당하는 어드레스는 10진수로, C2 디코더 카운터에서의 입력상태는 2진수로, 출력되는 28심볼데이타에 해당하는 어드레스는 10진수로, C1P 디코더 카운터에서의 입력상태는 2진수로, 출력되는 28심볼데이타에 해당하는 어드레스는 10진수로, C2P 디코더 카운터에서의 입력상태는 2진수로, 출력되는 12심볼데이타에 해당하는 어드레스는 10진수로, DAC 카운터에서 출력되는 36심볼데이타에 해당하는 어드레스는 10진수로 각각 나타낸 것이고, 제5b도는 SRAM메모리에서 각 어드레스의 실제적인 위치를 나타낸 것으로서, (EF3l∼EF0)은 EFM카운터에서 출력되는 32심볼데이타에 해당하는 어드레스 이고, (C1-31∼C1-0)은 C1디코더 카운터에서 출력되는 32심볼데이타에 해당하는 어드레스이고, (C2-27∼C2-0)은 C2디코더 카운터에서 출력되는 28심볼데이타에 해당하는 어드레스이고, (C1P27∼C1P0)은 C1P 디코더 카운터에서 출력되는 28심볼데이타에 해당하는 어드레스이고, (C2P0∼C2P11)은 C2P 디코더 카운터에서 출력되는 12심볼데이타에 해당하는 어드레스이고, (DA0∼DA23)과 (DF0∼DF22)은 DAC 카운터에서 출력되는 36심볼데이타에 해당하는 어드레스이다.
제6도는 제1도에 있어서 본 발명에 의한 어드레스 생성회로(32)를 나타낸 블럭도이다. 제6도에 도시된 블럭도의 구성은, 제1도의 마이콤(16)에서 출력되는 EFM 데이타 카운터 펄스를 입력으로 하는 EFM 카운터(80)와, 제1도의 ECC(28)로부터 출력되는 C1, C2 데이타와 C1, C2플래그 카운터 펄스를 입력으로 하는 ECC 카운터(82)와, 제1도의 마이콤(16)에서 출력되는 출력 데이타 카운터 펄스를 입력으로 하는 DAC 카운터 (84)와, EFM 카운터(80), ECC카운터(82) 및 DAC카운터(84)에서 각각 출력되는 어드레스 중 하나를 선택하여 출력하는 멀티플렉서(86)와, 프레임어드레스를 발생시키는 베이스 카운터(88)와, 멀티플렉서(86)에서 출력되는 어드레스와 베이스 카운터(88)에서 출력되는 어드레스를 입력으로 하는 가산기(90)와, 가산기(90)에서 출력되는 어드레스로 어드레싱되는 메모리(RAM; 92)으로 이루어진다.
구성에 따른 동작을 살펴보면, 먼저 EFM 카운터(80)는 제1도의 마이콤(16)에서 출력되는 EFM 데이타 카운터 펄스로부터 메모리(RAM; 92)의 소정영역내에 소정의 방식으로 복조된 동일 프레임에 속하는 복수개의 데이타심볼과 패리티심볼이 각 심볼별로 구분되어 저장되도록 동일 프레임에 속하는 복수개의 데이타심볼과 패리티심볼 각각에 대응되는 소정의 어드레스(EF31∼EF0)를 순차적으로 출력한다.
ECC 카운터(82)는 제1도의 ECC(28)로부터 출력되는 C1, C2데이타와 C1, C2플래그 카운터 펄스로부터 각각 복수개의 데이타심볼과 패리티심볼을 포함하고 각각 소정의 순서로 메모리(92)에 저장되어 있는 2가지 계열의 부호어(C1, C2)를 이용하여 오류검출 및 정정을 하기 위하여 2가지 계열의 부호어 (C1, C2)에 속하는 데이타심볼 또는 패리티심볼의 심볼어드레스 또는 데이타심볼의 오류정정 여부에 관한 플래그(C1부호어의 각 심볼에 대응하는 제1플래그, C2부호어의 각 심볼에 제2플래그)의 기입 또는 독출에 필요한 메모리 어드레싱용 어드레스(C1-31∼C1-0, C2-27∼C2-0), C1P27∼C1P0, C2P0-C2P11)를 생성시킨다.
DAC 카운터(84)는 제1도의 마이콤(16)에서 출력되는 출력 데이타 카운터 펄스로부터 오류정정 처리가 끝나 소정의 순서로 메모리(92)에 저장되어 있는 디지탈 신호의 데이타심볼을 아날로그 신호로 변환시키기 위하여 데이타심볼 또는 각 데이타심볼의 오류정정 여부에 관한 C2부호어의 각 심볼에 대응하는 제2플래그 각각에 대하여 소정의 순서로 대응하는 심볼어드레스(DA0∼DA23) 또는 플래그어드레스(DF0∼DF22)를 순차적으로 출력한다.
멀티플렉서(86)는 EFM 카운터(80), ECC 카운터(82) 및 DAC 카운터(84)의 각 출력단에 연결되어 EFM 카운터(80), ECC 카운터(82) 및 DAC 카운터(84)에서 각각 출력되는 어드레스중 하나를 선택하여 출력한다.
베이스 카운터(88)는 메모리(92)에 각 심볼 또는 플래그를 기입하거나 독출할 때 별도의 프레임에 속하는 각 심볼 또는 플래그의 메모리(92)내의 위치를 구분시켜 주는 프레임어드레스를 생성시킨다.
가산기(90)는 멀티플렉서(86)에서 출력되는 심볼어드레스 또는 플래그어드레스와 베이스 카운터(88)에서 출력되는 프레임어드레스를 합하여 메모리(92)로 출력한다.
제7도는 제 6도에 있어서 ECC 카운터(82)의 상세 블럭도이다.
제7도에 도시된 블럭도의 구성은, 각각 제1도의 ECC(28)로부터 출력되는 C1, C2 데이타와 C1, C2플래그 카운터 펄스를 입력으로 하는 C1 디코더 카운터(100), C2 디코더 카운터(102), C1P 디코더 카운터(104) 및 C2P 디코더 카운터(106)와, C1 디코더 카운터(100), C2 디코더 카운터(102), C1P 디코더 카운터(104) 및 C2P 디코더 카운터 (106)의 출력 중 하나만을 선택하여 출력하는 멀티플렉서(108)로 이루어진다.
구성에 따른 동작을 살펴보면, 먼저 C1 디코더 카운터(100)는 제1계열 부호어(C1)에 속하는 복수개의 데이타심볼과 패리티심볼 각각에 대하여 소정의 순서로 대응되는 심볼어드레스(C1-31∼C1-0)를 제1계열 부호어(C1)의 오류검출 및 정정 처리단계에 동기시켜 순차적으로 출력한다.
C2 디코더 카운터(102)는 제2계열 부호어(C2)에 속하는 복수개의 데이타심볼과 패리티심볼 각각에 대하여 소정의 순서로 대응되는 심볼어드레스(C2-27∼C2-0)를 제2계열 부호어(C2)의 오류검출 및 정정 처리단계에 맞추어 순차적으로 출력한다.
C1P 디코더 카운터(104)는 제1계열 부호어(C1)의 각 심볼이 오류정정 되었는지 여부를 표시하는 플래그(C1P)에 대한 메모리(92) 어드레싱용 어드레스(C1P27∼C1P0)를 생성한다.
C2P 디코더 카운터(106)는 제2계열 부호어(C2)의 각 심볼이 오류정정 되었는지 여부를 표시하는 플래그(C2P)에 대한 메모리(92) 어드레싱용 어드레스(C2P0∼C2P11)를 생성한다.
멀티플렉서(108)는 C1 디코더 카운터(100), C2 디코더 카운터(102), C1P 디코더 카운터(104) 및 C2P 디코더 카운터(106)의 출력중 하나만을 선택하여 가산기(90)로 출력한다.
제8도는 제6도에 있어서 베이스 카운터(88)의 상세 블럭도이다.
제8도에 도시된 블럭도의 구성은, 수정 진동자(X'TAL)에 의해 생성된 프레임 동기신호(Frame Sync)를 입력으로 하는 독출 베이스 카운터(110)와, VC0(Voltage Controlled Oscillator)에 의해 생성된 프레임 동기신호(Frame Sync)를 입력으로 하는 기입 베이스 카운터(112)와, 독출 베이스 카운터(110)와 기입 베이스 카운터(112)의 출력어드레스 중 하나를 선택하여 출력하는 멀티플렉서(114)로 이루어진다.
구성에 따른 동작을 살펴보면, 먼저 독출 베이스 카운터(110)는 수정 진동자(X'TAL)로부터 분주된 7.35㎑의 L, R 2채널 클럭을 카운트하여 메모리(92)로부터 각 심볼 또는 플래그를 독출할 때 별도의 프레임에 속하는 각 심볼의 메모리(92)내의 위치를 구분시켜 주는 프레임어드레스를 생성한다. 독출 베이스 카운터(110)에 대한 상세회로도는 제21도에 나타내었다.
기입 베이스 카운터(112)는 VCO(Voltage Controlled 0scillator)에 의해 생성된 프레임 동기신호 (Frame Sync)를 카운트하여 메모리(92)에 각 심볼 또는 플래그를 기입할 때 별도의 프레임에 속하는 각 심볼의 메모리(92)내의 위치를 구분시켜 주는 프레임어드레스를 생성한다. 기입 베이스 카운터(112)에 대한 상세회로도는 제22도에 나타내었다.
멀티플렉서(114)는 독출 베이스 카운터(110)와 기입 베이스 카운터(112)에서 출력되는 프레임어드레스 중 하나를 선택하여 가산기(90)로 출력한다.
제9도는 제6도에 있어서 EFM 카운터(80)의 상세 회로도로서, EFM 복조신호의 심볼어드레스를 출력하는 어드레스출력부(120)와, 어드레스출력부(120)를 제어하는 인에이블신호공급부(122)로 구성된다.
구성에 따른 동작을 살펴보면, 어드레스출력부(120)는 복수개의 출력소를 갖고, 각 출력소의 출력합(EFMQ0∼EFMQ11)이 EFM복조신호의 심볼어드레스가 되도록 각 출력소는 인가되는 인에이블신호(TE)에 응답하여 현재 상태의 보수를 출력한다.
인에이블신호공급부(122)는 어드레스출력부(120)로부터 피드백 받은 출력값과 어드레스출력부(120)의 출력여부를 결정짓는 제어신호(TEN)를 논리조합하여 어드레스출력부(120)가 소정의 심볼어드레스를 순차적으로 출력할 수 있도록 인에이블신호(TE)를 어드레스출력부(120)로 공급한다.
제10a, 10b도는 제9도에 있어서 입출력 관계를 나타낸 도면으로서, 제10a도는 인에이블신호공급부(122)에서 출력되는 토글 인에이블신호(TE)에 따라 각 EFM 복조신호(EF3l∼EF0)에 대응되는 출력어드레스(QQ)가 생성되는 과정을 10진수, 16진수, 이진수로 나타낸 것이고, 제10b도는 10a도의 토글 인에이블신호(TE)와 복수의 제어신호를 인가한 경우 EFM 카운터(80)의 시뮬레이션(Simulation) 결과를 나타낸 것이다.
제11도는 제7도에 있어서 C1 디코더 카운터(100)의 상세회로도로서, C1부호어에 속하는 데이타심볼 또는 패리티심볼의 심볼어드레스를 출력하는 어드레스출력부(132)와, 어드레스출력부(132)를 제어하는 인에이블신호공급부(130)로 구성된다.
구성에 따른 동작을 살펴보면, 어드레스출력부(132)는 복수개의 출력를 갖고, 각 출력소의 출력합(C1Q0∼C1Q11)이 C1부호어에 속하는 데이타심볼 또는 패리티심볼의 심볼어드레스가 되도록 각 출력소는 인가되는 인에이블신호에 응답하여 현재 상태값을 출력한다.
인에이블신호공급부(130)는 복수개의 입력신호(TAD0∼TAD4)를 논리조합하여 어드레스출력부(132)가 C1부호어에 속하는 데이타심볼 또는 패리티심볼의 심볼어드레스를 순차적으로 출력할 수 있도록 인에이블신호를 .어드레스출력부(132)로 공급한다.
제12도는 제11도에 있어서 입출력 관계를 나타낸 도면으로서, 인에이블신호공급부(122)에 입력되는 상대어드레스(TAD0∼TAD4)에 따라 어드레스출력부(120)에서 출력되는 C1부호어에 속하는 데이타심볼 또는 패리티심볼의 절대어드레스를 10진수, 16진수, 이진수로 나타낸 것이다.
제13도는 제7도에 있어서 C2 디코더 카운터(102)의 상세회로도로서, 복수개의 출력소를 갖고, 각 출력소의 출력합(C2Q0∼C2Ql)이 C2부호어에 속하는 데이타심볼 또는 패리티심볼의 심볼어드레스가 되도록 각 출력소는 인가되는 인에이블신호에 응답하여 현재 상태의 값을 출력하는 어드레스출력부(142)와, 복수개의 입력신호(TAD0∼TAD4)를 논리조합하여 어드레스출력부(142)가 C2부호어에 속하는 데이타심볼 또는 패리티심볼의 심볼어드레스를 순차적으로 출력할 수 있도록 인에이블신호를 어드레스출력부(142)로 공급하는 인에이블신호공급부(140)로 이루어진다.
제14도는 제13도에 있어서 입출력 관계를 나타낸 도면으로서, 인에이블신호공급부(140)에 입력되는 상대어드레스(TAD0∼TAD4)에 따라 어드레스출력부(142)에서 출력되는 C2부호어에 속하는 데이타심볼 또는 패리티심볼의 절대어드레스를 나타낸 것이다.
제15도는 제7도에 있어서 C1P 디코더 카운터(104)의 상세회로도로서, 복수개의 출력소를 갖고, 각 출력소의 출력합(C1PQ0∼C1PQ11)이 데이타심볼의 오류정정 여부에 관한 C1플래그의 심볼어드레스가 되도록 각 출력소는 인가되는 인에이블신호에 응답하여 현재 상태값을 출력하는 어드레스출력부(152)와, 복수개의 입력신호(TAD0∼TAD4)를 논리조합하여 어드레스출력부(152)가 데이타심볼의 오류정정 여부에 관한 C1플래그의 심볼어드레스를 순차적으로 출력할 수 있도록 인에이블신호를 어드레스출력부(152)로 공급하는 인에이블신호공급부(150)로 이루어진다.
제16도는 제15도에 있어서 입출력 관계를 나타낸 도면으로서, 인에이블신호공급부(150)에 입력되는 상대 어드레스(TAD0∼TAD4)에 따라 어드레스출력부(152)에서 출력되는 데이타심볼의 오류정정여부에 관한 C1플래그의 절대어드레스를 나타낸 것이다.
제17도에 제7도에 있어서, C2P 디코더 카운터 (106)의 상세회로도로서, 복수개의 출력소를 갖고, 각 출력소의 출력합(C2P0∼C2P11)이 데이타심볼의 오류정정 여부에 관한 C2플래그의 심볼어드레스가 되도록 각 출력소는 인가되는 인에이블신호에 응답하여 현재 상태값을 출력하는 어드레스출력부(162)와, 복수개의 입력신호(TAD0∼TAD4)를 논리조합하여 어드레스출력부(162)가 데이타심볼의 오류정정 여부에 관한 C2플래그의 심볼어드레스를 순차적으로 출력할 수 있도록 인에이블신호를 어드레스출력부(162)로 공급하는 인에이블신호공급부(160)로 이루어진다.
제18도는 제17도에 있어서 입출력 관계를 나타낸 도면으로서, 인에이블신호공급부(160)에 입력되는 상대어드레드(TAD0∼TAD4)에 따라 어드레스출력부(162)에서 출력되는 데이타심볼의 오류정정 여부에 관한 C2플래그의 절대어드레스를 나타낸 것이다.
제19a∼19c도는 제6도에 있어서 DAC 카운터(84)의 상세 회로도로서, 복수개의 출력소를 갖고, 각 출력소의 출력함이 오류정정 처리가 끝나 소정의 순서로 메모리(92)에 저장되어 있는 디지탈 신호의 데이타심볼을 아날로그 신호를 변환시키는데 필요한 심볼어드레스가 되도록 각 출력소를 인가되는 인에이블신호에 응답하여 현재 상태의 보수를 출력하는 어드레스출력부(172A∼172C)와, 어드레스출력부(172A∼172C)로부터 피드백 받은 출력값과 어드레스출력부(172A∼172C)의 출력여부를 결정짓는 제어신호(TEN)를 논리조합하여 어드레스출력부(172A∼172C)가 소정의 심볼어드레스를 순차적으로 출력할 수 있도록 인에이블신호를 어드레스출력부(172A∼172C)로 공급하는 인에이블신호공급부 (170A∼170C)로 이루어진다.
제20a, 20b도는 제19도에 있어서 입출력 관계를 나타낸 도면으로서, 제20a도는 디지탈/아날로그 변환신호(DA0-DA23)와 데이타심볼의 오류정정 여부에 관한 플래그(DF0∼DF22)에 대응하는 출력어드레스(QQ)를 나타낸 것이고, 제20b도는 DAC 카운터(84)의 시뮬레이션 결과를 나타낸 것이다.
상술한 바와 같이 본 발명에 의한 어드레스 생성회로에서는 광디스크시스템의 디코더에 있어서 메모리 소정영역에 EFM복조된 데이타의 기입, EFM 복조신호의 오류검출 및 정정을 위한 데이타의 독출 및 기입, 오류정정처리를 수행한 디지탈신호의 아날로그신호의 변환을 위한 데이타의 독출에 필요한 어드레스를 랜덤 카운터와 디코더를 이용하여 생성함으로써, IC 칩의 면적을 감소시킬 뿐 아니라 짧은 시간에 어드레스를 생성할 수 있는 효과가 있다.

Claims (22)

  1. 메모리의 소정영역내에 소정의 방식으로 복조된 동일 프레임에 속하는 복수개의 데이타심볼과 패리티심볼이 각 심볼별로 구분하여 저장하는데 필요한 메모리 어드레싱용 어드레스를 생성시키는 어드레스 생성회로에 있어서, 하나의 프레임을 주기로 순환하면서 상기 동일 프레임에 속하는 복수개의 데이타심볼과 패리티심볼 각각에 대응하는 소정의 상기 어드레스를 순차적으로 출력하는 제1카운터와, 상기 메모리에 상기 각 심볼 또는 플래그를 기입하거나 독출할 때 별도의 프레임에 속하는 상기 각 심볼의 상기 메모리내의 위치를 구분시켜 주는 프레임어드레스를 생성시키는 제2카운터와, 상기 제1카운터에서 출력되는 심볼어드레스와 상기 제2카운터에서 출력되는 상기 프레임어드레스를 합하여 상기 메모리로 출력하는 수단을 포함함을 특징으로 하는 복조신호의 메모리 어드레싱을 위한 어드레스생성회로.
  2. 제1항에 있어서, 상기 제1카운터는 복수개의 출력소를 갖고, 상기 각 출력소의 출력합이 상기 심볼어드레스가 되도록 상기 각 출력소는 인가되는 인에이블신호에 응답하여 현재 상태의 보수를 출력하는 어드레스출력부와, 상기 어드레스출력부로부터 피드백 받은 출력값과 상기 어드레스출력부의 출력여부를 결정짓는 소정의 제어신호를 논리조합하여 상기 어드레스출력부가 소정의 상기 심볼어드레스를 순차적으로 출력할 수 있도록 인에이블신호를 상기 어드레스출력부로 공급하는 인에이블신호공급부를 포함함을 특징으로 하는 어드레스 생성회로 .
  3. 제2항에 있어서, 상기 어드레스출력부의 각 출력소는 상기 각 출력소에 상기 인에이블신호가 인가되는 동안에 상기 각 출력소에 인가되는 클럭에 동기되어 현재상태값의 보수를 출력하는 특성을 갖는 복수개의 플립플롭으로 구성됨을 특징으로 하는 어드레스 생성회로.
  4. 제3항에 있어서, 상기 인에이블신호공급부는 상기 각 출력소에서 출력되어야 할 다음 클럭의 상태값이 현재 클럭의 상태값의 보수인 경우에 해당하는 상기 출력소에만 상기 인에이블신호를 공급하도록 복수개의 논리소자로 구성된 인에이블신호공급부임을 특징으로 하는 어드레스 생성회로.
  5. 각각 복수개의 데이타심볼과 패리티심볼을 포함하고, 각각 소정의 순서로 메모리에 저장되어 있는 2가지 계열의 부호어(C1, C2)를 이용하여 오류검출 및 정정을 하는 데 필요한 메모리 어드레싱용 어드레스를 생성시키는 어드레스 생성회로에 있어서, 제1계열 부호어(C1)에 속하는 상기 복수개의 데이타심볼과 패리티심볼 각각에 대하여 소정의 순서로 대응되는 심볼어드레스를 상기 제1계열 부호어(C1)의 오류검출 및 정정 처리단계에 동기시켜 순차적으로 출력하는 제1카운터와, 제2계열 부호어(C2)에 속하는 상기 복수개의 데이타심볼과 패리티심볼 각각에 대하여 소정의 순서로 대응되는 심볼 어드레스를 상기 제2계열 부호어(C2)의 오류검출 및 정정 처리단계에 맞추어 순차적으로 출력하는 제2카운터와, 상기 제1계열 부호어(C1)의 각 심볼이 오류정정 되었는지 여부를 표시하는 플래그(C1P)에 대한 메모리 어드레싱용 어드레스를 생성하는 제3카운터와, 상기 제2계열 부호어(C2)의 각 심볼이 오류정정 되었는지 여부를 표시하는 플래그(C2P)에 대한 메모리 어드레싱용 어드레스를 생성하는 제4카운터와, 상기 제1카운터, 제2카운터, 제3카운터 및 제4카운터의 출력중 하나만을 선택하여 출력하는 선택출력수단과, 상기 메모리에 상기 각 심볼 또는 플래그를 기입하거나 독출할 때 별도의 프레임에 속하는 상기 각 심볼 또는 플래그의 상기 메모리내의 위치를 구분시켜 주는 프레임어드레스를 생성시키는 제5카운터와, 상기 선택출력수단에서 출력되는 어드레스와 상기 제5카운터에서 출력되는 상기 프레임어드레스를 합하여 상기 메모리로 출력하는 가산수단을 포함함을 특징으로 하는 어드레스 생성회로.
  6. 제5항에 있어서, 상기 제1카운터는 복수개의 출력소를 갖고, 상기 각 출력소의 출력합이 상기 심볼 어드레스가 되도록 상기 각 출력소는 인가되는 인에이블신호에 응답하여 현재 상태값을 출력하는 어드레스 출력부와, 복수개의 입력신호를 논리조합하여 상기 어드레스출력부가 소정의 상기 심볼어드레스를 순차적으로 출력할 수 있도록 인에이블신호를 상기 어드레스출력부로 공급하는 인에이블신호공급부를 포함함을 특징으로 하는 어드레스 생성회로.
  7. 제6항에 있어서, 상기 어드레스출력부의 각 출력소는 상기 각 출력소에 상기 인에이블신호가 인가되는 동안에 상기 각 출력소에 인가되는 클럭에 동기되어 현재상태값을 출력하는 특성을 갖는 복수개의 플립플롭으로 구성됨을 특징으로 하는 어드레스 생성회로.
  8. 제7항에 있어서, 상기 인에이블신호공급부는 상기 각 출력소에서 출력되어야 할 다음 클럭의 상태값의 현재 클럭의 상태값과 동일한 경우에 해당하는 상기 출력소에만 상기 인에이블신호를 공급하도록 복수개의 논리소자로 구성된 인에이블신호공급부임을 특징으로 하는 어드레스 생성회로.
  9. 제5항에 있어서, 상기 제2카운터는 복수개의 출력소를 갖고, 상기 각 출력소의 출력합이 상기 심볼어드레스가 되도록 상기 각 출력소는 인가되는 인에이블신호에 응답하여 현재 상태의 값을 출력하는 어드레스출력부와, 복수개의 입력신호를 논리조합하여 상기 어드레스출력부가 소정의 상기 심볼어드레스를 순차적으로 출력할 수 있도록 인에이블신호를 상기 어드레스출력부로 공급하는 인에이블신호공급부를 포함함을 특징으로 하는 어드레스 생성회로.
  10. 제9항에 있어서, 상기 어드레스출력부의 각 출력소는 상기 각 출력소에 상기 인에이블신호가 인가되는 동안에 상기 각 출력소에 인가되는 클럭에 동기되어 현재상태값을 출력하는 특성을 갖는 복수개의 플립플롭으로 구성됨을 특징으로 하는 어드레스 생성회로.
  11. 제10항에 있어서, 상기 인에이블신호공급부는 상기 각 출력소에서 출력되어야 할 다음 클럭의 상태값이 현재 클럭의 상태값과 동일한 경우에 해당하는 상기 출력소에만 상기 인에이블신호를 공급하도록 복수개의 논리소자로 구성된 인에이블신호공급부임을 특징으로 하는 어드레스 생성회로.
  12. 제5항에 있어서, 상기 제3카운터는 복수개의 출력소를 갖고, 상기 각 출력소의 출력합이 상기 심볼어드레스가 되도록 상기 각 출력소는 인가되는 인에이블신호에 응답하여 현재 상태의 값을 출력하는 어드레스출력부와, 복수개의 입력신호를 논리조합하여 상기 어드레스출력부가 소정의 상기 심볼어드레스를 순차적으로 출력할 수 있도록 인에이블신호를 상기 어드레스출력부로 공급하는 인에이블신호공급부를 포함함을 특징으로 하는 어드레스 생성회로.
  13. 제12항에 있어서, 상기 어드레스출력부의 각 출력소는 상기 각 출력소에 상기 인에이블신호가 인가되는 동안에 상기 각 출력소에 인가되는 클럭에 동기되어 현재상태값을 출력하는 특성을 갖는 복수개의 플립플롭으로 구성됨을 특징으로 하는 어드레스 생성회로.
  14. 제13항에 있어서, 상기 인에이블신호공급부는 상기 각 출력소에서 출력되어야 할 다음 클럭의 상태값의 현재 클럭의 상태값과 동일한 경우에 해당하는 상기 출력소에만 상기 인에블신호를 공급하도록 복수개의 논리소자로 구성된 인에이블신호공급부임을 특징으로 하는 어드레스 생성회로.
  15. 제5항에 있어서, 상기 제4카운터는 복수개의 출력소를 갖고, 상기 각 출력소자의 출력함이 상기 심볼어드레스가 되도록 상기 각 출력소는 인가되는 인에이블신호에 응답하여 현재 상태의 값을 출력하는 어드레스출력부와, 복수개의 입력신호를 논리조합하여 상기 어드레스출력부가 소정의 상기 심볼어드레스를 순차적으로 출력할 수 있도록 인에이블신호를 상기 어드레스출력부로 공급하는 인에이블신호공급부를 포함함을 특징으로 하는 어드레스 생성회로.
  16. 제15항에 있어서, 상기 어드레스출력부의 각 출력소는 상기 각 출력소에 상기 인에이블신호가 인가되는 동안에 상기 각 출력소에 인가되는 클럭에 동기되어 현재상태값을 출력하는 특성을 갖는 복수개의 플립플롭으로 구성됨을 특징으로 하는 어드레스 생성회로.
  17. 제16항에 있어서, 상기 인에이블신호공급부는 상기 각 출력소에서 출력되어야 할 다음 클럭의 상태값의 현재 클럭의 상태값과 동일한 경우에 해당하는 상기 출력소에만 상기 인에이블신호를 공급하도록 복수개의 논리소자를 구성된 인에이블신호공급부임을 특징으로 하는 어드레스 생성회로.
  18. 오류정정 처리가 끝나 소정의 순서로 메모리에 저장되어 있는 디지탈 신호의 데이타심볼을 아날로그 신호로 변환시키는데 필요한 메모리 어드레싱용 어드레스를 생성시키는 어드레스 생성회로에 있어서, 상기 데이타심볼 또는 상기 각 데이타심볼의 오류정정 여부에 관한 플래그 각각에 대하여 소정의 순서로 대응되는 심볼어드레스 또는 플래그어드레스를 순차적으로 출력하는 제1카운터와, 상기 메모리에 상기 각 심볼 또는 플래그를 기입하거나 독출할 때 별도의 프레임에 속하는 상기 각 심볼 또는 플래그의 상기 메모리내의 위치를 구분시켜 주는 프레임어드레스를 생성시키는 제2카운터와, 상기 제1카운터에서 출력하는 심볼어드레스 또는 플래그어드레스와 상기 제2카운터에서 출력되는 상기 프레임어드레스를 합하여 상기 메모리로 출력하는 가산수단을 포함함을 특징으로 하는 어드레스 생성회로.
  19. 제18항에 있어서, 상기 제1카운터는 복수개의 출력소를 갖고, 상기 각 출력소의 출력합이 상기 심볼 어드레스 또는 플래그어드레스가 되도록 상기 각 출력소는 인가되는 인에이블신호에 응답하여 현재 상태의 보수를 출력하는 어드레스출력부와, 상기 어드레스출력부로부터 피드백 받은 출력값과 상기 어드레스출력부의 출력여부를 결정짓는 소정의 제어신호를 논리조합하여 상기 어드레스출력부가 소정의 상기 심볼어드레스 또는 플래그어드레스를 순차적으로 출력할 수 있도록 인에이블신호를 상기 어드레스출력부로 공급하는 인에이블신호공급부를 포함함을 특징으로 하는 어드레스 생성회로.
  20. 제19항에 있어서, 상기 어드레스출력부의 각 출력소는 상기 각 출력소에 상기 인에이블신호가 인가되는 동안에 상기 각 출력소에 인가되는 클럭에 동기되어 현재상태값의 보수를 출력하는 특성을 갖는 복수개의 플립플롭으로 구성됨을 특징으로 하는 어드레스 생성회로.
  21. 제20항에 있어서, 상기 인에이블신호공급부는 상기 각 출력소에서 출력되어야 할 다음 클럭의 상태값의 현재 클럭의 상태값의 보수인 경우에 해당하는 상기 출력소에만 상기 인에이블신호를 공급하도록 복수개의 논리소자로 구성된 인에이블신호공급부임을 특징으로 하는 어드레스 생성회로.
  22. 메모리의 소정영역내에 소정의 방식으로 복조된 동일 프레임에 속하는 데이타심볼과 패리티심볼이 각 심볼별로 구분되어 저장되도록 하나의 프레임을 주기로 순환하면서 상기 동일 프레임에 속하는 복수개의 데이타심볼과 패리티심볼 각각에 대응되는 소정의 상기 어드레스를 순차적으로 출력하는 제1카운터와, 각각 복수개의 데이타심볼과 패리티심볼을 포함하고 각각 소정의 순서로 상기 메모리에 저장되어 있는 2가지 계열의 부호어(C1, C2)를 이용하여 오류검출 및 정정을 하기 위하여 상기 2가지 계열의 부호어(C1, C2)에 속하는 상기 데이타심볼 또는 패리티심볼의 심볼어드레스 또는 상기 데이타심볼의 오류정정 여부에 관한 플래그(C1부호어의 각 심볼에 대응하는 제1플래그, C2부호어의 각 심볼에 대응하는 제2플래그)의 기입 또는 독출에 필요한 메모리 어드레싱용 어드레스를 생성시키는 복수개의 제2카운터와, 오류정정 처리가 끝나 소정의 순서로 상기 메모리에 저장되어 있는 디지탈 신호의 데이타심볼을 아날로그 신호로 변환시키기 위하여 상기 데이타심볼 또는 상기 각 데이타심볼의 오류정정 여부에 관한 상기 C2부호의 각 심볼에 대응하는 제2플래그 각각에 대하여 소정의 순서로 대응되는 심볼어드레스 또는 플래그어드레스를 순차적으로 출력하는 제3카운터와, 상기 제1카운터, 제2카운터 및 제3카운터의 각 출력단에 연결되어 상기 제1카운터, 제2카운터 및 제3카운터에서 각각 출력되는 어드레스중 하나를 선택하여 출력하는 선택출력수단과, 상기 메모리에 상기 각 심볼 또는 플래그의 기입하거나 독출할 때 별도의 프레임에 속하는 상기 각 심볼 또는 플래그의 상기 메모리내의 위치를 구분시켜 주는 프레임어드레스를 생성시키는 제4카운터와, 상기 선택출력수단에 출력되는 심볼어드레스 또는 플래그어드레스와 상기 제4카운터에서 출력되는 상기 프레임어드레스를 합하여 상기 메모리로 출력하는 가산수단을 포함함을 특징으로 하는 어드레스 생성회로.
KR1019930006740A 1993-04-21 1993-04-21 어드레스 생성회로 KR950009386B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019930006740A KR950009386B1 (ko) 1993-04-21 1993-04-21 어드레스 생성회로
US08/230,903 US5627844A (en) 1993-04-21 1994-04-21 Address generator for EFM decoder employing scrambling counters
JP6083066A JPH06309786A (ja) 1993-04-21 1994-04-21 アドレス生成回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930006740A KR950009386B1 (ko) 1993-04-21 1993-04-21 어드레스 생성회로

Publications (1)

Publication Number Publication Date
KR950009386B1 true KR950009386B1 (ko) 1995-08-21

Family

ID=19354286

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930006740A KR950009386B1 (ko) 1993-04-21 1993-04-21 어드레스 생성회로

Country Status (3)

Country Link
US (1) US5627844A (ko)
JP (1) JPH06309786A (ko)
KR (1) KR950009386B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69630060T2 (de) * 1995-07-14 2004-07-08 Sony Corp. Verfahren zur Übertragung von digitalen Daten und Aufzeichnungsmedium
US5956757A (en) * 1996-03-22 1999-09-21 Adaptec, Inc. Method and apparatus for generating addresses
US5764649A (en) * 1996-03-29 1998-06-09 Amati Communications Corporation Efficient address generation for convolutional interleaving using a minimal amount of memory
US5774648A (en) * 1996-10-02 1998-06-30 Mitsubishi Semiconductor Of America, Inc. Address generator for error control system
US6173429B1 (en) * 1997-03-14 2001-01-09 Harris Corporation Apparatus for providing error correction data in a digital data transfer system
GB2346234B (en) * 1998-01-08 2002-12-18 Seagate Technology A physical block address recovery apparatus,system and method for cyclic error correction codes
US6195778B1 (en) 1998-07-30 2001-02-27 Lsi Logic Corp. Demodulation of DVD codewords using dependency-sorted tables for duplicate/dependent and unique/non-dependent mappings
EP1233523A1 (en) * 2001-02-16 2002-08-21 Deutsche Thomson-Brandt Gmbh Method and apparatus for decoding error correction code
JP3603884B2 (ja) * 2002-07-30 2004-12-22 ソニー株式会社 データ記録方法および装置
KR100539261B1 (ko) * 2004-05-04 2005-12-27 삼성전자주식회사 디지털 데이터의 부호화 장치와 ｄｖｄ로의 기록 장치 및그 방법
US20080140740A1 (en) * 2006-12-08 2008-06-12 Agere Systems Inc. Systems and methods for processing data sets in parallel

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5750307A (en) * 1980-09-05 1982-03-24 Sony Corp Time base correcting device
JPS5845613A (ja) * 1981-09-11 1983-03-16 Hitachi Ltd Ｐｃｍレコ−ダ
EP0136882B1 (en) * 1983-10-05 1988-03-30 Nippon Gakki Seizo Kabushiki Kaisha Data processing circuit for digital audio system
NL8400630A (nl) * 1984-02-29 1985-09-16 Philips Nv Decodeerinrichting voor een stroom van codesymbolen die woordsgewijze beschermd zijn door een dubbele reed-solomon-code met een minimum hamming-afstand van 5 over de codesymbolen en een verbladeringsmechanisme tussen de beide codes, alsmede speler voorzien van zo een decodeerinrichting.
JPH061605B2 (ja) * 1985-02-08 1994-01-05 株式会社日立製作所 デイジタル信号記録伝送方法
JPS62120670A (ja) * 1985-11-20 1987-06-01 Sony Corp デ−タの誤り訂正方法
KR910005644B1 (ko) * 1986-09-19 1991-08-01 가부시키가이샤 도시바 디스크재생장치
JPS63187469A (ja) * 1987-01-30 1988-08-03 Hitachi Ltd 回転ヘツド形記録再生装置
JPH0210574A (ja) * 1988-06-28 1990-01-16 Matsushita Electric Ind Co Ltd 復調回路
NL8901631A (nl) * 1989-06-28 1991-01-16 Philips Nv Inrichting voor het bufferen van data voor de duur van cyclisch repeterende buffertijden.
KR930001363B1 (ko) * 1990-08-09 1993-02-27 삼성전자주식회사 크로스 인터리브 회로
JP2970008B2 (ja) * 1991-02-22 1999-11-02 ソニー株式会社 ディスク状記録媒体再生装置
KR100200801B1 (ko) * 1991-08-31 1999-06-15 윤종용 오류정정장치
DE69229440T2 (de) * 1992-03-10 1999-10-07 Hewlett Packard Ltd Datenspeichergerät
JP3353382B2 (ja) * 1993-04-23 2002-12-03 ソニー株式会社 記録又は再生装置、及びメモリ制御装置

Also Published As

Publication number Publication date
US5627844A (en) 1997-05-06
JPH06309786A (ja) 1994-11-04

Similar Documents

Publication Publication Date Title
KR930001071B1 (ko) 에러 정정회로
EP0136604B1 (en) Decoding method and system.
KR940008742B1 (ko) 정보 전달 장치 및 그 방법과 디코딩 디바이스 및 그 방법
EP0551973B1 (en) Triple orthogonally interleaved error correction system
US4593395A (en) Error correction method for the transfer of blocks of data bits, a device and performing such a method, a decoder for use with such a method, and a device comprising such a decoder
EP0217292B1 (en) A code error correcting method
KR910000349B1 (ko) 인터리이브회로
KR950009386B1 (ko) 어드레스 생성회로
US20040257900A1 (en) Data recording method, recording medium and reproduction apparatus
US4802169A (en) Method of and device for storing and reading digital information at option protected or not by an error correcting code
US7266748B2 (en) Method and apparatus for correcting C1/PI word errors using error locations detected by EFM/EFM+ decoding
EP0144431B1 (en) Error-correcting apparatus
KR20010051845A (ko) 광디스크 장치 및 데이터 판독 방법
US6718505B1 (en) Method and apparatus for error correction in a process of decoding cross-interleaved Reed-Solomon code (CIRC)
EP0603932A1 (en) Method and apparatus for implementing a quasi-product code with different degrees of protection against errors
JPH0823970B2 (ja) ディジタルデータ処理システム
KR100691065B1 (ko) 고밀도 광 기록매체에서의 데이터 에러정정 코드생성방법과 이에 의한 에러 정정 방법, 그리고 그 장치
JP3992443B2 (ja) 符号化方法、復号方法、符号化回路、復号回路、記憶装置、記憶媒体、通信装置
KR100196927B1 (ko) 디지털 영상신호 기록/재생장치의 오류정정방법
US7213190B2 (en) Data processing apparatus and method
EP1111799B1 (en) Error correction with a cross-interleaved Reed-Solomon code, particularly for CD-ROM
JP2664661B2 (ja) エラー訂正装置
JPH0628343B2 (ja) 積符号の復号方法
KR930010355B1 (ko) 데이타 오류정정 디코딩방법 및 그 장치
JP2605269B2 (ja) エラー訂正方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090814

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee