KR930001363B1

KR930001363B1 - 크로스 인터리브 회로

Info

Publication number: KR930001363B1
Application number: KR1019900012212A
Authority: KR
Inventors: 조헌철
Original assignee: 삼성전자주식회사; 강진구
Priority date: 1990-08-09
Filing date: 1990-08-09
Publication date: 1993-02-27
Also published as: JP3070981B2; JPH05342769A; KR920005082A; US5206851A

Abstract

내용 없음.

Description

크로스 인터리브 회로

제1도는 CD시스템의 엔코딩 시스템 구성도.

제2도는 CD에 기록되는 한프레임 데이터의 형태도.

제3도는 제1도중 에러 정정부(80)의 구체 블록도.

제4도는 엔코더에서 출력되는 한프레임의 심볼데이터 구성도.

제5도는 본 발명에 따른 크로스 인터리브 회로도.

제6도는 프레임 메모리 맵 구성도.

제7도는 프레임 및 오프셋 테이블 구성도.

제8도는 본 발명에 따른 동작 파형도.

* 도면의 주요부분에 대한 부호의 설명

100 : 콘트롤러 200 : 버퍼

300 : 오프셋카운터 400 : 프레임카운터

500 : 프레임테이블 600 : 오프셋테이블

700 : 가산기 800 : 램

900 : 엔코더부 1000, 1100 : 제1, 2래치

본 발명은 기록 가능한 콤팩트디스크 시스템(Compact Disk System)있어서 엔코딩 회로에 관한 것으로서, 특히 피롬(PROM)을 사용하여 디지털 오디오 데이터를 콤팩트디스크 포맷에 맞도록 인터리브(Interleave)할 수 있는 크로스 인터리브 회로에 관한 것이다.

일반적으로 콤팩트디스크가 1980년대초 처음 등장하기 시작한 이래 지금까지 재생 전용으로만 생산되었다. 그러나 최근에 기록이 가능한 콤팩트디스크가 개발되면서 종래의 콤팩트디스크와 호환성을 갖도록 오디오데이터를 엔코딩할 수 있는 회로를 콤팩트디스크 플레이어에 내장하여야 하는 문제가 야기 되었다. 상기와 같이 오디오데이터를 엔코딩하는 시스템 구성도는 제1도와 같으며 제2도는 디스크 기록되는 제1프레임 데이터의 형태도이다. 상기 제1도는 제2도를 참조하여 동작과정을 살펴보면

먼저 L 및 R채널의 오디오 소스(Audio Source)로부터 발생되는 아나로그의 신호는 제1 및 제2저역필터(10, 20)를 통해 20㎑ 이하의 신호만 통과되고, 제1 및 제2샘플링부(30, 40)를 통해 44.1㎑의 주기로 샘플링(Sampling)된다. 이후 상기 샘플링신호들은 각각 제1 및 제2A/D변환부(50, 60)로 인가되어 1샘플링주기당 16비트의 디지털데이털 변환되는 양자화과정(양자화속도=44.1K Sample/Sec x 2 Symbol/Sample=88.2K Symbol/sec, 단 1Symbol=1바이트)이 수행되며, 제1멀티플렉서(70)는 상기 L, R채널에서 발생되는 2채널의 16비트 디지털 데이터를 선택 출력한다(88.2K Symbol/Sec x 2CH=176.4K Symbol/Sec) 상기 제1멀티플렉서(70)에서 출력된 데이터는 에러정정회로(80)에서 24바이트의 데이터 입력시 12바이트에 4바이트의 패리티를 부가하는 방식으로 8바이트의 패리티를 생성하여 24바이트의 데이터와 같이 출력한다. 또한 제어 및 표시 엔코딩부(Control to display encoding)(90)는 선곡기능등 마이컴이 처리하기 위한 제어 데이터 1바이트를 1프레임 단위로 출력한다. 이때 제2멀티플렉서(100)는 타이밍 신호 발생부(130)에서 발생하는 선택신호에 의해 제어 및 표시데이터의 1심볼, L채널의 12심볼(16비트 x 6), R채널의 12심볼(16 x 6) 및 패리티의 8심볼로 1프레임 데이터를 구성하여 출력한다. 이때 선택순서는 제어 및 표시데이터의 1심볼→오디오데이터 12심볼(L채널하이, L채널로우, R채널하이, R채널로우로 번갈아가며 출력됨)→패리티 4심볼→오디오데이터 12심볼(L채널하이, L채널로우, R채널하이, R채널로우로 번갈아가며 출력됨)→패리티 4심볼순으로 출력된다.

따라서 EFM변조부(120)는 상기 동기발생부(110)의 출력에 의해 프레임 동기되어 입력되는 각 심볼들을 8비트에 14비트의 채널비트로 변조하여 디스크로 출력된다. 이때 상기 EFM변조부(120)를 출력하여 디스크에 기록되는 1프레임의 데이터 형태는 제2도와 같다. 즉, 디스크에 기록되는 1심볼은 14비트의 채널 비트이며, 프레임의 최초 위치에는 24비트의 동기 패턴이 기록되고, 순차적으로 제어 및 표시심볼, 데이터심볼, 패리티심볼순으로 기록되며, 각 심볼과 심볼사이에는 3비트의 머지비트(merge bit)가 기록되므로, 1프레임은 총 588채널 비트로 이루어진다. 상기 제2도에서 머지비트란 채널비트와 채널비트가 결합시 런랭스가 3T이상 11T이하가 될 수 있도록 유지시켜 주기위한 비트를 말한다.

제3도는 제1도중 에러정정회로(8)의 구체 블록도로서 16비트 2'S 콤플리먼트(Complement)된 데이터를 입력하는 제1지연기(81)는 2프레임을 지연시켜 8비트 심볼데이터로 변환출력한다. 상기 제1지연기(81)에서 변환된 8비트 심볼데이터를 입력하는 제1엔코더(82)는 C2(28, 24) RS 엔코딩하여 패리티를 발생하여 출력한다. 상기 제1엔코더(82)에서 패리티가 발생된 데이터를 입력하는 제2지연기(83)는 4의 배수에 해당되는 프레임을 지연시켜 출력한다. 상기 제2지연기(83)에서 지연출력된 데이터를 입력하는 제2엔코더(84)는 C1(32, 28) RS 엔코딩하여 패리티를 발생하여 출력한다. 상기 제2지연기(83)에서 지연출력된 데이타를 입력하는 제2엔코더(84)는 C1(32, 28) RS 엔코딩하여 패리티를 발생하여 출력한다. 상기 제2엔코딩(84)에서 엔코딩 출력된 데이터를 입력하는 제3지연기(85)는 1프레임 지연시켜 출력한다.

제4도는 제3도의 엔코더에서 출력되는 한프레임의 데이터 구성도로서 크로스 인터리브(cross Interleave)를 하였을 경우 제1도의 에러정정부(80)에서 출력되는 DATA로 ENWDER에 입력되는 한프레임을 기준으로 하여 나열하였다. 예를 들면 1프레임의 구성을 나타내는데 심볼넘버(Symbol Numble)27은 M=12n＋11-12(27D)로 되어 있는데 이것은 오디오 데이터의 한 워드(word)가 11-12×27×4=1,296 워드(word)만큼 지연되어 출력단에 보내야 하는 것임을 나타낸다.

상기와 같은 에러 정정회로는 콤팩트디스크를 제작하기 위하여 사용하는 엔코더에서는 리일타임으로 디스크를 제작하지 않고 콤팩트디스크에 기록하기전에 미리 프로세싱을 하도록 되어 있으므로 콤팩트디스크 플레이어에 직접 내장할 수 없는 문제점이 있었다.

따라서 본 발명의 목적은 피롬(PROM)을 이용하여 디지털 오디오데이터를 콤팩트디스크 포맷에 맞도록 인터리브하여 콤팩트디스크 플레이에 내장하며 리얼타임(real time)으로 엔코딩(encoding)할 수 있는 크로스 인터리브 회로를 제공함에 있다.

이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.

제5도는 본 발명에 따른 크로스 인터리브 회로도로서 시스템클럭(8,643㎒)을 입력하여 시스템을 제어처리하는 콘트롤러(100)와, 오디오데이터를 입력하여 상기 콘트롤러(100)의 제어신호에 의해 데이터를 데이터 버스에 싣는 버퍼(200)와, 상기 콘트롤러(100)으로부터 출력된 심볼클럭을 입력하여 한프레임내의 오프셋값을 카운팅 출력하는 오프셋카운터(300)와, 상기 콘트롤러(100)로부터 출력된 프레임클럭에 의해 카운팅하여 한프레임 단위를 구분하는 프레임카운터(400)와, 상기 오프셋카운터(300)의 카운팅 출력된 오프셋값과, 상기 콘트롤러(100)의 제어에 의한 세렉트(select)값을 입력하여 현재의 프레임을 기준으로 엔코딩하기 위해 딜레이되는 프레임의 양을 결정하기 위한 프레임테이블(500)와, 상기 오프셋카운터(300)에서 카운팅 출력된 오프셋값과 상기 콘트롤러(100)의 제어에 의한 세렉트(select)값을 입력하여 한프레임내의 오프셋어드레스를 발생하는 오프셋테이블(600)과 상기 프레임 카운터(400)의 프레임 카운팅 값과 상기 프레임 테이블(500)에서 선택된 프레임테이블 값을 가산하여 프레임어드레스를 발생하는 가산기(700)와, 오디오데이터와 엔코딩된 패리티 데이터를 일시 저장하는 램(800)과, 상기 램(800)에서 읽어들인 데이터를 입력하여 데이터 래치클럭에 동기를 맞추어 패리티를 발생해서 상기 콘트롤러(100)에서 제어되는 ECCOUT 신호에 의해 데이터버스에 데이터를 싣는 엔코더부(800)와, 상기 램(800)에서 엔코딩이 끝난 데이터를 데이터 구간에서 EFM래치 클럭에 동기를 맞추어 래치 출력하는 제1래치(1000)와, 상기 램(800)에서 엔코딩이 끝난 데이터를 패리티 구간에서 EFM래치 클럭에 동기를 맞추어 래치하여 반전출력하는 제2래치(1100)로 구성된다.

제6도는 제5도중 프레임 메모리 맵 구성도로서 8K램을 효율적으로 사용하기 위하여 32바이트를 1프레임으로 묶어 128프렘으로 8K램을 나누어 사용한다.

제7도는 제5도중 프레임 테이블(500) 및 오프셋테이블(600)의 구성도이고 제8도는 제5도의 각부 동작파형도로서

8A)는 심볼클럭 파형도이고

8B)는 동기신호의 파형도이며

8C)는 서브코드신호의 파형도이고

8D)는 데이터타임의 파형도이며

8E)는 데이터 출력 구간의 파형도이고

8F)는 패리티 출력 구간의 파형도이며

8G)는 데이터버스의 파형도

8I)는 시스템클럭이고

8J)는 (8A)의 심볼클럭의 확대도이며

8K)는 셀렉트 O(MSB)의 파형도이고

8L)는 셀렉트 1의 파형도이며

8M)는 셀렉트 2(LSB)의 파형도이고

8N)는 오디오 데이터 입력구간 파형도이며

8O)는 램(800)의 라이트 인에이블 신호 파형도이고

8P)는 램(800)의 리드 인에이블 신호 파형도이며

8Q)는 EFM 래치클럭 신호 파형도이다.

상기 구성에 의거 본 발명의 일시예를 제5-8도를 참조하여 상세히 설명한다.

먼저 램(80) 어드레스의 13비트 어드레스 라인 중에서 상위 8비트를 상기 램(800)내의 프레임을 가리키기 위하여 사용하며 하위 5비트는 한프레임내의 오프셋위치를 가리키기 위하여 사용한다. 또한 프레임 어드레스 및 오프셋 어드레스를 조절하기 위하여 제7도의 프레임테이블 및 오프셋테이블을 사용하여 현재의 프레임카운터와 오프셋카운터를 기준으로 해당 어드레스를 찾아간다. 콘트롤러(100)로부터 출력된 프레임클럭(7.35㎑)를 입력하는 프레임카운터(400)는 카운팅하여 한프레임 단위를 구분하게 된다. 또한 상기 콘트롤러(100)로부터 출력된 제8도 (8A)와 같은 심볼클럭(약255㎑)을 입력하는 오프셋카운터(300)는 카운팅하여 32개의 오프셋값을 제공하게 된다. 이때 상기 오프셋카운터(300)로 인가 되는 제8도 (8D)와 같은 데이터 타임(Data time)은 1프레임 구간 중에서 제8도 (8B)와 같은 동기 및 제8도 (8C)와 같은 서브코드 구간에서 상기 오프셋카운터(300)를 클리어 시켜 주기 위한 것이다. 상기 프레임카운터(300)와, 오프셋카운터(400)의 카운팅값과 콘트롤러(100)의 제어신호인 셀렉트(select)값을 선택함에 따라 제6도와 같이 구성된 램(80)내의 해당 심볼을 억세스 할 수 있다. 예를 들어 콘트롤러(100)의 셀렉트(select)값이 제8도 (8J-8L)과 같이 000일 때 즉 램(80)에 오디오데이터를 저장하고자 할때 제7도의 프레임 및 오프셋테이블에서 오디오데이터의 프레임테이블은 프레임카운터값에 상관없이 0일 때 나타내므로 가산기(700)에서 현재의 프레임 카운터값을 프레임어드레스로 램(80)에 인가된다.

상기 가산기(700)에서 현재의 프레임카운터값이 프레임어드레스로 인가된 후 오프셋카운터(600)가 증가됨에 따라 제7도의 오프셋테이블값에 의해서 오프셋어드레스가 결정되어 상기 램(800)에 프레임어드레스의 처음부터 차례로 오디오 데이터가 저장된다. 다음 상기 콘트롤러(100)의 셀렉트(select)값이 제8도 8001일 때 즉 램(800)에 엔코딩된 데이터를 엔코더부(900)로 출력하고자 하는 경우에는 제4도의 심볼넘버에 따라 프레임딜레이와 오프셋값을 출력하여 프레임딜레이는 상기 프레임카운터(400)값과 가산하여 프레임어드레스를 설정하고 오프셋값은 오프셋 어드레스를 설정하여 해당되는 프레임카운터(400) 및 오프셋카운터(300)에 맞는 데이터를 램(800)에서 출력할 수 있도록 한다. 또한 상기 엔코더부(900)의 C1 및 C2 엔코딩시에도 상기와 같은 방법으로 적용하여 엔코딩시 필요한 정보데이터를 엔코더부(900)로 인가시킨다. 이때 상기 프레임 테이블(500)에서 패리티 발생을 위한 프레임값과 엔코딩을 위한 프레임 값은 제3도의 ECC구체 블록도에서 제시한 값보다 각각 2프레임, 한프레임 더 딜레이되어 있다.

제3도의 ECC구체 블록도 보다 2프레임, 한프레임, 더 딜레이된 것으로 제6도의 프레임 메모리 맵 구성도에서 보는 바와 한프레임 카운팅구간 동안 동시에 오디오 데이터를 상기 램(800)에 할 수 있을 뿐만 아니라(엔코더부(900)의 출력인 패리티 데이터를 상기 램(800)에서 읽어들이며 C1) 또는 C2 엔코딩을 위한 데이터를 램(80)으로부터 읽어들이고 또한 엔코딩된 데이터를 제1래치(1000) 및 제2래치(2000)에 EFMLT에 동기되어 출력된다. 즉 현재의 프레임에서 오디오데이터를 램(800)에 기록되고 그 다음 프레임을 기준으로 해서 C1, C2 엔코딩을 하여 패리티를 첨가시켜 한프레임분의 제8도 (8H)와 같은 데이터를 모두 완성 시킨후 그다음 프레임에서 이전 프레임 카운팅값에서 완성된 데이터 및 패리티를 제1래치(1000) 및 제2래치(2000)를 통하여 출력하기 위한 것이다. 또한 가산기(700)에서 현재의 프레임에서 딜레이된 프레임을 억세스하기 위해서 제7도의 프레임 및 오프셋테이블 값은 모두 8비트 2'S 컴플리먼트(Complement)로 모두 코딩되어 있다.

상기와 같이 램(800)에 저장된 데이터는 제8도 (8E)의 로우 구간에서 제1래치(1000)가 EFM래치 클럭에 동기되어 데이터를 래치 출력하고 제8도 (8F) 하이 구간에서는 제2래치(1100)가 EFM래치 클럭에 동기되어 패리티 데이터를 래치해서 반전 출력하게 된다.

상술한 바와 같이 피롬(PROM)을 이용하여 디지털 오디오 데이터를 콤팩트 디스크 포맷에 맞도록 오디오 데이터를 엔코딩하는 인터리브 회로를 콤팩트디스크 플레이어에 내장할 수 있는 이점이 있다.

Claims

기록이 가능한 콤팩트디스크 플레이어의 크로스 인터리브 회로에 있어서, 시스템클럭(8.643㎒)을 입력하여 시스템에 필요한 신호를 제공하는 콘트롤러(100)와, 오디오 데이터를 입력하여 상기 콘트롤러(100)의 제어신호에 의해 래치출력하는 버퍼(200)와, 상기 콘트롤러(100)으로부터 출력된 심볼클럭을 입력하여 한프레임 내의 오프셋값을 카운팅 출력하는 오프셋카운터(300)와, 상기 콘트롤러(100)로부터 출력된 프레임클럭에 의해 카운팅하여 한프레임 단위를 구분하는 프레임카운터(400)와, 상기 오프셋카운터(300)의 카운팅 출력된 오프셋값과, 상기 콘트롤러(100)의 제어에 의해 세렉트(select)값을 입력하여 현재의 프레임을 기준으로 인코딩하기 위해 딜레이되는 프레임의 양을 결정하기 위한 프레임테이블(500)과, 상기 오프셋카운터(300)에서 카운팅 출력된 오프셋값과 상기 콘트롤러(100)의 제어에 의한 세렉트(select)값을 입력하여 한프레임내의 오프셋 어드레스를 발생하는 오프셋테이블(600)과, 상기 프레임카운터(400)의 프레임 카운팅값과 따라 상기 프레임테이블(500)에서 선택된 프레임테이블값을 가산하여 프레임어드레스를 발생하는 가산기(700)와, 오디오 데이터와 인코딩된 패리티 데이터를 임시저장하는 램(800)과, 상기 램(800)에서 읽어들인 데이터를 입력하여 데이터 래치클럭에 따라 패리티를 발생하는 인코더부(900)와, 상기 램(600)에서 엔코딩이 끝난 데이터를 데이터 구간에서 EFM래치클럭에 따라 래치 출력하는 제1래치[1000]와, 상기 램[600]에서 엔코딩이 끝난 데이터를 패리티 구간에서 EFM래치 클럭에 따라 래치하여 반전출력하는 제2래치(1100)로 구성함을 특징으로 하는 크로스 인터리브 회로.