JPH04301262A - デジタル記録再生装置 - Google Patents
デジタル記録再生装置Info
- Publication number
- JPH04301262A JPH04301262A JP6447591A JP6447591A JPH04301262A JP H04301262 A JPH04301262 A JP H04301262A JP 6447591 A JP6447591 A JP 6447591A JP 6447591 A JP6447591 A JP 6447591A JP H04301262 A JPH04301262 A JP H04301262A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- data
- interpolation
- circuit
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 59
- 238000006243 chemical reaction Methods 0.000 claims description 37
- 238000012937 correction Methods 0.000 claims description 14
- 238000005070 sampling Methods 0.000 claims description 8
- 239000000284 extract Substances 0.000 claims 1
- 230000005236 sound signal Effects 0.000 abstract description 15
- 230000008707 rearrangement Effects 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 35
- 238000000034 method Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は高品質業務用録音に用い
るデジタル記録再生装置の信号変換処理とビットレート
制御に関するものである。
るデジタル記録再生装置の信号変換処理とビットレート
制御に関するものである。
【0002】
【従来の技術】近年、6.3mmテープを用いた固定ヘ
ッド型のデジタル記録再生装置や回転ヘッド型のデジタ
ル・オーディオ・テープレコーダ(以下、DATと略す
)などが実用化されている。
ッド型のデジタル記録再生装置や回転ヘッド型のデジタ
ル・オーディオ・テープレコーダ(以下、DATと略す
)などが実用化されている。
【0003】従来のデジタル記録再生装置の例として、
1987年以降に発売されたDATを挙げることができ
る。詳細な技術規格は日本電子機械工業会発行の「EI
AJCP−2305 DAT Cassette
System Part1:Dimension
and Characteristics」に示されて
いる。
1987年以降に発売されたDATを挙げることができ
る。詳細な技術規格は日本電子機械工業会発行の「EI
AJCP−2305 DAT Cassette
System Part1:Dimension
and Characteristics」に示されて
いる。
【0004】以下に、従来のデジタル記録再生装置の一
例としてDATについて説明する。図10は従来のDA
Tの概略の構成を示す要部ブロック図である。図10に
おいて、1はオーディオ信号をサンプリング周期で16
ビットのデジタルデータに変換するADコンバータ、3
は16ビットのデジタルデータをサンプリング周期ごと
にオーディオ信号に変換するDAコンバータ、6は入力
データをフレーム構成して処理し記録信号を生成すると
ともに、ヘッド再生信号を復調し、誤り保護などの処理
をして再生デジタルデータを復元するデータ処理部、2
1はテープ22へ記録し再生信号を取り出す回転ヘッド
、22は記録媒体としてのテープ、7は各部へ基準タイ
ミング信号を供給するタイミング発生回路、8は全体の
動作モードを設定するシステム制御回路である。
例としてDATについて説明する。図10は従来のDA
Tの概略の構成を示す要部ブロック図である。図10に
おいて、1はオーディオ信号をサンプリング周期で16
ビットのデジタルデータに変換するADコンバータ、3
は16ビットのデジタルデータをサンプリング周期ごと
にオーディオ信号に変換するDAコンバータ、6は入力
データをフレーム構成して処理し記録信号を生成すると
ともに、ヘッド再生信号を復調し、誤り保護などの処理
をして再生デジタルデータを復元するデータ処理部、2
1はテープ22へ記録し再生信号を取り出す回転ヘッド
、22は記録媒体としてのテープ、7は各部へ基準タイ
ミング信号を供給するタイミング発生回路、8は全体の
動作モードを設定するシステム制御回路である。
【0005】以上のように構成されたデジタル記録再生
装置について、以下その動作について説明する。
装置について、以下その動作について説明する。
【0006】DATでは回転ヘッド21を2000回転
/分で回してテープ22をスキャンしている。1回転の
周期すなわち30msをフレーム周期として記録タイミ
ングを決定する。1フレーム内にはオーディオ信号のデ
ータと誤り訂正データの他に、制御データやトラッキン
グ用のデータがある。DATのサンプリング周波数は4
8KHz,44.1KHz,32KHzの3種類があり
、16ビットリニア符号で48KHzのサンプリング周
波数のものを48kモードと呼ぶ。以下同様に44kモ
ード,32kモードという。このモード設定はシステム
制御回路8で行い、タイミング発生回路7が各部にクロ
ックを供給する。
/分で回してテープ22をスキャンしている。1回転の
周期すなわち30msをフレーム周期として記録タイミ
ングを決定する。1フレーム内にはオーディオ信号のデ
ータと誤り訂正データの他に、制御データやトラッキン
グ用のデータがある。DATのサンプリング周波数は4
8KHz,44.1KHz,32KHzの3種類があり
、16ビットリニア符号で48KHzのサンプリング周
波数のものを48kモードと呼ぶ。以下同様に44kモ
ード,32kモードという。このモード設定はシステム
制御回路8で行い、タイミング発生回路7が各部にクロ
ックを供給する。
【0007】オーディオ信号のデータの量はサンプリン
グ周波数によって異なる。48kモードの場合1440
サンプル、44kモードは1323サンプル、32kモ
ードでは960サンプルとなる。フレーム構成を共通と
し、ハードを簡単にするために44kモードと32kモ
ードではダミーサンプルを挿入して、48kモードと同
様のフレーム構成となるようにしている。
グ周波数によって異なる。48kモードの場合1440
サンプル、44kモードは1323サンプル、32kモ
ードでは960サンプルとなる。フレーム構成を共通と
し、ハードを簡単にするために44kモードと32kモ
ードではダミーサンプルを挿入して、48kモードと同
様のフレーム構成となるようにしている。
【0008】データ処理部6の記録動作は、入力したオ
ーディオ信号のデータをフレームごとに区切り、インタ
ーリーブ回路9でデータを分散してメモリ20へ格納し
、誤り訂正回路12において訂正チェック符号データを
算出してメモリへ格納し、その他の制御データとともに
、記録信号変調部11で記録信号に変調し、回転ヘッド
21を介してテープ22へ記録する。再生動作は、テー
プ22の記録データを回転ヘッド21で読み出し、デー
タ処理部6へ入力する。データ処理部6においては、再
生信号復調部16でデータを復調し、メモリ20へ格納
し、これを誤り訂正回路12で訂正して、メモリ20へ
再格納し、デインターリーブ回路13で分散したデータ
を元に戻し、誤りがあるサンプルは補間回路14で補間
して、オーディオ信号のデータ33として出力し、DA
コンバータ3へ供給する。なお、誤りがある場合は誤り
訂正回路12はメモリ20にその情報フラグを格納する
ので、補間制御回路15でその情報フラグを読み出して
サンプルに対応づけて補間回路14を制御する。補間し
たことを示すフラグ信号IPFは補間制御回路15の出
力37から取り出して外部でモニタできる。この様子を
表すタイミングチャートを図11に示す。図11(a)
は補間前のデータの上位バイトに訂正能力を越える誤り
がある場合の補間フラグ信号IPFと補間後のデータを
示すものである。また、図11(b)は補間前のデータ
L(n+1)の下位バイトに訂正能力を越える誤りがあ
る場合の補間フラグ信号IPFと補間後のデータを示す
ものである。補間前のデータの上位バイトまたは下位バ
イトの何れかに訂正能力を越える誤りがある場合には、
上位下位ともに誤りであるとして前後のサンプルデータ
を用いて補間するようにしている。
ーディオ信号のデータをフレームごとに区切り、インタ
ーリーブ回路9でデータを分散してメモリ20へ格納し
、誤り訂正回路12において訂正チェック符号データを
算出してメモリへ格納し、その他の制御データとともに
、記録信号変調部11で記録信号に変調し、回転ヘッド
21を介してテープ22へ記録する。再生動作は、テー
プ22の記録データを回転ヘッド21で読み出し、デー
タ処理部6へ入力する。データ処理部6においては、再
生信号復調部16でデータを復調し、メモリ20へ格納
し、これを誤り訂正回路12で訂正して、メモリ20へ
再格納し、デインターリーブ回路13で分散したデータ
を元に戻し、誤りがあるサンプルは補間回路14で補間
して、オーディオ信号のデータ33として出力し、DA
コンバータ3へ供給する。なお、誤りがある場合は誤り
訂正回路12はメモリ20にその情報フラグを格納する
ので、補間制御回路15でその情報フラグを読み出して
サンプルに対応づけて補間回路14を制御する。補間し
たことを示すフラグ信号IPFは補間制御回路15の出
力37から取り出して外部でモニタできる。この様子を
表すタイミングチャートを図11に示す。図11(a)
は補間前のデータの上位バイトに訂正能力を越える誤り
がある場合の補間フラグ信号IPFと補間後のデータを
示すものである。また、図11(b)は補間前のデータ
L(n+1)の下位バイトに訂正能力を越える誤りがあ
る場合の補間フラグ信号IPFと補間後のデータを示す
ものである。補間前のデータの上位バイトまたは下位バ
イトの何れかに訂正能力を越える誤りがある場合には、
上位下位ともに誤りであるとして前後のサンプルデータ
を用いて補間するようにしている。
【0009】また、DATではアジマスの異なる2つの
ヘッドを用いて、ガードバンドの無い高密度記録を行っ
ている。2つのヘッドは回転シリンダ上に対向して配置
し、それぞれの記録データ群で誤り訂正を行うようにし
ている。これらのヘッドをそれぞれ+アジマスヘッドお
よび−アジマスヘッドとする。図12(a)はDATの
+アジマスヘッドが記録するオーディオデータの概念を
表す説明図であり、同図(b)はDATの−アジマスヘ
ッドが記録するオーディオデータの概念を表す説明図で
ある。図12より、どちらか一方のヘッドが目詰まりを
おこして再生不良となった場合でも、他方のヘッドで少
なくとも1つおきのサンプルデータが得られる。その1
つおきのサンプルデータを使って補間処理をして、再生
音のダメージを最小にするようにしている。
ヘッドを用いて、ガードバンドの無い高密度記録を行っ
ている。2つのヘッドは回転シリンダ上に対向して配置
し、それぞれの記録データ群で誤り訂正を行うようにし
ている。これらのヘッドをそれぞれ+アジマスヘッドお
よび−アジマスヘッドとする。図12(a)はDATの
+アジマスヘッドが記録するオーディオデータの概念を
表す説明図であり、同図(b)はDATの−アジマスヘ
ッドが記録するオーディオデータの概念を表す説明図で
ある。図12より、どちらか一方のヘッドが目詰まりを
おこして再生不良となった場合でも、他方のヘッドで少
なくとも1つおきのサンプルデータが得られる。その1
つおきのサンプルデータを使って補間処理をして、再生
音のダメージを最小にするようにしている。
【0010】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、オーディオ信号の量子化が16ビットであ
るために、理論S/N比が98dBまでしか得られない
。このことは、過大入力に対するマージンを大きくする
ことが要求される業務用のデジタル記録再生装置として
は、平均入力レベルを低い方へ領域移動して記録レベル
を設定するので、実質的に利用するダイナミックレンジ
が狭くなり、その結果S/N比が不十分となる問題を有
していた。
の構成では、オーディオ信号の量子化が16ビットであ
るために、理論S/N比が98dBまでしか得られない
。このことは、過大入力に対するマージンを大きくする
ことが要求される業務用のデジタル記録再生装置として
は、平均入力レベルを低い方へ領域移動して記録レベル
を設定するので、実質的に利用するダイナミックレンジ
が狭くなり、その結果S/N比が不十分となる問題を有
していた。
【0011】本発明は上記従来の問題点を解決するもの
で、17ビットないし24ビットのオーディオ信号を記
録再生できるデジタル記録再生装置を提供することを第
1の目的とする。また、24ビットのモードと16ビッ
トのモードで補間処理回路を共用するとともに簡略にす
ることを第2の目的とする。さらに、24ビットの記録
再生においてインターリーブ効果が最大となるデータ配
置を備えることを第3の目的とする。同様に、20ビッ
トのオーディオ信号を記録できるデジタル記録再生装置
を提供することを第4の目的とする。また、非オーディ
オデータの記録再生に供する場合には24ビットのモー
ドであっても補間動作を停止して、補間処理が元々正し
いデータにまで波及伝搬するのを防止することを第5の
目的とする。
で、17ビットないし24ビットのオーディオ信号を記
録再生できるデジタル記録再生装置を提供することを第
1の目的とする。また、24ビットのモードと16ビッ
トのモードで補間処理回路を共用するとともに簡略にす
ることを第2の目的とする。さらに、24ビットの記録
再生においてインターリーブ効果が最大となるデータ配
置を備えることを第3の目的とする。同様に、20ビッ
トのオーディオ信号を記録できるデジタル記録再生装置
を提供することを第4の目的とする。また、非オーディ
オデータの記録再生に供する場合には24ビットのモー
ドであっても補間動作を停止して、補間処理が元々正し
いデータにまで波及伝搬するのを防止することを第5の
目的とする。
【0012】
【課題を解決するための手段】この目的を達成するため
に本発明のデジタル記録再生装置は、サンプル数16n
/17個(nは正の整数)の17ビットデータないしサ
ンプル数2n/3個の24ビットデータを入力して並べ
換えを行ってサンプル数n個の中間16ビットデータに
変換する変換手段と、前記サンプル数n個の中間16ビ
ットデータをフレーム構成してインターリーブと誤り訂
正データの付加を行い、変調して前記媒体に記録するデ
ータ処理部と、前記フレーム中のサンプル数が16n/
17個ないし2n/3個になるようフレームのタイミン
グを発生するタイミング発生回路とを備えている。また
、24ビットモード時には17ないし24ビットのデー
タを補間し、16ビットモード時には16ビットのデー
タを補間する補間回路と、これを制御する補間制御回路
とを備えている。
に本発明のデジタル記録再生装置は、サンプル数16n
/17個(nは正の整数)の17ビットデータないしサ
ンプル数2n/3個の24ビットデータを入力して並べ
換えを行ってサンプル数n個の中間16ビットデータに
変換する変換手段と、前記サンプル数n個の中間16ビ
ットデータをフレーム構成してインターリーブと誤り訂
正データの付加を行い、変調して前記媒体に記録するデ
ータ処理部と、前記フレーム中のサンプル数が16n/
17個ないし2n/3個になるようフレームのタイミン
グを発生するタイミング発生回路とを備えている。また
、24ビットモード時には17ないし24ビットのデー
タを補間し、16ビットモード時には16ビットのデー
タを補間する補間回路と、これを制御する補間制御回路
とを備えている。
【0013】
【作用】本発明は上記した構成により、システム制御回
路が17ないし24ビットモードの動作指令を出すと、
タイミング発生回路でビット数の増加分だけフレーム周
期を短くしてフレーム周期内のサンプル数を調整し、A
DコンバータおよびDAコンバータとデータ処理部の間
に設けた変換手段により多ビットのオーディオデータを
中間16ビットオーディオデータに変換して16ビット
のデータ処理部を動作させ、あるいはその逆の変換をし
て24ビットの再生オーディオデータが得られる。
路が17ないし24ビットモードの動作指令を出すと、
タイミング発生回路でビット数の増加分だけフレーム周
期を短くしてフレーム周期内のサンプル数を調整し、A
DコンバータおよびDAコンバータとデータ処理部の間
に設けた変換手段により多ビットのオーディオデータを
中間16ビットオーディオデータに変換して16ビット
のデータ処理部を動作させ、あるいはその逆の変換をし
て24ビットの再生オーディオデータが得られる。
【0014】また、変換手段がオーディオデータの数サ
ンプルを上位ビットを保存するよう並べ換えて記録する
ので、再生時に変換手段で上位の補間制御フラグだけを
使って上位ビットだけを補間するように動作させる。こ
れにより補間処理のための回路が簡略化される。
ンプルを上位ビットを保存するよう並べ換えて記録する
ので、再生時に変換手段で上位の補間制御フラグだけを
使って上位ビットだけを補間するように動作させる。こ
れにより補間処理のための回路が簡略化される。
【0015】次に、変換手段が上位ビット部分について
サンプルの奇偶を16ビットモードと同じになるよう並
べ換えて記録するので、再生時に上位ビット部分のみ補
間処理を作用させる。これにより、ヘッド目詰まりなど
のバーストエラーに対する保護能力を高めることができ
る。
サンプルの奇偶を16ビットモードと同じになるよう並
べ換えて記録するので、再生時に上位ビット部分のみ補
間処理を作用させる。これにより、ヘッド目詰まりなど
のバーストエラーに対する保護能力を高めることができ
る。
【0016】さらに、変換手段が20ビットの専用モー
ドで8サンプルごとに並べ換え部分についてサンプルの
奇偶を16ビットモードと同じになるよう並べ換え、上
位ビット部分についてサンプルの奇偶を16ビットモー
ドと同じになるよう並べ換えて記録するので、再生時に
上位ビット部分のみ補間処理をする。これにより、ヘッ
ド目詰まりなどのバーストエラーに対する保護能力を高
めることができる。
ドで8サンプルごとに並べ換え部分についてサンプルの
奇偶を16ビットモードと同じになるよう並べ換え、上
位ビット部分についてサンプルの奇偶を16ビットモー
ドと同じになるよう並べ換えて記録するので、再生時に
上位ビット部分のみ補間処理をする。これにより、ヘッ
ド目詰まりなどのバーストエラーに対する保護能力を高
めることができる。
【0017】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
照しながら説明する。
【0018】図1は本発明の第1の実施例における磁気
記録再生装置の構成を示す要部ブロック図である。図1
において、2はオーディオ信号を24ビットデータに変
換するADコンバータ、4は24ビットデータをオーデ
ィオ信号に変換するDAコンバータ、5はADコンバー
タ1,ADコンバータ2のデータを入力してデータ順と
データレートを変換してデータ処理部6へ出力するとと
もに、データ処理部6からのデータを変換してDAコン
バータ3またはDAコンバータ4へ出力する変換手段で
ある。変換手段5はタイミング発生回路7およびシステ
ム制御回路8からの信号を受けて動作を切り換えるよう
にしている。なお、従来例と同じ構成要素には同一符号
を付けている。
記録再生装置の構成を示す要部ブロック図である。図1
において、2はオーディオ信号を24ビットデータに変
換するADコンバータ、4は24ビットデータをオーデ
ィオ信号に変換するDAコンバータ、5はADコンバー
タ1,ADコンバータ2のデータを入力してデータ順と
データレートを変換してデータ処理部6へ出力するとと
もに、データ処理部6からのデータを変換してDAコン
バータ3またはDAコンバータ4へ出力する変換手段で
ある。変換手段5はタイミング発生回路7およびシステ
ム制御回路8からの信号を受けて動作を切り換えるよう
にしている。なお、従来例と同じ構成要素には同一符号
を付けている。
【0019】また、図2は変換手段5の詳細なブロック
図である。図2において、51はADコンバータ2の2
4ビットオーディオデータ62を中間16ビットオーデ
ィオデータに変換する並べ換え回路、52は16ビット
オーディオデータ61と24ビットオーディオデータ6
2を切り換えてデータ処理部6へ出力する切換回路、ま
た、55はデータ処理部6から入力される中間16ビッ
トオーディオデータ33を24ビットオーディオデータ
へ変換する並べ換え回路、49はデータ処理部6からの
データ33および並べ換え回路55の出力のうち一方を
信号40により切り換える切換回路、56は切換回路4
9の出力57を入力し補間制御回路54の制御信号58
によって前後のデータを利用する補間を行い、補間処理
したデータを出力する補間回路、54はデータ処理部6
から供給される補間制御信号39に基づいて16ビット
または24ビットのモードに合わせた制御信号58を作
り出す補間制御回路である。
図である。図2において、51はADコンバータ2の2
4ビットオーディオデータ62を中間16ビットオーデ
ィオデータに変換する並べ換え回路、52は16ビット
オーディオデータ61と24ビットオーディオデータ6
2を切り換えてデータ処理部6へ出力する切換回路、ま
た、55はデータ処理部6から入力される中間16ビッ
トオーディオデータ33を24ビットオーディオデータ
へ変換する並べ換え回路、49はデータ処理部6からの
データ33および並べ換え回路55の出力のうち一方を
信号40により切り換える切換回路、56は切換回路4
9の出力57を入力し補間制御回路54の制御信号58
によって前後のデータを利用する補間を行い、補間処理
したデータを出力する補間回路、54はデータ処理部6
から供給される補間制御信号39に基づいて16ビット
または24ビットのモードに合わせた制御信号58を作
り出す補間制御回路である。
【0020】図3は並べ換え回路51及び並べ換え回路
55の内部構成を示すブロック図である。図3より、並
べ換え回路51および並べ換え回路55は、近接する数
サンプルのオーディオ信号を一時的に蓄えるシリパラ変
換器と、パラシリ変換器と、パラレルデータ線を交換す
る接続回路とで構成される。
55の内部構成を示すブロック図である。図3より、並
べ換え回路51および並べ換え回路55は、近接する数
サンプルのオーディオ信号を一時的に蓄えるシリパラ変
換器と、パラシリ変換器と、パラレルデータ線を交換す
る接続回路とで構成される。
【0021】以上のように構成された本実施例のデジタ
ル記録再生装置について、以下その動作について説明す
る。本実施例は16ビットモードと24ビットモードの
2つの動作モードを有する。
ル記録再生装置について、以下その動作について説明す
る。本実施例は16ビットモードと24ビットモードの
2つの動作モードを有する。
【0022】まず、16ビットモードの動作について説
明する。図1において、16ビットモードでは、システ
ム制御回路8およびタイミング発生回路7により、前述
した従来例と同様に全体を制御する。図2に示す変換手
段5は切換回路52および分配回路53によって、16
ビットデータの入力および出力を並べ換え回路をバイパ
スして無加工のまま伝達する。記録する16ビットの入
力は変換手段5の出力31としてデータ処理部6へ供給
する。データ処理部6では8ビットに区切ったシンボル
単位で処理をするようにしている。16ビットのオーデ
ィオデータからシンボルへの変換は図4(a)のように
、16ビットのオーディオデータLnを上位8ビットu
と下位8ビットlとに分け、それぞれシンボルAnuと
Anlに変換する。同様に、オーディオデータRnもシ
ンボルBnuとBnlに変換する。この変換手段5以降
は従来と同様の処理となるので説明を省略する。また、
再生時においては再生したシンボルからの16ビットの
オーディオデータへの変換は図4(b)のように、シン
ボルAnuとAnlをオーディオデータLn(上位8ビ
ットuと下位8ビットl)に逆変換する。図から明かな
ように、2チャンネル(ステレオ)の場合AがL(左)
チャンネル、BがR(右)チャンネルに対応する。図2
において、データ処理部6からのデータ33は切換回路
49でそのまま補間回路56へ供給するようシステム制
御回路8の出力40に基づいて切り換える。補間制御回
路54は同じく16ビットモードに適合する補間タイミ
ングで補間回路56を制御する。同時にシンボル単位の
補間制御フラグ信号37(IPF)を出力する。
明する。図1において、16ビットモードでは、システ
ム制御回路8およびタイミング発生回路7により、前述
した従来例と同様に全体を制御する。図2に示す変換手
段5は切換回路52および分配回路53によって、16
ビットデータの入力および出力を並べ換え回路をバイパ
スして無加工のまま伝達する。記録する16ビットの入
力は変換手段5の出力31としてデータ処理部6へ供給
する。データ処理部6では8ビットに区切ったシンボル
単位で処理をするようにしている。16ビットのオーデ
ィオデータからシンボルへの変換は図4(a)のように
、16ビットのオーディオデータLnを上位8ビットu
と下位8ビットlとに分け、それぞれシンボルAnuと
Anlに変換する。同様に、オーディオデータRnもシ
ンボルBnuとBnlに変換する。この変換手段5以降
は従来と同様の処理となるので説明を省略する。また、
再生時においては再生したシンボルからの16ビットの
オーディオデータへの変換は図4(b)のように、シン
ボルAnuとAnlをオーディオデータLn(上位8ビ
ットuと下位8ビットl)に逆変換する。図から明かな
ように、2チャンネル(ステレオ)の場合AがL(左)
チャンネル、BがR(右)チャンネルに対応する。図2
において、データ処理部6からのデータ33は切換回路
49でそのまま補間回路56へ供給するようシステム制
御回路8の出力40に基づいて切り換える。補間制御回
路54は同じく16ビットモードに適合する補間タイミ
ングで補間回路56を制御する。同時にシンボル単位の
補間制御フラグ信号37(IPF)を出力する。
【0023】次に、24ビットモードの動作について説
明する。まず、記録動作について説明する。ADコンバ
ータ2で生成する24ビットのデータ62を変換手段5
へ供給すると、並べ換え回路51はデータを8ビットご
とに区切り中間16ビットオーディオデータを生成する
。図5(a)はこの変換を模式的に示す図である。すな
わち、24ビットのオーディオデータLn,Rn,Ln
+1,Rn+1,・・・をそれぞれ上位ビットu,中位
ビットm及び下位ビットlに分け、Lnのu,mを中間
16ビットオーディオデータAnとし、LnのlとRn
のuをBn、Lnのm,lをAn+1、Ln+1のu,
mをBn+1、・・・とする。中間16ビットオーディ
オデータAn,Bn,An+1,Bn+1,・・・は、
Anu,Anl,Bnu,Bnl,An+1u,An+
1l,Bn+1u,Bn+1l,・・・とシンボルに変
換し、データ処理部6で以降の記録処理をする。この場
合、24ビットモードであってもサンプリングの周期は
16ビットモードと同一であるので、ビット数が増加し
た分だけ(すなわち1.5倍だけ)全体のビットレート
が増加する。中間16ビットオーディオデータおよびシ
ンボルのレートも同じ係数で1.5倍だけ増加する。デ
ータ処理部6を16ビットモードで同じ動作をさせるた
めには、回転ヘッド21の周期を1/1.5倍として、
フレームのシンボル数を変えないようにすればよい。こ
の原理に基づき、システム制御回路8はタイミング発生
回路7にフレーム周期を1/1.5倍にするよう、すな
わち20msとなるよう指令し、タイミング発生回路7
からデータ処理部6へ基準周期信号42を供給する。タ
イミング発生回路7から変換手段5へはオーディオデー
タのサンプリングクロックおよびシンボルクロック41
を供給する。なお、40および43は16ビットモード
と24ビットモードを切り換える制御信号である。この
制御信号を基にして、24ビットモードで記録したこと
を表す識別コードをサブデータエリアに記録しておく。 これは、再生時にモードを判別するためである。識別コ
ードはメインIDと呼ぶサブデータ上に書く。前述のE
IAJ規格で既に規定するメインIDのID4(Qua
utization)を拡張して以下の(表1)の通り
に決める。
明する。まず、記録動作について説明する。ADコンバ
ータ2で生成する24ビットのデータ62を変換手段5
へ供給すると、並べ換え回路51はデータを8ビットご
とに区切り中間16ビットオーディオデータを生成する
。図5(a)はこの変換を模式的に示す図である。すな
わち、24ビットのオーディオデータLn,Rn,Ln
+1,Rn+1,・・・をそれぞれ上位ビットu,中位
ビットm及び下位ビットlに分け、Lnのu,mを中間
16ビットオーディオデータAnとし、LnのlとRn
のuをBn、Lnのm,lをAn+1、Ln+1のu,
mをBn+1、・・・とする。中間16ビットオーディ
オデータAn,Bn,An+1,Bn+1,・・・は、
Anu,Anl,Bnu,Bnl,An+1u,An+
1l,Bn+1u,Bn+1l,・・・とシンボルに変
換し、データ処理部6で以降の記録処理をする。この場
合、24ビットモードであってもサンプリングの周期は
16ビットモードと同一であるので、ビット数が増加し
た分だけ(すなわち1.5倍だけ)全体のビットレート
が増加する。中間16ビットオーディオデータおよびシ
ンボルのレートも同じ係数で1.5倍だけ増加する。デ
ータ処理部6を16ビットモードで同じ動作をさせるた
めには、回転ヘッド21の周期を1/1.5倍として、
フレームのシンボル数を変えないようにすればよい。こ
の原理に基づき、システム制御回路8はタイミング発生
回路7にフレーム周期を1/1.5倍にするよう、すな
わち20msとなるよう指令し、タイミング発生回路7
からデータ処理部6へ基準周期信号42を供給する。タ
イミング発生回路7から変換手段5へはオーディオデー
タのサンプリングクロックおよびシンボルクロック41
を供給する。なお、40および43は16ビットモード
と24ビットモードを切り換える制御信号である。この
制御信号を基にして、24ビットモードで記録したこと
を表す識別コードをサブデータエリアに記録しておく。 これは、再生時にモードを判別するためである。識別コ
ードはメインIDと呼ぶサブデータ上に書く。前述のE
IAJ規格で既に規定するメインIDのID4(Qua
utization)を拡張して以下の(表1)の通り
に決める。
【0024】
【表1】
【0025】また、24ビットモードではフレーム周期
が20msになるため、タイムコードの記録方法を変更
する必要がある。サブコードのパックには3つのタイム
コードが規定されている。絶対時間,プログラム時間,
ランニング時間である。絶対時間はテープ媒体上の位置
を時間に換算するものであるので、変更せず16ビット
モードと同様でよい。プログラム時間およびランニング
時間は実時間であるので、24ビットモードでは次の(
表2)のように変更する。なお、50(フレーム/秒)
で記録する場合、秒以下のフレーム番号は00から49
の値が付与される。
が20msになるため、タイムコードの記録方法を変更
する必要がある。サブコードのパックには3つのタイム
コードが規定されている。絶対時間,プログラム時間,
ランニング時間である。絶対時間はテープ媒体上の位置
を時間に換算するものであるので、変更せず16ビット
モードと同様でよい。プログラム時間およびランニング
時間は実時間であるので、24ビットモードでは次の(
表2)のように変更する。なお、50(フレーム/秒)
で記録する場合、秒以下のフレーム番号は00から49
の値が付与される。
【0026】
【表2】
【0027】次に、24ビットモードでの再生動作の説
明をする。16ビットモードと24ビットモードを切り
換える制御信号は、再生信号から識別コードを読んで抽
出する。これに基づいて、システム制御回路8が全体の
モードを制御する。
明をする。16ビットモードと24ビットモードを切り
換える制御信号は、再生信号から識別コードを読んで抽
出する。これに基づいて、システム制御回路8が全体の
モードを制御する。
【0028】図5(b)は24ビットモードでの再生動
作における変換を模式的に示す図である。データ処理部
6で再生したシンボルAnu,Anl,Bnu,Bnl
,・・・から24ビットのオーディオデータLn,Rn
,・・・を前述の動作と逆の変換により得る。
作における変換を模式的に示す図である。データ処理部
6で再生したシンボルAnu,Anl,Bnu,Bnl
,・・・から24ビットのオーディオデータLn,Rn
,・・・を前述の動作と逆の変換により得る。
【0029】図5(a)および図5(b)から明らかな
ように、元の24ビットオーディオデータと中間16ビ
ットオーディオデータとはサンプルの対応が異なる。従
って、図11に示すような従来と同じ補間はできない。 補間回路56では切換回路49の出力、すなわち24ビ
ットオーディオデータを補間する。媒体欠陥などでエラ
ーが発生して訂正能力を越える誤りがあって、補間処理
が必要となる場合は、補間制御回路54がメモリ20の
フラグ39を読み出し、シンボルに対応づけて、図5(
a),(b)の変換則で24ビットオーディオデータに
対応する補間制御信号58を作り、補間回路56へ供給
する。これらの信号のタイミングの一例を図6に示す。 図6のように、フラグ39はシンボルごとに独立した情
報である。図6の(a)は24ビットオーディオデータ
のLn+1サンプル中の上位ビットuが誤っている場合
に、補間制御振幅58を出力して前後のサンプルで平均
値を求めて補間データとする動作を示す。同様に、図6
の(b),(c)はそれぞれ中位ビットm,下位ビット
lが誤っている場合の、平均値補間の処理動作、すなわ
ち、前後のサンプルデータLnとLn+2との和を1/
2し、Ln+1の補間データU,M,Lを得る動作を示
すものである。59は補間後の出力データである。 サンプルの上位,中位,下位のうち複数のシンボルが誤
った場合は論理和をとればよい。
ように、元の24ビットオーディオデータと中間16ビ
ットオーディオデータとはサンプルの対応が異なる。従
って、図11に示すような従来と同じ補間はできない。 補間回路56では切換回路49の出力、すなわち24ビ
ットオーディオデータを補間する。媒体欠陥などでエラ
ーが発生して訂正能力を越える誤りがあって、補間処理
が必要となる場合は、補間制御回路54がメモリ20の
フラグ39を読み出し、シンボルに対応づけて、図5(
a),(b)の変換則で24ビットオーディオデータに
対応する補間制御信号58を作り、補間回路56へ供給
する。これらの信号のタイミングの一例を図6に示す。 図6のように、フラグ39はシンボルごとに独立した情
報である。図6の(a)は24ビットオーディオデータ
のLn+1サンプル中の上位ビットuが誤っている場合
に、補間制御振幅58を出力して前後のサンプルで平均
値を求めて補間データとする動作を示す。同様に、図6
の(b),(c)はそれぞれ中位ビットm,下位ビット
lが誤っている場合の、平均値補間の処理動作、すなわ
ち、前後のサンプルデータLnとLn+2との和を1/
2し、Ln+1の補間データU,M,Lを得る動作を示
すものである。59は補間後の出力データである。 サンプルの上位,中位,下位のうち複数のシンボルが誤
った場合は論理和をとればよい。
【0030】以上のように本実施例によれば、ADコン
バータおよびDAコンバータとデータ処理部の間に変換
手段を設け、回転ヘッドの回転数とデータ処理フレーム
周期を切り換えるシステム制御回路およびタイミング発
生回路を設けることにより、16ビットまたは24ビッ
トのオーディオ信号を記録できるデジタル記録再生装置
を提供できる(第1の目的に対応)。
バータおよびDAコンバータとデータ処理部の間に変換
手段を設け、回転ヘッドの回転数とデータ処理フレーム
周期を切り換えるシステム制御回路およびタイミング発
生回路を設けることにより、16ビットまたは24ビッ
トのオーディオ信号を記録できるデジタル記録再生装置
を提供できる(第1の目的に対応)。
【0031】図7は本発明の第2の実施例のデジタル記
録再生装置の補間処理動作を示すものである。第1の実
施例と異なるのは補間制御回路54及び補間回路56で
ある。図7に従って説明する。図7(a)は24ビット
オーディオデータの上位ビットuにエラーがある場合に
、その前後のサンプルの内上位ビットuと中位ビットm
のみを使って平均値補間する。平均値補間は2サンプル
分の16ビットデータを加算すると17ビットになるの
で1ビット下位シフトする。下位ビットLの残り7ビッ
トには固定データ「0000000」を充てる。図7(
b)は24ビットオーディオデータの中位ビットmにエ
ラーがある場合であるが、この場合も図7(a)と同様
に前後のサンプルの内上位ビットuと中位ビットmのみ
を使って平均値補間する。図7(c)は24ビットオー
ディオデータの下位ビットlにエラーがある場合である
。この場合、下位ビットの重みが上位ビットに比べて軽
いので無視しても差し支えない。このようにする方がむ
しろ精度が高められることが多い。それは、前後平均値
の方が正しい値から遠ざかることが多いためである。 これにより、回路規模の点から24ビットの加算器より
16ビットの加算器の方が小さく、一時記憶レジスタの
語長も8ビットだけ簡略化できる。さらに、シリアル処
理をする場合のタイミングマージンが生まれるなどの効
果も得られる。図7(a),(b)の変形として下位ビ
ットに固定値を充てる代わりに、下位ビットを無変換と
してもよい。そうすれば、さらに簡略化できる。
録再生装置の補間処理動作を示すものである。第1の実
施例と異なるのは補間制御回路54及び補間回路56で
ある。図7に従って説明する。図7(a)は24ビット
オーディオデータの上位ビットuにエラーがある場合に
、その前後のサンプルの内上位ビットuと中位ビットm
のみを使って平均値補間する。平均値補間は2サンプル
分の16ビットデータを加算すると17ビットになるの
で1ビット下位シフトする。下位ビットLの残り7ビッ
トには固定データ「0000000」を充てる。図7(
b)は24ビットオーディオデータの中位ビットmにエ
ラーがある場合であるが、この場合も図7(a)と同様
に前後のサンプルの内上位ビットuと中位ビットmのみ
を使って平均値補間する。図7(c)は24ビットオー
ディオデータの下位ビットlにエラーがある場合である
。この場合、下位ビットの重みが上位ビットに比べて軽
いので無視しても差し支えない。このようにする方がむ
しろ精度が高められることが多い。それは、前後平均値
の方が正しい値から遠ざかることが多いためである。 これにより、回路規模の点から24ビットの加算器より
16ビットの加算器の方が小さく、一時記憶レジスタの
語長も8ビットだけ簡略化できる。さらに、シリアル処
理をする場合のタイミングマージンが生まれるなどの効
果も得られる。図7(a),(b)の変形として下位ビ
ットに固定値を充てる代わりに、下位ビットを無変換と
してもよい。そうすれば、さらに簡略化できる。
【0032】以上のように本実施例によれば、ADコン
バータおよびDAコンバータとデータ処理部の間に変換
手段を設け、変換手段は上位側だけに作用する補間回路
を設けることにより、回路規模が縮小され、16ビット
モードと共用できるようになり、タイミングマージンが
生まれるなどの効果も備えるデジタル記録再生装置を提
供できる(第2の目的に対応)。
バータおよびDAコンバータとデータ処理部の間に変換
手段を設け、変換手段は上位側だけに作用する補間回路
を設けることにより、回路規模が縮小され、16ビット
モードと共用できるようになり、タイミングマージンが
生まれるなどの効果も備えるデジタル記録再生装置を提
供できる(第2の目的に対応)。
【0033】図8は本発明の第3の実施例のデジタル記
録再生装置の変換処理動作を示すものである。第1の実
施例と異なるのは並べ換え回路51および並べ換え回路
55である。図8に従って説明する。図8(a)は記録
における24ビットオーディオデータから中間16ビッ
トオーディオデータへ変換する方法を示す概念図である
。第1の実施例では図5(a)に相当する。ただし、簡
単のため1チャンネルだけを取り出して表す。図示のよ
うに、4サンプルごとに区切って変換処理をする。これ
らを中間16ビットオーディオデータとする方法は、各
サンプルの上位ビットu,中位ビットmを前詰めにし、
各サンプルの下位ビットlは集めて後ろ詰めとなるよう
配置交換する。すなわち、Lnのu,mをAnとし、L
n+1のu,mをAn+1、Ln+2のu,mをAn+
2、Ln+3のu,mをAn+3、LnのlとLn+1
のlをAn+4、Ln+2のlとLn+3のlをAn+
4とする。以降は第1の実施例と同様にして記録する。
録再生装置の変換処理動作を示すものである。第1の実
施例と異なるのは並べ換え回路51および並べ換え回路
55である。図8に従って説明する。図8(a)は記録
における24ビットオーディオデータから中間16ビッ
トオーディオデータへ変換する方法を示す概念図である
。第1の実施例では図5(a)に相当する。ただし、簡
単のため1チャンネルだけを取り出して表す。図示のよ
うに、4サンプルごとに区切って変換処理をする。これ
らを中間16ビットオーディオデータとする方法は、各
サンプルの上位ビットu,中位ビットmを前詰めにし、
各サンプルの下位ビットlは集めて後ろ詰めとなるよう
配置交換する。すなわち、Lnのu,mをAnとし、L
n+1のu,mをAn+1、Ln+2のu,mをAn+
2、Ln+3のu,mをAn+3、LnのlとLn+1
のlをAn+4、Ln+2のlとLn+3のlをAn+
4とする。以降は第1の実施例と同様にして記録する。
【0034】図8(b)は再生における中間16ビット
オーディオデータから24ビットオーディオデータへの
変換方法を表す概念図である。図8(a)の逆変換を行
い、24ビットオーディオデータを再生する。
オーディオデータから24ビットオーディオデータへの
変換方法を表す概念図である。図8(a)の逆変換を行
い、24ビットオーディオデータを再生する。
【0035】さて、ここでインターリーブの関係に着目
する。前述の通り、16ビットモードでは、どちらか一
方のヘッドが目詰まりをおこして再生不良となった場合
でも、他方のヘッドで少なくとも1つおきのサンプルデ
ータが得られ、1つおきのサンプルデータを使って補間
処理をして、再生音のダメージを最小にするようにして
いる(図12参照)。従って、24ビットの場合には中
間16ビットオーディオデータにおいて、その効果が得
られる。すなわち、図8(b)で中間16ビットオーデ
ィオデータの偶数サンプルAn,An+2,An+4,
・・・が欠落したとする。このとき、24ビットオーデ
ィオデータの上位ビットu,中位ビットmに注目すると
、Ln+1,Ln+3,・・・では正しいデータが得ら
れ、上位ビットu,中位ビットmのみで補間処理すれば
概ね聞き易い音が再生できる。このようにして再生音の
ダメージを最小にするようにしている。
する。前述の通り、16ビットモードでは、どちらか一
方のヘッドが目詰まりをおこして再生不良となった場合
でも、他方のヘッドで少なくとも1つおきのサンプルデ
ータが得られ、1つおきのサンプルデータを使って補間
処理をして、再生音のダメージを最小にするようにして
いる(図12参照)。従って、24ビットの場合には中
間16ビットオーディオデータにおいて、その効果が得
られる。すなわち、図8(b)で中間16ビットオーデ
ィオデータの偶数サンプルAn,An+2,An+4,
・・・が欠落したとする。このとき、24ビットオーデ
ィオデータの上位ビットu,中位ビットmに注目すると
、Ln+1,Ln+3,・・・では正しいデータが得ら
れ、上位ビットu,中位ビットmのみで補間処理すれば
概ね聞き易い音が再生できる。このようにして再生音の
ダメージを最小にするようにしている。
【0036】以上のように本実施例によれば、ADコン
バータおよびDAコンバータとデータ処理部の間に変換
手段を設け、変換手段は図8のようにデータの配置を転
換することで、16ビットモードと同様のインターリー
ブ効果を24ビットモードで作用させることができ、再
生音のダメージを最小にするようなデジタル記録再生装
置を提供できる(第3の目的に対応)。
バータおよびDAコンバータとデータ処理部の間に変換
手段を設け、変換手段は図8のようにデータの配置を転
換することで、16ビットモードと同様のインターリー
ブ効果を24ビットモードで作用させることができ、再
生音のダメージを最小にするようなデジタル記録再生装
置を提供できる(第3の目的に対応)。
【0037】現時点では24ビットのADコンバータお
よび24ビットのDAコンバータを実現することは難し
い。開示された技術では、20ビットのコンバータがあ
るが、これからオーバーサンプリング技術の発展などに
より、さらに精度向上が図られると予測できる。本発明
は以上述べた24ビットのデジタル記録再生装置を提供
するものであるが、17ビットないし24ビットの間の
データについては、下位ビットに固定値を充てるように
して機能することが可能であり、将来の展開性で優れて
いるといえるものである。
よび24ビットのDAコンバータを実現することは難し
い。開示された技術では、20ビットのコンバータがあ
るが、これからオーバーサンプリング技術の発展などに
より、さらに精度向上が図られると予測できる。本発明
は以上述べた24ビットのデジタル記録再生装置を提供
するものであるが、17ビットないし24ビットの間の
データについては、下位ビットに固定値を充てるように
して機能することが可能であり、将来の展開性で優れて
いるといえるものである。
【0038】ただし、本発明は24ビットモードに限定
するものでなく、17ビットないし24ビットの間のデ
ータについて、あるいはそれ以上のビット数でも適用で
きる。(表3)はビット数とフレーム内サンプル数の関
係およびビット数とフレーム周期の関係を表すものであ
る。(表3)において、サンプル数が整数であれば1フ
レームで完結するが、小数ならば数フレーム一巡で完結
することになる。
するものでなく、17ビットないし24ビットの間のデ
ータについて、あるいはそれ以上のビット数でも適用で
きる。(表3)はビット数とフレーム内サンプル数の関
係およびビット数とフレーム周期の関係を表すものであ
る。(表3)において、サンプル数が整数であれば1フ
レームで完結するが、小数ならば数フレーム一巡で完結
することになる。
【0039】
【表3】
【0040】図9は20ビットモードにおける変換手段
の処理方法の概念を表す図である。20ビットモードで
は16との最小公倍数の関係により、チャンネルあたり
8サンプルをまとめて、前処理する必要がある。タイミ
ング発生回路7はフレーム周期24msを各部に供給す
る。これ以外の各部の構成および作用と効果は24ビッ
トの場合と概略同じである。図9(a)と図9(b)で
異なるのは以下の通りである。図9(a)はチャンネル
当り4サンプルをまとめて前処理できるので回路を簡略
にできるが、インターリーブ効果が不十分となる。図9
(b)はチャンネルあたり8サンプルをまとめて前処理
するので回路はやや大きくなるが、インターリーブ効果
が十分発揮できる。
の処理方法の概念を表す図である。20ビットモードで
は16との最小公倍数の関係により、チャンネルあたり
8サンプルをまとめて、前処理する必要がある。タイミ
ング発生回路7はフレーム周期24msを各部に供給す
る。これ以外の各部の構成および作用と効果は24ビッ
トの場合と概略同じである。図9(a)と図9(b)で
異なるのは以下の通りである。図9(a)はチャンネル
当り4サンプルをまとめて前処理できるので回路を簡略
にできるが、インターリーブ効果が不十分となる。図9
(b)はチャンネルあたり8サンプルをまとめて前処理
するので回路はやや大きくなるが、インターリーブ効果
が十分発揮できる。
【0041】以上のように本実施例によれば、ADコン
バータおよびDAコンバータとデータ処理部の間に変換
手段を設け、変換手段は図9のようにデータの配置を転
換することで、回転ヘッドの回転数とデータ処理フレー
ム周期を切り換えるシステム制御回路およびタイミング
発生回路を設けることにより、20ビットのオーディオ
信号を記録できるデジタル記録再生装置を提供できる(
第4の目的に対応)。
バータおよびDAコンバータとデータ処理部の間に変換
手段を設け、変換手段は図9のようにデータの配置を転
換することで、回転ヘッドの回転数とデータ処理フレー
ム周期を切り換えるシステム制御回路およびタイミング
発生回路を設けることにより、20ビットのオーディオ
信号を記録できるデジタル記録再生装置を提供できる(
第4の目的に対応)。
【0042】また、非オーディオデータの記録再生に供
する場合には、テープ上に非オーディオデータであるこ
とを表す識別コードを記録してあるので、再生時にこれ
を検出したら、システム制御回路8は補間制御回路54
に指令して、データ処理部6からのフラグデータに関わ
らず補間動作を停止するように、補間制御信号の処理を
行う。これによって、元々正しいデータであるのに補間
処理によってデータが化けることが波及伝搬するのを防
止することができる(第5の目的に対応)。
する場合には、テープ上に非オーディオデータであるこ
とを表す識別コードを記録してあるので、再生時にこれ
を検出したら、システム制御回路8は補間制御回路54
に指令して、データ処理部6からのフラグデータに関わ
らず補間動作を停止するように、補間制御信号の処理を
行う。これによって、元々正しいデータであるのに補間
処理によってデータが化けることが波及伝搬するのを防
止することができる(第5の目的に対応)。
【0043】
【発明の効果】以上のように本発明は、16ビットのデ
ジタルデータn個をフレーム構成してインターリーブと
誤り訂正データおよびサブコードの付加を行うデータ処
理部と(6)、2n/3個ないしn個の16ビットない
し24ビットのデジタルデータを入力して並べ換えを行
ってn個の中間16ビットのデジタルデータに変換する
変換手段(5)と、中間16ビットのデジタルデータn
個をフレーム構成してデインターリーブと誤り訂正及び
停止機能を有する補間処理を行うとともに、サブコード
を読み出すデータ処理部(6)と、n個の中間16ビッ
トデジタルデータを入力して並べ換えを行い16n/1
7個の17ビットデジタルデータないし2n/3個の2
4ビットデジタルデータに変換する変換手段(5)と、
フレームのサンプル数が16n/17個ないし2n/3
個になるようフレームのタイミングを発生するタイミン
グ発生回路(7)と、動作モードを制御するシステム制
御回路(8)とを設けることにより、ADコンバータお
よびDAコンバータとデータ処理部の間に設けた変換手
段により多ビットのオーディオデータを中間16ビット
オーディオデータに変換して16ビットのデータ処理部
を動作させ、あるいはその逆の変換をして多ビット(1
6ないし24ビット)の再生オーディオデータが得られ
る。また、オーディオデータの数サンプルを上位ビット
を保存するよう並べ換えて記録するので、再生時に変換
手段で上位ビットの補間制御フラグだけを使って上位ビ
ットだけを補間するように動作させ、補間処理のための
回路を簡略化できる。
ジタルデータn個をフレーム構成してインターリーブと
誤り訂正データおよびサブコードの付加を行うデータ処
理部と(6)、2n/3個ないしn個の16ビットない
し24ビットのデジタルデータを入力して並べ換えを行
ってn個の中間16ビットのデジタルデータに変換する
変換手段(5)と、中間16ビットのデジタルデータn
個をフレーム構成してデインターリーブと誤り訂正及び
停止機能を有する補間処理を行うとともに、サブコード
を読み出すデータ処理部(6)と、n個の中間16ビッ
トデジタルデータを入力して並べ換えを行い16n/1
7個の17ビットデジタルデータないし2n/3個の2
4ビットデジタルデータに変換する変換手段(5)と、
フレームのサンプル数が16n/17個ないし2n/3
個になるようフレームのタイミングを発生するタイミン
グ発生回路(7)と、動作モードを制御するシステム制
御回路(8)とを設けることにより、ADコンバータお
よびDAコンバータとデータ処理部の間に設けた変換手
段により多ビットのオーディオデータを中間16ビット
オーディオデータに変換して16ビットのデータ処理部
を動作させ、あるいはその逆の変換をして多ビット(1
6ないし24ビット)の再生オーディオデータが得られ
る。また、オーディオデータの数サンプルを上位ビット
を保存するよう並べ換えて記録するので、再生時に変換
手段で上位ビットの補間制御フラグだけを使って上位ビ
ットだけを補間するように動作させ、補間処理のための
回路を簡略化できる。
【0044】次に、上位ビット部分についてサンプルの
奇偶を16ビットモードと同じになるよう並べ換えて記
録するので、再生時に上位ビット部分のみ補間処理をす
ることで、ヘッド目詰まりなどのバーストエラーに対す
る保護能力を高めることができる。
奇偶を16ビットモードと同じになるよう並べ換えて記
録するので、再生時に上位ビット部分のみ補間処理をす
ることで、ヘッド目詰まりなどのバーストエラーに対す
る保護能力を高めることができる。
【0045】さらに、20ビットの専用モードで8サン
プル毎に並べ換え部分についてサンプルの奇偶を16ビ
ットモードと同じになるよう並べ換え、上位ビット部分
についてサンプルの奇偶を16ビットモードと同じにな
るよう並べ換えて記録するので、再生時に上位ビット部
分のみ補間処理をすることで、ヘッド目詰まりなどのバ
ーストエラーに対する保護能力を20ビットの専用モー
ドで高めることができる。
プル毎に並べ換え部分についてサンプルの奇偶を16ビ
ットモードと同じになるよう並べ換え、上位ビット部分
についてサンプルの奇偶を16ビットモードと同じにな
るよう並べ換えて記録するので、再生時に上位ビット部
分のみ補間処理をすることで、ヘッド目詰まりなどのバ
ーストエラーに対する保護能力を20ビットの専用モー
ドで高めることができる。
【0046】また、非オーディオデータの記録再生に供
する場合には16ビットモードまたは24ビットモード
のどちらであっても補間動作を停止して、補間処理が元
々正しいデータにまで波及伝搬してデータを破壊するの
を防止できる。
する場合には16ビットモードまたは24ビットモード
のどちらであっても補間動作を停止して、補間処理が元
々正しいデータにまで波及伝搬してデータを破壊するの
を防止できる。
【図1】本発明の第1の実施例におけるデジタル記録再
生装置の要部構成を示すブロック図。
生装置の要部構成を示すブロック図。
【図2】本発明の第1の実施例における変換手段5の構
成を示すブロック図。
成を示すブロック図。
【図3】(a)は図2の変換手段5における並べ換え回
路51の構成を示すブロック図。 (b)は同じく並べ換え回路55の構成を示すブロック
図。
路51の構成を示すブロック図。 (b)は同じく並べ換え回路55の構成を示すブロック
図。
【図4】(a)は16ビットモードのオーディオデータ
からシンボルへの変換動作を示す説明図。 (b)は16ビットモードのシンボルからオーディオデ
ータへの逆変換動作を示す説明図。
からシンボルへの変換動作を示す説明図。 (b)は16ビットモードのシンボルからオーディオデ
ータへの逆変換動作を示す説明図。
【図5】(a)は24ビットモードのオーディオデータ
からシンボルへの変換動作を示す説明図。 (b)は24ビットモードのシンボルからオーディオデ
ータへの逆変換動作を示す説明図。
からシンボルへの変換動作を示す説明図。 (b)は24ビットモードのシンボルからオーディオデ
ータへの逆変換動作を示す説明図。
【図6】(a)は本発明の第1の実施例における24ビ
ットモードで上位ビットがエラーした場合の補間動作を
示す説明図。 (b)は同じく中位ビットがエラーした場合の補間動作
を示す説明図。 (c)は同じく下位ビットがエラーした場合の補間動作
を示す説明図。
ットモードで上位ビットがエラーした場合の補間動作を
示す説明図。 (b)は同じく中位ビットがエラーした場合の補間動作
を示す説明図。 (c)は同じく下位ビットがエラーした場合の補間動作
を示す説明図。
【図7】(a)は本発明の第2の実施例における24ビ
ットモードで上位ビットがエラーした場合の補間動作を
示す説明図。 (b)は同じく中位ビットがエラーした場合の補間動作
を示す説明図。 (c)は同じく下位ビットがエラーの場合した補間動作
を示す説明図。
ットモードで上位ビットがエラーした場合の補間動作を
示す説明図。 (b)は同じく中位ビットがエラーした場合の補間動作
を示す説明図。 (c)は同じく下位ビットがエラーの場合した補間動作
を示す説明図。
【図8】(a)は本発明の第3の実施例における24ビ
ットモードのオーディオデータからシンボルへの変換動
作を示す説明図。 (b)は本発明の第3の実施例における24ビットモー
ドのシンボルからオーディオデータへの逆変換動作を示
す説明図。
ットモードのオーディオデータからシンボルへの変換動
作を示す説明図。 (b)は本発明の第3の実施例における24ビットモー
ドのシンボルからオーディオデータへの逆変換動作を示
す説明図。
【図9】(a)は本発明の第4の実施例における20ビ
ットモードのオーディオデータからシンボルへの変換動
作を示す説明図。 (b)は本発明の第4の実施例における20ビットモー
ドのシンボルからオーディオデータへの逆変換動作を示
す説明図。
ットモードのオーディオデータからシンボルへの変換動
作を示す説明図。 (b)は本発明の第4の実施例における20ビットモー
ドのシンボルからオーディオデータへの逆変換動作を示
す説明図。
【図10】従来例におけるデジタル記録再生装置の要部
構成を示すブロック図。
構成を示すブロック図。
【図11】(a)は従来例におけるデジタル記録再生装
置の補間動作を示す説明図。 (b)は同じく補間動作を示す説明図。
置の補間動作を示す説明図。 (b)は同じく補間動作を示す説明図。
【図12】(a)はDATの+アジマスヘッドが記録す
るオーディオデータの概念を表す説明図。 (b)はDATの−アジマスヘッドが記録するオーディ
オデータの概念を表す説明図。
るオーディオデータの概念を表す説明図。 (b)はDATの−アジマスヘッドが記録するオーディ
オデータの概念を表す説明図。
1,2 ADコンバータ
3,4 DAコンバータ
5 変換手段
6 データ処理部
7 タイミング発生回路
8 システム制御回路
9 インターリーブ回路
10 データバス
11 記録信号変調部
12 誤り訂正回路
13 デインターリーブ回路
16 再生信号復調部
20 メモリ
21 回転ヘッド
22 テープ
51,55 並べ換え回路
49,52 切換回路
53 分配回路
54 補間制御回路
56 補間回路
Claims (5)
- 【請求項1】 所定の時間区間ごとにサンプリングお
よび量子化して得た17ビットないし24ビットのデジ
タルデータを記録した媒体からヘッドを用いて再生する
デジタル記録再生装置において、前記媒体から再生し復
調したサンプル数n個(nは正の整数)の中間16ビッ
トデータをフレーム構成してデインターリーブと誤り訂
正を行うようにしたデータ処理部と、前記サンプル数n
個の中間16ビットデータを入力して並べ換えを行って
サンプル数16n/17個の17ビットデータないしサ
ンプル数2n/3個の24ビットデータに変換する変換
手段と、前記フレーム中のサンプル数が16n/17個
ないし2n/3個になるようフレームのタイミングを発
生するタイミング発生回路とを備え,前記変換手段は、
サンプル数n個の16ビットデータをそのまま通す16
ビットモードと、サンプル数n個の中間16ビットデー
タをサンプル数2n/3個の24ビットデータに変換し
て通す24ビットモードとを有し、前記2つのモードを
切り換え、前記データ処理部から変換手段へ出力するデ
ータの内容と速度を切り換えるとともに、タイミング発
生回路のフレーム周期を変更するシステム制御回路を備
えたデジタル記録再生装置。 - 【請求項2】 変換手段は、24ビットモード時には
17ないし24ビットのデータを補間し、16ビットモ
ード時には16ビットのデータを補間する補間回路と、
データ処理部からの補間制御フラグに基づいて前記補間
回路の補間動作を24ビットモード時には17ないし2
4ビットのデータを補間するよう制御し、16ビットモ
ード時には16ビットのデータを補間するように制御す
る補間制御回路とを備えた請求項1記載のデジタル記録
再生装置。 - 【請求項3】 変換手段は、24ビットモード時には
17ないし24ビットのデータの上位ビットに対応する
補間制御フラグを有効とし、それ以外を無効にして補間
をする補間制御回路を備えた請求項2記載のデジタル記
録再生装置。 - 【請求項4】 変換手段は、24ビットモード時には
17ないし24ビットのデータの上位ビットだけを取り
出して補間を行い、残りの下位側ビットに固定値または
補間前の値を充てるようにした請求項2記載のデジタル
記録再生装置。 - 【請求項5】 変換手段は、24ビットモードおよび
16ビットモードの両モードにおいて、前記システム制
御回路の指令によってデータ処理部からの補間制御フラ
グに関わらず、補間制御フラグを止めるか補間回路を制
御して補間動作を停止するようにした請求項2記載のデ
ジタル記録再生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6447591A JPH04301262A (ja) | 1991-03-28 | 1991-03-28 | デジタル記録再生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6447591A JPH04301262A (ja) | 1991-03-28 | 1991-03-28 | デジタル記録再生装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04301262A true JPH04301262A (ja) | 1992-10-23 |
Family
ID=13259294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6447591A Pending JPH04301262A (ja) | 1991-03-28 | 1991-03-28 | デジタル記録再生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04301262A (ja) |
-
1991
- 1991-03-28 JP JP6447591A patent/JPH04301262A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4541093A (en) | Method and apparatus for error correction | |
JPH07118159B2 (ja) | Pcm信号記録方法 | |
US4403261A (en) | Method and apparatus for editing digital signal | |
KR900003595B1 (ko) | Pcm 신호를 기록하기 위한 방법 및 장치 | |
JPS61236074A (ja) | Pcm信号記録再生装置 | |
JPS607651A (ja) | デイジタル情報信号の記録装置 | |
US4227221A (en) | PCM Recording apparatus | |
EP0395125B1 (en) | A PCM recording and reproducing apparatus | |
US4491882A (en) | Disc players | |
JPH0377589B2 (ja) | ||
JPH04301262A (ja) | デジタル記録再生装置 | |
JPH04313862A (ja) | デジタル記録再生装置 | |
JPS58161117A (ja) | Pcm記録再生装置 | |
KR100265446B1 (ko) | 복수 채널 데이타 레코더 | |
JPH04330669A (ja) | ディジタル磁気記録再生装置 | |
JP3242643B2 (ja) | ディジタル信号重ね記録方法 | |
JPS6128224A (ja) | 符号化復号化装置 | |
JP3043823B2 (ja) | Pcm音声記録装置 | |
JPH0563860B2 (ja) | ||
JPH0136319B2 (ja) | ||
JP2702674B2 (ja) | データ記録方法 | |
JPH0581785A (ja) | 記録再生装置 | |
JPS6124062A (ja) | Pcm記録装置 | |
JPH09213012A (ja) | 磁気記録装置 | |
JPS62114165A (ja) | デイジタル音声信号記録再生装置 |