JPH04301262A - デジタル記録再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は高品質業務用録音に用い
るデジタル記録再生装置の信号変換処理とビットレート
制御に関するものである。

【０００２】

【従来の技術】近年、６．３ｍｍテープを用いた固定ヘ
ッド型のデジタル記録再生装置や回転ヘッド型のデジタ
ル・オーディオ・テープレコーダ（以下、ＤＡＴと略す
）などが実用化されている。

【０００３】従来のデジタル記録再生装置の例として、
１９８７年以降に発売されたＤＡＴを挙げることができ
る。詳細な技術規格は日本電子機械工業会発行の「ＥＩ
ＡＪＣＰ−２３０５　　ＤＡＴ　　Ｃａｓｓｅｔｔｅ　
　Ｓｙｓｔｅｍ　　Ｐａｒｔ１：Ｄｉｍｅｎｓｉｏｎ　
ａｎｄ　Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ」に示されて
いる。

【０００４】以下に、従来のデジタル記録再生装置の一
例としてＤＡＴについて説明する。図１０は従来のＤＡ
Ｔの概略の構成を示す要部ブロック図である。図１０に
おいて、１はオーディオ信号をサンプリング周期で１６
ビットのデジタルデータに変換するＡＤコンバータ、３
は１６ビットのデジタルデータをサンプリング周期ごと
にオーディオ信号に変換するＤＡコンバータ、６は入力
データをフレーム構成して処理し記録信号を生成すると
ともに、ヘッド再生信号を復調し、誤り保護などの処理
をして再生デジタルデータを復元するデータ処理部、２
１はテープ２２へ記録し再生信号を取り出す回転ヘッド
、２２は記録媒体としてのテープ、７は各部へ基準タイ
ミング信号を供給するタイミング発生回路、８は全体の
動作モードを設定するシステム制御回路である。

【０００５】以上のように構成されたデジタル記録再生
装置について、以下その動作について説明する。

【０００６】ＤＡＴでは回転ヘッド２１を２０００回転
／分で回してテープ２２をスキャンしている。１回転の
周期すなわち３０ｍｓをフレーム周期として記録タイミ
ングを決定する。１フレーム内にはオーディオ信号のデ
ータと誤り訂正データの他に、制御データやトラッキン
グ用のデータがある。ＤＡＴのサンプリング周波数は４
８ＫＨｚ，４４．１ＫＨｚ，３２ＫＨｚの３種類があり
、１６ビットリニア符号で４８ＫＨｚのサンプリング周
波数のものを４８ｋモードと呼ぶ。以下同様に４４ｋモ
ード，３２ｋモードという。このモード設定はシステム
制御回路８で行い、タイミング発生回路７が各部にクロ
ックを供給する。

【０００７】オーディオ信号のデータの量はサンプリン
グ周波数によって異なる。４８ｋモードの場合１４４０
サンプル、４４ｋモードは１３２３サンプル、３２ｋモ
ードでは９６０サンプルとなる。フレーム構成を共通と
し、ハードを簡単にするために４４ｋモードと３２ｋモ
ードではダミーサンプルを挿入して、４８ｋモードと同
様のフレーム構成となるようにしている。

【０００８】データ処理部６の記録動作は、入力したオ
ーディオ信号のデータをフレームごとに区切り、インタ
ーリーブ回路９でデータを分散してメモリ２０へ格納し
、誤り訂正回路１２において訂正チェック符号データを
算出してメモリへ格納し、その他の制御データとともに
、記録信号変調部１１で記録信号に変調し、回転ヘッド
２１を介してテープ２２へ記録する。再生動作は、テー
プ２２の記録データを回転ヘッド２１で読み出し、デー
タ処理部６へ入力する。データ処理部６においては、再
生信号復調部１６でデータを復調し、メモリ２０へ格納
し、これを誤り訂正回路１２で訂正して、メモリ２０へ
再格納し、デインターリーブ回路１３で分散したデータ
を元に戻し、誤りがあるサンプルは補間回路１４で補間
して、オーディオ信号のデータ３３として出力し、ＤＡ
コンバータ３へ供給する。なお、誤りがある場合は誤り
訂正回路１２はメモリ２０にその情報フラグを格納する
ので、補間制御回路１５でその情報フラグを読み出して
サンプルに対応づけて補間回路１４を制御する。補間し
たことを示すフラグ信号ＩＰＦは補間制御回路１５の出
力３７から取り出して外部でモニタできる。この様子を
表すタイミングチャートを図１１に示す。図１１（ａ）
は補間前のデータの上位バイトに訂正能力を越える誤り
がある場合の補間フラグ信号ＩＰＦと補間後のデータを
示すものである。また、図１１（ｂ）は補間前のデータ
Ｌ（ｎ＋１）の下位バイトに訂正能力を越える誤りがあ
る場合の補間フラグ信号ＩＰＦと補間後のデータを示す
ものである。補間前のデータの上位バイトまたは下位バ
イトの何れかに訂正能力を越える誤りがある場合には、
上位下位ともに誤りであるとして前後のサンプルデータ
を用いて補間するようにしている。

【０００９】また、ＤＡＴではアジマスの異なる２つの
ヘッドを用いて、ガードバンドの無い高密度記録を行っ
ている。２つのヘッドは回転シリンダ上に対向して配置
し、それぞれの記録データ群で誤り訂正を行うようにし
ている。これらのヘッドをそれぞれ＋アジマスヘッドお
よび−アジマスヘッドとする。図１２（ａ）はＤＡＴの
＋アジマスヘッドが記録するオーディオデータの概念を
表す説明図であり、同図（ｂ）はＤＡＴの−アジマスヘ
ッドが記録するオーディオデータの概念を表す説明図で
ある。図１２より、どちらか一方のヘッドが目詰まりを
おこして再生不良となった場合でも、他方のヘッドで少
なくとも１つおきのサンプルデータが得られる。その１
つおきのサンプルデータを使って補間処理をして、再生
音のダメージを最小にするようにしている。

【００１０】

【発明が解決しようとする課題】しかしながら上記従来
の構成では、オーディオ信号の量子化が１６ビットであ
るために、理論Ｓ／Ｎ比が９８ｄＢまでしか得られない
。このことは、過大入力に対するマージンを大きくする
ことが要求される業務用のデジタル記録再生装置として
は、平均入力レベルを低い方へ領域移動して記録レベル
を設定するので、実質的に利用するダイナミックレンジ
が狭くなり、その結果Ｓ／Ｎ比が不十分となる問題を有
していた。

【００１１】本発明は上記従来の問題点を解決するもの
で、１７ビットないし２４ビットのオーディオ信号を記
録再生できるデジタル記録再生装置を提供することを第
１の目的とする。また、２４ビットのモードと１６ビッ
トのモードで補間処理回路を共用するとともに簡略にす
ることを第２の目的とする。さらに、２４ビットの記録
再生においてインターリーブ効果が最大となるデータ配
置を備えることを第３の目的とする。同様に、２０ビッ
トのオーディオ信号を記録できるデジタル記録再生装置
を提供することを第４の目的とする。また、非オーディ
オデータの記録再生に供する場合には２４ビットのモー
ドであっても補間動作を停止して、補間処理が元々正し
いデータにまで波及伝搬するのを防止することを第５の
目的とする。

【００１２】

【課題を解決するための手段】この目的を達成するため
に本発明のデジタル記録再生装置は、サンプル数１６ｎ
／１７個（ｎは正の整数）の１７ビットデータないしサ
ンプル数２ｎ／３個の２４ビットデータを入力して並べ
換えを行ってサンプル数ｎ個の中間１６ビットデータに
変換する変換手段と、前記サンプル数ｎ個の中間１６ビ
ットデータをフレーム構成してインターリーブと誤り訂
正データの付加を行い、変調して前記媒体に記録するデ
ータ処理部と、前記フレーム中のサンプル数が１６ｎ／
１７個ないし２ｎ／３個になるようフレームのタイミン
グを発生するタイミング発生回路とを備えている。また
、２４ビットモード時には１７ないし２４ビットのデー
タを補間し、１６ビットモード時には１６ビットのデー
タを補間する補間回路と、これを制御する補間制御回路
とを備えている。

【００１３】

【作用】本発明は上記した構成により、システム制御回
路が１７ないし２４ビットモードの動作指令を出すと、
タイミング発生回路でビット数の増加分だけフレーム周
期を短くしてフレーム周期内のサンプル数を調整し、Ａ
ＤコンバータおよびＤＡコンバータとデータ処理部の間
に設けた変換手段により多ビットのオーディオデータを
中間１６ビットオーディオデータに変換して１６ビット
のデータ処理部を動作させ、あるいはその逆の変換をし
て２４ビットの再生オーディオデータが得られる。

【００１４】また、変換手段がオーディオデータの数サ
ンプルを上位ビットを保存するよう並べ換えて記録する
ので、再生時に変換手段で上位の補間制御フラグだけを
使って上位ビットだけを補間するように動作させる。こ
れにより補間処理のための回路が簡略化される。

【００１５】次に、変換手段が上位ビット部分について
サンプルの奇偶を１６ビットモードと同じになるよう並
べ換えて記録するので、再生時に上位ビット部分のみ補
間処理を作用させる。これにより、ヘッド目詰まりなど
のバーストエラーに対する保護能力を高めることができ
る。

【００１６】さらに、変換手段が２０ビットの専用モー
ドで８サンプルごとに並べ換え部分についてサンプルの
奇偶を１６ビットモードと同じになるよう並べ換え、上
位ビット部分についてサンプルの奇偶を１６ビットモー
ドと同じになるよう並べ換えて記録するので、再生時に
上位ビット部分のみ補間処理をする。これにより、ヘッ
ド目詰まりなどのバーストエラーに対する保護能力を高
めることができる。

【００１７】

【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。

【００１８】図１は本発明の第１の実施例における磁気
記録再生装置の構成を示す要部ブロック図である。図１
において、２はオーディオ信号を２４ビットデータに変
換するＡＤコンバータ、４は２４ビットデータをオーデ
ィオ信号に変換するＤＡコンバータ、５はＡＤコンバー
タ１，ＡＤコンバータ２のデータを入力してデータ順と
データレートを変換してデータ処理部６へ出力するとと
もに、データ処理部６からのデータを変換してＤＡコン
バータ３またはＤＡコンバータ４へ出力する変換手段で
ある。変換手段５はタイミング発生回路７およびシステ
ム制御回路８からの信号を受けて動作を切り換えるよう
にしている。なお、従来例と同じ構成要素には同一符号
を付けている。

【００１９】また、図２は変換手段５の詳細なブロック
図である。図２において、５１はＡＤコンバータ２の２
４ビットオーディオデータ６２を中間１６ビットオーデ
ィオデータに変換する並べ換え回路、５２は１６ビット
オーディオデータ６１と２４ビットオーディオデータ６
２を切り換えてデータ処理部６へ出力する切換回路、ま
た、５５はデータ処理部６から入力される中間１６ビッ
トオーディオデータ３３を２４ビットオーディオデータ
へ変換する並べ換え回路、４９はデータ処理部６からの
データ３３および並べ換え回路５５の出力のうち一方を
信号４０により切り換える切換回路、５６は切換回路４
９の出力５７を入力し補間制御回路５４の制御信号５８
によって前後のデータを利用する補間を行い、補間処理
したデータを出力する補間回路、５４はデータ処理部６
から供給される補間制御信号３９に基づいて１６ビット
または２４ビットのモードに合わせた制御信号５８を作
り出す補間制御回路である。

【００２０】図３は並べ換え回路５１及び並べ換え回路
５５の内部構成を示すブロック図である。図３より、並
べ換え回路５１および並べ換え回路５５は、近接する数
サンプルのオーディオ信号を一時的に蓄えるシリパラ変
換器と、パラシリ変換器と、パラレルデータ線を交換す
る接続回路とで構成される。

【００２１】以上のように構成された本実施例のデジタ
ル記録再生装置について、以下その動作について説明す
る。本実施例は１６ビットモードと２４ビットモードの
２つの動作モードを有する。

【００２２】まず、１６ビットモードの動作について説
明する。図１において、１６ビットモードでは、システ
ム制御回路８およびタイミング発生回路７により、前述
した従来例と同様に全体を制御する。図２に示す変換手
段５は切換回路５２および分配回路５３によって、１６
ビットデータの入力および出力を並べ換え回路をバイパ
スして無加工のまま伝達する。記録する１６ビットの入
力は変換手段５の出力３１としてデータ処理部６へ供給
する。データ処理部６では８ビットに区切ったシンボル
単位で処理をするようにしている。１６ビットのオーデ
ィオデータからシンボルへの変換は図４（ａ）のように
、１６ビットのオーディオデータＬｎを上位８ビットｕ
と下位８ビットｌとに分け、それぞれシンボルＡｎｕと
Ａｎｌに変換する。同様に、オーディオデータＲｎもシ
ンボルＢｎｕとＢｎｌに変換する。この変換手段５以降
は従来と同様の処理となるので説明を省略する。また、
再生時においては再生したシンボルからの１６ビットの
オーディオデータへの変換は図４（ｂ）のように、シン
ボルＡｎｕとＡｎｌをオーディオデータＬｎ（上位８ビ
ットｕと下位８ビットｌ）に逆変換する。図から明かな
ように、２チャンネル（ステレオ）の場合ＡがＬ（左）
チャンネル、ＢがＲ（右）チャンネルに対応する。図２
において、データ処理部６からのデータ３３は切換回路
４９でそのまま補間回路５６へ供給するようシステム制
御回路８の出力４０に基づいて切り換える。補間制御回
路５４は同じく１６ビットモードに適合する補間タイミ
ングで補間回路５６を制御する。同時にシンボル単位の
補間制御フラグ信号３７（ＩＰＦ）を出力する。

【００２３】次に、２４ビットモードの動作について説
明する。まず、記録動作について説明する。ＡＤコンバ
ータ２で生成する２４ビットのデータ６２を変換手段５
へ供給すると、並べ換え回路５１はデータを８ビットご
とに区切り中間１６ビットオーディオデータを生成する
。図５（ａ）はこの変換を模式的に示す図である。すな
わち、２４ビットのオーディオデータＬｎ，Ｒｎ，Ｌｎ
＋１，Ｒｎ＋１，・・・をそれぞれ上位ビットｕ，中位
ビットｍ及び下位ビットｌに分け、Ｌｎのｕ，ｍを中間
１６ビットオーディオデータＡｎとし、ＬｎのｌとＲｎ
のｕをＢｎ、Ｌｎのｍ，ｌをＡｎ＋１、Ｌｎ＋１のｕ，
ｍをＢｎ＋１、・・・とする。中間１６ビットオーディ
オデータＡｎ，Ｂｎ，Ａｎ＋１，Ｂｎ＋１，・・・は、
Ａｎｕ，Ａｎｌ，Ｂｎｕ，Ｂｎｌ，Ａｎ＋１ｕ，Ａｎ＋
１ｌ，Ｂｎ＋１ｕ，Ｂｎ＋１ｌ，・・・とシンボルに変
換し、データ処理部６で以降の記録処理をする。この場
合、２４ビットモードであってもサンプリングの周期は
１６ビットモードと同一であるので、ビット数が増加し
た分だけ（すなわち１．５倍だけ）全体のビットレート
が増加する。中間１６ビットオーディオデータおよびシ
ンボルのレートも同じ係数で１．５倍だけ増加する。デ
ータ処理部６を１６ビットモードで同じ動作をさせるた
めには、回転ヘッド２１の周期を１／１．５倍として、
フレームのシンボル数を変えないようにすればよい。こ
の原理に基づき、システム制御回路８はタイミング発生
回路７にフレーム周期を１／１．５倍にするよう、すな
わち２０ｍｓとなるよう指令し、タイミング発生回路７
からデータ処理部６へ基準周期信号４２を供給する。タ
イミング発生回路７から変換手段５へはオーディオデー
タのサンプリングクロックおよびシンボルクロック４１
を供給する。なお、４０および４３は１６ビットモード
と２４ビットモードを切り換える制御信号である。この
制御信号を基にして、２４ビットモードで記録したこと
を表す識別コードをサブデータエリアに記録しておく。 これは、再生時にモードを判別するためである。識別コ
ードはメインＩＤと呼ぶサブデータ上に書く。前述のＥ
ＩＡＪ規格で既に規定するメインＩＤのＩＤ４（Ｑｕａ
ｕｔｉｚａｔｉｏｎ）を拡張して以下の（表１）の通り
に決める。

【００２４】

【表１】

【００２５】また、２４ビットモードではフレーム周期
が２０ｍｓになるため、タイムコードの記録方法を変更
する必要がある。サブコードのパックには３つのタイム
コードが規定されている。絶対時間，プログラム時間，
ランニング時間である。絶対時間はテープ媒体上の位置
を時間に換算するものであるので、変更せず１６ビット
モードと同様でよい。プログラム時間およびランニング
時間は実時間であるので、２４ビットモードでは次の（
表２）のように変更する。なお、５０（フレーム／秒）
で記録する場合、秒以下のフレーム番号は００から４９
の値が付与される。

【００２６】

【表２】

【００２７】次に、２４ビットモードでの再生動作の説
明をする。１６ビットモードと２４ビットモードを切り
換える制御信号は、再生信号から識別コードを読んで抽
出する。これに基づいて、システム制御回路８が全体の
モードを制御する。

【００２８】図５（ｂ）は２４ビットモードでの再生動
作における変換を模式的に示す図である。データ処理部
６で再生したシンボルＡｎｕ，Ａｎｌ，Ｂｎｕ，Ｂｎｌ
，・・・から２４ビットのオーディオデータＬｎ，Ｒｎ
，・・・を前述の動作と逆の変換により得る。

【００２９】図５（ａ）および図５（ｂ）から明らかな
ように、元の２４ビットオーディオデータと中間１６ビ
ットオーディオデータとはサンプルの対応が異なる。従
って、図１１に示すような従来と同じ補間はできない。 補間回路５６では切換回路４９の出力、すなわち２４ビ
ットオーディオデータを補間する。媒体欠陥などでエラ
ーが発生して訂正能力を越える誤りがあって、補間処理
が必要となる場合は、補間制御回路５４がメモリ２０の
フラグ３９を読み出し、シンボルに対応づけて、図５（
ａ），（ｂ）の変換則で２４ビットオーディオデータに
対応する補間制御信号５８を作り、補間回路５６へ供給
する。これらの信号のタイミングの一例を図６に示す。 図６のように、フラグ３９はシンボルごとに独立した情
報である。図６の（ａ）は２４ビットオーディオデータ
のＬｎ＋１サンプル中の上位ビットｕが誤っている場合
に、補間制御振幅５８を出力して前後のサンプルで平均
値を求めて補間データとする動作を示す。同様に、図６
の（ｂ），（ｃ）はそれぞれ中位ビットｍ，下位ビット
ｌが誤っている場合の、平均値補間の処理動作、すなわ
ち、前後のサンプルデータＬｎとＬｎ＋２との和を１／
２し、Ｌｎ＋１の補間データＵ，Ｍ，Ｌを得る動作を示
すものである。５９は補間後の出力データである。 サンプルの上位，中位，下位のうち複数のシンボルが誤
った場合は論理和をとればよい。

【００３０】以上のように本実施例によれば、ＡＤコン
バータおよびＤＡコンバータとデータ処理部の間に変換
手段を設け、回転ヘッドの回転数とデータ処理フレーム
周期を切り換えるシステム制御回路およびタイミング発
生回路を設けることにより、１６ビットまたは２４ビッ
トのオーディオ信号を記録できるデジタル記録再生装置
を提供できる（第１の目的に対応）。

【００３１】図７は本発明の第２の実施例のデジタル記
録再生装置の補間処理動作を示すものである。第１の実
施例と異なるのは補間制御回路５４及び補間回路５６で
ある。図７に従って説明する。図７（ａ）は２４ビット
オーディオデータの上位ビットｕにエラーがある場合に
、その前後のサンプルの内上位ビットｕと中位ビットｍ
のみを使って平均値補間する。平均値補間は２サンプル
分の１６ビットデータを加算すると１７ビットになるの
で１ビット下位シフトする。下位ビットＬの残り７ビッ
トには固定データ「０００００００」を充てる。図７（
ｂ）は２４ビットオーディオデータの中位ビットｍにエ
ラーがある場合であるが、この場合も図７（ａ）と同様
に前後のサンプルの内上位ビットｕと中位ビットｍのみ
を使って平均値補間する。図７（ｃ）は２４ビットオー
ディオデータの下位ビットｌにエラーがある場合である
。この場合、下位ビットの重みが上位ビットに比べて軽
いので無視しても差し支えない。このようにする方がむ
しろ精度が高められることが多い。それは、前後平均値
の方が正しい値から遠ざかることが多いためである。 これにより、回路規模の点から２４ビットの加算器より
１６ビットの加算器の方が小さく、一時記憶レジスタの
語長も８ビットだけ簡略化できる。さらに、シリアル処
理をする場合のタイミングマージンが生まれるなどの効
果も得られる。図７（ａ），（ｂ）の変形として下位ビ
ットに固定値を充てる代わりに、下位ビットを無変換と
してもよい。そうすれば、さらに簡略化できる。

【００３２】以上のように本実施例によれば、ＡＤコン
バータおよびＤＡコンバータとデータ処理部の間に変換
手段を設け、変換手段は上位側だけに作用する補間回路
を設けることにより、回路規模が縮小され、１６ビット
モードと共用できるようになり、タイミングマージンが
生まれるなどの効果も備えるデジタル記録再生装置を提
供できる（第２の目的に対応）。

【００３３】図８は本発明の第３の実施例のデジタル記
録再生装置の変換処理動作を示すものである。第１の実
施例と異なるのは並べ換え回路５１および並べ換え回路
５５である。図８に従って説明する。図８（ａ）は記録
における２４ビットオーディオデータから中間１６ビッ
トオーディオデータへ変換する方法を示す概念図である
。第１の実施例では図５（ａ）に相当する。ただし、簡
単のため１チャンネルだけを取り出して表す。図示のよ
うに、４サンプルごとに区切って変換処理をする。これ
らを中間１６ビットオーディオデータとする方法は、各
サンプルの上位ビットｕ，中位ビットｍを前詰めにし、
各サンプルの下位ビットｌは集めて後ろ詰めとなるよう
配置交換する。すなわち、Ｌｎのｕ，ｍをＡｎとし、Ｌ
ｎ＋１のｕ，ｍをＡｎ＋１、Ｌｎ＋２のｕ，ｍをＡｎ＋
２、Ｌｎ＋３のｕ，ｍをＡｎ＋３、ＬｎのｌとＬｎ＋１
のｌをＡｎ＋４、Ｌｎ＋２のｌとＬｎ＋３のｌをＡｎ＋
４とする。以降は第１の実施例と同様にして記録する。

【００３４】図８（ｂ）は再生における中間１６ビット
オーディオデータから２４ビットオーディオデータへの
変換方法を表す概念図である。図８（ａ）の逆変換を行
い、２４ビットオーディオデータを再生する。

【００３５】さて、ここでインターリーブの関係に着目
する。前述の通り、１６ビットモードでは、どちらか一
方のヘッドが目詰まりをおこして再生不良となった場合
でも、他方のヘッドで少なくとも１つおきのサンプルデ
ータが得られ、１つおきのサンプルデータを使って補間
処理をして、再生音のダメージを最小にするようにして
いる（図１２参照）。従って、２４ビットの場合には中
間１６ビットオーディオデータにおいて、その効果が得
られる。すなわち、図８（ｂ）で中間１６ビットオーデ
ィオデータの偶数サンプルＡｎ，Ａｎ＋２，Ａｎ＋４，
・・・が欠落したとする。このとき、２４ビットオーデ
ィオデータの上位ビットｕ，中位ビットｍに注目すると
、Ｌｎ＋１，Ｌｎ＋３，・・・では正しいデータが得ら
れ、上位ビットｕ，中位ビットｍのみで補間処理すれば
概ね聞き易い音が再生できる。このようにして再生音の
ダメージを最小にするようにしている。

【００３６】以上のように本実施例によれば、ＡＤコン
バータおよびＤＡコンバータとデータ処理部の間に変換
手段を設け、変換手段は図８のようにデータの配置を転
換することで、１６ビットモードと同様のインターリー
ブ効果を２４ビットモードで作用させることができ、再
生音のダメージを最小にするようなデジタル記録再生装
置を提供できる（第３の目的に対応）。

【００３７】現時点では２４ビットのＡＤコンバータお
よび２４ビットのＤＡコンバータを実現することは難し
い。開示された技術では、２０ビットのコンバータがあ
るが、これからオーバーサンプリング技術の発展などに
より、さらに精度向上が図られると予測できる。本発明
は以上述べた２４ビットのデジタル記録再生装置を提供
するものであるが、１７ビットないし２４ビットの間の
データについては、下位ビットに固定値を充てるように
して機能することが可能であり、将来の展開性で優れて
いるといえるものである。

【００３８】ただし、本発明は２４ビットモードに限定
するものでなく、１７ビットないし２４ビットの間のデ
ータについて、あるいはそれ以上のビット数でも適用で
きる。（表３）はビット数とフレーム内サンプル数の関
係およびビット数とフレーム周期の関係を表すものであ
る。（表３）において、サンプル数が整数であれば１フ
レームで完結するが、小数ならば数フレーム一巡で完結
することになる。

【００３９】

【表３】

【００４０】図９は２０ビットモードにおける変換手段
の処理方法の概念を表す図である。２０ビットモードで
は１６との最小公倍数の関係により、チャンネルあたり
８サンプルをまとめて、前処理する必要がある。タイミ
ング発生回路７はフレーム周期２４ｍｓを各部に供給す
る。これ以外の各部の構成および作用と効果は２４ビッ
トの場合と概略同じである。図９（ａ）と図９（ｂ）で
異なるのは以下の通りである。図９（ａ）はチャンネル
当り４サンプルをまとめて前処理できるので回路を簡略
にできるが、インターリーブ効果が不十分となる。図９
（ｂ）はチャンネルあたり８サンプルをまとめて前処理
するので回路はやや大きくなるが、インターリーブ効果
が十分発揮できる。

【００４１】以上のように本実施例によれば、ＡＤコン
バータおよびＤＡコンバータとデータ処理部の間に変換
手段を設け、変換手段は図９のようにデータの配置を転
換することで、回転ヘッドの回転数とデータ処理フレー
ム周期を切り換えるシステム制御回路およびタイミング
発生回路を設けることにより、２０ビットのオーディオ
信号を記録できるデジタル記録再生装置を提供できる（
第４の目的に対応）。

【００４２】また、非オーディオデータの記録再生に供
する場合には、テープ上に非オーディオデータであるこ
とを表す識別コードを記録してあるので、再生時にこれ
を検出したら、システム制御回路８は補間制御回路５４
に指令して、データ処理部６からのフラグデータに関わ
らず補間動作を停止するように、補間制御信号の処理を
行う。これによって、元々正しいデータであるのに補間
処理によってデータが化けることが波及伝搬するのを防
止することができる（第５の目的に対応）。

【００４３】

【発明の効果】以上のように本発明は、１６ビットのデ
ジタルデータｎ個をフレーム構成してインターリーブと
誤り訂正データおよびサブコードの付加を行うデータ処
理部と（６）、２ｎ／３個ないしｎ個の１６ビットない
し２４ビットのデジタルデータを入力して並べ換えを行
ってｎ個の中間１６ビットのデジタルデータに変換する
変換手段（５）と、中間１６ビットのデジタルデータｎ
個をフレーム構成してデインターリーブと誤り訂正及び
停止機能を有する補間処理を行うとともに、サブコード
を読み出すデータ処理部（６）と、ｎ個の中間１６ビッ
トデジタルデータを入力して並べ換えを行い１６ｎ／１
７個の１７ビットデジタルデータないし２ｎ／３個の２
４ビットデジタルデータに変換する変換手段（５）と、
フレームのサンプル数が１６ｎ／１７個ないし２ｎ／３
個になるようフレームのタイミングを発生するタイミン
グ発生回路（７）と、動作モードを制御するシステム制
御回路（８）とを設けることにより、ＡＤコンバータお
よびＤＡコンバータとデータ処理部の間に設けた変換手
段により多ビットのオーディオデータを中間１６ビット
オーディオデータに変換して１６ビットのデータ処理部
を動作させ、あるいはその逆の変換をして多ビット（１
６ないし２４ビット）の再生オーディオデータが得られ
る。また、オーディオデータの数サンプルを上位ビット
を保存するよう並べ換えて記録するので、再生時に変換
手段で上位ビットの補間制御フラグだけを使って上位ビ
ットだけを補間するように動作させ、補間処理のための
回路を簡略化できる。

【００４４】次に、上位ビット部分についてサンプルの
奇偶を１６ビットモードと同じになるよう並べ換えて記
録するので、再生時に上位ビット部分のみ補間処理をす
ることで、ヘッド目詰まりなどのバーストエラーに対す
る保護能力を高めることができる。

【００４５】さらに、２０ビットの専用モードで８サン
プル毎に並べ換え部分についてサンプルの奇偶を１６ビ
ットモードと同じになるよう並べ換え、上位ビット部分
についてサンプルの奇偶を１６ビットモードと同じにな
るよう並べ換えて記録するので、再生時に上位ビット部
分のみ補間処理をすることで、ヘッド目詰まりなどのバ
ーストエラーに対する保護能力を２０ビットの専用モー
ドで高めることができる。

【００４６】また、非オーディオデータの記録再生に供
する場合には１６ビットモードまたは２４ビットモード
のどちらであっても補間動作を停止して、補間処理が元
々正しいデータにまで波及伝搬してデータを破壊するの
を防止できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例におけるデジタル記録再
生装置の要部構成を示すブロック図。

【図２】本発明の第１の実施例における変換手段５の構
成を示すブロック図。

【図３】（ａ）は図２の変換手段５における並べ換え回
路５１の構成を示すブロック図。 （ｂ）は同じく並べ換え回路５５の構成を示すブロック
図。

【図４】（ａ）は１６ビットモードのオーディオデータ
からシンボルへの変換動作を示す説明図。 （ｂ）は１６ビットモードのシンボルからオーディオデ
ータへの逆変換動作を示す説明図。

【図５】（ａ）は２４ビットモードのオーディオデータ
からシンボルへの変換動作を示す説明図。 （ｂ）は２４ビットモードのシンボルからオーディオデ
ータへの逆変換動作を示す説明図。

【図６】（ａ）は本発明の第１の実施例における２４ビ
ットモードで上位ビットがエラーした場合の補間動作を
示す説明図。 （ｂ）は同じく中位ビットがエラーした場合の補間動作
を示す説明図。 （ｃ）は同じく下位ビットがエラーした場合の補間動作
を示す説明図。

【図７】（ａ）は本発明の第２の実施例における２４ビ
ットモードで上位ビットがエラーした場合の補間動作を
示す説明図。 （ｂ）は同じく中位ビットがエラーした場合の補間動作
を示す説明図。 （ｃ）は同じく下位ビットがエラーの場合した補間動作
を示す説明図。

【図８】（ａ）は本発明の第３の実施例における２４ビ
ットモードのオーディオデータからシンボルへの変換動
作を示す説明図。 （ｂ）は本発明の第３の実施例における２４ビットモー
ドのシンボルからオーディオデータへの逆変換動作を示
す説明図。

【図９】（ａ）は本発明の第４の実施例における２０ビ
ットモードのオーディオデータからシンボルへの変換動
作を示す説明図。 （ｂ）は本発明の第４の実施例における２０ビットモー
ドのシンボルからオーディオデータへの逆変換動作を示
す説明図。

【図１０】従来例におけるデジタル記録再生装置の要部
構成を示すブロック図。

【図１１】（ａ）は従来例におけるデジタル記録再生装
置の補間動作を示す説明図。 （ｂ）は同じく補間動作を示す説明図。

【図１２】（ａ）はＤＡＴの＋アジマスヘッドが記録す
るオーディオデータの概念を表す説明図。 （ｂ）はＤＡＴの−アジマスヘッドが記録するオーディ
オデータの概念を表す説明図。

【符号の説明】

１，２　　ＡＤコンバータ ３，４　　ＤＡコンバータ ５　　変換手段 ６　　データ処理部 ７　　タイミング発生回路 ８　　システム制御回路 ９　　インターリーブ回路 １０　　データバス １１　　記録信号変調部 １２　　誤り訂正回路 １３　　デインターリーブ回路 １６　　再生信号復調部 ２０　　メモリ ２１　　回転ヘッド ２２　　テープ ５１，５５　　並べ換え回路 ４９，５２　　切換回路 ５３　　分配回路 ５４　　補間制御回路 ５６　　補間回路

Claims (5)

【特許請求の範囲】
1. 【請求項１】　　所定の時間区間ごとにサンプリングお
   よび量子化して得た１７ビットないし２４ビットのデジ
   タルデータを記録した媒体からヘッドを用いて再生する
   デジタル記録再生装置において、前記媒体から再生し復
   調したサンプル数ｎ個（ｎは正の整数）の中間１６ビッ
   トデータをフレーム構成してデインターリーブと誤り訂
   正を行うようにしたデータ処理部と、前記サンプル数ｎ
   個の中間１６ビットデータを入力して並べ換えを行って
   サンプル数１６ｎ／１７個の１７ビットデータないしサ
   ンプル数２ｎ／３個の２４ビットデータに変換する変換
   手段と、前記フレーム中のサンプル数が１６ｎ／１７個
   ないし２ｎ／３個になるようフレームのタイミングを発
   生するタイミング発生回路とを備え，前記変換手段は、
   サンプル数ｎ個の１６ビットデータをそのまま通す１６
   ビットモードと、サンプル数ｎ個の中間１６ビットデー
   タをサンプル数２ｎ／３個の２４ビットデータに変換し
   て通す２４ビットモードとを有し、前記２つのモードを
   切り換え、前記データ処理部から変換手段へ出力するデ
   ータの内容と速度を切り換えるとともに、タイミング発
   生回路のフレーム周期を変更するシステム制御回路を備
   えたデジタル記録再生装置。
2. 【請求項２】　　変換手段は、２４ビットモード時には
   １７ないし２４ビットのデータを補間し、１６ビットモ
   ード時には１６ビットのデータを補間する補間回路と、
   データ処理部からの補間制御フラグに基づいて前記補間
   回路の補間動作を２４ビットモード時には１７ないし２
   ４ビットのデータを補間するよう制御し、１６ビットモ
   ード時には１６ビットのデータを補間するように制御す
   る補間制御回路とを備えた請求項１記載のデジタル記録
   再生装置。
3. 【請求項３】　　変換手段は、２４ビットモード時には
   １７ないし２４ビットのデータの上位ビットに対応する
   補間制御フラグを有効とし、それ以外を無効にして補間
   をする補間制御回路を備えた請求項２記載のデジタル記
   録再生装置。
4. 【請求項４】　　変換手段は、２４ビットモード時には
   １７ないし２４ビットのデータの上位ビットだけを取り
   出して補間を行い、残りの下位側ビットに固定値または
   補間前の値を充てるようにした請求項２記載のデジタル
   記録再生装置。
5. 【請求項５】　　変換手段は、２４ビットモードおよび
   １６ビットモードの両モードにおいて、前記システム制
   御回路の指令によってデータ処理部からの補間制御フラ
   グに関わらず、補間制御フラグを止めるか補間回路を制
   御して補間動作を停止するようにした請求項２記載のデ
   ジタル記録再生装置。