JPH04313862A

JPH04313862A - デジタル記録再生装置

Info

Publication number: JPH04313862A
Application number: JP11970991A
Authority: JP
Inventors: Naoki Ejima; 直樹江島; Masataka Nikaido; 正隆二階堂
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1991-02-18
Filing date: 1991-05-24
Publication date: 1992-11-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は高品質業務用録音に用い
るデジタル記録再生装置の信号変換処理とビットレート
制御に関するものである。

【０００２】

【従来の技術】近年、６．３ｍｍテープを用いた固定ヘ
ッド型のデジタル記録再生装置や回転ヘッド型のデジタ
ル・オーディオ・テープレコーダ（以下、ＤＡＴと略す
）などが実用化されている。

【０００３】従来のデジタル記録再生装置の例として、
１９８７年以降に発売されたＤＡＴを挙げることができ
る。詳細な技術規格は日本電子機械工業会発行の「ＥＩ
ＡＪＣＰ−２３０５　　ＤＡＴ　　Ｃａｓｓｅｔｔｅ　
　Ｓｙｓｔｅｍ　　Ｐａｒｔ１：Ｄｉｍｅｎｓｉｏｎ　
ａｎｄ　Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ」に示されて
いる。

【０００４】以下に、従来のデジタル記録再生装置の一
例としてＤＡＴについて説明する。図１０は従来のＤＡ
Ｔの概略の構成を示す要部ブロック図である。図１０に
おいて、１はオーディオ信号をサンプリング周期で１６
ビットのデジタルデータに変換するＡＤコンバータ、３
は１６ビットのデジタルデータをサンプリング周期ごと
にオーディオ信号に変換するＤＡコンバータ、６は入力
データをフレーム構成して処理し記録信号を生成すると
ともに、ヘッド再生信号を復調し、誤り保護などの処理
をして再生デジタルデータを復元するデータ処理部、２
１はテープ２２へ記録し再生信号を取り出す回転ヘッド
、２２は記録媒体としてのテープ、７は各部へ基準タイ
ミング信号を供給するタイミング発生回路、８は全体の
動作モードを設定するシステム制御回路である。

【０００５】以上のように構成されたデジタル記録再生
装置について、以下その動作について説明する。

【０００６】まず、ＤＡＴでは回転ヘッド２１を２００
０回転／分で回してテープ２２をスキャンする。１回転
の周期すなわち３０ｍｓをフレーム周期として記録タイ
ミングを決定している。１フレーム内にはオーディオ信
号のデータと誤り訂正データの他に、制御データやトラ
ッキング用のデータがある。ＤＡＴのサンプリング周波
数は４８ＫＨｚ，４４．１ＫＨｚ，３２ＫＨｚの３種類
がある。１６ビットリニア符号で４８ＫＨｚのサンプリ
ング周波数のものを４８ｋモードと呼ぶ。以下同様に４
４ｋモード，３２ｋモードという。このモード設定はシ
ステム制御回路８で行い、タイミング発生回路７が各部
にクロックを供給する。

【０００７】オーディオ信号のデータの量はサンプリン
グ周波数によって異なる。４８ｋモードの場合１４４０
サンプル、４４ｋモードは１３２３サンプル、３２ｋモ
ードでは９６０サンプルとなる。フレーム構成を共通と
し、ハードを簡単にするために４４ｋモードと３２ｋモ
ードではダミーサンプルを挿入して、４８ｋモードと同
様のフレーム構成となるようにしている。

【０００８】データ処理部６の記録動作は、入力したオ
ーディオ信号のデータをフレームごとに区切り、インタ
ーリーブ回路９でデータを分散してメモリ２０へ格納し
、誤り訂正回路１２において訂正チェック符号データを
算出してメモリへ格納し、その他の制御データとともに
、記録信号変調部１１で記録信号に変調し、回転ヘッド
２１を介して、テープ２２へ記録する。再生動作は、テ
ープ２２の記録データを回転ヘッド２１で読み出し、デ
ータ処理部６へ入力する。データ処理部６においては、
再生信号復調部１６でデータを復調し、メモリ２０へ格
納し、これを誤り訂正回路１２で訂正し、再びメモリ２
０へ格納し、デインターリーブ回路１３で分散したデー
タを元に戻し、誤りがあるサンプルは補間回路１４で補
間して、オーディオ信号のデータ３３として出力し、Ｄ
Ａコンバータ３へ供給する。なお、誤りがある場合は誤
り訂正回路１２はメモリ２０にその情報フラグを格納す
るので、補間制御回路１５でその情報フラグを読み出し
てサンプルに対応づけて補間回路１４を制御する。補間
したことを示すフラグ信号ＩＰＦは３７から取り出して
外部でモニタできる。この様子を表すタイミングチャー
トを図１１に示す。図１１（ａ）は補間前のデータの上
位バイトに訂正能力を越える誤りがある場合の補間フラ
グ信号ＩＰＦと補間後のデータを示すものである。また
、図１１（ｂ）は補間前のデータＬ（ｎ＋１）の下位バ
イトに訂正能力を越える誤りがある場合の補間フラグ信
号ＩＰＦと補間後のデータを示すものである。以上の図から、補間前のデータの上位バイトまたは下位
バイトの何れかに訂正能力を越える誤りがある場合には
、上位下位ともに誤りであるとして前後のサンプルデー
タを用いて補間するようにしている。

【０００９】また、ＤＡＴではアジマスの異なる２つの
ヘッドを用いて、ガードバンドの無い高密度記録を行っ
ている。２つのヘッドは回転シリンダに対向して配置し
、それぞれの記録データ群で誤り訂正を行うようにして
いる。これらのヘッドをそれぞれ＋アジマスヘッドおよ
び−アジマスヘッドとする。図１２（ａ）はＤＡＴの＋
アジマスヘッドが記録するオーディオデータの概念を表
す説明図であり、同図（ｂ）はＤＡＴの−アジマスヘッ
ドが記録するオーディオデータの概念を表す説明図であ
る。図１２より、どちらか一方のヘッドが目詰まりをお
こして再生不良となった場合でも、他方のヘッドで少な
くとも１つおきのサンプルデータが得られる。その１つ
おきのサンプルデータを使って補間処理をして、再生音
のダメージを最小にするようにしている。

【００１０】

【発明が解決しようとする課題】しかしながら上記の従
来の構成では、オーディオ信号の量子化が１６ビットで
あるために、理論Ｓ／Ｎ比が９８ｄＢまでしか得られな
い。このことは、過大入力に対するマージンを大きくす
ることが要求される業務用のデジタル記録再生装置とし
ては、平均入力レベルを低い方へ領域移動して記録レベ
ルを設定するので実質的に利用するダイナミックレンジ
が狭くなり、その結果Ｓ／Ｎ比が不十分となる問題を有
していた。

【００１１】本発明は上記従来の問題点を解決するもの
で、１７ビットないし２４ビットのオーディオ信号を記
録再生できるデジタル記録再生装置を提供することを第
１の目的とする。また、２４ビットの再生時の補間処理
回路を簡略にすることを第２の目的とする。さらに、２
４ビットの記録再生においてインターリーブ効果が最大
となるデータ配置を備えることを第３の目的とする。同
様に、２０ビットのオーディオ信号を記録できるデジタ
ル記録再生装置を提供することを第４の目的とする。さ
らに、２４ビットの記録再生においてタイムコードの活
用を実現することを第５の目的とする。

【００１２】

【課題を解決するための手段】この目的を達成するため
に本発明のデジタル記録再生装置は、サンプル数１６ｎ
／１７個（ｎは正の整数）の１７ビットデータないしサ
ンプル数２ｎ／３個の２４ビットデータを入力して並べ
換えを行ってサンプル数ｎ個の中間１６ビットデータに
変換する変換手段と、前記サンプル数ｎ個の中間１６ビ
ットデータをフレーム構成してインターリーブと誤り訂
正データの付加を行い、変調して前記媒体に記録するデ
ータ処理部と、前記フレーム中のサンプル数が１６ｎ／
１７個ないし２ｎ／３個になるようフレームのタイミン
グを発生するタイミング発生回路とを備えている。

【００１３】

【作用】本発明は上記した構成により、システム制御回
路が１７ないし２４ビットモードの動作指令を出すと、
タイミング発生回路でビット数の増加分だけフレーム周
期を短くしてフレーム周期内のサンプル数を調整し、Ａ
ＤコンバータおよびＤＡコンバータとデータ処理部の間
に設けた変換手段により多ビットのオーディオデータを
中間１６ビットオーディオデータに変換して１６ビット
のデータ処理部を動作させ、あるいはその逆の変換をし
て２４ビットの再生オーディオデータが得られる。

【００１４】また、変換手段がオーディオデータの数サ
ンプルを上位ビットを保存するよう並べ換えて記録する
ので、再生時に変換手段で上位の補間制御フラグだけを
使って上位ビットだけを補間するように動作させる。こ
れにより補間処理のための回路が簡略化される。

【００１５】次に、変換手段が上位ビット部分について
サンプルの奇偶を１６ビットモードと同じになるよう並
べ換えて記録するので、再生時に上位ビット部分のみ補
間処理を作用させる。これにより、ヘッド目詰まりなど
のバーストエラーに対する保護能力を高めることができ
る。

【００１６】さらに、変換手段が２０ビットの専用モー
ドで８サンプルごとに並べ換え、部分についてサンプル
の奇偶を１６ビットモードと同じになるよう並べ換え、
上位ビット部分についてサンプルの奇偶を１６ビットモ
ードと同じになるよう並べ換えて記録するので、再生時
に上位ビット部分のみ補間処理をする。これにより、ヘ
ッド目詰まりなどのバーストエラーに対する保護能力を
高めることができる。

【００１７】さらに、データ処理部が２４ビットの記録
においてタイムコードを含むサブコードを記録し、再生
時に２４ビットモードの識別コードとタイムコードを読
み出して、表示あるいはサーチに活用することができる
。

【００１８】

【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。

【００１９】図１は本発明の第１の実施例における磁気
記録再生装置の構成を示す要部ブロック図である。図１
において、２はオーディオ信号を２４ビットデータに変
換するＡＤコンバータ、４は２４ビットデータをオーデ
ィオ信号に変換するＤＡコンバータ、５はＡＤコンバー
タ１，ＡＤコンバータ２のデータを入力してデータ順と
データレートを変換してデータ処理部６へ出力するとと
もに、データ処理部６からのデータを変換してＤＡコン
バータ３またはＤＡコンバータ４へ出力する変換手段で
ある。変換手段５はタイミング発生回路７およびシステ
ム制御回路８からの信号を受けて動作を切り換えるよう
にしている。なお、従来例と同じ構成要素には同一符号
を付けている。

【００２０】また、図２は変換手段５の詳細なブロック
図である。図２において、５１はＡＤコンバータ２の２
４ビットオーディオデータ６２を中間１６ビットオーデ
ィオデータに変換する並べ換え回路、５２は１６ビット
オーディオデータ６１と２４ビットオーディオデータ６
２を切り換えてデータ処理部６へ出力する切換回路、ま
た、５５はデータ処理部６からの入力データ３３を分配
回路５３を経由して中間１６ビットオーディオデータか
ら２４ビットオーディオデータ６２へ変換する並べ換え
回路、５６は並べ換え回路５５の出力を入力し補間制御
回路５４の制御信号５８によって補間したデータを出力
する補間回路、補間制御回路５４はデータ処理部６から
供給される補間制御信号３７に基づいて２４ビットに合
わせた補間制御信号を作り出す。図３は並べ換え回路５
１及び並べ換え回路５５の内部構成を示すブロック図で
ある。図３より明らかなように、近接する数サンプルの
オーディオ信号を一時的に蓄えるシリパラ変換器と、パ
ラシリ変換器と、パラレルデータ線を交換する接続回路
とで構成される。

【００２１】以上のように構成された本実施例のデジタ
ル記録再生装置について、以下その動作について説明す
る。本実施例は１６ビットモードと２４ビットモードの
２つの動作モードを有する。

【００２２】まず、１６ビットモードの動作について説
明する。図１において、１６ビットモードでは、システ
ム制御回路８およびタイミング発生回路７により、前述
した従来例と同様に全体を制御する。図２に示す変換手
段５は切換回路５２および分配回路５３によって、１６
ビットデータの入力および出力を無加工のまま伝達する
。記録する１６ビットの入力は変換手段５の出力３１と
してデータ処理部６へ供給する。データ処理部６では８
ビットに区切ったシンボル単位で処理をするようにして
いる。１６ビットのオーディオデータからシンボルへの
変換は図４（ａ）のように、１６ビットのオーディオデ
ータＬｎを上位８ビットｕと下位８ビットｌとに分け、
それぞれシンボルＡｎｕとＡｎｌに変換する。同様に、
オーディオデータＲｎもシンボルＢｎｕとＢｎｌに変換
する。この変換手段５以降は従来と同様の処理となるの
で説明を省略する。また、再生したシンボルからの１６
ビットのオーディオデータへの変換は図４（ｂ）のよう
に、シンボルＡｎｕとＡｎｌをオーディオデータＬｎ（
上位８ビットｕと下位８ビットｌ）に逆変換する。図から明かなように、２チャンネル（ステレオ）の場合
ＡがＬ（左）チャンネル、ＢがＲ（右）チャンネルに対
応する。

【００２３】次に、２４ビットモードの動作について説
明する。まず、記録動作について説明する。ＡＤコンバ
ータ２で生成する２４ビットのデータ６２を変換手段５
へ供給すると、並べ換え回路５１はデータを８ビットご
とに区切り中間１６ビットオーディオデータを生成する
。図５（ａ）はこの変換を模式的に示す図である。すな
わち、２４ビットのオーディオデータＬｎ，Ｒｎ，Ｌｎ
＋１，Ｒｎ＋１，・・・をそれぞれ上位ビットｕ，中位
ビットｍ及び下位ビットｌに分け、Ｌｎのｕ，ｍを中間
１６ビットオーディオデータＡｎとし、ＬｎのｌとＲｎ
のｕをＢｎ、Ｌｎのｍ，ｌをＡｎ＋１、Ｌｎ＋１のｕ，
ｍをＢｎ＋１、・・・とする。中間１６ビットオーディ
オデータＡｎ，Ｂｎ，Ａｎ＋１，Ｂｎ＋１，・・・は、
Ａｎｕ，Ａｎｌ，Ｂｎｕ，Ｂｎｌ，Ａｎ＋１ｕ，Ａｎ＋
１ｌ，Ｂｎ＋１ｕ，Ｂｎ＋１ｌ，・・・とシンボルに変
換し、データ処理部６で以降の記録処理をする。この場
合、２４ビットモードであってもサンプリングの周期は
１６ビットモードと同一であるので、ビット数が増加し
た分だけ（すなわち１．５倍だけ）全体のビットレート
が増加する。中間１６ビットオーディオデータおよびシ
ンボルのレートも同じ係数で１．５倍だけ増加する。デ
ータ処理部６を１６ビットモードで同じ動作をさせるた
めには、回転ヘッド２１の周期を１／１．５倍として、
フレームのシンボル数を変えないようにすればよい。こ
の原理に基づき、システム制御回路８はタイミング発生
回路７にフレーム周期を１／１．５倍にするよう、すな
わち２０ｍｓとなるよう指令し、タイミング発生回路７
からデータ処理部６へ基準周期信号４２を供給する。タ
イミング発生回路７から変換手段５へはオーディオデー
タのサンプリングクロックおよびシンボルクロック４１
を供給する。なお、４０および４３は１６ビットモード
と２４ビットモードを切り換える制御信号である。この
制御信号を基にして、２４ビットモードで記録したこと
を表す識別コードをサブデータエリアに記録しておく。これは、再生時にモードを判別するためである。識別コ
ードはメインＩＤと呼ぶサブデータ上に書く。前述のＥ
ＩＡＪ規格で既に規定するメインＩＤのＩＤ４（Ｑｕａ
ｕｔｉｚａｔｉｏｎ）を拡張して以下の（表１）の通り
に決める。

【００２４】

【表１】

【００２５】また、２４ビットモードではフレーム周期
が２０ｍｓになるため、タイムコードの記録方法を変更
する必要がある。サブコードのパックには３つのタイム
コードが規定されている。絶対時間，プログラム時間，
ランニング時間である。絶対時間はテープ媒体上の位置
を時間に換算するものであるので変更せず１６ビットモ
ードと同様でよい。プログラム時間およびランニング時
間は実時間であるので２４ビットモードでは次の（表２
）のように変更する。なお、５０（フレーム／秒）で記
録する場合、秒以下のフレーム番号は００から４９の値
が付与される。

【００２６】

【表２】

【００２７】次に、２４ビットモードでの再生動作の説
明をする。１６ビットモードと２４ビットモードを切り
換える制御信号は、再生信号から識別コードを読んで抽
出する。これにより、システム制御回路８が全体のモー
ドを制御する。

【００２８】図５（ｂ）は２４ビットモードでの再生動
作における変換を模式的に示す図である。データ処理部
６で再生したシンボルＡｎｕ，Ａｎｌ，Ｂｎｕ，Ｂｎｌ
，・・・から２４ビットのオーディオデータＬｎ，Ｒｎ
，・・・を前述の動作と逆の変換により得る。

【００２９】図５（ａ）および図５（ｂ）から明らかな
ように、元の２４ビットオーディオデータと中間１６ビ
ットオーディオデータとはサンプルの対応が異なる。従
って、図１１に示すような従来と同じ補間ができない。誤った補間処理を停止するために、システム制御回路８
の制御信号４３によりデータ処理部６の補間回路１４で
の補間処理を停止する。これは補間制御回路１５を通じ
て制御する。このようにすると、２４ビットオーディオ
データの補間処理を別途行う必要が生じる。変換手段５
における補間回路５６がこの目的のために動作する。補
間回路５６は並べ換え回路５５の出力、すなわち２４ビ
ットオーディオデータを補間する。媒体欠陥などでエラ
ーが発生して訂正能力を越える誤りがあって、補間処理
が必要となる場合は、補間制御回路１５がメモリ２０の
フラグを読み出し、シンボルに対応づけてそのフラグ信
号３７を出力する。このフラグ信号３７は補間を要する
ことを表すものであり、前述の通り補間回路１４での補
間処理は停止する。フラグ信号３７は補間制御回路５４
へ入力し、図５（ａ），（ｂ）の変換則で２４ビットオ
ーディオデータに対応する補間制御信号５８を作り、補
間回路５６へ供給する。これらの信号のタイミングの一
例を図６に示す。図６のように、フラグ信号３７の形態
はシンボルごとに独立した波形であることが好ましい。サンプル単位であると２シンボルの一方の誤りで両シン
ボルをエラーとするので、２４ビットオーディオデータ
へ変換する際に補間制御が伝搬し、本来正しいものまで
補間してしまうためである。図６の（ａ）は２４ビット
オーディオデータのＬｎ＋１サンプル中の上位ビットｕ
が誤っている場合に、補間制御振幅５８を出力して前後
のサンプルで平均値を求めて補間データとする動作を示
す。同様に、図６の（ｂ），（ｃ）はそれぞれ中位ビッ
トｍ，下位ビットｌが誤っている場合の、平均値補間の
処理動作、すなわち、前後のサンプルデータＬｎとＬｎ
＋２との和を１／２し、Ｌｎ＋１の補間データＵ，Ｍ，
Ｌを得る動作を示すものである。５９は補間後の出力デ
ータである。サンプルの上位，中位，下位のうち複数の
シンボルが誤った場合は論理和をとればよい。

【００３０】以上のように本実施例によれば、ＡＤコン
バータおよびＤＡコンバータとデータ処理部の間に変換
手段を設け、回転ヘッドの回転数とデータ処理フレーム
周期を切り換えるシステム制御回路およびタイミング発
生回路を設けることにより、１６ビットまたは２４ビッ
トのオーディオ信号を記録できるデジタル記録再生装置
を提供できる（第１の目的に対応）。

【００３１】図７は本発明の第２の実施例のデジタル記
録再生装置の補間処理動作を示すものである。第１の実
施例と異なるのは補間制御回路５４及び補間回路５６で
ある。図７に従って説明する。図７（ａ）は２４ビット
オーディオデータの上位ビットｕにエラーがある場合に
、その前後のサンプルの内上位ビットｕと中位ビットｍ
のみを使って平均値補間する。平均値補間は２サンプル
分の１６ビットデータを加算すると１７ビットになるの
で１ビット下位シフトする。下位ビットＬの残り７ビッ
トには固定データ「０００００００」を充てる。図７（
ｂ）は２４ビットオーディオデータの中位ビットｍにエ
ラーがある場合であるが、この場合も図７（ａ）と同様
に前後のサンプルの内上位ビットｕと中位ビットｍのみ
を使って平均値補間する。図７（ｃ）は２４ビットオー
ディオデータの下位ビットｌにエラーがある場合である
。この場合、下位ビットの重みが上位ビットに比べて軽
いので無視しても差し支えない。このようにする方がむ
しろ精度が高められることが多い。それは、前後平均値
の方が正しい値から遠ざかることが多いためである。これにより、回路規模の点から２４ビットの加算器より
１６ビットの加算器の方が小さく、一時記憶レジスタの
語長も８ビットだけ簡略化できる。さらに、シリアル処
理をする場合のタイミングマージンが生まれるなどの効
果も得られる。図７（ａ），（ｂ）の変形として下位ビ
ットに固定値を充てる代わりに、下位ビットを無変換と
してもよい。そうすれば、さらに簡略化できる。

【００３２】以上のように本実施例によれば、ＡＤコン
バータおよびＤＡコンバータとデータ処理部の間に変換
手段を設け、変換手段は上位側だけに作用する補間回路
を設けることにより、回路規模が縮小され、１６ビット
モードと共用もできるようになり、タイミングマージン
が生まれるなどの効果も備えるデジタル記録再生装置を
提供できる（第２の目的に対応）。

【００３３】図８は本発明の第３の実施例のデジタル記
録再生装置の変換処理動作を示すものである。第１の実
施例と異なるのは並べ換え回路５１および並べ換え回路
５５である。図８に従って説明する。図８（ａ）は記録
における２４ビットオーディオデータから中間１６ビッ
トオーディオデータへ変換する方法を示す概念図である
。第１の実施例では図５（ａ）に相当する。ただし、簡
単のため１チャンネルだけを取り出して表す。図示のよ
うに、４サンプルごとに区切って変換処理をする。これ
らを中間１６ビットオーディオデータとする方法は、各
サンプルの上位ビットｕ，中位ビットｍを前詰めにし、
各サンプルの下位ビットｌは集めて後ろ詰めとなるよう
配置交換する。すなわち、Ｌｎのｕ，ｍをＡｎとし、Ｌ
ｎ＋１のｕ，ｍをＡｎ＋１、Ｌｎ＋２のｕ，ｍをＡｎ＋
２、Ｌｎ＋３のｕ，ｍをＡｎ＋３、ＬｎのｌとＬｎ＋１
のｌをＡｎ＋４、Ｌｎ＋２のｌとＬｎ＋３のｌをＡｎ＋
４とする。以降は第１の実施例と同様にして記録する。

【００３４】図８（ｂ）は再生における中間１６ビット
オーディオデータから２４ビットオーディオデータへの
変換方法を表す概念図である。図８（ａ）の逆変換を行
い、２４ビットオーディオデータを再生する。

【００３５】さて、ここでインターリーブの関係に着目
する。前述の通り、１６ビットモードでは、どちらか一
方のヘッドが目詰まりをおこして再生不良となった場合
でも、他方のヘッドで少なくとも１つおきのサンプルデ
ータが得られ、１つおきのサンプルデータを使って補間
処理をして、再生音のダメージを最小にするようにして
いる（図１２参照）。従って、２４ビットの場合には中
間１６ビットオーディオデータにおいて、その効果が得
られる。すなわち、図８（ｂ）で中間１６ビットオーデ
ィオデータの偶数サンプルＡｎ，Ａｎ＋２，Ａｎ＋４，
・・・が欠落したとする。このとき、２４ビットオーデ
ィオデータの上位ビットｕ，中位ビットｍに注目すると
、Ｌｎ＋１，Ｌｎ＋３，・・・では正しいデータが得ら
れ、上位ビットｕ，中位ビットｍのみで補間処理すれば
概ね聞き易い音が再生できる。このようにして再生音の
ダメージを最小にするようにしている。

【００３６】以上のように本実施例によれば、ＡＤコン
バータおよびＤＡコンバータとデータ処理部の間に変換
手段を設け、変換手段は図８のようにデータの配置を転
換することで、１６ビットモードと同様のインターリー
ブ効果を２４ビットモードで作用させることができ、再
生音のダメージを最小にするようなデジタル記録再生装
置を提供できる（第３の目的に対応）。

【００３７】現時点では２４ビットのＡＤコンバータお
よび２４ビットのＤＡコンバータを実現することは難し
い。開示された技術では、２０ビットのコンバータがあ
るが、これからオーバーサンプリング技術の発展などに
より、さらに精度向上が図られると予測できる。本発明
は以上述べた２４ビットのデジタル記録再生装置を提供
するものであるが、１７ビットないし２４ビットの間の
データについては、下位ビットに固定値を充てるように
して、機能することが可能であり、将来の展開性で優れ
ているといえるものである。

【００３８】ただし、本発明は２４ビットモードに限定
するものでなく、１７ビットないし２４ビットの間のデ
ータについて、あるいはそれ以上のビット数でも適用で
きる。

【００３９】（表３）はビット数とフレーム内サンプル
数の関係およびビット数とフレーム周期の関係を表すも
のである。（表３）において、サンプル数が整数であれ
ば１フレームで完結するが、小数ならば数フレーム一巡
で完結することになる。

【００４０】

【表３】

【００４１】図９は２０ビットモードにおける変換手段
の処理方法の概念を表す図である。２０ビットモードで
は１６との最小公倍数の関係により、チャンネルあたり
８サンプルをまとめて、前処理する必要がある。タイミ
ング発生回路７はフレーム周期２４ｍｓを各部に供給す
る。これ以外の各部の構成および作用と効果は２４ビッ
トの場合と概略同じである。図９（ａ）と図９（ｂ）で
異なるのは以下の通りである。図９（ａ）はチャンネル
当り４サンプルをまとめて前処理できるので回路を簡略
にできるが、インターリーブ効果が不十分となる。図９
（ｂ）はチャンネルあたり８サンプルをまとめて前処理
するので回路はやや大きくなるが、インターリーブ効果
が十分発揮できる。

【００４２】以上のように本実施例によれば、ＡＤコン
バータおよびＤＡコンバータとデータ処理部の間に変換
手段を設け、変換手段は図９のようにデータの配置を転
換することで、回転ヘッドの回転数とデータ処理フレー
ム周期を切り換えるシステム制御回路およびタイミング
発生回路を設けることにより、２０ビットのオーディオ
信号を記録できるデジタル記録再生装置を提供できる（
第４の目的に対応）。

【００４３】また、前述のように２４ビットモードでは
フレーム周期が２０ｍｓとなるため、タイムコードを生
成するのが容易で、映像機器で使用する各種タイムコー
ドとの互換も容易となる特徴を合わせて発揮できるもの
である（第５の目的に対応）。

【００４４】

【発明の効果】以上のように本発明は、１６ビットのデ
ジタルデータｎ個をフレーム構成してインターリーブと
誤り訂正データおよびサブコードの付加を行うデータ処
理部（６）と、２ｎ／３個ないしｎ個の１６ビットない
し２４ビットのデジタルデータを入力して並べ換えを行
ってｎ個の中間１６ビットのデジタルデータに変換する
変換手段（５）と、中間１６ビットのデジタルデータｎ
個をフレーム構成してデインターリーブと誤り訂正及び
停止機能を有する補間処理を行うとともに、サブコード
を読み出すデータ処理部（６）と、ｎ個の中間１６ビッ
トデジタルデータを入力して並べ換えを行い１６ｎ／１
７個の１７ビットデジタルデータないし２ｎ／３個の２
４ビットデジタルデータに変換する変換手段（５）と、
フレームのサンプル数が１６ｎ／１７個ないし２ｎ／３
個になるようフレームのタイミングを発生するタイミン
グ発生回路（７）と、動作モードを制御するシステム制
御回路（８）とを設けることにより、ＡＤコンバータお
よびＤＡコンバータとデータ処理部の間に設けた変換手
段により多ビットのオーディオデータを中間１６ビット
オーディオデータに変換して１６ビットのデータ処理部
を動作させ、あるいはその逆の変換をして多ビット（１
６ないし２４ビット）の再生オーディオデータが得られ
る。また、オーディオデータの数サンプルを上位ビット
を保存するよう並べ換えて記録するので、再生時に変換
手段で上位ビットの補間制御フラグだけを使って上位ビ
ットだけを補間するように動作させ、補間処理のための
回路を簡略化できる。

【００４５】次に、上位ビット部分についてサンプルの
奇偶を１６ビットモードと同じになるよう並べ換えて記
録するので、再生時に上位ビット部分のみ補間処理をす
ることで、ヘッド目詰まりなどのバーストエラーに対す
る保護能力を高めることができる。

【００４６】さらに、２０ビットの専用モードで８サン
プル毎に並べ換え、部分についてサンプルの奇偶を１６
ビットモードと同じになるよう並べ換え、上位ビット部
分についてサンプルの奇偶を１６ビットモードと同じに
なるよう並べ換えて記録するので、再生時に上位ビット
部分のみ補間処理をすることで、ヘッド目詰まりなどの
バーストエラーに対する保護能力を２０ビットの専用モ
ードで高めることができる。

【００４７】さらに、２４ビットの記録においてタイム
コードを含むサブコードを記録し、再生時に２４ビット
モードの識別コードとタイムコードを読み出して表示あ
るいはサーチに活用することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例におけるデジタル記録再
生装置の要部構成を示すブロック図

【図２】本発明の第１の実施例における変換手段５の構
成を示すブロック図

【図３】（ａ）は図２の変換手段５における並べ換え回
路５１の構成を示すブロック図（ｂ）は同じく並べ換え回路５５の構成を示すブロック
図

【図４】（ａ）は１６ビットモードのオーディオデータ
からシンボルへの変換動作を示す説明図（ｂ）は１６ビ
ットモードのシンボルからオーディオデータへの逆変換
動作を示す説明図

【図５】（ａ）は２４ビットモードのオーディオデータ
からシンボルへの変換動作を示す説明図（ｂ）は２４ビ
ットモードのシンボルからオーディオデータへの逆変換
動作を示す説明図

【図６】（ａ）は本発明の第１の実施例における２４ビ
ットモードで上位ビットがエラーした場合の補間動作を
示す説明図（ｂ）は同じく中位ビットがエラーした場合の補間動作
を示す説明図（ｃ）は同じく下位ビットがエラーした場合の補間動作
を示す説明図

【図７】（ａ）は本発明の第２の実施例における２４ビ
ットモードで上位ビットがエラーした場合の補間動作を
示す説明図（ｂ）は同じく中位ビットがエラーした場合の補間動作
を示す説明図（ｃ）は同じく下位ビットがエラーの場合した補間動作
を示す説明図

【図８】（ａ）は本発明の第３の実施例における２４ビ
ットモードのオーディオデータからシンボルへの変換動
作を示す説明図（ｂ）は本発明の第３の実施例における２４ビットモー
ドのシンボルからオーディオデータへの逆変換動作を示
す説明図

【図９】（ａ）は本発明の第４の実施例における２０ビ
ットモードのオーディオデータからシンボルへの変換動
作を示す説明図（ｂ）は本発明の第４の実施例における２０ビットモー
ドのシンボルからオーディオデータへの逆変換動作を示
す説明図

【図１０】従来例におけるデジタル記録再生装置の要部
構成を示すブロック図

【図１１】（ａ）は従来例におけるデジタル記録再生装
置の補間動作を示す説明図（ｂ）は同じく補間動作を示す説明図

【図１２】（ａ）はＤＡＴの＋アジマスヘッドが記録す
るオーディオデータの概念を表す説明図（ｂ）はＤＡＴ
の−アジマスヘッドが記録するオーディオデータの概念
を表す説明図

【符号の説明】

１，２　　ＡＤコンバータ３，４　　ＤＡコンバータ５　　変換手段６　　データ処理部７　　タイミング発生回路８　　システム制御回路９　　インターリーブ回路１０　　データバス１１　　記録信号変調部１２　　誤り訂正回路１３　　デインターリーブ回路１４，５６　　補間回路１５，５４　　補間制御回路１６　　再生信号復調部２０　　メモリ２１　　回転ヘッド２２　　テープ５１，５５　　並べ換え回路５２　　切換回路５３　　分配回路

Claims

【特許請求の範囲】

【請求項１】所定の時間区間ごとにサンプリングおよび
量子化して得た１７ビットないし２４ビットのデータを
ヘッドを用いて媒体に記録するデジタル記録再生装置に
おいて、サンプル数１６ｎ／１７個（ｎは正の整数）の
１７ビットデータないしサンプル数２ｎ／３個の２４ビ
ットデータを入力して並べ換えを行ってサンプル数ｎ個
の中間１６ビットデータに変換する変換手段と、前記サ
ンプル数ｎ個の中間１６ビットデータをフレーム構成し
てインターリーブと誤り訂正データの付加を行い、変調
して前記媒体に記録するデータ処理部と、前記フレーム
中のサンプル数が１６ｎ／１７個ないし２ｎ／３個にな
るようフレームのタイミングを発生するタイミング発生
回路とを備えたデジタル記録再生装置。
【請求項２】変換手段は、サンプル数ｎ個の１６ビット
データをそのまま通す１６ビットモードと、サンプル数
２ｎ／３個の２４ビットデータをサンプル数ｎ個の中間
１６ビットデータに変換して通す２４ビットモードとを
有し、前記２つのモードを切り換え、前記変換手段から
データ処理部へ出力するデータの内容と速度を切り換え
るとともに、タイミング発生回路のフレーム周期を変更
するシステム制御回路を備えた請求項１記載のデジタル
記録再生装置。
【請求項３】変換手段は、２４ビットモードでは少なく
とも４サンプルのデータのまとまりを６サンプルのデー
タのまとまりに並べ換える並べ換え回路を備えた請求項
１または２記載のデジタル記録再生装置。
【請求項４】変換手段は、２０ビットモードでは少なく
とも４サンプルのデータのまとまりのうち上位１６ビッ
トの部分を４サンプルのデータのまとまりに、残りの下
位ビットを１サンプルのデータのまとまりに並べ換える
並べ換え回路を備えた請求項１または２記載のデジタル
記録再生装置。
【請求項５】変換手段は、２４ビットモードでは少なく
とも４サンプルのデータのまとまりのうち上位１６ビッ
トの部分を４サンプルのデータのまとまりに、残りの下
位ビットの部分を２サンプルのデータのまとまりに並べ
換える並べ換え回路を備えた請求項１または２記載のデ
ジタル記録再生装置。
【請求項６】変換手段は、２０ビットモードでは少なく
とも８サンプルのデータのまとまりのうち上位１６ビッ
トの部分を８サンプルのデータのまとまりに、残りの下
位ビットの部分を２サンプルのデータのまとまりに並べ
換える並べ換え回路を備えた請求項１または２記載のデ
ジタル記録再生装置。
【請求項７】変換手段は、１７ビット以上２４ビット未
満のデータであるとき、２４ビットに不足するビット分
の固定値を下位ビットに充てるようにした請求項１また
は２記載のデジタル記録再生装置。
【請求項８】データ処理部は、システム制御回路からの
指令に基づいて２４ビットモードを表す識別コードを付
加して媒体に記録するようにした請求項２記載のデジタ
ル記録再生装置。
【請求項９】データ処理部は、システム制御回路からの
指令に基づいて２４ビットモード専用のタイムコードを
生成して媒体に記録するようにした請求項２記載のデジ
タル記録再生装置。
【請求項１０】所定の時間区間ごとにサンプリングおよ
び量子化して得た１７ビットないし２４ビットのデジタ
ルデータを記録した媒体からヘッドを用いて再生するデ
ジタル記録再生装置において、前記媒体から再生し復調
したサンプル数ｎ個の中間１６ビットデータをフレーム
構成してデインターリーブと誤り訂正を行うようにした
データ処理部と、前記サンプル数ｎ個の中間１６ビット
データを入力して並べ換えを行ってサンプル数１６ｎ／
１７個の１７ビットデータないしサンプル数２ｎ／３個
の２４ビットデータに変換する変換手段と、前記フレー
ム中のサンプル数が１６ｎ／１７個ないし２ｎ／３個に
なるようフレームのタイミングを発生するタイミング発
生回路とを備えたデジタル記録再生装置。
【請求項１１】変換手段は、サンプル数ｎ個の１６ビッ
トデータをそのまま通す１６ビットモードと、サンプル
数ｎ個の中間１６ビットデータをサンプル数２ｎ／３個
の２４ビットデータに変換して通す２４ビットモードと
を有し、前記２つのモードを切り換え、前記データ処理
部から変換手段へ出力するデータの内容と速度を切り換
えるとともに、タイミング発生回路のフレーム周期を変
更するシステム制御回路を備えた請求項１０記載のデジ
タル記録再生装置。
【請求項１２】変換手段は、２４ビットモードでは少な
くとも６サンプルのデータのまとまりを４サンプルのデ
ータのまとまりに並べ換える並べ換え回路を備えた請求
項１０または１１記載のデジタル記録再生装置。
【請求項１３】変換手段は、２０ビットモードでは少な
くとも５サンプルのデータのまとまりのうち上位ビット
のまとまりである４サンプルを、４サンプルのデータの
まとまりをなす各サンプルの上位ビットに、下位ビット
のまとまりである１サンプルを、前記各サンプルの残り
の下位ビットに順次割り付ける並べ換えをする並べ換え
回路を備えた請求項１０または１１記載のデジタル記録
再生装置。
【請求項１４】変換手段は、２４ビットモードでは少な
くとも６サンプルのデータのまとまりのうち上位ビット
のまとまりである４サンプルを、４サンプルのデータの
まとまりをなす各サンプルの上位ビットに、下位ビット
のまとまりである２サンプルを、前記各サンプルの残り
の下位ビットに順次割り付ける並べ換えをする並べ換え
回路を備えた請求項１０または１１記載のデジタル記録
再生装置。
【請求項１５】変換手段は、２０ビットモードでは少な
くとも１０サンプルのデータのまとまりのうち上位ビッ
トのまとまりである８サンプルを、８サンプルのデータ
のまとまりをなす各サンプルの上位ビットに、下位ビッ
トのまとまりである２サンプルを、前記各サンプルの残
りの下位ビットに順次割り付ける並べ換えをする並べ換
え回路を備えた請求項１０または１１記載のデジタル記
録再生装置。
【請求項１６】変換手段は、１７ビット以上２４ビット
未満のデータであるとき、２４ビットのうち余剰となる
下位ビットを切り捨てるようにした請求項１０または１
１記載のデジタル記録再生装置。
【請求項１７】データ処理部は、媒体の再生データから
２４ビットモードを表す識別コードを抽出してシステム
制御回路に供給し、前記識別コードに基づいて動作モー
ドを指令するようにした請求項１１記載のデジタル記録
再生装置。
【請求項１８】データ処理部は、媒体の再生データから
２４ビットモードを表す識別コードを抽出してシステム
制御回路に供給し、前記識別コードに基づいて２４ビッ
トモード専用のタイムコードを読み出して表示または制
御に利用するようにした請求項１１記載のデジタル記録
再生装置。
【請求項１９】データ処理部は、１７ないし２４ビット
モードの場合にシステム制御回路からの指令に応じて補
間処理を停止するようにした請求項１１記載のデジタル
記録再生装置。
【請求項２０】データ処理部は、誤り訂正の結果、訂正
能力を越える場合に生成する補間制御フラグを、１６ビ
ットのサンプルの上位ビットと下位ビットに対応してそ
れぞれ独立に出力するようにした請求項１１記載のデジ
タル記録再生装置。
【請求項２１】変換手段は、１７ないし２４ビットモー
ド用に設けた１７ないし２４ビットのデータを補間する
補間回路と、データ処理部からの補間制御フラッグに基
づいて前記補間回路の補間動作を制御する補間制御回路
とを備えた請求項１１記載のデジタル記録再生装置。
【請求項２２】変換手段は、１７ないし２４ビットのデ
ータの上位ビットに対応する補間制御フラグを有効とし
、それ以外を無効にして補間をする補間制御回路を備え
た請求項２１記載のデジタル記録再生装置。
【請求項２３】変換手段は、１７ないし２４ビットのデ
ータの上位ビットだけを取り出して補間を行い、残りの
下位側ビットに固定値または補間前の値を充てるように
した請求項２１記載のデジタル記録再生装置。