JP2811692B2

JP2811692B2 - 複数チャンネルの信号圧縮方法

Info

Publication number: JP2811692B2
Application number: JP63281638A
Authority: JP
Inventors: 朗飯塚
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1988-11-08
Filing date: 1988-11-08
Publication date: 1998-10-15
Anticipated expiration: 2013-10-15
Also published as: JPH02127899A

Description

【発明の詳細な説明】（ａ）産業上の利用分野この発明は、ＬチャンネルとＲチャンネルの信号から
なるステレオ信号など、複数チャンネルの信号を圧縮す
る方法に関する。

（ｂ）従来の技術ステレオ信号などの複数チャンネルの信号を、PCMデ
ータなどのデジタル信号に変換する技術は、特にそれら
の信号をメモリに記憶するときに使用される。PCMデー
タを記憶したメモリは、例えば電子楽器に使用すること
ができる。従来は、このようなPCMデータを記憶したメ
モリをチャンネル毎に割り当て、全チャンネルの信号再
生を行うときには、各メモリからデータを読み出して各
々独立にD/A変換するようにしていた。例えば、実開昭5
9−166293号に示される電子楽器では、楽音波形データ
をチャンネル毎に個々に記憶する複数のメモリを音源と
して設け、押鍵されたキーに対応する楽音データを複数
のメモリから個々に読み出し、それらの楽音データをD/
A変換器によって元のアナログ信号に戻して発音させる
ようにしている。

（ｃ）発明が解決しようとする課題しかしながら、このような方法では、メモリを各チャ
ンネル毎に別々に割り当てているために、Ｎチャンネル
分の信号の送信に対しては１つのチャンネルに必要なメ
モリ容量のＮ倍の容量のメモリが必要であった。同様
に、Ｎチャンネル分の信号をデジタル化して伝送するに
は、単一チャンネルの伝送時間のＮ倍の伝送時間が必要
であった。

この発明の目的は、複数チャンネルの信号の差信号を
とることによって、上記の問題を解決することのできる
複数チャンネルの信号圧縮方法を提供することにある。

（ｄ）課題を解決するための手段この発明は、複数チャンネルの各信号をデジタル信号
に変換するとき、その中の少なくとも２つのチャンネル
A,Bの信号を差信号を取り出し、チャンネルＡまたはＢ
の何れかの信号またはそれらの信号の和信号と前記差信
号とを各々サンプリング周波数f₁とf₂（f₁＞f₂）、量子
化ビット数b₁とb₂（b₂＝b₁/k:kは整数）でデジタル信号
に変換して、これらのデジタル信号を１ワードがb₁ビッ
トの第１および第２のメモリにそれぞれ記憶し、このデジタル信号を読み出すとき、ｎビットのアドレ
スで第１のメモリの１ワードをアクセスするとともに、
ｎビットのアドレスのうち上位ｍビットで第２のメモリ
の１ワードをアクセスし、下位ｎ−ｍビットで該ワード
中に記憶されているｋ個の差信号データから１つの差信
号データを選択することを特徴とする。

（ｅ）作用この発明に係る信号圧縮方法では、複数チャンネルの
中の少なくとも２つのチャンネルA,Bの各信号の差信号
（Ａ−Ｂ）を取り出し、チャンネルＡまたはＢの何れか
の信号、またはそれらの和信号（Ａ＋Ｂ）と、前記差信
号（Ａ−Ｂ）とを各々サンプリング周波数f₁とf₂（f₁＞
f₂）でサンプリング（標本化）する。公知のように差信
号（Ａ−Ｂ）を取り出せば、元のチャンネルＡまたはＢ
の何れかの信号、またはそれらの和信号（Ａ＋Ｂ）と組
み合わせることにより、再生時にそれらの信号を加減算
することで簡単に元の信号に戻すことができる。

ところで、複数チャンネルの信号を再生するときに
は、各チャンネルの個々の信号に比較して差信号の周波
数帯域が狭くて良い場合が多い。

例えば、複数チャンネルの信号がＬチャンネルとＲチ
ャンネルのステレオ信号であるときには、聴感上高域の
左右の差によるステレオ感は全体として弱い。したがっ
て、両チャンネルの差信号を元の信号に対するサンプリ
ング周波数よりも低い周波数でサンプリングしても、再
生時の音質にあまり影響を及ぼすことがない。そこで、
複数チャンネルの中の１つのチャンネルＡまたはＢの信
号をサンプリング周波数f₁でサンプリング（標本化）
し、チャンネルＡとチャンネルＢの信号の差信号をサン
プリング周波数f₂（f₁＞f₂）でサンプリング（標本化）
することにより、量子化後の情報量としては、チャンネ
ルＡおよびＢをそれぞれ単独にサンプリング周波数f₁で
サンプリング（標本化）する場合の情報量に比較して少
なくすることができる。同様にチャンネルA,Bの和信号
をサンプリング周波数f₁でサンプリング（標本化）し、
かつ上記差信号をサンプリング周波数f₂でサンプリング
（標本化）する場合の情報量も、チャンネルＡおよびＢ
をそれぞれ単独にサンプリング周波数f₁でサンプリング
（標本化）する場合の情報量に比較して少なくすること
ができる。このため、デジタル信号に変換した後メモリ
に記憶するときには、そのメモリ容量を、各チャンネル
の信号を個々に記憶する場合のメモリ容量に比較して少
なくすることができ、また、伝送を行うときには各チャ
ンネル分を個々に伝送する場合に比較して伝送時間が短
くなる。さらに、この発明では、チャンネルA,Bの差信
号を量子化ビット数をチャンネルＡまたはＢの信号或い
は和信号（和信号等）の量子化ビット数（例えば８ビッ
ト）の1/k（例えば４ビット）にした。これにより、差
信号のデータ量を更に少なくすることができる。また、
前記和信号等の量子化ビット数をメモリの１アドレスで
指定できるビット数である１ワードとし、差信号のビッ
ト数をその1/kとしたことで、前記和信号等のデジタル
信号は１アドレスに１データ記憶され、差信号は１アド
レスにｋデータ記憶される。

そして、このデータを読み出すとき、和信号等のデー
タについては１アドレスを指定すればそのアドレスに記
憶されている１つのデータが読み出される。そして、差
信号のデータについては１アドレスを指定すればそのう
ちの上位ｍビットがアドレスを指定し、下位のｎ−ｍビ
ットがそのワード中の１データを選択する。

このような動作により、同一ビット幅のメモリに効率
がよく差信号を記憶することができ、同じ構成のアドレ
ス発生装置で発生したアドレスで両方のデータを読み出
すことができる。

（ｆ）実施例第１図は（Ａ），（Ｂ）は、この発明に係る信号圧縮
方法を実施する装置の基本的なブロック図を示してい
る。本実施例では、説明を簡単にするために、取り扱う
信号をＬ信号とＲ信号からなるステレオ信号とし、チャ
ンネル数を２（ＬチャンネルとＲチャンネル）としてい
る。また、信号圧縮したデジタル信号はPCMデータとし
てメモリに記憶されるものとし、その再生装置としては
鍵盤を備える電子楽器を例示する。

第１図（Ａ）は、ＬチャンネルとＲチャンネルのステ
レオ信号を圧縮してメモリに記憶する装置（サンプラ
ー）の構成を示している。図において、Ｌチャンネルの
信号s₁とＲチャンネルの信号s₂が減算回路１に入力する
とともに、Ｌチャンネルの信号s₁はサンプリング周波数
f₁の８ビットADコンバータ２に入力する。減算回路１で
はＬチャンネルの信号s₁からＲチャンネルの信号s₂を引
き、その差信号（s₁−s₂）をサンプリング周波数がf₂の
８ビットADコンバータ３に出力する。すなわち、８ビッ
トADコンバータ２ではＬチャンネルの信号s₁のみをサン
プリング周波数f₁でAD変換し、８ビットADコンバータ３
ではＬチャンネルの信号s₁とＲチャンネルの信号s₂の差
信号（s₁−s₂）のみをサンプリング周波数f₂でAD変換す
る。ここで、サンプリング周波数f₁とf₂は次の関係にな
っている。

f₁＞f₂ 第２図はＬチャンネルの信号s₁、Ｒチャンネルの信号
s₂、およびそれらを差信号（s₁−s₂）をそれぞれ示して
いる。信号s₁をサンプリング（標本化）するサンプリン
グ周波数f₁は、この実施例では44KHzに設定される。ま
た、差信号（s₁−s₂）をサンプリング（標本化）するサ
ンプリング周波数f₂は、この実施例では22KHzに設定さ
れる。

サンプリング周波数がf₁（44KHz）のADコンバータ２
でA/D変換した８ビットデータは楽音データとしてメモ
リ４に記憶され、サンプリング周波数がf₂（22KHz）のA
Dコンバータ５でA/D変換した８ビットの上記差信号（s₁
−s₂）データは楽音データとしてメモリ５に記憶され
る。なお、メモリ4,5には、ここでは音色（ピアノやギ
ターなど）毎に楽音データとして記憶されるものとす
る。また、ADコンバータ2,3で量子化されたデータは、
実際にはADコンバータ内に含まれる符号化回路によって
PCMデータに変換されたのちメモリ4,5に記憶されるもの
とする。

上記の構成において、Ｌチャンネルの信号s₁はADコン
バータ２においてサンプリング周波数f₁（44KHz）でサ
ンプリング（標本化）され、Ｌチャンネルの信号s₁とＲ
チャンネルの信号s₂の差信号（s₁−s₂）はADコンバータ
３においてサンプリング周波数f₂（22KHz）でサンプリ
ング（標本化）されるが、信号s₁とs₂とはステレオ信号
であるために相関が強く、かつ聴感上それらの信号の高
域の差異によるステレオ感は全体として弱い。したがっ
て、その差信号（s₁−s₂）の周波数帯域をＬチャンネル
の単独の信号s₁やＲチャンネルの単独の信号s₂の周波数
帯域より小さくしても、再生時には音質がそれほど低下
することがない。そして、このようにしてメモリ4,5に
記憶したデータを見てみると、ADコンバータ３でのサン
プリング周波数f₂がADコンバータ２のサンプリング周波
数f₁の1/2であるから、メモリ４に２個のデータが書き
込まれる時間でメモリ５に１個のデータが書き込まれ
る。すなわち、メモリ５には差信号（s₁−s₂）データが
圧縮された状態で記憶される。したがって、このように
して圧縮された分だけメモリ4,5の全体の容量が少なく
て済む。具体的には、メモリ５の容量はメモリ４の容量
に比較して1/2で良いことになるから、全体として節約
できるメモリ容量は1/4となる。

上記メモリ５に記憶されるデータは差信号（s₁−s₂）
データであるから、この差信号データに上記メモリ４に
記憶されているs₁データを加算することにより、s₂デー
タを復元することができる。第１図（Ｂ）は、この方法
によってＬチャンネルの信号s₁とＲチャンネルの信号s₂
を復元して音響出力する電子楽器を示している。同図
（Ｂ）において、鍵情報発生回路６は、押鍵されたキー
に対応した周期で変化するメモリアドレスを発生し、そ
のアドレスをメモリ４と５に対して与える。このアドレ
スが発生すると、メモリ4,5からはそれぞれのアドレス
に記憶されている楽音データであるs₁データと（s₁−
s₂）データが出力され、それぞれ８ビットDAコンバータ
７と８ビットDAコンバータ８に出力されて、ここでDA変
換される。このDAコンバータ7,8でのDA変換周波数（変
換速度）は、ADコンバータ2,3のサンプリング周波数と
それぞれ同じである。すなわち、DAコンバータ７のDA変
換周波数はf₁（44kHz）に設定され、DAコンバータ８のD
A変換周波数はf₂（22kHz）に設定される。このようにす
るのは、メモリ4,5に対して、信号がそれぞれサンプリ
ング周波数f₁,f₂でサンプリング（標本化）されて記憶
されるために、元のアナログ信号に正しく戻すには、こ
のDAコンバータ7,8において、それぞれ上記ADコンバー
タ2,3のサンプリング周波数に等しい周波数でDA変換す
る必要があるからである。このDAコンバータ7,8でDA変
換された信号s₁と差信号（s₁−s₂）は、減算回路９にお
いて減算される。このため、減算回路９の出力はs₂とな
る。この段階でステレオ信号が完全に復元され、信号
s₁,s₂がそれぞれサウンドシステム10,11に出力される。

第３図，第４図は、第１図に示す実施例のさらに詳細
な構成図を示している。なお、第１図においては、信号
再生段階での減算回路をDAコンバータの後段に設けてい
るが、第４図においては当該減算回路をメモリの後段に
設け、減算をDAコンバータを通す前のデジタル値で行う
ようにしている。

第３図はＬチャンネルの信号s₁とＲチャンネルの信号
s₂からなるステレオ信号を圧縮してPCMデータに変換
し、そのデータをメモリに記憶する装置（サンプラー）
を示している。

ローパスフィルタ20,21は信号s₁,s₂のそれぞれの高周
波成分を除去するフィルタである。フィルタを通過した
信号s₁はサンプルホールド回路22と減算回路23の一方の
入力端子（＋端子）に導かれる。また、フィルタ21を通
過した信号s₂は上記減算回路23の他方の入力端子（−端
子）に導かれる。信号s₁はサンプルホールド回路22でサ
ンプルホールドされて８ビットADコンバータ24に出力さ
れる。このADコンバータ24は、サンプリング周波数がf₁
（44KHz）である。また、減算回路23は信号s₁とs₂との
差信号（s₁−s₂）を取り出し、サンプルホールド回路25
に出力する。このサンプルホールド回路25でサンプルホ
ールドされた信号は８ビットADコンバータ26に出力され
る。このADコンバータ26でのサンプリング周波数はf
₂（22KHz）である。第１図を参照して説明したように、
ステレオ信号s₁,s₂は相互に強い相関を持ち、また聴感
上高域の差異によるステレオ感は全体として弱いため
に、その差信号（s₁−s₂）の周波数帯域を、単独の信号
s₁,s₂の周波数帯域に比較して相対的に小さくしても、
再生に際してはほとんど問題がない。

ADコンバータ24と26とは、それぞれアナログ信号をサ
ンプリング（標本化）し量子化するためのA/D変換器
と、量子化されたデータを符号化してPCMデータに変換
するための符号化回路とを備えている。そしてこのADコ
ンバータ24,26で符号化されたデータはメモリシステム
へと導かれる。メモリシステムは、ADコンバータ24で変
換された８ビットのs₁データを記録するメモリ27と、AD
コンバータ26で変換された８ビットの（s₁−s₂）データ
を記憶するメモリ28とで構成されている。

アドレス発生回路29はこのメモリ27と28とに対して共
通のアドレス情報を与える。アドレスの与え方は音色毎
に区別され、さらにメモリ27に対しては16ビットのアド
レス情報全てを与え、メモリ28に対しては上位15ビット
をアドレス情報として与える。このようにメモリ28に対
しては、アドレス情報としてLSBを除く上位15ビットが
アドレス情報となるために、メモリ27に対して２個のデ
ータ（楽音データ）が記憶されるたびにメモリ28に１個
のデータ（楽音データ）が記憶されることになる。第５
図（Ａ），（Ｂ）はメモリ27,28のデータの記憶状態を
示している。同図（Ａ）は、メモリ27においてアドレス
が0000Hから07FFHまで音色がピアノのデータ（楽音デー
タ）が記憶され、0800H以下に音色がギターのデータ
（楽音データ）が記憶されている。また、メモリ28にお
いては、アドレスが0000Hから03FFHまでピアノのデータ
（楽音データ）が記憶され、0400H以下にギターのデー
タ（楽音データ）が記憶されている。同図に示すよう
に、例えば音色がピアノの楽音データでは、メモリ27に
記憶される楽音データ数に比較してメモリ28に記憶され
る楽音データ数が丁度半分である。すなわち、メモリ28
の楽音データ記憶領域はメモリ27の楽音データ記憶領域
の丁度半分である。

次に、第４図に示す鍵盤を備える電子楽器について説
明する。

鍵情報発生回路40は鍵盤40aと押鍵検出回路40bと発音
割当回路40cとで構成されている。押鍵検出回路40bは、
鍵盤40aにおいて押鍵されたキーのキーコードを検出す
る。また、発音割当回路40cは、押鍵されたキーのキー
コードを適当な空き発音チャンネルに割り当てる回路で
ある。鍵情報発生回路40では、以上の構成により押鍵検
出されたキーのキーコードKCおよびキーコードKCが割り
当てられた発音チャンネルと、そのキーが押鍵されてい
ることを表すキーオン信号KONが生成され、それらの信
号がアドレス発生回路41に送出される。なお、本実施例
では複音の同時発音を行うことができるように、アドレ
ス発生回路41に対して時分割でこれらの鍵情報を送って
いる。第６図はアドレス発生回路41に対して送られる鍵
情報のフォーマットを示している。図示するように、Ｔ
時間毎にチャンネルch1から順に各チャンネルに割り当
てられているキーコードKCおよびキーオン信号KONを送
出する。時分割された各タイムスロットには、そのタイ
ムスロットのチャンネルに割り当てられているキーコー
ドKCとキーオンKONが入っている。ここでキーオン信号K
ONは“1"または“0"からなるデータであり、“1"のとき
に同じタイムスロット内にあるキーコードKCのキーが押
鍵状態であることを表す。

アドレス発生回路41には、さらに音色選択回路52から
音色選択信号TCが入力する。音色選択回路52はピアノや
ギターなどの音色を選択する回路であり、図外の音色選
択スイッチを含んでいる。音色選択信号TCは、アドレス
発生回路41において、メモリ27および28に記憶されてい
る音色毎の楽音データ記憶領域またはその領域の先頭番
地を指定するのに使用される。アドレス発生回路41は、
この音色選択信号TCを受けることによって、メモリ27お
よび28内のどの音色の楽音データ記憶領域をアドレッシ
ングの範囲するかを決めるわけである。例えば、音色選
択信号TCがピアノを選択している場合には、メモリ27の
0000Hから07FFHの範囲を指定し、また、メモリ28の0000
Hから03FFHの範囲を指定する。

アドレス発生回路41は、音色選択信号TCに基づいて指
定されたメモリ27および28の楽音データ記憶領域におい
て、鍵情報として入力されたキーコードKCに対応する楽
音データの記憶されているアドレスを連続して発生す
る。この連続するアドレス情報は、楽音信号波形の周波
数を決定するいわゆる位相データに対応して変化する。
なお、楽音データの記憶されているメモリに対して位相
データをアドレス情報として与える技術については、既
に周知であるので説明を省略する。

前記メモリに記憶される楽音データは複数周期の楽音
データとしても構成することができる。第７図（Ａ），
（Ｂ）は複数周期楽音信号の波形例を示している。同図
（Ａ）に示す波形は、発音開始から終了まで（アタック
〜ディケィ）の全波形を記憶する例である。この方法で
は押鍵に伴い上記の全波形が一回通り読み出される。同
図（Ｂ）は立ち上がり部（アタック部）とその後の一部
波形（繰り返し部）を記憶する例を示す。この方法で
は、立ち上がり部を一回通り読み出し、続いて繰り返し
部を複数回繰り返して読み出す。後者の例では、メモリ
には同図（Ｃ）に示すように、アタック部全波形と、そ
の後の波形から適宜サンプリング抽出した複数のサンプ
リング波形（SEG1,SEG2・・・・）とが記憶される。読
み出すときには、アタック部を一回通り読み出し、続い
てSEG1をN₁回繰り返し読み出し、続いてSEG2をN₂回繰り
返し読み出し、さらに同じようにSEG3,SEG4・・・につ
いても適宜の回数を繰り返して読み出していく。この第
７図（Ｂ），（Ｃ）に示す方法では、メモリの記憶容量
が第７図（Ａ）に示す方法に比べて少なくてよい利点が
ある。

前記アドレス発生回路41からは上記のようにアドレス
が位相データとして出力されるが、上記押鍵情報の送出
方法と同様に、このアドレスも第６図に示すように時分
割で送出される。したがって、アドレス発生回路41から
出力されるデータは第８図に示すフォーマットとなる。
この場合、チャンネル毎のアドレスの変わる速度は上記
サンプリング周波数f₁となるように時分割のタイムスロ
ット長が決められる。また、後述のように、メモリ27に
対しては16ビットのアドレス情報が与えられる一方、メ
モリ28に対しては上位15ビットのアドレス情報が与えら
れる。したがって、メモリ27からのデータの読みだし速
度はf₁となるのに対し、メモリ28からの読みだし速度は
f₁/2となる。

前記メモリ27,28にはそれぞれ、第５図（Ａ），
（Ｂ）に示すように８ビットの楽音データがそれぞれ記
憶されているが、メモリ28の楽音データ（s₁−s₂）は２
倍オーバーサンプリングデジタルフィルタ42に出力され
る。この２倍オーバーサンプリングデジタルフィルタ42
は、第９図に示すようにメモリ28から出力される実線で
示すデータD1の各々の間にデータD2を補完し、元のデー
タD1に加えて新たなデータD2を出力する。この２倍オー
バーサンプリングデジタルフィルタ42を通過することに
より、メモリ28からのデータの読みだし速度がf₁/2であ
るにも係わらず、このフィルタから出力される楽音デー
タの周期は1/f₁となる。すなわち、メモリ27から出力さ
れる楽音データの周期と同じになる。

第10図はメモリ27,28へのアドレスの与え方を説明す
る図である。アドレス発生回路41から16ビット長のアド
レスデータが出力され、メモリ27に対してはその16ビッ
ト全部がアドレス情報として与えられるが、メモリ28に
は上位15ビットのみがアドレス情報として与えられる。
今、第10図に示すようにアドレス発生回路41のアドレス
カウンタADRS.Cの内容が0008Hから0009Hに進んだとする
（このときのアドレスは周波数f₁に順次発生する）。こ
のときメモリ27からは、s₁（Pi）データ→s₁（Pi＋１）
データが順に出力される。一方、メモリ28にはアドレス
情報として上位15ビットのアドレスデータしか与えられ
ていないため、アドレスが0008Hから0009に進んでもメ
モリ28が指定されるアドレスは0008Hのままである。し
たがって、メモリ27から２つの楽音データが出力される
度にメモリ28からは１つの楽音データが出力されること
になる。

一方、上述したように２倍オーバーサンプリングデジ
タルフィルタ42では、メモリ28から出力される楽音デー
タの周期を1/2倍にするために、このフィルタ出力とメ
モリ27から出力される楽音データとは共に1/f₁の周期と
なる。

２倍オーバーサンプリングデジタルフィルタ42の出力
とメモリ27の出力とは減算回路43に導かれ、ここでs₁−
（s₁−s₂）の引算が行われる。この引算によって減算回
路の出力にはs₁−（s₁−s₂）＝s₂のデータが表れる。

メモリ27から出力されるs₁データと上記減算回路43の
出力となるs₂データとは、それぞれエンベローブジェネ
レータ44と45に導かれ、ここで振幅変調を受ける。各エ
ンベローブジェネレータ（以下単にEGと言う）44,45に
は音色選択回路52から出される音色選択信号TCと鍵情報
発生回路40から出力されるキーオン信号KONが共に導か
れ、音色選択信号TCに基づいて入力データを振幅変調
し、キーオン信号KONに同期してこの振幅変調した信号
を出力する。EG44,45で振幅変調された信号はそれぞれ
アキュームレータ46,47において累積される。このアキ
ュームレータ46,47までのデータの流れは、全て第６
図，第８図に示すようなフォーマットに従って時分割に
よって制御されているが、このアキュームレータ46,47
では、時分割されているデータをＮチャンネル分毎、す
なわちＴ時間分毎にデータを累積する。したがって、ア
キュームレータ46,47を通過した段階では（1/T）の周期
のデータとなる。アキュームレータ46,47を通過したデ
ータは、続いてDAコンバータ48,49に出力され、ここで
アナログ信号に変換され、さらにサウンドシステム50,5
1に出力され、音響として出力される。本実施例では、
以上の構成によってＬチャンネル信号s₁,Rチャンネル信
号s₂からなるステレオ信号の圧縮を行うことができ、そ
の信号圧縮によりメモリシステムの容量を各チャンネル
個々に信号を記憶するメモリシステムに比べて3/4に節
約することができる。

−他の実施例− 上記の実施例では、差信号（s₁−s₂）をf₂（f₂＜f₁）
でサンプリングしているために、信号s₂成分（Ｒチャン
ネル成分）の帯域がf₂で制限されてしまい、再生時にお
いてＬチャンネルに対しＲチャンネルの音質が多少劣化
する可能性がある。これを解決するには、メモリ27に和
信号（s₁＋s₂）を記憶するようにすればよい。

第11図はＬチャンネルの信号s₁とＲチャンネルの信号
s₂の和信号をメモリ27に記憶し、それらの差信号をメモ
リ28に記憶させた場合のメモリのデータ読出部の構成を
示している。この例では、第１図（Ｂ）に示す構成と比
較して、（s₁＋s₂）データと（s₁−s₂）データとを加算
する加算回路12を設けた点が相違しているが、サウンド
システム10,11にデータが出力される段階ではs₁の信号
成分とs₂の信号成分が完全に分離される。さらにこの場
合、減算回路９の出力に表れる信号s₂はf₁でサンプリン
グされたs₂成分を含んでいるために、Ｒチャンネルの信
号s₂の周波数帯域が制限されることはない。なお、この
場合でも上記の実施例と同様の理由によってメモリ28の
容量を小さくすることが可能である。

−他の実施例− 以上の実施例では、ＬチャンネルとＲチャンネルの２
つの信号の差信号（s₁−s₂）をサンプリング周波数f₁と
f₂（f₁＞f₂）でサンプリング（標本化）するようにして
いるが、これに加えて、さらに差信号（s₁−s₂）の量子
化ビット数を、s₁の量子化ビット数に対して小さくする
こともできる。Ｌチャンネルの信号s₁とＲチャンネルの
信号s₂とは相関が非常に強いために、この差信号の持つ
振幅情報はs₁またはs₂のそれに比較してかなり小さい。
このため、この差信号の量子化ビット数を小さくしても
再生時にダイナミックレンジが低下するなどの不都合が
生じない。そして、この差信号の量子化ビット数を小さ
くすることにより、メモリ容量をさら節約することが可
能になる。

第12〜第16図は差信号（s₁−s₂）のサンプリング周波
数を小さくするとともに量子化ビット数も小さくする場
合の実施例について説明する図である。このうち第12図
はサンプラーの構成図である。構成において第３図に示
すサンプラーと相違する点は、ADコンバータ26として、
サンプリング周波数f₂の４ビットADコンバータを使用
し、アドレス発生回路29からはメモリ28に対してLSBを
チップセレクト信号として与えている点である。第13図
はメモリ28に対する（s₁−s₂）データの書込方法を説明
するための図である。メモリ28は４ビットのメモリブロ
ックＡとＢを並列に接続した構成からなり、各ブロック
ＡとＢにはチップセレクと端子SEL0とSEL1が設けられて
いる。アドレス発生回路29のアドレスカウンタADR.Cの1
5ビット目の情報は上記チップセレクト端子SEL1に直接
与えられ、またインバータを介して上記チップセレクト
端子SEL0に与えられる。そして（s₁−s₂）データはメモ
リブロックＡとＢに共通に入力される。このように構成
していることから、15ビット目が“0"のときには４ビッ
トの（s₁−s₂）データはメモリＡブロックに上位データ
として記憶され、15ビット目が“1"のときには４ビット
の（s₁−s₂）データはメモリブロックＢに下位データと
して記憶される。すなわち、アドレスカウンタの計数値
がインクリメントされていくとき、（s₁−s₂）データは
図の矢印方向に順次記憶されていくことになる。

一方、上記ADコンバータ26のサンプリング周波数はf₂
（22KHz）であるから、サンプリング周波数がf₁（44KH
z）であるADコンバータ24から２つのデータが出力され
るたびにADコンバータ26からは１つのデータが出力され
る。したがって、メモリ27には８ビットのs₁データが２
個記憶される度に、メモリ28には４ビットの（s₁−s₂）
データが１個記憶されることになる。

第14図（Ａ），（Ｂ）はメモリ27,28のデータの記憶
状態を示している。この例では、メモリ27においてアド
レスが0000Hから07FFHまで音色がピアノのデータ（楽音
データ）が記憶され、0800H以下に音色がギターのデー
タ（楽音データ）が記憶されている。また、メモリ28に
おいては、アドレスが0000Hから01FFHまでピアノのデー
タ（楽音データ）が記憶され、0200H以下にギターのデ
ータ（楽音データ）が記憶されている。

第15図は鍵盤を備える電子楽器の構成図である。構成
において、上記の実施例の第４図と相違する点は２倍オ
ーバーサンプリングデジタルフィルタ42の前段にセレク
タ回路53を設け、またメモリ28にはアドレス発生回路41
で発生したアドレスデータの上位14ビットをアドレス情
報として与え、セレクタ回路53に対しては15ビット目を
セレクタ信号として送出している点である。セレクタ回
路53は、15ビット目のデータに基づいてメモリ28に記憶
されている上位データまたは下位データの何れかを選択
して、後段の２倍オーバーサンプリングデジタルフィル
タ42に出力する回路である。

第16図は前記セレクタ回路52の構成と、メモリ27,28
へのアドレスの与え方を示す図である。セレクタ回路53
は図示のようにAND回路53a,53bとOR回路53cとインバー
タ53dとで構成されている。AND回路53a,53bにはメモリ2
8のＡブロックの上位データ,Bブロックの下位データが
それぞれ入力する。また、アドレス発生回路41から出力
される16ビット長のアドレスデータのうち15ビット目が
AND回路53bに直接入力し、またインバータ53dを通してA
ND回路53aに入力する。そしてAND53a,53bのそれぞれの
出力がOR回路53cで論理和されて後段に出力される。

今、アドレス発生回路41のアドレスカウンタADRS.Cの
内容が0008H→0009H→000AH→000BHへ進んだとする。こ
のとき、メモリ27からは、s₁（Pi）データ→s₁（Pi＋
１）データ→s₁（Pi＋２）データ→s₁（Pi＋３）データ
が順に出力される。これらのデータは共に８ビットであ
る。また、読出周波数（速度）はf₁である。一方、メモ
リ28にはアドレス情報として上記14ビットのアドレスデ
ータしか与えられていないため、アドレスが上記のよう
に0008Hから000BHにまで進んでも、メモリ28に指定され
るアドレスは0008Hのままである。また、アドレスカウ
ンタのアドレスが0008Hと0009HのときにはLSBの次のビ
ットが“0"であり、アドレスが000AHと000BHのときには
15ビット目は“1"であるから、セレクタ回路52において
は、前者のときにはAND回路53aが開き、後者のときには
AND回路53bが開く。したがってOR回路53cの出力には、
アドレスカウンタのアドレスが0008Hと0009Hのときには
メモリ28のＡブロックの上位データが表れ、アドレスカ
ウンタのアドレスが000AHと000BHのときには同じくメモ
リ28のＢブロックの下位データが表れる。これによっ
て、メモリ27からs₁（Pi）データとs₁（Pi＋１）データ
の２つのデータが出力される間に、セレクタ回路53から
はメモリ28のＡブロックのデータである上位データ
｛（s₁Pi）−s₂（Pi）｝が出力される。また、メモリ27
からs₁（Pi＋２）データとs₁（Pi＋３）データの２つの
データが出力される間に、セレクタ回路53からは、メモ
リ28のＢブロックの下位データである｛s₁（Pi＋１）−
s₂（Pi＋１）｝が出力される。

前記セレクタ回路53の出力は、さらに２倍オーバーサ
ンプリングデジタルフィルタ42に送出され、ここで第９
図に示すようなデータD2の補完が行われる。

前記２倍オーバーサンプリングデジタルフィルタ42の
出力とメモリ27の出力とは、減算回路43に導かれ、ここ
でs₁−（s₁−s₂）の引算が行われる。この引算によって
減算回路の出力にはs₁−（s₁−s₂）＝s₂のデータが表れ
る。

以下、上記の実施例と同様に、メモリ27から出力され
るs₁データと上記減算回路43の出力とてるs₂データとが
それぞれEG44と45に導かれ、振幅変調を受けるととも
に、アキュームレータ46,47へ送られ、さらにDAコンバ
ータ48,49でもとのアナログ信号に戻されてサウンドシ
ステム50,51で音響として出力される。

本実施例では、以上の構成によってＬチャンネル信号
s₁,Rチャンネル信号s₂からなるステレオ信号の圧縮を、
差信号（s₁−s₂）のサンプリング周波数を下げる、
下信号（s₁−s₂）の量子化ビット数を少なくする、の制
御によって行うことができる。そして、その信号圧縮に
よりメモリシステムの容量を、各チャンネル個々に信号
記憶するメモリシステムに比べて5/8に節約することが
できる。

−その他変形例− 以上の実施例においては、ＬチャンネルとＲチャンネ
ルの２チャンネルの信号圧縮方法について説明したが、
本発明はこれ以上の複数チャンネルの信号圧縮にも適用
することができる。第17図はｎ（ｎ＞２）チャンネル分
の信号を圧縮する場合の、信号合成の組み合わせ方を示
している。同図（Ａ）はｎチャンネル分の信号をチャン
ネルch₁の信号s₁と、（s₁−s₂），（s₁−s₃），・・・
・・（s₁−s_n）のｎ−１個の差信号との組み合わせで構
成する例を示している。第17図（Ｂ）に示す例では、ｎ
チャンネルの信号を（s₁＋s₂），（s₃＋s₄），・・・・
（s_n-1＋s_n）の和信号と、（s₁−s₂），（s₃−s₄），・
・・・（s_n-1−s_n）の差信号との組み合わせで構成す
る。何れの場合も、差信号については信号圧縮をするこ
とが可能であり、これらをメモリに記憶する場合にはメ
モリの記憶容量を相当に節約することが可能である。

さらに本発明のデータ圧縮方法には、PARCORなどの公
知のデータ圧縮技術を組み合わせることも容易である。

又、本実施例では、音色毎に用意された波形データを
読出す速度をキーコードに応じて変えることにより楽音
を形成しているが、各鍵毎、鍵域毎に波形データを有す
るようにすることも可能である。

（ｇ）発明の効果以上のようにこの発明によれば、複数チャンネルの中
の少なくとも２つのチャンネルの差信号を取り出し、そ
の差信号を標本化するサンプリング周波数を低くすると
ともに、量子化ビット数を1/kにして信号圧縮を行って
いる。このため、メモリに信号を記憶する場合にはメモ
リ容量を節約することができ、また外部に信号を伝送す
る場合には、伝送スピードを上げることができるなどの
利点を有する。さらに、また差信号のデータを１ワード
にｋ個ずつ記憶したことにより、同一幅のメモリを使用
することができるとともに、アドレスの下位ビットをデ
ータの選択に用いたことにより、１ワードのデータと同
じアドレス発生器でアドレスを発生させて読み出すこと
が可能になる。

【図面の簡単な説明】

第１図（Ａ），（Ｂ）は本発明の方法を実施する装置の
基本的な構成図を示している。また、第２図は第１図
（Ａ）に示す装置においてADコンバータの動作を説明す
るための図である。第３図，第４図は第１図に示す装置
の具体的な構成図を示す。第５図（Ａ），（Ｂ）はメモ
リのデータの記憶状態を示す図である。第６図は第４図
に示す装置において、アドレス発生回路41に入力するデ
ータのフォーマットを示し、第７図（Ａ）〜（Ｃ）はメ
モリにおける複数周期の楽音信号波形記憶例を示す図で
ある。第８図は第４図に示す装置において、アドレス発
生回路に出力されるアドレスデータのフォーマットを示
す図であり、第９図は２倍オーバーサンプリングデジタ
ルフィルタの動作について説明するための図である。ま
た、第10図はメモリへのアドレスの与え方を説明する図
である。また、第11図、第12図〜第17図は本発明の他の
実施例について説明する図である。１……減算回路、４（27）,5（28）……メモリ、９（43）……減算回路、６（40）……鍵情報発生回路、 42……２倍オーバーサンプリングデジダルフィルタ。

Claims

(57)【特許請求の範囲】

【請求項１】複数チャンネルの各信号をデジタル信号に
変換するとき、その中の少なくとも２つのチャンネルA,
Bの信号の差信号を取り出し、チャンネルＡまたはＢの
何れかの信号またはそれらの信号の和信号と前記差信号
とを各々サンプリング周波数f₁とf₂（f₁＞f₂）、量子化
ビット数b₁とb₂（b₂＝b₁/k:kは整数）でデジタル信号に
変換して、これらのデジタル信号を１ワードがb₁ビット
の第１および第２のメモリにそれぞれ記憶し、このデジタル信号を読み出すとき、ｎビットのアドレス
で第１のメモリの１ワードをアクセスするとともに、ｎ
ビットのアドレスのうち上位ｍビットで第２のメモリの
１ワードをアクセスし、下位ｎ−ｍビットで該ワード中
に記憶されているｋ個の差信号データから１つの差信号
データを選択することを特徴とする複数チャンネルの信
号圧縮方法。