JPH02124597A

JPH02124597A - 複数チャンネルの信号圧縮方法

Info

Publication number: JPH02124597A
Application number: JP63278182A
Authority: JP
Inventors: Akira Iizuka; 朗飯塚
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1988-11-02
Filing date: 1988-11-02
Publication date: 1990-05-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（ａｌ産業上の利用分野この発明はＬチャンネルとＲチャンネルの信号からなる
ステレオ信号など、複数チャンネルの信号を圧縮する方
法に関する。

（ト））従来の技術ステレオ信号などの複数チャンネルの信号を、ＰＣＭデ
ータなどのデジタル信号に変換する技術は、特にそれら
の信号をメモリに記憶するときに使用される。ＰＣＭデ
ータを記憶したメモリは、例えば電子楽器に使用するこ
とができる。従来は、このようなＰＣＭデータを記憶し
たメモリをチャンネル毎に割り当て、全チャンネルの信
号再生を行うときには、各メモリからデータを読み出し
て各々独立にＤＡ変換するようにしていた。例えば実開
昭５９−１６６２９３号に示される電子楽器では、楽音
波形データをチャンネル毎に個々に記憶する複数のメモ
リを音源として設け、押鍵されたキーに対応する楽音デ
ータを複数のメモリから個々に読みだし、それらの楽音
データをＤＡ変換器によって元のアナログ信号に戻して
発音させるようにしている。

（Ｃ）発明が解決しようとする課題しかしながら、このような方法では、メモリを各チャン
ネル毎に別々に割り当てているために、Ｎチャンネルの
装置に対しては１つのチャンネルに必要なメモリ容量の
Ｎ倍の容量のメモリが必要であった。同様に、Ｎチャン
ネル分の信号をデジタル化して伝送するには、単一チャ
ンネルの伝送時間のＮ倍の伝送時間が必要であった。

この発明の目的は、複数チャンネルの信号の差信号を取
ることによって、上記の問題を解決することのできる複
数チャンネルの信号圧縮方法を提供することにある。

＋ｄ１課題を解決するための手段この発明は、複数チャンネルの各信号をデジタル信号に
変換するとき、その中の少なくとも２つのチャンネルＡ
、Ｂの信号の差信号を取り出し、チャンネルＡまたはＢ
のいずれかの信号またはそれらの信号の和信号と前記差
信号とを各々ビット数ｎとｍ（ｎ＞ｍ）で量子化するこ
とを特徴とする。

（８１作用この発明に係る信号圧縮方法では、複数チャンネルの中
の少なくとも２つのチャンネルＡ、Ｂの各信号の差信号
（Ａ−Ｂ）を取り出し、チャンネルＡまたはＢのいずれ
かの（言分、またはそれらの和信号（Ａ十Ｂ）と、前記
差信号（Ａ−Ｂ）とを各々ビット数ｎとｍ（ｎ＞ｍ）で
量子化する。公知のように、差信号（Ａ−Ｂ）を取り出
せば、元のチャンネＪしＡまたはＢのいずれかのべ言分
、またはそれらの和信号（Ａ十Ｂ）と組み合わせること
により、再生時にそれらの信号を加減算することで簡単
に元の信号に戻すことが出来る。

ところで、複数チャンネルの信号を再生するときには、
各チャンネルの個々の信号に比較して差信号の振幅が小
さいことが多い。特に、複数チャンネルの信号がＬチャ
ンネルとＲチャンネルのステレオ信号のときにはこの傾
向が強い。したがって、この差信号を元の信号に対する
量子化ピント数よりも小さなビット数で量子化しても、
再生時の音質およびＳ／Ｎ比に影響を及ぼすことがない
。したがって、複数チャンネルの中の１つのチャンネル
ＡまたばＢの信号をビット数ｎで量子化し、チャンネル
ＡとチャンネルＢの信号の差信号をビット数ｍ　（ｎ＞
ｍ）で量子化することにより、チャンネルＡおよびＢの
信号を再生するのに必要な情報量としては、チャンネル
ＡおよびＢをそれぞれ単独に量子化する場合の情報量に
比較して少な（することができる。同様に、チャンネル
Ａ。

Ｂの和信号をビット数ｎで量子化し、且つ上記差信号を
ビット数ｍで量子化する場合の情報量も、チャンネルＡ
およびＢをそれぞれ単独に量子化する場合の情報量に比
較して少なくすることができる。このため、デジタル信
号に変換した後メモリに記憶するときには、そのメモリ
の容量を、各チャンネルの信号を個々に記憶する場合の
メモリ容量に比較して少なくすることができ、また伝送
を行うときには、各チャンネル分を個々に伝送する場合
に比較して伝送時間が短くなる。

ｆｆｌ実施例第１図（Ａ）、　　（Ｂ）は、この発明に係る信号圧縮
方法を実施する装置の基本的なブロック図を示している
。本実施例では、説明を簡単にするために、取り扱う信
号をＬ信号とＲ信号からなるステレオ信号とし、チャン
ネル数を２＜ＬチャンネルとＲチャンネル）としている
。また、信号圧縮したデジタル信号はＰＣＭデータとし
てメモリに記憶されるものとし、その再生装置としては
鍵盤を備える電子楽器を例示する。

第１図（Ａ）は、ＬチャンネルとＲチャンネルのステレ
オ信号を圧縮してメモリに記憶する装置（サンプラー）
の構成を示している。

図において、Ｌチャンネルの信号ｓ、とＲチャンネルの
信号Ｓ２が減算器ＳＯＢに人力するとともに、Ｌチャン
ネルの信号Ｓ、は８ビ、トのＡＤコンバータ２に入力す
る。減算器ＳＵＢでは、［７チヤンネルの信号Ｓ１から
Ｒチャンネルの信号Ｓ２を引き、その差信号（ｓ、ｓｚ
）を４ビットのＡＤコンバータ３に出力する。すなわち
、８ビツトＡＤコンバータ２ではＬチャンネルの信号ｓ
１のみをＡＤ変換し、４ビツトＡＤコンバータ３ではＬ
チャンネルの信号Ｓ、とＲチャンネルの信号Ｓ２の差信
号（ｓ＋　　　３２）のみをＡＤ変換する。８ビツトＡ
Ｄコンバータ２でＡＤ変換した８ビツトデータはメモリ
４に記憶され、４ピッｌ−ＡＤコンバータ３でＡＤ変換
した上記差信号（Ｓｓｚ）データはメモリ５に記憶され
る。なお、メモリ４．５に記憶するデータは、ここでは
音色（ピアノやギターなど）毎に記憶されるものとする
。また、ＡＤコンバータ２，３で量子化されたデータ（
８ビツトに量子化されたデータまたは４ビツトに量子化
されたデータ）は、さらにＡＤコンバーク内に含まれる
符号化回路によってＰＣＭデータに変換されるものとす
る。

上記の構成において、■、チャンネルの信号Ｓ。

はＡＤコンバータ２において８ビツトで量子化され、Ｌ
チャンネルの信号ＳＩ（！：Ｒチャンネルの信号Ｓ２の
差信号（ｓｚ−３２）はＡＤコンバータ３において４ビ
ツトで量子化されるが、信号ｓ１と３２とはステレオ信
号であるために相関が極めて強い。したがって、その差
信号（ｓ＋　　　ｓｚ）の振幅はＬチャンネルの単独の
信号Ｓ、やＲチャンネルの単独の信号Ｓ２に比較して極
めて小さく、この振幅情報を４ビツトで量子化してもグ
イナミソクレンジの低下が全くない。そして、このよう
にしてメモリ４，５に記憶したデータを見てみると、８
ビツトＡＤコンバータ２の出力は８ビツト、４ビツトＡ
Ｄコンバータ３の出力は４ビットとなるから、Ｌチャン
ネルの信号ｓ１とＲチャンネルの信号ｓ２とをそれぞれ
単独にＡＤ変換する場合に比べて、（８−４）ビット分
だけが圧縮されることになる。したがって、このように
して圧縮された分だけメモリ２，３の全体の容量が少な
くて済む。具体的には、メモリ３の容量はメモリ２の容
量に比較して１／２でよいことになるから、全体として
節約できるメモリの容量は１／４となる。

上記メモリ３に記憶されるデータは差信号（Ｓ３２）デ
ータであるから、この差信号データに上記メモリ２に記
憶されているＳ、データを加算することより、ｓ２デー
タを復元することができる。第１図（Ｂ）は、この方法
によってＬチャンネルの信号Ｓ、とＲチャンネルの信号
ｓ２を復元して音響出力する電子楽器を示している。同
図（Ｂ）において、鍵情報発生回路６は押鍵されたキー
に対応したメモリアドレスを発生し、そのアドレスをメ
モリ４と５に対して与える。このアドレスが発生すると
、メモリ４，５からはそれぞれそのアドレスに記憶され
ている楽音データであるｓ１データと（ｓ＋　　　３２
）データが出力され、それぞれ８ビツトＤＡコンバータ
７と４ビツトＤＡコンバータ８に出力されて、ここでＤ
Ａ変換される。このＤＡコンバータ７．８でのビット数
は、ＤＡコンパ゛−夕７では８ビツト、ＤＡコンバータ
８では４ビツトである。これはｓ１データが８ビツトで
あり、（Ｓ＋　　　３２）データが４ビツトだからであ
る。ＤＡコンバータ７．８でＤＡ変換された信号ｓ１と
差信号（Ｓ＋　　　ｓｚ）は減算回路９において減算さ
れる。このため、減算回路９の出力はｓ２となる。この
段階でステレオ信号が完全に復元され、信号”１１　３
２がそれぞれサウンドシステム１０．１１に出力される
。

第２図、第３図は第１図に示す実施例のさらに詳細な構
成図を示している。なお、第１図においては信号再生段
階での減算回路をＤＡコンバータの後段に設けているが
、第３図においては当該減算回路をメモリの後段に設け
、減算をＤＡコンバ−タを通す前に行うようにしている
。

第２図は、Ｌチャンネルの信号Ｓ、とＲチャンネルの信
号Ｓ２からなるステレオ信号を圧縮してＰＣＭデータに
変換し、そのデータをメモリに記憶する装置（サンプラ
ー）を示している。

ローパスフィルタ２０．２１は、信号５１．Ｓ２のそれ
ぞれの高周波成分を除去するフィルタである。フィルタ
を通過した信号Ｓ、は、サンプルホールド回路２２と減
算回路２３の一方の入力端子（＋端子）に導かれる。ま
た、フィルタ２１を通過した信号Ｓ２は上記減算回路２
３の他方の入力端子（一端子）に導かれる。信号Ｓ、は
勺ンプルホールド回路２２でサンプルホールドされて８
ビツトＡＤコンバータ２４に出力される。また、減算回
路２３は信号ｓ、と３２との差信号（ＳＳｚ）を取り出
し、サンプルホールド回路２５に出力する。このサンプ
ルボールド回路２５でサンプルホールドされた信号は４
ビツトＡＤコンバータ２６に出力される。第１図を参照
して説明したように、ステレオ信号ｓＩ＋”２は相互に
強い相関を持つために、その差信号（ｓｚ　　　ｓｚ）
の振幅レベルは単独の信号ｓＩ＋”２に比較して極めて
小さい。したがってこの差信号（ｓ、−３＝）を４ビツ
トで量子化してもダイナミックレンジを低下させること
なく完全な再生が可能である。

８ビツトＡＤコンバータ２４と４ビツトＡＤコンバータ
２６とは、それぞれアナログ信号を量子化するためのＡ
Ｄ変換器と、量子化されたデータを符号化してＰＣＭデ
ータに変換するための符号化回路とを備えている。そし
てこのＡＤコンバータ２４．２６で符号化されたデータ
はメモリシステムへ導かれる。メモリシステムは、８ビ
ツトＡＤコンバータ２４で変換された８ビツトのｓ１デ
ータを記憶するメモリ２７と、４ビツトＡＤコンバータ
２６で変換された４ビツトの（Ｓ、−５ｚ）データを記
憶するメモリ２８とで構成されている。

アドレス発生回路２９はこのメモリ２７と２８とに対し
て共通のアドレス情報を与える。アドレスの与え方は音
色毎に区別され、さらにメモリ２■ ７に対しては１６ビソＩ〜のアドレス情報全てを与え、
メモリ２８に対しては上位１５ビツトをアドレス情報と
して与え、ＬＳＢをチップセレクト信号としてメモリ２
８に与える。第４図はメモリ２８に対する（ｓ＋　　　
ｓｚ）データの書込方法を説明するための図である。メ
モリ２８は４ビツトのメモリブロックＡとＢを並列に接
続した構成からなり、各ブロックＡとＢにはチップセレ
クト端子Ｓ　Ｅ　Ｌ　ＯとＳＥＬ　１が設けられている
。アドレス発生回路２９のアドレスカウンタ（ＡＤＲ，
Ｃ）のＬＳＢの情報は上記チップセレクト端子５ＥＬ１
に直接与えられ、またインバータを介して上記チップセ
レクト端子Ｓ　Ｅ　Ｌ　Ｏに与えられる。そして（ｓｚ
　　　ｓｚ）データはメモリブロックＡとＢに共通に入
力される。このように構成していることから、ＬＳＢが
“°０”のときには４ビツトの（Ｓ、−５２）データは
メモリムブロックに上位データとして記憶され、ＬＳＢ
が“１”のときには４ビツトの（ｓ＋−５２）データは
メモリブロックＢに下位データとして記憶される。すな
わち、アドレスカウンタの計数値がインクリメントされ
ていくとき、（５１−３２）データは図の矢印方向に順
次記憶されていくことになる。

第５図（Ａ）、　　（Ｂ）はメモリ２７．２８のデータ
の記憶状態を示している。この例では、メモリ２７にお
いてアドレスが０ＯＯＯＨから０７ＦＦＨまで音色がピ
アノのデータ（楽音データ）が記憶され、０８００Ｈ以
下に音色がギターのデータ（楽音データ）が記憶されて
いる。また、メモリ２８においては、アドレスが０ＯＯ
ＯＨから０３ＦＦＨまでピアノのデータ（楽音データ）
が記憶され、０４００Ｈ以下にギターのデータ（楽音デ
ータ）が記憶されている。

次に第３図に示す鍵盤を備える電子楽器について説明す
る。

鍵情報発生回路４０は、鍵盤４０ａと押鍵検出回路４０
ｂと発音割当回路４０Ｃとで構成されている。押鍵検出
回路４０ｂは、鍵盤４０ａにおいて押鍵されたキーのキ
ーコードを検出する。また、発音割当回路４０ｃは、押
鍵されたキーのキーコードを適当な空き発音チャンネル
に割り当てる回路である。鍵情報発生回路４０では、以
上の構成により、押鍵検出されたキーのキーコードＫＣ
およびそのキーコードＫＣが割り当てられた発音チャン
ネルと、そのキーが押鍵されていることを表すキーオン
信号ＫＯＮが生成され、それらの信号がアドレス発生回
路４１に出力される。なお、本実施例では複音の同時発
音を行うことができるように、アドレス発生回路４１に
対して時分割でこれらの鍵情報を送っている。第６図は
アドレス発生回路４１に対して送られる鍵情報のフォー
マットを示している。図示するように、Ｔ時間毎にチャ
ンネルｃｈ、から順に各チャンネルに割り当てられてい
るキーコードＫＣおよびキーオン信号ＫＯＮを送出する
。ここでは時分割の繰返し周波数を４００ＫＨｚとして
いる。時分割された各タイムスロットには、そのタイム
スロットのチャンネルに割り当てられているキーコード
ＫＣとキーオン信号ＫＯＮが入っている。ここでキーオ
ン信号ＫＯＮは“１”または“０”からなるデータであ
り、１″のときに同じタイムスロット内にあるキーコー
ドＫＣのキーが押鍵状態にあることを表す。

アドレス発生回路４１にはさらに音色選択回路４２から
音色選択信号ＴＣが入力する。音色選択回路４２はピア
ノやギターなどの音色を選択する回路であり、図外の音
色選択スイッチを含んでいる。音色選択信号ＴＣは、ア
ドレス発生回路４１において、メモリ２７および２８に
記憶されている音色毎の楽音データ記憶領域またはその
領域の先頭番地を指定するのに使用される。アドレス発
生回路４１は、この音色選択信号ＴＣを受けることによ
って、メモリ２７および２８内のどの音色の楽音データ
記憶領域をアドレッシングの範囲とするかを決めるわけ
である。例えば、音色選択信号ＴＣがピアノを選択して
いる場合には、メモリ２７の０ＯＯＯＨから０７ＦＦＨ
の範囲を指定し、また、メモリ２８の０ＯＯＯＨから０
３ＦＦＨの範囲を指定する。

アドレス発生回路４１は、音色選択信号ＴＣに基づいて
指定されたメモリ２７および２８の楽音データ記憶領域
において、鍵情報として入力されたキーコードＫＣに対
応したアドレスを連続して発生ずる。この連続するアド
レス情報は、楽音信号波形の周波数を決定する所謂位相
データに対応するものである。なお、楽音信号データの
記憶されているメモリに対して位相データをアドレス情
報として与える技術については、既に周知である。

前記メモリに記憶される楽音データは複数周期の楽音デ
ータとしても構成することができる。第７図（Ａ）、　
　（Ｂ）は複数周期楽音信号の波形例を示している。同
図（Ａ）に示す波形は、発音開始から終了まで（アタッ
ク−デイケイ）の全波形を記憶する例である。この方法
では、押鍵にともない上記の全波形が一回通り読み出さ
れる。同図（Ｂ）は立ち上がり部（アタック部）とその
後の一部波形（繰り返し部）を記憶する例を示す。この
方法では、立ち上がり部を一回通り読み出し、続いて繰
り返し部を複数回繰り返して読み出す。

後者の例では、メモリには同図（Ｃ）に示すよう■ に、アタック部全波形と、その後の波形から適宜サンプ
リング抽出した複数のサンプリング波形（ＳＥＣＩ、５
ＥＧ２・・・・）とが記憶される。

読み出すときには、アタック部を一回通り読み出し、続
いて５ＥＧ１をＮ６回繰り返し読み出し、続いて５ＥＧ
２をＮ２回繰り返し読み出し、さらに同じように５ＥＧ
３，５ＢＧ４・・・についても適宜の回数を繰り返して
読み出していく。この第７図（Ｂ）、　　（Ｃ）に示す
方法では、メモリの記憶容量が第７図（Ａ）に示す方法
に比べて少なくてよい利点がある。

前記アドレス発生回路４１からは、上記のようにアドレ
スが位相データとして出力されるが、上記押鍵情報の送
出方法と同様に、このアドレスも第６図に示すように時
分割で送出される。したがってアドレス発生回路４１か
ら出力されるデータは第８図に示すフォーマットとなる
。

前記メモリ２７．メモリ２８には、それぞれ、第５図（
Ａ）、　　（Ｂ）に示すように楽音データが８ビツトデ
ータ、４ビツトデータで記憶されているが、メモリ２８
の楽音データ（３１３２）は、Ａブロックの上位データ
とＢブロックの下位データともにセレクタ回路４２に出
力される。また、メモリ２７にはアドレス発生回路４１
から出力される１６ビツトのアドレスデータが全てアド
レス情報として与えられるが、メモリ２８にはそのうち
の上位１５ピントがアドレス情報として与えられる。そ
してＬＳＢはセレクタ回路４２に、上記の上位データと
下位データとを選択するためのセレクタ信号として送出
される。このセレクタ回路４２は、ＬＳＢのデータに基
づいて上記上位データと下位データの何れかを選択して
後段に出力する回路である。

第９図は前記セレクタ回路４２の構成と、メモリ２７．
２８へのアドレスの与え方を示す図である。セレクタ回
路４２は、図示のようにＡＮＤ回路４２ａ、４２ｂとＯ
Ｒ回路４２Ｃとインバータ４２ｄとで構成されている。

ＡＮＤ回路４２ａ。

４２ｂにはメモリ２８のＡブロックの上位デークＢブロ
ックの下位データがそれぞれ入力する。

また、アドレス発生回路４１から出力される１６ビツト
長のアドレスデータのうちＬＳＢがＡＮＤ回路４２ｂに
直接入力し、またインバータ４２ｄを通してＡＮＤ回路
４２ａに入力する。そしてＡＮＤ回路４２ａ、４２ｂの
それぞれの出力がＯＲ回路４２ｃで論理和されて後段に
出力される。

今、アドレス発生回路４１から出力されるアドレス値が
０００８Ｈから０００９Ｈに進んだとする。このときメ
モリ２７からは、Ｓ＋（Ｐｉ）データ→ｓ、（Ｐｉ＋１
）データが順に出力される。これらのデータは共に８ビ
ツトである。一方、メモリ２８にはアドレス情報として
上位１５ビツトのアドレスデータしか与えられていない
ため、アドレスが０Ｏ０８Ｈから０Ｏ０９Ｈに進んでも
、メモリ２８で指定されるアドレスは０Ｏ０８Ｈのまま
である。また、アドレスが０Ｏ０８ＨのときにはＬＳＢ
が“０″、アドレスが０００９ＨのときにはＬＳＢが“
１”であるから、セレクタ回路４２においては、前者の
ときにはＡＮＤ回路４２ａが開き、後者のときには４２
ｂが開く。したがってＯＲ回路４２ｃの出力には、アド
レスが０Ｏ０８Ｈのときにはメモリ２８のＡブロックの
上位データが表れ、アドレスが０Ｏ０９Ｈのときには同
じくメモリ２８のＢブロックの下位データが表れる。し
たがって、メモリ２７から３＋（Ｐｉ）データが出力さ
れるときにはセレクタ回路４２がらメモリ２８のＡブロ
ックのデータである上位データが出力され、メモリ２７
からｓ＋（Ｐｉ＋１）データが出力されるときにはセレ
クタ回路４２からメモリ２８のＢブロックの下位データ
が出力されるセレクタ回路４２の構成と、メモリ２７．
２８へのアドレスの与え方が以上のようになっているこ
とから、結局、メモリシステムから読み出されるデータ
列は、第２図に示す装置（サンプラー）でメモリシステ
ムへデータを書き込むときのデータ列と全く同一となる
。

前記セレクタ回路４２の出力とメモリ２７の出力とは、
減算回路４３に導かれ、ここでＳ、　　（Ｓ、−３ｚ）
の引算が行われる。この引算によって減算回路の出力に
はＳ＋　　　（３１−３２）＝３２のデータが表れる。

メモリ２７から出力されるＳ、データと上記減算回路４
３の出力となるｓ２データとは、それぞれエンベロープ
ジェネレータ４４と４５に導かれ、ここで振幅変調を受
ける。各エンプローブジェネレータ（以下単にＥＣと言
う）４４．４５には音色選択回路４２から出される音色
選択信号ＴＣと、鍵情報発生回路４０から出力されるキ
ーオン信号ＫＯＮがともに導かれ、音色選択信号ＴＣに
基づいて入力データを振幅変調し、キーオン信号ＫＯＨ
に同期してこの振幅変調した信号を出力する。ＥＧ４４
．４５で振幅変調された信号はそれぞれアキュームレー
タ４６．４７において累積される。このアキュームレー
タ４６．４７までのデータの流れは、全て第６図、第８
図に示すようなフォーマントに従って時分割によって制
御されているが、このアキュームレータ４６．４７では
、時分割されているデータをＮチャンネル分毎、すなわ
ちＴ時間分毎のデータを累積する。したがって、本実施
例では繰返し周波数が４００ＫＨｚであるから、アキュ
ームレータ４６．４７を通過した段階では（１／　４０
０　Ｋ　Ｈｚ　）の周期のデータとなる。アキュームレ
ータ４６．４７を通過したデータは、続いてＤＡコンハ
゛−夕４８．４９に出力され、ここでアナログ信号に変
換され、さらにサウンドシステム５０．５１に出力され
、音響として出力される。

本実施例では記憶再生の個々について説明したが、記憶
については製造時に記憶させておき、再生のみを行うも
のであっても本発明の圧縮方法が適用できる。また、音
域に応じて複数の波形を記憶しておいてもよい。

また、本実施例では、以上の構成によってＬチャンネル
信号”Ｉ＋Ｒチャンネル信号ｓ２からなるステレオ信号
の圧縮を行うことができ、その信号圧縮によりメモリシ
ステムの容量を各チャンネル個々に信号を記憶するメモ
リシステムに比べて３／４に節約することができる。

なお、本実施例では、チャンネル数をＬチャンネルとＲ
チャンネルの２チヤンネルとしたが、もちろんこれ以上
の複数チャンネルの信号に対しても本発明を適用できる
。さらに、本実施例では、メモリ２７に一方のチャンネ
ル（Ｌチャンネル）の信号ｓ、を単独で記憶するように
構成しているが、他方のチャンネル（Ｒチャンネル）の
信号Ｓ２との和信号を記憶するようにしてもよい。第１
０図は、Ｌチャンネルの信号Ｓ１とＲチャンネルの信号
Ｓ２の和信号をメモリ２７に記憶し、それらの差信号を
メモリ２８に記憶させた場合のメモリとデータ続出部の
構成を示している。この例では、第１図（Ｂ）に示す構
成と比較して、（ｓ＋＋３２）データと（Ｓｌ−３２）
データとを加算する加算回路１２を設けた点が相違して
いるが、サウンドシステム１０．１１にデータが出力さ
れる段階ではＳ、の信号成分と３２の信号成分が完全に
分離される。この場合でも上記の実施例と同様の理由に
よって、メモリ２８の容量を小さ（することが可能であ
る。

さらに、本実施例においてはＬチャンネルとＲチャンネ
ルの２チヤンネルの信号圧縮方法について説明したが、
本発明はこれ以上の複数チャンネルの信号圧縮にも適用
することができる。第１１図はｎ（ｎ＞２）チャンネル
分の信号を圧縮する場合の、信号合成の組み合わゼを示
している。同図（Ａ）はＮチャンネル分の信号を、チャ
ンネルＣｈ、の信号Ｓ１と（ｓ＋　　　ｓｚ）、　　（
ｓ、　　　ｓ３）、・・・・　（Ｓｌ−３ｎ）のｎ−１
個の差信号との組み合わせで構成する例を示している。

第１１図（Ｂ）に示す例では、Ｎチャンネルの信号を、
（ｓ＋　＋３２）、（３３＋５４）ｌ　　・・・・（３
１１−１”Ｓ１１　）の和信号と、（Ｓｌ−３２）（ｓ
ｉ　　５４）ｌ　　・・・　（Ｓｎ−Ｉ　　　Ｓｎ）の
差信号との組み合わせで構成する。何れの場合も、差信
号については信号圧縮をすることが可能であり、これら
をメモリに記憶する場合にはメモリの記憶容量を相当に
節約することが可能である。

（ｇ＋発明の効果以上のようにこの発明によれば、複数チャンネルの中の
少なくとも２つのチャンネルの差信号を取り出し、その
差信号を量子化するビット数を他の信号の量子化ビット
数よりも少なくするために、信号の品質を低下させるこ
となく簡単に信号圧縮を行うことができる。このためメ
モリに信号を記憶する場合にはメモリ容量を節約するこ
とができ、また外部に信号を伝送する場合には、伝送ス
ピードを上げることができるなどの利点を有する

【図面の簡単な説明】

第１図（Ａ）、　　（Ｂ）は本発明の方法を実施する装
置の基本的な構成図を示している。また、第２図、第３
図は第１図に示す装置の具体的な構成図を示す。第４図
は第２図に示す装置において、メモリへのデータの書込
方法を説明する図、第５図（Ａ）、　　（Ｂ）はメモリ
のデータの記憶状態を示す図である。また、第６図は第
３図に示す装置において、アドレス発生回路４１に入力
するデータのフォーマントを示し、第７図（Ａ）〜（Ｃ
）はメモリにおける複数周期の楽音信号波形記憶例を示
す図である。また、第８図は第３図に示す装置において
、アドレス発生回路に出力されるアドレスデータのフォ
ーマットを示す図であり、第９図はセレクタ回路の構成
とメモリへのアドレスの与え方を説明する図である。ま
た、第１０図、第１１図（Ａ）、　　（Ｂ）は本発明の
他の実施例について説明する図である。減算回路、（２７）、５　（２８）（４３）−減算回路、（４０）−鍵情報発生回路、２−セレクタ回路。メモリ、

Claims

【特許請求の範囲】

（１）複数チャンネルの各信号をデジタル信号に変換す
るとき、その中の少なくとも２つのチャンネルＡ、Ｂの
信号の差信号を取り出し、チャンネルＡまたはＢのいず
れかの信号またはそれらの信号の和信号と前記差信号と
を各々ビット数ｎとｍ（ｎ＞ｍ）で量子化することを特
徴とする複数チャンネルの信号圧縮方法。