JP2672916B2 - アレイディスク装置のデータチェック方法 - Google Patents
アレイディスク装置のデータチェック方法Info
- Publication number
- JP2672916B2 JP2672916B2 JP3330340A JP33034091A JP2672916B2 JP 2672916 B2 JP2672916 B2 JP 2672916B2 JP 3330340 A JP3330340 A JP 3330340A JP 33034091 A JP33034091 A JP 33034091A JP 2672916 B2 JP2672916 B2 JP 2672916B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- crc
- host
- error detection
- detection code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Detection And Correction Of Errors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、複数の磁気ディスク装
置を備えると共に、これらの磁気ディスク装置を並列運
転して、同時にデータを入出力するようにしたアレイデ
ィスク装置のデータチェック方法に関する。
置を備えると共に、これらの磁気ディスク装置を並列運
転して、同時にデータを入出力するようにしたアレイデ
ィスク装置のデータチェック方法に関する。
【０００２】
【従来の技術】図３〜図５は従来例を示した図であり、
図３はアレイディスク装置の構成図、図４はＣＲＣ付加
方法説明図、図５はデータパス制御回路の構成図であ
る。
図３はアレイディスク装置の構成図、図４はＣＲＣ付加
方法説明図、図５はデータパス制御回路の構成図であ
る。
【０００３】図中、３１はホスト（ＨＯＳＴ）、３２は
アレイディスク装置、３３はディスクコントローラ、３
４はデバイス（磁気ディスク装置）、３５はデータパス
制御回路、３６、３７、４４、４５はレジスタ、３８は
ホストＣＲＣチェック部、３９はホストＣＲＣ発生部、
４０はライトデータ変換部、４１はデバイスＣＲＣ発生
部、４２はリードデータ変換部、４３はデバイスＣＲＣ
チェック部を示す。
アレイディスク装置、３３はディスクコントローラ、３
４はデバイス（磁気ディスク装置）、３５はデータパス
制御回路、３６、３７、４４、４５はレジスタ、３８は
ホストＣＲＣチェック部、３９はホストＣＲＣ発生部、
４０はライトデータ変換部、４１はデバイスＣＲＣ発生
部、４２はリードデータ変換部、４３はデバイスＣＲＣ
チェック部を示す。
【０００４】従来のアレイディスク装置は、例えば図３
のように構成されていた。図示のように、アレイディス
ク装置３２は、ディスクコントローラ３３と、複数のデ
バイス３４とで構成されている。
のように構成されていた。図示のように、アレイディス
ク装置３２は、ディスクコントローラ３３と、複数のデ
バイス３４とで構成されている。
【０００５】このアレイディスク装置３２は、ホスト
（ホストコンピュータ）３１に接続され、サブシステム
（磁気ディスクサブシステム）として使用している。前
記複数のデバイス（磁気ディスク装置）３４は、例えば
８台（ＤＶ０〜ＤＶ７）を通常のデータの記録用として
用い、１台（ＤＶＰ）をパリティ用として用い、更に１
台（ＤＶＨＳ）をスペアとして用いる。
（ホストコンピュータ）３１に接続され、サブシステム
（磁気ディスクサブシステム）として使用している。前
記複数のデバイス（磁気ディスク装置）３４は、例えば
８台（ＤＶ０〜ＤＶ７）を通常のデータの記録用として
用い、１台（ＤＶＰ）をパリティ用として用い、更に１
台（ＤＶＨＳ）をスペアとして用いる。
【０００６】アレイディスク装置３２は、前記複数のデ
バイス（磁気ディスク装置）３４を並列運転し、これら
のデバイス３４に、同時にデータを入出力することによ
って高速データ転送を実現するものである。
バイス（磁気ディスク装置）３４を並列運転し、これら
のデバイス３４に、同時にデータを入出力することによ
って高速データ転送を実現するものである。
【０００７】そして、データ記録用のデバイス（例えば
ＤＶ０〜ＤＶ７）とは別に、パリティ用のデバイス（Ｄ
ＶＰ）も並列運転し、このデバイスにパリティデータを
記録する。
ＤＶ０〜ＤＶ７）とは別に、パリティ用のデバイス（Ｄ
ＶＰ）も並列運転し、このデバイスにパリティデータを
記録する。
【０００８】このようにすると、８台のデータ記録用の
デバイス（ＤＶ０〜ＤＶ７）の内、１台が読み取り不能
に陥っても、パリティ用のデバイス（ＤＶＰ）からデー
タが復元できる。
デバイス（ＤＶ０〜ＤＶ７）の内、１台が読み取り不能
に陥っても、パリティ用のデバイス（ＤＶＰ）からデー
タが復元できる。
【０００９】また、８台のデバイス（ＤＶ０〜ＤＶ７）
の内、１台のデバイスが不良になった際、スペアのデバ
イス（ＤＶＨＳ）にデータを移し、通常運用に用いる。
前記のアレイディスク装置３２では、ホスト３１から来
たデータブロックを、複数のデバイス３４に分けて書き
込む。この時、各デバイス３４には、一定のデータバイ
ト数を含むブロック毎（通常は１セクタ分のデータ）
に、ディスクコントローラ３３で、エラー検出符号とし
て、例えばＣＲＣ（cyclic redundancy check ）データ
を付け加え、一緒にデバイスに書き込むことで、データ
の保証を行っている。
の内、１台のデバイスが不良になった際、スペアのデバ
イス（ＤＶＨＳ）にデータを移し、通常運用に用いる。
前記のアレイディスク装置３２では、ホスト３１から来
たデータブロックを、複数のデバイス３４に分けて書き
込む。この時、各デバイス３４には、一定のデータバイ
ト数を含むブロック毎（通常は１セクタ分のデータ）
に、ディスクコントローラ３３で、エラー検出符号とし
て、例えばＣＲＣ（cyclic redundancy check ）データ
を付け加え、一緒にデバイスに書き込むことで、データ
の保証を行っている。
【００１０】前記ＣＲＣの付加方法は、図４の通りであ
る。この場合、例えばホスト３１から、４つのパスで来
るデータを、ディスクコントローラ３３内のデータパス
制御回路３５により、８つのパスに変換してデバイスへ
転送するものとする。
る。この場合、例えばホスト３１から、４つのパスで来
るデータを、ディスクコントローラ３３内のデータパス
制御回路３５により、８つのパスに変換してデバイスへ
転送するものとする。
【００１１】このように、４パスのデータを８パスのデ
ータに変換し、複数のデバイス（ＤＶ０〜ＤＶ７）にデ
ータライトを行う。この時、ホスト３１からの各パス毎
のデータからＣＲＣのデータが作成される。
ータに変換し、複数のデバイス（ＤＶ０〜ＤＶ７）にデ
ータライトを行う。この時、ホスト３１からの各パス毎
のデータからＣＲＣのデータが作成される。
【００１２】例えばホストＣＲＣ（ホスト側で付加した
ＣＲＣ）で、ＣＲＣＨ０の場合は、ＤＴ（データ）ＤＴ
０、ＤＴ４、ＤＴ８、ＤＴ１２、ＤＴ１６、ＤＴ２０・
・・等から作成される。
ＣＲＣ）で、ＣＲＣＨ０の場合は、ＤＴ（データ）ＤＴ
０、ＤＴ４、ＤＴ８、ＤＴ１２、ＤＴ１６、ＤＴ２０・
・・等から作成される。
【００１３】また、ホストＣＲＣＨ１は、ＤＴ１、ＤＴ
５、ＤＴ９、ＤＴ１３、ＤＴ１７、ＤＴ２１・・・等か
ら作成され、ホストＣＲＣＨ２は、ＤＴ２、ＤＴ６、Ｄ
Ｔ１０、ＤＴ１４、ＤＴ１８、ＤＴ２２・・・等から作
成される。
５、ＤＴ９、ＤＴ１３、ＤＴ１７、ＤＴ２１・・・等か
ら作成され、ホストＣＲＣＨ２は、ＤＴ２、ＤＴ６、Ｄ
Ｔ１０、ＤＴ１４、ＤＴ１８、ＤＴ２２・・・等から作
成される。
【００１４】デバイスＣＲＣ（データパス制御回路内
で，デバイス側のデータに付加されたＣＲＣ）は、８パ
スに分割された各パス毎に作成される。例えば、ＣＲＣ
Ｄ０の場合は、ＤＴ０、ＤＴ８、ＤＴ１６・・・等から
作成される。
で，デバイス側のデータに付加されたＣＲＣ）は、８パ
スに分割された各パス毎に作成される。例えば、ＣＲＣ
Ｄ０の場合は、ＤＴ０、ＤＴ８、ＤＴ１６・・・等から
作成される。
【００１５】また、ＣＲＣＤ１の場合は、ＤＴ１、ＤＴ
９、ＤＴ１７・・・から作成され、ＣＲＣＤ２の場合
は、ＤＴ２、ＤＴ１０、ＤＴ１８・・・等から作成され
る。次に、データパス制御回路３５の例を、図５に基づ
いて説明する。
９、ＤＴ１７・・・から作成され、ＣＲＣＤ２の場合
は、ＤＴ２、ＤＴ１０、ＤＴ１８・・・等から作成され
る。次に、データパス制御回路３５の例を、図５に基づ
いて説明する。
【００１６】図示のように、データパス制御回路３５に
は、レジスタ（ＲＥＧ）３６、３７、４４、４５）、ホ
ストＣＲＣチェック部（ＨＯＳＴ ＣＲＣ ＣＨＫ）３
８、ホストＣＲＣ発生部（ＨＯＳＴ ＣＲＣ ＧＥＮ）
３９、ライトデータ変換部４０、リードデータ変換部４
２等を設ける。
は、レジスタ（ＲＥＧ）３６、３７、４４、４５）、ホ
ストＣＲＣチェック部（ＨＯＳＴ ＣＲＣ ＣＨＫ）３
８、ホストＣＲＣ発生部（ＨＯＳＴ ＣＲＣ ＧＥＮ）
３９、ライトデータ変換部４０、リードデータ変換部４
２等を設ける。
【００１７】また、前記ライトデータ変換部４０にはデ
バイスＣＲＣ発生部（ＤＶ ＣＲＣＧＥＮ）４１を設
け、リードデータ変換部４２にはデバイスＣＲＣチェッ
ク部（ＤＶ ＣＲＣ ＣＨＫ）４３を設ける。
バイスＣＲＣ発生部（ＤＶ ＣＲＣＧＥＮ）４１を設
け、リードデータ変換部４２にはデバイスＣＲＣチェッ
ク部（ＤＶ ＣＲＣ ＣＨＫ）４３を設ける。
【００１８】レジスタ３６は、ライトデータの入力側の
レジスタであり、４つのパスに対応してＷ１０〜Ｗ１３
の各レジスタが設けてある。レジスタ３７は、リードデ
ータの出力側のレジスタであり、４パスに対応してＲＯ
０〜ＲＯ３の各レジスタが設けてある。
レジスタであり、４つのパスに対応してＷ１０〜Ｗ１３
の各レジスタが設けてある。レジスタ３７は、リードデ
ータの出力側のレジスタであり、４パスに対応してＲＯ
０〜ＲＯ３の各レジスタが設けてある。
【００１９】レジスタ４４は、ライトデータの出力側の
レジスタであり、通常のデータを格納するＷＯ０〜ＷＯ
７と、パリティ用のＷＯＰと、スペア用のＷＯＨＳの各
レジスタが設けてある。
レジスタであり、通常のデータを格納するＷＯ０〜ＷＯ
７と、パリティ用のＷＯＰと、スペア用のＷＯＨＳの各
レジスタが設けてある。
【００２０】レジスタ４５は、リードデータの入力側の
レジスタであり、通常のデータを格納するＲＩ０〜ＲＩ
７と、パリティ用のＲＩＰと、スペア用のＲＩＨＳの各
レジスタが設けてある。
レジスタであり、通常のデータを格納するＲＩ０〜ＲＩ
７と、パリティ用のＲＩＰと、スペア用のＲＩＨＳの各
レジスタが設けてある。
【００２１】ライトデータの転送時には、ホスト３１か
ら送られてきた４パスのデータは、一旦レジスタ３６に
格納される。その後、ホストＣＲＣチェック部３８によ
り、ＣＲＣをチェックした後、ライトデータ変換部４０
によって、４パスのデータから８パスのデータに変換す
る。
ら送られてきた４パスのデータは、一旦レジスタ３６に
格納される。その後、ホストＣＲＣチェック部３８によ
り、ＣＲＣをチェックした後、ライトデータ変換部４０
によって、４パスのデータから８パスのデータに変換す
る。
【００２２】そしてこの時、デバイスＣＲＣ発生部４１
によって、各パスのデータにＣＲＣのデータを付加し、
８パス＋パリティのデータにして一旦レジスタ４４に格
納する。その後、各デバイス３４へデータ転送を行い、
媒体（磁気ディスク）上にデータを記録する。
によって、各パスのデータにＣＲＣのデータを付加し、
８パス＋パリティのデータにして一旦レジスタ４４に格
納する。その後、各デバイス３４へデータ転送を行い、
媒体（磁気ディスク）上にデータを記録する。
【００２３】また、リードデータの転送時には、各デバ
イスからの８パス＋パリティのリードデータは、一旦レ
ジスタ４５に格納する。その後、リードデータ変換部４
２内に取り込み、デバイスＣＲＣチェック部４３によっ
て、各パス毎にＣＲＣのチェックを行い、４パスのデー
タに変換する。
イスからの８パス＋パリティのリードデータは、一旦レ
ジスタ４５に格納する。その後、リードデータ変換部４
２内に取り込み、デバイスＣＲＣチェック部４３によっ
て、各パス毎にＣＲＣのチェックを行い、４パスのデー
タに変換する。
【００２４】その後、ホストＣＲＣ発生部３９によっ
て、４パスの各データのＣＲＣを付加して一旦レジスタ
３７に格納した後、ホストへ転送する。
て、４パスの各データのＣＲＣを付加して一旦レジスタ
３７に格納した後、ホストへ転送する。
【００２５】
【発明が解決しようとする課題】上記のような従来のも
のにおいては、次のような課題があった。 (1) データパス制御回路では、複雑なパスの切り換え制
御を行っており、故障が起こるとデータが化ける恐れが
ある。
のにおいては、次のような課題があった。 (1) データパス制御回路では、複雑なパスの切り換え制
御を行っており、故障が起こるとデータが化ける恐れが
ある。
【００２６】(2) 例えば、ライトデータ変換回路４０
や、リードデータ変換回路４２は、パスの切替え制御も
行っており、これらが故障した場合には、データ化けが
起こる。
や、リードデータ変換回路４２は、パスの切替え制御も
行っており、これらが故障した場合には、データ化けが
起こる。
【００２７】この場合、例えば、デバイス側のパス＃０
と、パス＃１が入れかわってしまった場合には、ＣＲＣ
チェックを行っても、データ化けのエラー検出はできな
い。また、パス＃０のデータと同じデータがパス＃１に
も出力された場合にもＣＲＣのチェックではエラーの検
出はできない。
と、パス＃１が入れかわってしまった場合には、ＣＲＣ
チェックを行っても、データ化けのエラー検出はできな
い。また、パス＃０のデータと同じデータがパス＃１に
も出力された場合にもＣＲＣのチェックではエラーの検
出はできない。
【００２８】(3) 前記のように、ＣＲＣは各パス毎に付
与、あるいはチェックを行っているので、パスが入れか
わった場合には、データ化けを検出できなくなる。この
ような事態が発生すると、データの信頼性が低下する。
与、あるいはチェックを行っているので、パスが入れか
わった場合には、データ化けを検出できなくなる。この
ような事態が発生すると、データの信頼性が低下する。
【００２９】本発明は、このような従来の課題を解決
し、簡単な回路を付加するだけで、データパスの障害等
によるデータ化けの検出を可能とし、データの信頼性低
下を防止することを目的とする。
し、簡単な回路を付加するだけで、データパスの障害等
によるデータ化けの検出を可能とし、データの信頼性低
下を防止することを目的とする。
【００３０】
【課題を解決するための手段】図１は本発明の原理説明
図であり、図中、図５と同符号は同一のものを示す。ま
た、４６はホストＣＲＣレジスタ、４７はデバイスＣＲ
Ｃレジスタ、４８はＣＲＣチェック部、４９、５０はマ
ルチプレクサ（ＭＰＸ）を示す。
図であり、図中、図５と同符号は同一のものを示す。ま
た、４６はホストＣＲＣレジスタ、４７はデバイスＣＲ
Ｃレジスタ、４８はＣＲＣチェック部、４９、５０はマ
ルチプレクサ（ＭＰＸ）を示す。
【００３１】本発明は上記の課題を解決するため、次の
ように構成した。 (1) 複数のデバイスを具備すると共に、これらの各デバ
イスを並列運転して、同時にデータを入出力するように
制御を行うアレイディスク装置のデータチェック方法に
おいて、ホスト側で作成されたＣＲＣ（巡回符号検査）
用のデータを含む、デバイスへの書き込みデータブロッ
クを受け取った際、前記ＣＲＣのデータをチェックする
と共に、該ＣＲＣのデータを、内部のレジスタ４６に格
納しておき、前記データブロックを、複数のデバイスに
同時に書き込むために分割し、分割したデータ毎に、デ
バイスに対するＣＲＣのデータを作成して、デバイスへ
の書き込みを行うと同時に、この書き込みデータを、読
み出しデータの転送路へ転送して、ホストへ送るデータ
を合成し、合成した各データ毎に、再度ホスト側のＣＲ
Ｃのデータを作成し、このＣＲＣのデータを、前記レジ
スタ４６に格納してあるＣＲＣのデータと比較してチェ
ックすることにより、デバイスへの書き込みデータのチ
ェックを行うようにした。
ように構成した。 (1) 複数のデバイスを具備すると共に、これらの各デバ
イスを並列運転して、同時にデータを入出力するように
制御を行うアレイディスク装置のデータチェック方法に
おいて、ホスト側で作成されたＣＲＣ（巡回符号検査）
用のデータを含む、デバイスへの書き込みデータブロッ
クを受け取った際、前記ＣＲＣのデータをチェックする
と共に、該ＣＲＣのデータを、内部のレジスタ４６に格
納しておき、前記データブロックを、複数のデバイスに
同時に書き込むために分割し、分割したデータ毎に、デ
バイスに対するＣＲＣのデータを作成して、デバイスへ
の書き込みを行うと同時に、この書き込みデータを、読
み出しデータの転送路へ転送して、ホストへ送るデータ
を合成し、合成した各データ毎に、再度ホスト側のＣＲ
Ｃのデータを作成し、このＣＲＣのデータを、前記レジ
スタ４６に格納してあるＣＲＣのデータと比較してチェ
ックすることにより、デバイスへの書き込みデータのチ
ェックを行うようにした。
【００３２】(2) 複数のデバイスを具備すると共に、こ
れらの各デバイスを並列運転して、同時にデータを入出
力するように制御を行うアレイディスク装置のデータチ
ェック方法において、デバイスから読み出したＣＲＣ
（巡回符号検査）用のデータを含むデータブロックを受
け取った際、前記ＣＲＣ用のデータをチェックすると共
に、該ＣＲＣのデータを、内部のレジスタ４７に格納し
ておき、前記データブロックからホストへ送るデータを
合成し、合成した各データ毎に、ホストに対するＣＲＣ
のデータを作成してホストへ転送すると同時に、このホ
ストへの転送データを、書き込みデータの転送路へ転送
して、デバイスへ書き込むデータに分割し、分割した各
データ毎に、再度デバイス側のＣＲＣのデータを作成
し、このＣＲＣのデータを、前記レジスタ４７に格納し
てあるＣＲＣのデータと比較してチェックすることによ
り、デバイスからの読み出しデータのチェックを行うよ
うにした。
れらの各デバイスを並列運転して、同時にデータを入出
力するように制御を行うアレイディスク装置のデータチ
ェック方法において、デバイスから読み出したＣＲＣ
（巡回符号検査）用のデータを含むデータブロックを受
け取った際、前記ＣＲＣ用のデータをチェックすると共
に、該ＣＲＣのデータを、内部のレジスタ４７に格納し
ておき、前記データブロックからホストへ送るデータを
合成し、合成した各データ毎に、ホストに対するＣＲＣ
のデータを作成してホストへ転送すると同時に、このホ
ストへの転送データを、書き込みデータの転送路へ転送
して、デバイスへ書き込むデータに分割し、分割した各
データ毎に、再度デバイス側のＣＲＣのデータを作成
し、このＣＲＣのデータを、前記レジスタ４７に格納し
てあるＣＲＣのデータと比較してチェックすることによ
り、デバイスからの読み出しデータのチェックを行うよ
うにした。
【００３３】
【作用】上記構成に基づく本発明の作用を、図１を参照
しながら説明する。 (1) ライトデータの転送時の処理 ホストからのライトデータを受け取ったディスクコント
ローラ内のデータパス制御回路３５では、次の順序でＣ
ＲＣのチェックを行う。
しながら説明する。 (1) ライトデータの転送時の処理 ホストからのライトデータを受け取ったディスクコント
ローラ内のデータパス制御回路３５では、次の順序でＣ
ＲＣのチェックを行う。
【００３４】ホストからのデータに付加してあるホスト
ＣＲＣのデータを、ホストＣＲＣチェック部３８がチェ
ックし、これと同時にホストＣＲＣレジスタ４６に、該
ホストＣＲＣのデータをセットする。
ＣＲＣのデータを、ホストＣＲＣチェック部３８がチェ
ックし、これと同時にホストＣＲＣレジスタ４６に、該
ホストＣＲＣのデータをセットする。
【００３５】その後、ライトデータ変換部４０で、複数
のデバイスに同時に書き込むために複数のデータに分割
し、デバイスＣＲＣを付加して各デバイスへデータ転送
を行う。
のデバイスに同時に書き込むために複数のデータに分割
し、デバイスＣＲＣを付加して各デバイスへデータ転送
を行う。
【００３６】前記データ転送時に、転送データを、リー
ドデータの転送路へも戻し、リードデータ変換部４２で
ホストへ転送するデータに合成する。この時、ホストへ
転送するデータには、ホストＣＲＣ発生部３９でホスト
ＣＲＣのデータを付加するが、このＣＲＣを、マルチプ
レクサ５０を介してＣＲＣチェック部４８へ送る。
ドデータの転送路へも戻し、リードデータ変換部４２で
ホストへ転送するデータに合成する。この時、ホストへ
転送するデータには、ホストＣＲＣ発生部３９でホスト
ＣＲＣのデータを付加するが、このＣＲＣを、マルチプ
レクサ５０を介してＣＲＣチェック部４８へ送る。
【００３７】一方、ホストＣＲＣレジスタ４６に格納し
てあったホストＣＲＣを、マルチプレクサ４９を介して
ＣＲＣチェック回路４８へ送り、前記のホストＣＲＣと
比較を行う。この比較結果が一致すればエラーなしとな
り、不一致の場合は、エラーあり、すなわち、データ化
け等があったものとして検出する。
てあったホストＣＲＣを、マルチプレクサ４９を介して
ＣＲＣチェック回路４８へ送り、前記のホストＣＲＣと
比較を行う。この比較結果が一致すればエラーなしとな
り、不一致の場合は、エラーあり、すなわち、データ化
け等があったものとして検出する。
【００３８】(2) リードデータの転送時の処理 各デバイスからのリードデータを受け取ったデータパス
制御回路３５では、次の順序でＣＲＣのチェックを行
う。
制御回路３５では、次の順序でＣＲＣのチェックを行
う。
【００３９】各デバイスからのリードデータは、デバイ
スＣＲＣチェック部４３で、デバイスＣＲＣのチェック
を行い、これと同時に、デバイスＣＲＣを、デバイスＣ
ＲＣレジスタ４７に格納しておく。
スＣＲＣチェック部４３で、デバイスＣＲＣのチェック
を行い、これと同時に、デバイスＣＲＣを、デバイスＣ
ＲＣレジスタ４７に格納しておく。
【００４０】その後、リードデータ変換回路４２で、ホ
ストへの転送データに合成した後、ホストＣＲＣ発生部
３９でホストＣＲＣを付加してホストへ転送する。前記
のホストへのデータ転送時に、誤転送データを、ライト
データの転送路へも戻し、ライトデータ変換部４０で、
複数のデバイスに同時に書き込むためのデータ変換を行
い、デバイスＣＲＣ発生回路４１でデバイスＣＲＣを付
加する。
ストへの転送データに合成した後、ホストＣＲＣ発生部
３９でホストＣＲＣを付加してホストへ転送する。前記
のホストへのデータ転送時に、誤転送データを、ライト
データの転送路へも戻し、ライトデータ変換部４０で、
複数のデバイスに同時に書き込むためのデータ変換を行
い、デバイスＣＲＣ発生回路４１でデバイスＣＲＣを付
加する。
【００４１】この時付加されたデバイスＣＲＣを、マル
チプレクサ５０を介してＣＲＣチェック部４８へ入力す
る。一方、デバイスＣＲＣレジスタ４７に格納されてい
るデバイスＣＲＣを、マルチプレクサ４９を介してＣＲ
Ｃチェック部４８へ入力し、両ＣＲＣの比較を行う。
チプレクサ５０を介してＣＲＣチェック部４８へ入力す
る。一方、デバイスＣＲＣレジスタ４７に格納されてい
るデバイスＣＲＣを、マルチプレクサ４９を介してＣＲ
Ｃチェック部４８へ入力し、両ＣＲＣの比較を行う。
【００４２】前記比較結果が一致すればエラーなし、と
判断し、不一致であればエラーありと判断する。これに
より、データ化けを検出する。以上のようにすれば、ラ
イトデータ、あるいはリードデータの転送時に、データ
パスの入れかわり等によって、データ化けが発生して
も、直ちに検出することが可能となる。
判断し、不一致であればエラーありと判断する。これに
より、データ化けを検出する。以上のようにすれば、ラ
イトデータ、あるいはリードデータの転送時に、データ
パスの入れかわり等によって、データ化けが発生して
も、直ちに検出することが可能となる。
【００４３】また、ライトデータの転送と、リードデー
タの転送とは、同時に行われないため、ライトデータの
チェック時には、リードデータの転送路を利用して処理
し、リードデータのチェック時には、ライトデータの転
送路を利用して処理することができる。
タの転送とは、同時に行われないため、ライトデータの
チェック時には、リードデータの転送路を利用して処理
し、リードデータのチェック時には、ライトデータの転
送路を利用して処理することができる。
【００４４】このため、レジスタやＣＲＣチェック部等
の簡単な構成を追加するだけで、データチェックを行う
ことができる。
の簡単な構成を追加するだけで、データチェックを行う
ことができる。
【００４５】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図２は、本発明におけるデータパス制御回路を示
した図であり、図中、図１、図５と同符号は同一のもの
を示す。なお、図２に示した回路は、図３のディスクコ
ントローラ３３内に設けられている回路である。
する。図２は、本発明におけるデータパス制御回路を示
した図であり、図中、図１、図５と同符号は同一のもの
を示す。なお、図２に示した回路は、図３のディスクコ
ントローラ３３内に設けられている回路である。
【００４６】本実施例のデータパス制御回路は、図５に
示した従来のデータパス制御回路に、ホストＣＲＣレジ
スタ４６、デバイスＣＲＣレジスタ４７、ＣＲＣチェッ
ク回路（コンパレータ）４８、マルチプレクサ（ＭＰ
Ｘ）４９、５０を付加したものであり、他の構成は図５
と同じである。
示した従来のデータパス制御回路に、ホストＣＲＣレジ
スタ４６、デバイスＣＲＣレジスタ４７、ＣＲＣチェッ
ク回路（コンパレータ）４８、マルチプレクサ（ＭＰ
Ｘ）４９、５０を付加したものであり、他の構成は図５
と同じである。
【００４７】ホストＣＲＣレジスタ４６は、４パスに対
応した４つのレジスタＣＲＣ０、ＣＲＣ１、ＣＲＣ２、
ＣＲＣ３で構成され、それぞれ、パス毎にＣＲＣのデー
タを格納するレジスタである。
応した４つのレジスタＣＲＣ０、ＣＲＣ１、ＣＲＣ２、
ＣＲＣ３で構成され、それぞれ、パス毎にＣＲＣのデー
タを格納するレジスタである。
【００４８】デバイスＣＲＣレジスタ４７は、各デバイ
ス３４（ＤＶ０〜ＤＶ７、ＤＶＰ、ＤＶＨＳ）に対応し
た各パス毎のレジスタＣＲＣ０、ＣＲＣ１、ＣＲＣ２・
・・・ＣＲＣ７、ＣＲＣＰ、ＣＲＣＨで構成され、各パ
ス毎のＣＲＣのデータを格納するレジスタである。
ス３４（ＤＶ０〜ＤＶ７、ＤＶＰ、ＤＶＨＳ）に対応し
た各パス毎のレジスタＣＲＣ０、ＣＲＣ１、ＣＲＣ２・
・・・ＣＲＣ７、ＣＲＣＰ、ＣＲＣＨで構成され、各パ
ス毎のＣＲＣのデータを格納するレジスタである。
【００４９】ＣＲＣチェック部４８は２つのＣＲＣのデ
ータを入力して、比較を行うものであり、例えばコンパ
レータで構成される。マルチプレクサ（ＭＰＸ）４９、
５０は、２つの入力の切り換えを行う回路である。
ータを入力して、比較を行うものであり、例えばコンパ
レータで構成される。マルチプレクサ（ＭＰＸ）４９、
５０は、２つの入力の切り換えを行う回路である。
【００５０】なお、図２に示した各部の制御を行うプロ
セッサ等が設けてあるが、これらは図示省略してある。
また、従来例と同一構成の部分については詳細な説明を
省略する。
セッサ等が設けてあるが、これらは図示省略してある。
また、従来例と同一構成の部分については詳細な説明を
省略する。
【００５１】以下、本実施例のデータチェック処理につ
いて説明する。なお、データパス数は、従来例と同じで
ある。また、ホストＣＲＣ、デバイスＣＲＣは、それぞ
れＣＲＣのデータを表している。
いて説明する。なお、データパス数は、従来例と同じで
ある。また、ホストＣＲＣ、デバイスＣＲＣは、それぞ
れＣＲＣのデータを表している。
【００５２】(1) ライトデータ転送時の処理 ホストからのライトデータは、４パス構成で転送され、
一旦、レジスタ３６のＷＩ０〜ＷＩ３に格納される。そ
の後、ホストＣＲＣチェック部３８によって、各パス毎
のＣＲＣをチェックする。
一旦、レジスタ３６のＷＩ０〜ＷＩ３に格納される。そ
の後、ホストＣＲＣチェック部３８によって、各パス毎
のＣＲＣをチェックする。
【００５３】次に、前記チェックした各パス毎のＣＲＣ
のデータを、ホストＣＲＣレジスタ４６のＣＲＣ０〜Ｃ
ＲＣ３に格納しておく。そして、レジスタ３６に格納さ
れているライトデータは、ライトデータ変換部４０によ
って、８パス＋パリティに変換され、更にデバイスＣＲ
Ｃ発生部４１によって、各パス毎にＣＲＣが付加され、
レジスタ４４に格納される。
のデータを、ホストＣＲＣレジスタ４６のＣＲＣ０〜Ｃ
ＲＣ３に格納しておく。そして、レジスタ３６に格納さ
れているライトデータは、ライトデータ変換部４０によ
って、８パス＋パリティに変換され、更にデバイスＣＲ
Ｃ発生部４１によって、各パス毎にＣＲＣが付加され、
レジスタ４４に格納される。
【００５４】次に、レジスタ４４のデータは、デバイス
へ転送されて各デバイス毎に記録されるが、これと同時
に、８パス＋パリティの各データは、リード側のパスへ
戻され、レジスタ４５に格納される。
へ転送されて各デバイス毎に記録されるが、これと同時
に、８パス＋パリティの各データは、リード側のパスへ
戻され、レジスタ４５に格納される。
【００５５】レジスタ４５のデータは、リードデータ変
換部４２のデバイスＣＲＣチェック部４３によってＣＲ
Ｃのチェックを行った後、４パスのデータに変換する。
そして、４パスに変換されたデータは、ホストＣＲＣ発
生部３９によって各パス毎にＣＲＣを付加する。この
時、ホストＣＲＣ発生部３９で付加したＣＲＣをマルチ
プレクサ５０を介してＣＲＣチェック部４８に入力する
と共に、ホストＣＲＣレジスタ４６に格納してあるＣＲ
Ｃを、マルチプレクサ４９を介してＣＲＣチェック部４
８に入力して、両者を比較する。
換部４２のデバイスＣＲＣチェック部４３によってＣＲ
Ｃのチェックを行った後、４パスのデータに変換する。
そして、４パスに変換されたデータは、ホストＣＲＣ発
生部３９によって各パス毎にＣＲＣを付加する。この
時、ホストＣＲＣ発生部３９で付加したＣＲＣをマルチ
プレクサ５０を介してＣＲＣチェック部４８に入力する
と共に、ホストＣＲＣレジスタ４６に格納してあるＣＲ
Ｃを、マルチプレクサ４９を介してＣＲＣチェック部４
８に入力して、両者を比較する。
【００５６】その結果、両者が等しければエラーがな
く、データ化けも発生していないと判断できる。しか
し、ライトデータ変換部４０、あるいはリードデータ変
換部４２内で障害が発生し、データ化けがあったとする
と、前記の比較結果が一致せず、前記データ化けの検出
ができる。
く、データ化けも発生していないと判断できる。しか
し、ライトデータ変換部４０、あるいはリードデータ変
換部４２内で障害が発生し、データ化けがあったとする
と、前記の比較結果が一致せず、前記データ化けの検出
ができる。
【００５７】(2) リードデータ転送時の処理 デバイスからのリードデータは、８パス＋パリティのパ
ス構成で転送され、一旦レジスタ４５に格納される。そ
の後、デバイスＣＲＣチェック部４３によってＣＲＣの
チェックを行い、チェックした各パスのＣＲＣのデータ
をデバイスＣＲＣレジスタ４７に格納しておく（各パス
毎に格納）。
ス構成で転送され、一旦レジスタ４５に格納される。そ
の後、デバイスＣＲＣチェック部４３によってＣＲＣの
チェックを行い、チェックした各パスのＣＲＣのデータ
をデバイスＣＲＣレジスタ４７に格納しておく（各パス
毎に格納）。
【００５８】次に、ＣＲＣチェック後の各パスのデータ
は、リードデータ変換部４２によって、４パスのデータ
に変換され、ホストＣＲＣ発生部３９によってＣＲＣを
付加してレジスタ３７に格納する。
は、リードデータ変換部４２によって、４パスのデータ
に変換され、ホストＣＲＣ発生部３９によってＣＲＣを
付加してレジスタ３７に格納する。
【００５９】レジスタ３７のデータは、各パス毎にホス
トへ転送されるが、これと同時に、レジスタ３６へ戻
す。そして、レジスタ３６の各ＣＲＣは、ホストＣＲＣ
チェック部３８でチェックした後、ライトデータ変換部
４６によって８パス＋パリティのパス構成にデータ変換
し、更に、デバイスＣＲＣ発生部４１によってＣＲＣを
付加する。
トへ転送されるが、これと同時に、レジスタ３６へ戻
す。そして、レジスタ３６の各ＣＲＣは、ホストＣＲＣ
チェック部３８でチェックした後、ライトデータ変換部
４６によって８パス＋パリティのパス構成にデータ変換
し、更に、デバイスＣＲＣ発生部４１によってＣＲＣを
付加する。
【００６０】前記デバイスＣＲＣ発生部４１で付加した
８パス＋パリティの各ＣＲＣは、マルチプレクサ５０を
介してＣＲＣチェック部４８に入力すると共に、デバイ
スＣＲＣレジスタ４７に格納されている各パスのＣＲＣ
を、マルチプレクサ４９を介してＣＲＣチェック部４８
に入力して、両者の比較を行う（各パス毎のＣＲＣの比
較）。
８パス＋パリティの各ＣＲＣは、マルチプレクサ５０を
介してＣＲＣチェック部４８に入力すると共に、デバイ
スＣＲＣレジスタ４７に格納されている各パスのＣＲＣ
を、マルチプレクサ４９を介してＣＲＣチェック部４８
に入力して、両者の比較を行う（各パス毎のＣＲＣの比
較）。
【００６１】その結果、両者が一致すればエラーがなか
ったものと判断する。しかし、例えばリードデータ変換
回路４２内で障害が発生し、データ化けが発生していた
場合には、前記の比較処理の結果が不一致となって検出
可能となる。
ったものと判断する。しかし、例えばリードデータ変換
回路４２内で障害が発生し、データ化けが発生していた
場合には、前記の比較処理の結果が不一致となって検出
可能となる。
【００６２】なお、本発明では、上記実施例で説明した
ＣＲＣの外、各種のエラー検出符号について適用可能で
ある。
ＣＲＣの外、各種のエラー検出符号について適用可能で
ある。
【００６３】
【発明の効果】以上説明したように、本発明によれば次
のような効果がある。 (1) データパスの障害等により，データ化けが発生して
も、データ転送時に検出することができる。このため、
データの信頼性が向上する。
のような効果がある。 (1) データパスの障害等により，データ化けが発生して
も、データ転送時に検出することができる。このため、
データの信頼性が向上する。
【００６４】(2) 簡単な回路を付加するだけで、データ
化けの検出が確実にできる。従って、コストの上昇も極
めて少なくて済み、アレイディスク装置の信頼性も向上
する。
化けの検出が確実にできる。従って、コストの上昇も極
めて少なくて済み、アレイディスク装置の信頼性も向上
する。
【図１】本発明の原理説明図である。
【図２】本発明の実施例におけるデータパス制御回路の
構成図である。
構成図である。
【図３】アレイディスク装置の構成図である。
【図４】ＣＲＣ付加方法説明図である。
【図５】データパス制御回路の構成図である。
３５ データパス制御回路 ３８ ホストＣＲＣチェック部 ３９ ホストＣＲＣ発生部 ４０ ライトデータ変換部 ４１ デバイスＣＲＣ発生部 ４２ リードデータ変換部 ４３ デバイスＣＲＣチェック部 ４６ ホストＣＲＣレジスタ ４７ デバイスＣＲＣレジスタ ４８ ＣＲＣチェック部 ４９、５０ マルチプレクサ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ１１Ｂ 20/18 ５７２ Ｇ１１Ｂ 20/18 ５７２Ｆ
Claims (2)
- 【請求項１】 複数のデバイス（３４）を具備すると共
に、 これらの各デバイスを並列運転して、同時にデータを入
出力するように制御を行うアレイディスク装置のデータ
チェック方法において、 ホスト側で作成されたエラー検出符号用のデータを含
む、デバイスへの書き込みデータブロックを受け取った
際、 前記エラー検出符号のデータをチェックすると共に、該
エラー検出符号のデータを、内部のレジスタ（４６）に
格納しておき、 前記データブロックを、複数のデバイスに同時に書き込
むために、分割し、 分割したデータ毎に、デバイスに対するエラー検出符号
のデータを作成して、デバイスへの書き込みを行うと同
時に、 この書き込みデータを、読み出しデータの転送路へ転送
して、ホストへ送るデータを合成し、 合成した各データ毎に、再度ホスト側のエラー検出符号
のデータを作成し、 このエラー検出符号のデータを、前記レジスタ（４６）
に格納してあるエラー検出符号のデータと比較してチェ
ックすることにより、 デバイスへの書き込みデータのチェックを行うことを特
徴としたアレイディスク装置のデータチェック方法。 - 【請求項２】 複数のデバイス（３４）を具備すると共
に、 これらの各デバイスを並列運転して、同時にデータを入
出力するように制御を行うアレイディスク装置のデータ
チェック方法において、 デバイスから読み出したエラー検出符号用のデータを含
むデータブロックを受け取った際、 前記エラー検出符号用のデータをチェックすると共に、
該エラー検出符号のデータを、内部のレジスタ（４７）
に格納しておき、 前記データブロックからホストへ送るデータを合成し、 合成したデータ毎に、ホストに対するエラー検出符号の
データを作成してホストへ転送すると同時に、 このホストへの転送データを、書き込みデータの転送路
へ転送して、デバイスへ書き込むデータに分割し、 分割した各データ毎に、再度デバイス側のエラー検出符
号のデータを作成し、 このエラー検出符号のデータを、前記レジスタ（４７）
に格納してあるエラー検出符号のデータと比較してチェ
ックすることにより、 デバイスからの読み出しデータのチェックを行うことを
特徴としたアレイディスク装置のデータチェック方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3330340A JP2672916B2 (ja) | 1991-12-13 | 1991-12-13 | アレイディスク装置のデータチェック方法 |
| US07/987,680 US5477552A (en) | 1991-12-13 | 1992-12-09 | Apparatus and method for data check in storage system |
| EP92311313A EP0546839B1 (en) | 1991-12-13 | 1992-12-10 | Apparatus and method for data check in storage system |
| DE69224800T DE69224800T2 (de) | 1991-12-13 | 1992-12-10 | Gerät und Verfahren zur Datenprüfung in einem Datenspeichersystem |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3330340A JP2672916B2 (ja) | 1991-12-13 | 1991-12-13 | アレイディスク装置のデータチェック方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05166304A JPH05166304A (ja) | 1993-07-02 |
| JP2672916B2 true JP2672916B2 (ja) | 1997-11-05 |
Family
ID=18231529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3330340A Expired - Lifetime JP2672916B2 (ja) | 1991-12-13 | 1991-12-13 | アレイディスク装置のデータチェック方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5477552A (ja) |
| EP (1) | EP0546839B1 (ja) |
| JP (1) | JP2672916B2 (ja) |
| DE (1) | DE69224800T2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5566316A (en) * | 1994-02-10 | 1996-10-15 | Storage Technology Corporation | Method and apparatus for hierarchical management of data storage elements in an array storage device |
| JP2981711B2 (ja) * | 1994-06-16 | 1999-11-22 | 日本アイ・ビー・エム株式会社 | ディスク記憶装置 |
| US6018778A (en) * | 1996-05-03 | 2000-01-25 | Netcell Corporation | Disk array controller for reading/writing striped data using a single address counter for synchronously transferring data between data ports and buffer memory |
| US5802547A (en) * | 1996-10-15 | 1998-09-01 | International Business Machines Corporation | Data storage system with streamlined data exchange path to cached data |
| US6763398B2 (en) * | 2001-08-29 | 2004-07-13 | International Business Machines Corporation | Modular RAID controller |
| US7278053B2 (en) * | 2003-05-06 | 2007-10-02 | International Business Machines Corporation | Self healing storage system |
| JP4426261B2 (ja) * | 2003-11-25 | 2010-03-03 | 株式会社日立製作所 | チャネルアダプタ及びディスクアレイ装置 |
| JP2006072435A (ja) * | 2004-08-31 | 2006-03-16 | Hitachi Ltd | ストレージシステムおよびデータ記録方法 |
| JP2006268524A (ja) | 2005-03-24 | 2006-10-05 | Fujitsu Ltd | 記憶装置、その制御方法及びプログラム |
| US7552357B2 (en) * | 2005-04-29 | 2009-06-23 | Network Appliance, Inc. | Lost writes detection in a redundancy group based on RAID with multiple parity |
| JP2007122476A (ja) | 2005-10-28 | 2007-05-17 | Fujitsu Ltd | データストレージシステム、データストレージ制御装置及びそのディスクのライト抜け診断方法 |
| US7562264B2 (en) * | 2006-09-06 | 2009-07-14 | Intel Corporation | Fault tolerant soft error detection for storage subsystems |
| US20120260034A1 (en) * | 2011-04-06 | 2012-10-11 | Hitachi, Ltd. | Disk array apparatus and control method thereof |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50152606A (ja) * | 1974-05-27 | 1975-12-08 | ||
| US4092732A (en) * | 1977-05-31 | 1978-05-30 | International Business Machines Corporation | System for recovering data stored in failed memory unit |
| JPS5750307A (en) * | 1980-09-05 | 1982-03-24 | Sony Corp | Time base correcting device |
| FR2561428B1 (fr) * | 1984-03-16 | 1986-09-12 | Bull Sa | Procede d'enregistrement dans une memoire a disques et systeme de memoire a disques |
| JPS61278083A (ja) * | 1985-06-03 | 1986-12-08 | Toshiba Corp | 情報記録装置 |
| JPS62212577A (ja) * | 1986-03-14 | 1987-09-18 | Fujitsu Ltd | シリンダアクセスのチエツク方式 |
| JPS6374162A (ja) * | 1986-09-18 | 1988-04-04 | Fujitsu Ltd | 二次記憶装置の転送内容表示システム |
| JPS6381660A (ja) * | 1986-09-26 | 1988-04-12 | Hitachi Ltd | 磁気メモリ制御装置 |
| JPS63149873A (ja) * | 1986-12-12 | 1988-06-22 | Nec Corp | 磁気デイスク装置用読出し回路 |
| US4775978A (en) * | 1987-01-12 | 1988-10-04 | Magnetic Peripherals Inc. | Data error correction system |
| JPS63195878A (ja) * | 1987-02-09 | 1988-08-12 | Hitachi Ltd | 磁気デイスク装置の書込みデ−タチエツク方式 |
| US4949342A (en) * | 1987-04-14 | 1990-08-14 | Matsushita Electric Industrial Co., Ltd. | Code error detecting method |
| GB2205667B (en) * | 1987-06-12 | 1991-11-06 | Ncr Co | Method of controlling the operation of security modules |
| US5043874A (en) * | 1989-02-03 | 1991-08-27 | Digital Equipment Corporation | Memory configuration for use with means for interfacing a system control unit for a multi-processor system with the system main memory |
| US5185746A (en) * | 1989-04-14 | 1993-02-09 | Mitsubishi Denki Kabushiki Kaisha | Optical recording system with error correction and data recording distributed across multiple disk drives |
| US5289478A (en) * | 1991-03-11 | 1994-02-22 | Fujitsu Limited | Method and means for verification of write data |
-
1991
- 1991-12-13 JP JP3330340A patent/JP2672916B2/ja not_active Expired - Lifetime
-
1992
- 1992-12-09 US US07/987,680 patent/US5477552A/en not_active Expired - Fee Related
- 1992-12-10 DE DE69224800T patent/DE69224800T2/de not_active Expired - Fee Related
- 1992-12-10 EP EP92311313A patent/EP0546839B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5477552A (en) | 1995-12-19 |
| JPH05166304A (ja) | 1993-07-02 |
| DE69224800T2 (de) | 1998-07-09 |
| EP0546839B1 (en) | 1998-03-18 |
| DE69224800D1 (de) | 1998-04-23 |
| EP0546839A2 (en) | 1993-06-16 |
| EP0546839A3 (ja) | 1994-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5805799A (en) | Data integrity and cross-check code with logical block address | |
| US7020811B2 (en) | System and method for verifying error detection/correction logic | |
| US5905854A (en) | Fault tolerant memory system | |
| US6044483A (en) | Error propagation operating mode for error correcting code retrofit apparatus | |
| US4833679A (en) | Method and apparatus with improved error correction and error information availability | |
| JP2672916B2 (ja) | アレイディスク装置のデータチェック方法 | |
| US20020124129A1 (en) | Method for using RAM buffers with multiple accesses in flash-based storage systems | |
| JPH01188953A (ja) | 障害の許容範囲があるデータ保全装置及びその方法 | |
| JPH10301720A (ja) | ディスクアレイ装置 | |
| JPH10171608A (ja) | 磁気ディスクアレイ装置及び磁気ディスクアレイ装置に於けるデータチェック方法 | |
| US20110205654A1 (en) | Control apparatus, nonvolatile storage apparatus and data initialization method | |
| JPS6343833B2 (ja) | ||
| JP2000105675A (ja) | ディスクアレイ装置 | |
| JP2513615B2 (ja) | Ｅｃｃ回路付記憶装置 | |
| JP2806856B2 (ja) | 誤り検出訂正回路の診断装置 | |
| JPH0242688A (ja) | 磁気ディスク装置 | |
| JPH04341998A (ja) | メモリ回路 | |
| JPH04291427A (ja) | 記憶サブシステム | |
| JP3345997B2 (ja) | 誤り訂正符号化復号装置および誤り訂正符号化復号装置を備えたディスクアレイシステムコントローラ | |
| JP3199010B2 (ja) | 磁気ディスク装置及びそのデータエラー訂正方法 | |
| JPH04259968A (ja) | 磁気ディスク制御装置の巡回冗長検査方式 | |
| JP3527825B2 (ja) | 記憶装置 | |
| JPH1050004A (ja) | 磁気ディスク制御装置 | |
| JPH04205133A (ja) | ディスク制御装置 | |
| JPS5823679B2 (ja) | 記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970701 |