JPS5823679B2 - 記憶装置 - Google Patents
記憶装置Info
- Publication number
- JPS5823679B2 JPS5823679B2 JP52016437A JP1643777A JPS5823679B2 JP S5823679 B2 JPS5823679 B2 JP S5823679B2 JP 52016437 A JP52016437 A JP 52016437A JP 1643777 A JP1643777 A JP 1643777A JP S5823679 B2 JPS5823679 B2 JP S5823679B2
- Authority
- JP
- Japan
- Prior art keywords
- error correction
- code
- correction code
- information
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明は、電子計算機等情報処理装置に関し、特に誤り
訂正符号を用いた記憶装置に関する。
訂正符号を用いた記憶装置に関する。
該誤り訂正符号はこの明細書において情報符号に付加さ
れて、情報符号およびこの付加符号の誤りを訂正するた
めの検査符号を示す。
れて、情報符号およびこの付加符号の誤りを訂正するた
めの検査符号を示す。
従来、この種の大容量記憶装置は、信頼度を上げるため
に、書き込み時には情報符号に誤り訂正符号発生回路に
より、誤り訂正符号を付加させて記憶媒体に記憶させ、
読み出し時には記憶媒体から読み出される誤り訂正符号
と情報符号とからシンドロームを得て、上記情報符号に
誤りがあれば訂正を行なっていたが、上記誤り訂正符号
発生回路の動作が不良である場合あるいは前記誤り訂正
符号又は前記情報符号が不正に転送された場合には、記
憶媒体から読み出される情報符号は誤まって訂正される
場合があり、またこの種不正動作の発生した書込み動作
には発見されず、書き込み時の上記誤り訂正符号発生回
路の不良動作は、上記動作中には発見されず、後に読み
出した時、はじめて発見される欠点があった。
に、書き込み時には情報符号に誤り訂正符号発生回路に
より、誤り訂正符号を付加させて記憶媒体に記憶させ、
読み出し時には記憶媒体から読み出される誤り訂正符号
と情報符号とからシンドロームを得て、上記情報符号に
誤りがあれば訂正を行なっていたが、上記誤り訂正符号
発生回路の動作が不良である場合あるいは前記誤り訂正
符号又は前記情報符号が不正に転送された場合には、記
憶媒体から読み出される情報符号は誤まって訂正される
場合があり、またこの種不正動作の発生した書込み動作
には発見されず、書き込み時の上記誤り訂正符号発生回
路の不良動作は、上記動作中には発見されず、後に読み
出した時、はじめて発見される欠点があった。
本発明は、誤り訂正符号を用いた記憶装置において、書
き込み時に与えられた情報符号により、誤り訂正符号発
生回路から発生される誤り訂正符号と上記情報符号とを
記憶媒体に書き込むと共にこれらの符号を読み出し時に
使用されるシンドローム発生回路にも与えて、シンドロ
ームを確認することにより、正しく誤り訂正符号が発生
されたことおよび誤り訂正符号と情報符号とが正しく発
生または転送されたことを確認するようにした記憶装置
を提供するものである。
き込み時に与えられた情報符号により、誤り訂正符号発
生回路から発生される誤り訂正符号と上記情報符号とを
記憶媒体に書き込むと共にこれらの符号を読み出し時に
使用されるシンドローム発生回路にも与えて、シンドロ
ームを確認することにより、正しく誤り訂正符号が発生
されたことおよび誤り訂正符号と情報符号とが正しく発
生または転送されたことを確認するようにした記憶装置
を提供するものである。
本発明は、書込情報を入力し第１の誤り訂正符号を発生
する誤り訂正符号発生手段と、 書込指示信号の供給時に、前記書込情報と前記第１の誤
り訂正符号とを入力し記憶し読出指示信号の供給時に、
前記記憶された書込情報を読出情報とし、前記記憶され
た第１の誤り訂正符号を第２の誤り訂正符号として出力
する記憶回路と、前記書込指示信号が供給された場合、
前記書込情報と前記第１の誤り訂正符号とを、前記読出
指示信号が供給された場合、前記読出情報と前記第２の
誤り訂正符号とをそれぞれ情報と誤り訂正符号として出
力する切替回路と、 前記情報と前記誤り訂正符号とを入力しシンドロームを
発生するシンドローム発生回路と、このシンドロームを
入力し、前記書込指示信号供給時に前記シンドロームに
誤りがあるか否かを検査することにより、前記第１の誤
り訂正符号が正しく発生したか否かを検出する検査回路
とを含むことを特徴とする記憶装置を構成する。
する誤り訂正符号発生手段と、 書込指示信号の供給時に、前記書込情報と前記第１の誤
り訂正符号とを入力し記憶し読出指示信号の供給時に、
前記記憶された書込情報を読出情報とし、前記記憶され
た第１の誤り訂正符号を第２の誤り訂正符号として出力
する記憶回路と、前記書込指示信号が供給された場合、
前記書込情報と前記第１の誤り訂正符号とを、前記読出
指示信号が供給された場合、前記読出情報と前記第２の
誤り訂正符号とをそれぞれ情報と誤り訂正符号として出
力する切替回路と、 前記情報と前記誤り訂正符号とを入力しシンドロームを
発生するシンドローム発生回路と、このシンドロームを
入力し、前記書込指示信号供給時に前記シンドロームに
誤りがあるか否かを検査することにより、前記第１の誤
り訂正符号が正しく発生したか否かを検出する検査回路
とを含むことを特徴とする記憶装置を構成する。
次に本発明の一実施例について図面を参照して説明する
。
。
第１図を参照すると、書込情報符号１を入力とし、誤り
訂正符号２を出力する誤り訂正符号発生回路５１と、誤
り訂正符号２、書込情報符号１、書込読出制御信号３及
びアドレス指定符号４を入力とし、誤り訂正符号５及び
読出情報符号６を出力する記憶回路５２と、誤り訂正符
号２，５、書込情報符号１、読出情報符号６及び書込読
出制御信号３を入力とし、誤り訂正符号７及び読出情報
符号８を出力する切替回路５３と、誤り訂正符号７及び
読出情報符号８を入力し、シンドローム符号９を出力す
るシンドローム発生回路５４と、シンドローム符号９を
入力とし、誤り位置指定符号１０を出力する解読回路５
５と、読出情報符号８及び誤り位置指定符号１０を入力
とし、読出情報符号１１を出力する誤り訂正回路５６と
、書込読出制御信号３及びシンドローム符号９を入力と
し、誤り訂正符号発生回路検査符号１２を出力する検査
回路５７とを含む。
訂正符号２を出力する誤り訂正符号発生回路５１と、誤
り訂正符号２、書込情報符号１、書込読出制御信号３及
びアドレス指定符号４を入力とし、誤り訂正符号５及び
読出情報符号６を出力する記憶回路５２と、誤り訂正符
号２，５、書込情報符号１、読出情報符号６及び書込読
出制御信号３を入力とし、誤り訂正符号７及び読出情報
符号８を出力する切替回路５３と、誤り訂正符号７及び
読出情報符号８を入力し、シンドローム符号９を出力す
るシンドローム発生回路５４と、シンドローム符号９を
入力とし、誤り位置指定符号１０を出力する解読回路５
５と、読出情報符号８及び誤り位置指定符号１０を入力
とし、読出情報符号１１を出力する誤り訂正回路５６と
、書込読出制御信号３及びシンドローム符号９を入力と
し、誤り訂正符号発生回路検査符号１２を出力する検査
回路５７とを含む。
ここで、例えば、上記回路５１は、書込情報符号１から
ハミング符号、１ビツト誤゛り訂正−２ビット誤り検出
符号を生ずる回路と考えてもよく、又シンドローム発生
回路５４はこれらの符号と情報符号とからシンドローム
を発生させる回路と考えてもよく、さらに記憶回路５２
は、複数のアドレスからなり、もし書込読出制御信号３
が書き込みを指定すると、アドレス指定符号４の指定す
るアドレスに、誤り訂正符号２及び書込情報符号１を書
込みもし書込読出制御信号３が読み出しを指定するとア
ドレス指定符号４の指定するアドレスから、誤り訂正符
号５及び読出情報符号６を読み出す回路である。
ハミング符号、１ビツト誤゛り訂正−２ビット誤り検出
符号を生ずる回路と考えてもよく、又シンドローム発生
回路５４はこれらの符号と情報符号とからシンドローム
を発生させる回路と考えてもよく、さらに記憶回路５２
は、複数のアドレスからなり、もし書込読出制御信号３
が書き込みを指定すると、アドレス指定符号４の指定す
るアドレスに、誤り訂正符号２及び書込情報符号１を書
込みもし書込読出制御信号３が読み出しを指定するとア
ドレス指定符号４の指定するアドレスから、誤り訂正符
号５及び読出情報符号６を読み出す回路である。
次に第１図を参照して本発明の一実施例の動作について
説明する。
説明する。
先ず、書き込み動作時においては、書込情報符号１、ア
ドレス指定符号４及び書込状態に指定された書込、読出
制御信号３が与えられると、誤り訂正符号発生回路５１
により発生された誤り訂正符号２及び書込情報符号１が
記憶回路５２に供給されたアドレス符号４の指定したア
ドレスに書き込まれると共に、切替回路５３は、書込読
出制御信号３により、出力符号である誤り訂正符号７及
び読出情報符号８として、それぞれ誤り訂正符号２及び
書込情報符号１と等しい符号を出力し、シンドローム発
生回路５４に与えられ、シンドローム発生回路５４から
出力されたシンドローム符号９は、書込読出制御信号３
と共に、検査回路５７に与えられて、シンドローム符号
９の検査を行なうことにより、回路５３，５４および５
７が正常で、これらの回路の出力が正常に転送されてお
り、回路５７の出力符号１２が正常であれば、誤り訂正
符号発生回路５１の動作および書込情報１と誤り訂正符
号２の転送が正常に行なわれていることが確認される。
ドレス指定符号４及び書込状態に指定された書込、読出
制御信号３が与えられると、誤り訂正符号発生回路５１
により発生された誤り訂正符号２及び書込情報符号１が
記憶回路５２に供給されたアドレス符号４の指定したア
ドレスに書き込まれると共に、切替回路５３は、書込読
出制御信号３により、出力符号である誤り訂正符号７及
び読出情報符号８として、それぞれ誤り訂正符号２及び
書込情報符号１と等しい符号を出力し、シンドローム発
生回路５４に与えられ、シンドローム発生回路５４から
出力されたシンドローム符号９は、書込読出制御信号３
と共に、検査回路５７に与えられて、シンドローム符号
９の検査を行なうことにより、回路５３，５４および５
７が正常で、これらの回路の出力が正常に転送されてお
り、回路５７の出力符号１２が正常であれば、誤り訂正
符号発生回路５１の動作および書込情報１と誤り訂正符
号２の転送が正常に行なわれていることが確認される。
一方、回路５１．５３，５４及び５７のうち少くともい
ずれか１つが不正動作する場合、あるいは、これらの出
力符号または書込情報符号１が正しく転送されない場合
には、出力符号１２はこれらに関係する符号または回路
のいずれかが正常でないことを示し、誤り訂正符号発生
回路５１の出力符号である誤り訂正符号２または書込情
報１の発生あるいは転送が正常でない可能性のあること
がわかる。
ずれか１つが不正動作する場合、あるいは、これらの出
力符号または書込情報符号１が正しく転送されない場合
には、出力符号１２はこれらに関係する符号または回路
のいずれかが正常でないことを示し、誤り訂正符号発生
回路５１の出力符号である誤り訂正符号２または書込情
報１の発生あるいは転送が正常でない可能性のあること
がわかる。
次に、読み出し動作時においては、アドレス指定符号４
及び読出状態に指定された書込読出制御信号３が与えら
れると、記憶回路５２は、指定されたアドレスより誤り
訂正符号５及び読出情報符号６を読み出し、切替回路５
３は、切替信号である書込読出信号３により、誤り訂正
符号７及び読出情報符号８として、それぞれ誤り訂正符
号５及び読出情報符号６と等しい符号を出力し、シンド
ローム発生回路５４に入力されて、シンドローム符号９
が発生されて、解読回路５５においてシンドローム符号
９が解読されて、もし読出情報符号８に誤りがあれば、
符号１０によりその情報位置が指定され、誤り訂正回路
５６により、読出情報符号８に誤りがあれば訂正され、
誤りがなければそのまま読出情報符号１１として出力さ
れて読み出しが行なわれる。
及び読出状態に指定された書込読出制御信号３が与えら
れると、記憶回路５２は、指定されたアドレスより誤り
訂正符号５及び読出情報符号６を読み出し、切替回路５
３は、切替信号である書込読出信号３により、誤り訂正
符号７及び読出情報符号８として、それぞれ誤り訂正符
号５及び読出情報符号６と等しい符号を出力し、シンド
ローム発生回路５４に入力されて、シンドローム符号９
が発生されて、解読回路５５においてシンドローム符号
９が解読されて、もし読出情報符号８に誤りがあれば、
符号１０によりその情報位置が指定され、誤り訂正回路
５６により、読出情報符号８に誤りがあれば訂正され、
誤りがなければそのまま読出情報符号１１として出力さ
れて読み出しが行なわれる。
以上説明したように、本実施例は通常の誤り訂正符号を
用いた記憶装置を具備される回路５１゜５２．５４，５
５，５６および検査回路５７に切替回路５３を加えるこ
とにより構成され、書込み動作時に検査回路５７におい
て、誤り訂正発生、転送および書込み情報符号の転送が
正しく行なわれていることが容易に検査できることがわ
かる。
用いた記憶装置を具備される回路５１゜５２．５４，５
５，５６および検査回路５７に切替回路５３を加えるこ
とにより構成され、書込み動作時に検査回路５７におい
て、誤り訂正発生、転送および書込み情報符号の転送が
正しく行なわれていることが容易に検査できることがわ
かる。
なお、本発明を用いれば、回路５１．５３゜５４．５７
を２重化するとともに、これら回路に故障が発生したと
きに他方の回路に切換える手段を有する記憶装置を構成
することにより、一方の当該回路が故障したことを発見
した場合、他方の当該回路を用いて書き込みを行なえば
、当該回路が故障しても装置全体としては故障のない装
置となることは明らかであろう。
を２重化するとともに、これら回路に故障が発生したと
きに他方の回路に切換える手段を有する記憶装置を構成
することにより、一方の当該回路が故障したことを発見
した場合、他方の当該回路を用いて書き込みを行なえば
、当該回路が故障しても装置全体としては故障のない装
置となることは明らかであろう。
第１図は、本発明の一実施例を示した図である。
１・・・・・・書込情報符号、２・・・・・−誤り訂正
符号、３・・・・・・書込読出制御信号、４・・・・・
・アドレス指定符号、５・・・・・・誤り訂正符号、６
・・・・・・読出情報、７・・・・・・誤り訂正符号、
８・・・・・・読出情報符号、９・・・・・・シントロ
ール符号、１０・・・・・・誤り位置指定符号、１１・
・・・・・読出情報符号、１２・・・・・−誤り訂正符
号発生回路検査符号、５１・・・・・・誤り訂正符号発
生回路、５２・・・・・・記憶回路、５３・−・・・・
切替回路、５４・・・・・・シンドローム発生回路、５
５・・・・・・解読回路、５６・・・・・・誤り訂正回
路、５７・・・・・・検査回路。
符号、３・・・・・・書込読出制御信号、４・・・・・
・アドレス指定符号、５・・・・・・誤り訂正符号、６
・・・・・・読出情報、７・・・・・・誤り訂正符号、
８・・・・・・読出情報符号、９・・・・・・シントロ
ール符号、１０・・・・・・誤り位置指定符号、１１・
・・・・・読出情報符号、１２・・・・・−誤り訂正符
号発生回路検査符号、５１・・・・・・誤り訂正符号発
生回路、５２・・・・・・記憶回路、５３・−・・・・
切替回路、５４・・・・・・シンドローム発生回路、５
５・・・・・・解読回路、５６・・・・・・誤り訂正回
路、５７・・・・・・検査回路。
Claims (1)
- 【特許請求の範囲】 １ 書込情報を入力し、第１の誤り訂正符号を発生する
誤り訂正符号発生手段と、 書込指示信号の供給時に前記書込情報と前記第１の誤り
訂正符号とを入力し、記憶し、読出指示信号の供給時に
前記記憶された書込情報を読出情報とし、前記記憶され
た第１の誤り訂正符号を第２の誤り訂正符号として出力
する記憶回路と、前記書込指示信号が供給された場合、
前記書込情報と前記第１の誤り訂正符号とを、前記読出
指示信号が供給された場合、前記読出情報と前記第２の
誤り訂正符号とを、それぞれ情報と誤り訂正符号として
出力する切替回路と、 前記情報と前記誤り訂正符号とを入力し、シンドローム
を発生するシンドローム発生回路と、このシンドローム
を入力し前記書込指示信号供給時に、前記シンドローム
に誤りがあるか否かを検査することにより、前記第１の
誤り訂正符号および前記書込み情報が正しく発生または
転送されたか否かを検出する検査回路とを含むことを特
徴とする記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52016437A JPS5823679B2 (ja) | 1977-02-16 | 1977-02-16 | 記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52016437A JPS5823679B2 (ja) | 1977-02-16 | 1977-02-16 | 記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53101233A JPS53101233A (en) | 1978-09-04 |
| JPS5823679B2 true JPS5823679B2 (ja) | 1983-05-17 |
Family
ID=11916197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52016437A Expired JPS5823679B2 (ja) | 1977-02-16 | 1977-02-16 | 記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5823679B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3346804B2 (ja) * | 1992-10-29 | 2002-11-18 | 株式会社日立製作所 | ガス絶縁開閉装置用避雷器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5132142A (ja) * | 1974-09-11 | 1976-03-18 | Fujitsu Ltd |
-
1977
- 1977-02-16 JP JP52016437A patent/JPS5823679B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5132142A (ja) * | 1974-09-11 | 1976-03-18 | Fujitsu Ltd |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53101233A (en) | 1978-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920005297B1 (ko) | 고장 방지 컴퓨터 메모리 시스템 | |
| US5452429A (en) | Error correction code on add-on cards for writing portions of data words | |
| US4926426A (en) | Error correction check during write cycles | |
| US4716566A (en) | Error correcting system | |
| JP2830308B2 (ja) | 情報処理装置 | |
| KR920010972B1 (ko) | 고장 방지 컴퓨터 메모리 시스템 | |
| JP2001290710A (ja) | データエラー検出装置 | |
| JPS5823679B2 (ja) | 記憶装置 | |
| JPH02146200A (ja) | 電気的に消去可能なプログラマブルロム装置 | |
| JP2818659B2 (ja) | 誤り訂正方式 | |
| JPS6223337B2 (ja) | ||
| JPS6327940A (ja) | 記憶制御装置 | |
| JPH03204745A (ja) | メモリカード装置 | |
| JPH0520215A (ja) | 情報処理装置 | |
| JPH0553924A (ja) | 記憶装置の試験方式 | |
| JPH06301604A (ja) | 記憶再生システム | |
| JP2601038B2 (ja) | マイクロプログラムのエラー検出・訂正装置 | |
| JP2503981B2 (ja) | 周辺記憶装置 | |
| JPH0327433A (ja) | 電子ディスク装置 | |
| JPS6356751A (ja) | メモリパトロ−ル制御方式 | |
| JPS6232821B2 (ja) | ||
| JPS6024493B2 (ja) | メモリ制御方式 | |
| JPS63170756A (ja) | 主記憶イニシヤライズ方式 | |
| JP2000099410A (ja) | メモリ制御回路と情報処理装置 | |
| JPS61161564A (ja) | 記憶装置 |