JP2656077B2 - ディジタル信号記録装置 - Google Patents
ディジタル信号記録装置Info
- Publication number
- JP2656077B2 JP2656077B2 JP63176590A JP17659088A JP2656077B2 JP 2656077 B2 JP2656077 B2 JP 2656077B2 JP 63176590 A JP63176590 A JP 63176590A JP 17659088 A JP17659088 A JP 17659088A JP 2656077 B2 JP2656077 B2 JP 2656077B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- digital signal
- signal
- rotary head
- rotation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は互いにビツトレートの異なる複数種のデイジ
タル信号を記録媒体に記録するデイジタル信号記録装置
に関する。
タル信号を記録媒体に記録するデイジタル信号記録装置
に関する。
従来より画像信号あるいは音声信号等の情報信号をデ
イジタル信号として磁気ヘツドにより磁気テープや磁気
デイスク等の記録媒体に対して記録し、また記録媒体に
記録されているデイジタル信号を再生する装置が考えら
れている。ところで、従来より考えられている装置にお
いて複数種のビツトレートのデイジタル信号を記録する
場合、前記磁気ヘツドと、記録媒体との相対速度を、最
もビツトレートの高いデイジタル信号に合わせて設定
し、該ビツトレートの最も高いデイジタル信号よりもビ
ツトレートの低いデイジタル信号についてはビツトレー
トが前記ビツトレートの最も高い情報信号に合わせる
為、付加データを付加したり、各誤り訂正ブロツク（EC
Cブロツク）内の有効データをブロツク毎に切換えたり
していた。即ち、ビツトレートの異なる複数種のデイジ
タル信号のビツトレートを一度合致させて後、記録を行
っていた。
イジタル信号として磁気ヘツドにより磁気テープや磁気
デイスク等の記録媒体に対して記録し、また記録媒体に
記録されているデイジタル信号を再生する装置が考えら
れている。ところで、従来より考えられている装置にお
いて複数種のビツトレートのデイジタル信号を記録する
場合、前記磁気ヘツドと、記録媒体との相対速度を、最
もビツトレートの高いデイジタル信号に合わせて設定
し、該ビツトレートの最も高いデイジタル信号よりもビ
ツトレートの低いデイジタル信号についてはビツトレー
トが前記ビツトレートの最も高い情報信号に合わせる
為、付加データを付加したり、各誤り訂正ブロツク（EC
Cブロツク）内の有効データをブロツク毎に切換えたり
していた。即ち、ビツトレートの異なる複数種のデイジ
タル信号のビツトレートを一度合致させて後、記録を行
っていた。
しかしながら、上述の如き従来の装置に於いては、入
力されるデイジタル信号の種類によって、誤り訂正符号
の付加回路，デイジタル変調回路に至るまでのデータ処
理が異なるためデータ処理回路の規模が大きくなってし
まう。更に各トラツク毎のデータ数を異ならしめる必要
が生じる場合、更には各ECCブロツク内のデータ数を異
ならしめる必要が生じる場合には回路規模は更に大きく
なってしまう。
力されるデイジタル信号の種類によって、誤り訂正符号
の付加回路，デイジタル変調回路に至るまでのデータ処
理が異なるためデータ処理回路の規模が大きくなってし
まう。更に各トラツク毎のデータ数を異ならしめる必要
が生じる場合、更には各ECCブロツク内のデータ数を異
ならしめる必要が生じる場合には回路規模は更に大きく
なってしまう。
本発明は上述の背景下に於いて信号処理を複雑にする
ことなくビツトレートの異なる複数種のデイジタル信号
の記録が可能なデイジタル信号記録装置を提供すること
を目的とする。
ことなくビツトレートの異なる複数種のデイジタル信号
の記録が可能なデイジタル信号記録装置を提供すること
を目的とする。
かかる目的下において、本発明によれば、それぞれｉ
（ｉは整数）ビットのデイジタル信号からなる同期ブロ
ックを複数有し、互いにビットレートの異なる複数種の
デイジタル信号を記録媒体に記録可能な装置であって、
前記デイジタル信号を前記記録媒体に記録する回転ヘッ
ドと、前記回転ヘッドにより記録されるデイジタル信号
のビットレートが前記回転ヘッドの回転周期のｉ×ｎ
（ｎは整数）倍となる様に、前記回転ヘッドの回転周期
を前記回転ヘッドにより記録するデイジタル信号の種類
に応じて切り換える制御手段とを備えた構成とした。
（ｉは整数）ビットのデイジタル信号からなる同期ブロ
ックを複数有し、互いにビットレートの異なる複数種の
デイジタル信号を記録媒体に記録可能な装置であって、
前記デイジタル信号を前記記録媒体に記録する回転ヘッ
ドと、前記回転ヘッドにより記録されるデイジタル信号
のビットレートが前記回転ヘッドの回転周期のｉ×ｎ
（ｎは整数）倍となる様に、前記回転ヘッドの回転周期
を前記回転ヘッドにより記録するデイジタル信号の種類
に応じて切り換える制御手段とを備えた構成とした。
このような構成によれば、回転ヘッドの各回転周期内
において記録される同期ブロック数が周期毎に変化する
ことはなくなり、各周期毎にデータ処理の方法を切り換
える必要はなくなる。
において記録される同期ブロック数が周期毎に変化する
ことはなくなり、各周期毎にデータ処理の方法を切り換
える必要はなくなる。
以下、本発明を本発明の一実施例を用いて説明する。
第１図は本発明の一実施例として本発明を適用したデ
ータレコーダの記録部の概略構成を示した図である。
ータレコーダの記録部の概略構成を示した図である。
第１図において、入力切換回路１には例えば、図示の
如く、互いにビツトレートの異なるデータA,データB,デ
ータＣが入力可能になっており、該入力切換回路１は後
述するシステムコントローラ３からのモードデータに従
って、これら３種類のデータのうちいずれか一種類のデ
ータを次段のメモリ４に供給する様になっている。操作
者が操作部２を操作する事により、前記３種類のデータ
のうち、いずれか一種類のデータを記録する記録モード
を選択し、その選択結果がシステムコントローラ３に供
給されると、システムコントローラ３は操作部２からの
選択結果に従ったモードデータを出力する。
如く、互いにビツトレートの異なるデータA,データB,デ
ータＣが入力可能になっており、該入力切換回路１は後
述するシステムコントローラ３からのモードデータに従
って、これら３種類のデータのうちいずれか一種類のデ
ータを次段のメモリ４に供給する様になっている。操作
者が操作部２を操作する事により、前記３種類のデータ
のうち、いずれか一種類のデータを記録する記録モード
を選択し、その選択結果がシステムコントローラ３に供
給されると、システムコントローラ３は操作部２からの
選択結果に従ったモードデータを出力する。
また、書き込みパルス発生器５はモードデータに応じ
て前記入力切換回路１から出力されているデータのデー
タレートに対応した周波数を有するデータ書き込み用ク
ロツクパルスを発生し、書き込み制御回路６に供給す
る。
て前記入力切換回路１から出力されているデータのデー
タレートに対応した周波数を有するデータ書き込み用ク
ロツクパルスを発生し、書き込み制御回路６に供給す
る。
そして、書き込み制御回路６はこのデータ書き込み用
クロツクパルスに同期して、メモリ４への書き込みアド
レスを指定し、前記入力切換回路から出力されたデータ
をメモリ４の所定のアドレスに記憶して行く。
クロツクパルスに同期して、メモリ４への書き込みアド
レスを指定し、前記入力切換回路から出力されたデータ
をメモリ４の所定のアドレスに記憶して行く。
以上の様に入力データがメモリ４上に記憶されると、
ECC（Error Correction Code）付加回路７により、メモ
リ４上に記憶されているデータに対し、周知の誤り検出
／訂正データが発生され、メモリ４の誤り検出／訂正デ
ータ用アドレスに記憶される。
ECC（Error Correction Code）付加回路７により、メモ
リ４上に記憶されているデータに対し、周知の誤り検出
／訂正データが発生され、メモリ４の誤り検出／訂正デ
ータ用アドレスに記憶される。
一方、書き込みパルス発生器５より出力されるデータ
書き込み用パルスは分周器８にも供給されており、該分
周器８において、所定の分周比にて分周された後、回転
駆動制御回路９に供給される。また、本実施例のデータ
レコーダは回転ヘツドが設置されている回転シリンダ10
には、その円周上に不図示の磁性片が設けられており、
PGコイル11は該磁性片が通過する毎にパルスを出力す
る。PGパルス発生器12はPGコイル11から出力されるパル
スを波形整形し、前記回転シリンダ10の回転周期を示す
PGパルス信号として回転駆動制御回路９に供給する。
書き込み用パルスは分周器８にも供給されており、該分
周器８において、所定の分周比にて分周された後、回転
駆動制御回路９に供給される。また、本実施例のデータ
レコーダは回転ヘツドが設置されている回転シリンダ10
には、その円周上に不図示の磁性片が設けられており、
PGコイル11は該磁性片が通過する毎にパルスを出力す
る。PGパルス発生器12はPGコイル11から出力されるパル
スを波形整形し、前記回転シリンダ10の回転周期を示す
PGパルス信号として回転駆動制御回路９に供給する。
回転駆動制御回路９には分周器８により分周されたパ
ルス信号と、上述のPGパルス信号とが供給され、該回転
駆動制御回路９はPGパルス信号を、分周されたパルス信
号に位相同期させる様にモータ駆動回路13に対して回転
駆動制御信号を出力する。
ルス信号と、上述のPGパルス信号とが供給され、該回転
駆動制御回路９はPGパルス信号を、分周されたパルス信
号に位相同期させる様にモータ駆動回路13に対して回転
駆動制御信号を出力する。
そして、モータ駆動回路13は、前記回転駆動制御回路
９より出力される回転駆動制御信号に応じた回転周期に
て前記回転シリンダ10が回転する様に、モータ14を回転
させる。以上の動作により、前記回転シリンダ10の回転
周期は分周器８から得られるパルス信号に同期する様に
なる。
９より出力される回転駆動制御信号に応じた回転周期に
て前記回転シリンダ10が回転する様に、モータ14を回転
させる。以上の動作により、前記回転シリンダ10の回転
周期は分周器８から得られるパルス信号に同期する様に
なる。
ここで、この分周器８の分周比Ｎは回転シリンダ10の
１回転中に記録される入力データのビツト数に対応す
る。即ち、この分周比Ｎをモードデータに因らず一定に
すれば回転シリンダ10の１回転中に入力されるデータの
ビツト数は同一となるのでメモリ４に於けるデータの処
理を全く同一にすることができる。即ち、この分周比Ｎ
が回転シリンダ10の１回転中に入力されるデータ数に対
応することになる。これは入力データA,B,Cのビツトレ
ートが殆んど変わらない場合には極めて有効であると言
える。
１回転中に記録される入力データのビツト数に対応す
る。即ち、この分周比Ｎをモードデータに因らず一定に
すれば回転シリンダ10の１回転中に入力されるデータの
ビツト数は同一となるのでメモリ４に於けるデータの処
理を全く同一にすることができる。即ち、この分周比Ｎ
が回転シリンダ10の１回転中に入力されるデータ数に対
応することになる。これは入力データA,B,Cのビツトレ
ートが殆んど変わらない場合には極めて有効であると言
える。
但し、入力データA,B,Cのビツトレートがかなり異な
る場合には、この方法では回転シリンダの回転数がかな
り異なってくるので、電磁変換系の応答特性等を考慮し
た場合好ましくない。この場合、分周比Ｎを入力される
データに応じて切換えることになるが、このことについ
て以下に考察する。
る場合には、この方法では回転シリンダの回転数がかな
り異なってくるので、電磁変換系の応答特性等を考慮し
た場合好ましくない。この場合、分周比Ｎを入力される
データに応じて切換えることになるが、このことについ
て以下に考察する。
今、データA,B,Cのビツトレートを夫々Da,Db,Dc（bp
s）とし、また入力データとしてデータA,B,Cが入力され
た場合の分周器８の分周比を夫々Na,Nb,Nc（Na,Nb,Ncは
夫々整数）とする。ここで、Da/Na,Db/Nb,Dc/Ncが互い
に異なる値になれば回転シリンダ10の回転周期はモード
データに応じて切換わることになるが各モードに於ける
回転シリンダ10の１回転中に入力されるデータのビツト
数は一定とすることができ、この分周比Na,Nb,Ncが回転
シリンダ10の１回転中に入力されるビツト数に対応す
る。今、回転シリンダ10でｎcチヤンネルのデイジタル
信号を同時に記録する構成とする場合、Na,Nb,Ncを夫々
ｎc（２以上の整数）の倍数とすれば回転シリンダ10の
１回転中に各チヤンネルで記録される入力データのビツ
ト数は一定とでき、Na,Nb,Ncを夫々８の倍数とすれば回
転シリンダ10の１回転中に記録される入力データのバイ
ト数を一定とできる。本実施例のデータレコーダでは３
チヤンネル同時記録とするのでNa,Nb,Ncを24の倍数と
し、回転シリンダ10の１回転中に各チヤンネルで記録さ
れる入力データのバイト数を一定とするのが望ましい。
s）とし、また入力データとしてデータA,B,Cが入力され
た場合の分周器８の分周比を夫々Na,Nb,Nc（Na,Nb,Ncは
夫々整数）とする。ここで、Da/Na,Db/Nb,Dc/Ncが互い
に異なる値になれば回転シリンダ10の回転周期はモード
データに応じて切換わることになるが各モードに於ける
回転シリンダ10の１回転中に入力されるデータのビツト
数は一定とすることができ、この分周比Na,Nb,Ncが回転
シリンダ10の１回転中に入力されるビツト数に対応す
る。今、回転シリンダ10でｎcチヤンネルのデイジタル
信号を同時に記録する構成とする場合、Na,Nb,Ncを夫々
ｎc（２以上の整数）の倍数とすれば回転シリンダ10の
１回転中に各チヤンネルで記録される入力データのビツ
ト数は一定とでき、Na,Nb,Ncを夫々８の倍数とすれば回
転シリンダ10の１回転中に記録される入力データのバイ
ト数を一定とできる。本実施例のデータレコーダでは３
チヤンネル同時記録とするのでNa,Nb,Ncを24の倍数と
し、回転シリンダ10の１回転中に各チヤンネルで記録さ
れる入力データのバイト数を一定とするのが望ましい。
更に回転シリンダ10の１回転中に記録されるECCブロ
ツク数をｎe、同期ブロツク数をｎsとした時、Na,Nb,Nc
を8neの倍数とすれば各ECCブロツク内のバイト数を一定
とすることができ、Na,Nb,Ncを8nsの倍数とすれば各同
期ブロツク内のバイト数を一定とすることができ、更に
回路規模としては小さくできる。
ツク数をｎe、同期ブロツク数をｎsとした時、Na,Nb,Nc
を8neの倍数とすれば各ECCブロツク内のバイト数を一定
とすることができ、Na,Nb,Ncを8nsの倍数とすれば各同
期ブロツク内のバイト数を一定とすることができ、更に
回路規模としては小さくできる。
一方、ECC付加回路７によって誤り検出／訂正データ
が付加された状態で、メモリ４上に記憶されているデー
タは読み出し制御回路15により読み出しアドレスが指定
され、メモリ４より順次読み出され、切換え回路17に供
給される。この時、読み出し制御回路15は、分周器８よ
り出力されているパルス信号にPLL回路16により位相同
期させたクロツク信号を入力し、該クロツク信号に同期
して読出アドレスを順次設定する。
が付加された状態で、メモリ４上に記憶されているデー
タは読み出し制御回路15により読み出しアドレスが指定
され、メモリ４より順次読み出され、切換え回路17に供
給される。この時、読み出し制御回路15は、分周器８よ
り出力されているパルス信号にPLL回路16により位相同
期させたクロツク信号を入力し、該クロツク信号に同期
して読出アドレスを順次設定する。
ここでPLL回路16は分周器８の出力するパルス信号を
逓倍することになるが、その逓倍数ＭはECC等の冗長デ
ータの分、分周比Ｎより大きく設定する必要がある。ま
た分周比Ｎをモードデータに従ってNa,Nb,Ncと切換える
場合にはこの逓倍数ＭはNa,Nb,Nc中の最大数より大きく
設定する。
逓倍することになるが、その逓倍数ＭはECC等の冗長デ
ータの分、分周比Ｎより大きく設定する必要がある。ま
た分周比Ｎをモードデータに従ってNa,Nb,Ncと切換える
場合にはこの逓倍数ＭはNa,Nb,Nc中の最大数より大きく
設定する。
回転シリンダ10には磁気テープを同時に走査する３個
の回転磁気ヘツドが２組、互いに180度背向する位置に
取り付けられており、この２組の磁気ヘツド群に、回転
シリンダ10の回転周期の1/2の期間毎に前記メモリ４よ
り読み出されたデータを交互に供給する事によって、磁
気テープ上にデータを記録する構成となっている。
の回転磁気ヘツドが２組、互いに180度背向する位置に
取り付けられており、この２組の磁気ヘツド群に、回転
シリンダ10の回転周期の1/2の期間毎に前記メモリ４よ
り読み出されたデータを交互に供給する事によって、磁
気テープ上にデータを記録する構成となっている。
そこで、前記メモリ４より読み出されたデータは、周
知のラツチ回路により構成されている切換回路17により
３分割され、夫々、次段の変調回路18a,18b,18cに同時
に供給される。
知のラツチ回路により構成されている切換回路17により
３分割され、夫々、次段の変調回路18a,18b,18cに同時
に供給される。
変調回路18a,18b,18cでは切換回路17からのデータに
対し、例えば周知のNRZI変調等のデイジタル変調を施
し、磁気記録に適した信号形態に変換する。この変調回
路18a,18b,18cの出力は夫々不図示のロータリートラン
スを介して、上述の様に各磁気ヘツド群に供給され、キ
ヤプスタン等を含む不図示のテープ搬送機構により、図
中の矢印Ｔの方向に搬送されている磁気テープ19上に記
録される。
対し、例えば周知のNRZI変調等のデイジタル変調を施
し、磁気記録に適した信号形態に変換する。この変調回
路18a,18b,18cの出力は夫々不図示のロータリートラン
スを介して、上述の様に各磁気ヘツド群に供給され、キ
ヤプスタン等を含む不図示のテープ搬送機構により、図
中の矢印Ｔの方向に搬送されている磁気テープ19上に記
録される。
また、前記磁気テープ19上にはコントロールトラツク
が該磁気テープ19の長手方向に設けられており、このコ
ントロールトラツクには固定磁気ヘツド20を用いて、前
記回転シリンダ10の回転周期に同期して立ち上る短形波
信号（以下、コントロール信号と呼ぶ）が記録される。
このコントロール信号はコントロール信号発生器21にお
いて形成されるもので、コントロール信号発生器21には
モードデータと、PGパルス信号とが供給されており、コ
ントロール信号発生器21はPGパルス信号に同期して信号
を立ち上げると共に、磁気テープ19に記録されるデータ
が、互いにデータレートの異なる３種類のデータ（デー
タA,データB,データＣ）のうちのどれであるかを示す
為、モードデータに応じて、短形波のデユーテイ比を変
化させている。
が該磁気テープ19の長手方向に設けられており、このコ
ントロールトラツクには固定磁気ヘツド20を用いて、前
記回転シリンダ10の回転周期に同期して立ち上る短形波
信号（以下、コントロール信号と呼ぶ）が記録される。
このコントロール信号はコントロール信号発生器21にお
いて形成されるもので、コントロール信号発生器21には
モードデータと、PGパルス信号とが供給されており、コ
ントロール信号発生器21はPGパルス信号に同期して信号
を立ち上げると共に、磁気テープ19に記録されるデータ
が、互いにデータレートの異なる３種類のデータ（デー
タA,データB,データＣ）のうちのどれであるかを示す
為、モードデータに応じて、短形波のデユーテイ比を変
化させている。
第２図は第１図のデータレコーダの再生部の概略構成
を示した図である。尚、第２図において第１図と同じも
のには同一の符番を付し、詳細な説明は省略する。
を示した図である。尚、第２図において第１図と同じも
のには同一の符番を付し、詳細な説明は省略する。
第２図において、操作者が操作部２により再生動作が
選択されると。システムコントローラ３からの指示によ
り、キヤプスタンモータ制御回路22が動作し、キヤプス
タンモータ23の回転を開始させる。
選択されると。システムコントローラ３からの指示によ
り、キヤプスタンモータ制御回路22が動作し、キヤプス
タンモータ23の回転を開始させる。
一方、キヤプスタンモータ制御回路22には、基準信号
発生器24より、基準信号が供給されると共に、固定磁気
ヘツド20により磁気テープ19のコントロールトラツクよ
り再生されるコントロール信号が供給され、キヤプスタ
ンモータ制御回路22は該基準信号とコントロール信号の
立上りが同期する様に、キヤプスタンモータ23の回転を
制御する。
発生器24より、基準信号が供給されると共に、固定磁気
ヘツド20により磁気テープ19のコントロールトラツクよ
り再生されるコントロール信号が供給され、キヤプスタ
ンモータ制御回路22は該基準信号とコントロール信号の
立上りが同期する様に、キヤプスタンモータ23の回転を
制御する。
また、固定磁気ヘツド20により再生されたコントロー
ル信号は判別回路25にも供給されており、該判別回路で
25は、コントロール信号のデユーテイ比を判別する事に
より、磁気テープ19上に記録されているデータがデータ
Ａ、データＢ、データＣのうちのどのデータレートのデ
ータかを判別し、その判別信号をシステムコントローラ
３に供給する。
ル信号は判別回路25にも供給されており、該判別回路で
25は、コントロール信号のデユーテイ比を判別する事に
より、磁気テープ19上に記録されているデータがデータ
Ａ、データＢ、データＣのうちのどのデータレートのデ
ータかを判別し、その判別信号をシステムコントローラ
３に供給する。
システムコントローラ３は判別回路25より供給される
判別信号に従って、読み出しパルス発生器26にモードデ
ータを出力し、読み出しパルス発生器26に対し、出力し
ようとするデータレートに対応したデータ読み出し用パ
ルスを出力させる。このデータ読み出し用パルスは分周
器27に供給され、ここで上に詳述した如き分周比Ｎもし
くはNa,Nb,Ncにて分周されたパルスは回転駆動制御回路
９に供給される。
判別信号に従って、読み出しパルス発生器26にモードデ
ータを出力し、読み出しパルス発生器26に対し、出力し
ようとするデータレートに対応したデータ読み出し用パ
ルスを出力させる。このデータ読み出し用パルスは分周
器27に供給され、ここで上に詳述した如き分周比Ｎもし
くはNa,Nb,Ncにて分周されたパルスは回転駆動制御回路
９に供給される。
回転駆動制御回路９には上述の分周されたパルス信号
の他に記録時と同様に、PGパルス信号が供給されてお
り、分周されたパルス信号にPGパルス信号を同期させる
べくモータ駆動回路13に制御信号を与えモータ14を回転
させ、回転シリンダの回転を制御する。
の他に記録時と同様に、PGパルス信号が供給されてお
り、分周されたパルス信号にPGパルス信号を同期させる
べくモータ駆動回路13に制御信号を与えモータ14を回転
させ、回転シリンダの回転を制御する。
以上の様にして、回転シリンダ10の回転が制御され、
定常状態になった後、回転シリンダ10に設けられている
不図示の磁気ヘツドにより、磁気テープ19から記録時の
デイジタル変調が施こされたデータが再生され、復調回
路28a,28b,28cに供給される。復調回路28a,28b,28cにて
復調されたデータは、ラツチ回路等により構成されてい
る切換回路29により、シリアルのデータ列に変換されメ
モリ30に供給される。
定常状態になった後、回転シリンダ10に設けられている
不図示の磁気ヘツドにより、磁気テープ19から記録時の
デイジタル変調が施こされたデータが再生され、復調回
路28a,28b,28cに供給される。復調回路28a,28b,28cにて
復調されたデータは、ラツチ回路等により構成されてい
る切換回路29により、シリアルのデータ列に変換されメ
モリ30に供給される。
一方、分周器27より出力されるパルス信号はPLL回路3
1にも供給され、該PLL回路31からは分周されたパルス信
号に位相同期し、かつ前出のＭ倍の周波数を有するクロ
ツク信号が出力される。書き込み制御回路32はこのクロ
ツク信号に同期して、切換え回路29より供給されるデー
タをメモリ31に記憶していく。
1にも供給され、該PLL回路31からは分周されたパルス信
号に位相同期し、かつ前出のＭ倍の周波数を有するクロ
ツク信号が出力される。書き込み制御回路32はこのクロ
ツク信号に同期して、切換え回路29より供給されるデー
タをメモリ31に記憶していく。
以上の様にして、メモリ30にデータが記憶されると、
ECC制御回路33はメモリ30に記憶されているデータの誤
り検出／訂正データを用いて、データの誤り訂正処理を
行う。そして、誤り訂正処理されたデータは、読み出し
パルス発生器26より出力されるデータ読み出し用パルス
をクロツク信号として、読み出し制御回路34により、読
み出しアドレスを指定し、メモリ30上に記憶されている
データを読み出し、出力切換回路35に供給する。
ECC制御回路33はメモリ30に記憶されているデータの誤
り検出／訂正データを用いて、データの誤り訂正処理を
行う。そして、誤り訂正処理されたデータは、読み出し
パルス発生器26より出力されるデータ読み出し用パルス
をクロツク信号として、読み出し制御回路34により、読
み出しアドレスを指定し、メモリ30上に記憶されている
データを読み出し、出力切換回路35に供給する。
出力切換回路35にはシステムコントローラ３よりモー
ドデータが供給されており、出力しようとするデータの
種類に対応する出力端子に、メモリ30より読み出された
データを出力する。
ドデータが供給されており、出力しようとするデータの
種類に対応する出力端子に、メモリ30より読み出された
データを出力する。
以上説明して来た様に、本実施例のデータレコーダ
は、互いに異なるビツトレートを有する入力データの種
類に応じて、回転ヘツドの回転周期を切換えるという極
めて簡易な構成によってデータ処理回路の構成を簡略化
するとともにビツトレートの異なる複数種の入力のいず
れの入力データをも記録でき得る構成とし得るものであ
る。
は、互いに異なるビツトレートを有する入力データの種
類に応じて、回転ヘツドの回転周期を切換えるという極
めて簡易な構成によってデータ処理回路の構成を簡略化
するとともにビツトレートの異なる複数種の入力のいず
れの入力データをも記録でき得る構成とし得るものであ
る。
以上、説明して来た様に本発明により、信号処理を複
雑化することなく、ビツトレートの異なる複数種のデイ
ジタル信号を記録可能なデイジタル信号記録装置を提供
する事ができる。
雑化することなく、ビツトレートの異なる複数種のデイ
ジタル信号を記録可能なデイジタル信号記録装置を提供
する事ができる。
第１図は本発明の一実施例として、本発明を適用したデ
ータレコーダの記録部の概略構成を示した図である。 第２図は第１図のデータレコーダの再生部の概略構成を
示した図である。 ４……処理手段に含まれるメモリ ５……書き込みパルス発生器 ６……書き込み制御回路 ８……分周器 ９……移動手段としての回転駆動制御回路 10……記録ヘツドを具える回転シリンダ 14……モータ
ータレコーダの記録部の概略構成を示した図である。 第２図は第１図のデータレコーダの再生部の概略構成を
示した図である。 ４……処理手段に含まれるメモリ ５……書き込みパルス発生器 ６……書き込み制御回路 ８……分周器 ９……移動手段としての回転駆動制御回路 10……記録ヘツドを具える回転シリンダ 14……モータ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−658（ＪＰ，Ａ) 特開 昭60−662（ＪＰ，Ａ) 特開 昭60−171604（ＪＰ，Ａ)
Claims (2)
- 【請求項１】それぞれｉ（ｉは整数）ビットのデイジタ
ル信号からなる同期ブロックを複数有し、互いにビット
レートの異なる複数種のディジタル信号を記録媒体に記
録可能な装置であって、 前記ディジタル信号を前記記録媒体に記録する回転ヘッ
ドと、 前記回転ヘッドにより記録されるディジタル信号のビッ
トレートが前記回転ヘッドの回転周期のｉ×ｎ（ｎは整
数）倍となる様に、前記回転ヘッドの回転周期を前記回
転ヘッドにより記録するディジタル信号の種類に応じて
切り換える制御手段とを備えた ことを特徴とするディジタル信号記録装置。 - 【請求項２】前記制御手段は、前記回転ヘッドにより記
録するディジタル信号の種類に対応した周波数のクロッ
クを発生する発生手段と、前記発生手段により発生され
たクロックを分周する分周手段と、前記分周手段により
分周されたクロックを用いて前記回転ヘッドを回転させ
る回転手段と、前記回転ヘッドにより記録するディジタ
ル信号の種類に応じて前記分周手段の分周比を切り換え
る手段とを有することを特徴とする特許請求の範囲第
（１）項記載のディジタル信号記録装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63176590A JP2656077B2 (ja) | 1988-07-14 | 1988-07-14 | ディジタル信号記録装置 |
| US07/329,812 US5130863A (en) | 1988-04-11 | 1989-03-28 | Digital signal recording apparatus for recording plural kinds of digital information signals having different respective bit rates |
| GB8907371A GB2217509B (en) | 1988-04-11 | 1989-03-31 | Digital signal recording apparatus |
| DE3911692A DE3911692C2 (de) | 1988-04-11 | 1989-04-10 | Digitalsignal-Aufzeichnungsgerät für eine Mehrzahl von Datenarten unterschiedlicher Datenrate |
| GB9201871A GB2251972B (en) | 1988-04-11 | 1992-01-29 | Digital signal recording apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63176590A JP2656077B2 (ja) | 1988-07-14 | 1988-07-14 | ディジタル信号記録装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0227505A JPH0227505A (ja) | 1990-01-30 |
| JP2656077B2 true JP2656077B2 (ja) | 1997-09-24 |
Family
ID=16016226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63176590A Expired - Fee Related JP2656077B2 (ja) | 1988-04-11 | 1988-07-14 | ディジタル信号記録装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2656077B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60658A (ja) * | 1983-06-15 | 1985-01-05 | Hitachi Ltd | 回転ヘツドｐｃｍレコ−ダ |
| JPS60662A (ja) * | 1983-06-17 | 1985-01-05 | Hitachi Ltd | 回転ヘツド方式のデイジタル信号記録再生装置 |
| JPS60171604A (ja) * | 1984-02-16 | 1985-09-05 | Mitsubishi Electric Corp | 回転ヘツド型記録再生装置 |
-
1988
- 1988-07-14 JP JP63176590A patent/JP2656077B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0227505A (ja) | 1990-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5130863A (en) | Digital signal recording apparatus for recording plural kinds of digital information signals having different respective bit rates | |
| US4499507A (en) | Data reproducing apparatus for reproducing digital data recorded on multi-tracks | |
| JP2513204B2 (ja) | Ｐｃｍ信号再生装置の速度制御回路 | |
| EP0324126B1 (en) | Sound reproducing apparatus | |
| JP2656077B2 (ja) | ディジタル信号記録装置 | |
| US5276557A (en) | Digital recording/reproducing apparatus | |
| US4525752A (en) | Apparatus for recording and reproducing a digital signal | |
| US5170298A (en) | Record and reproduce signal processing circuit that is programmable according to the head drum configuration of the digital audio tape recorder in which it is used | |
| US5402275A (en) | Method and apparatus for synchronizing recreated DAT frames and time codes | |
| JP3458640B2 (ja) | ディジタル信号記録再生装置及び記録方法 | |
| JP2592559B2 (ja) | 情報記録再生装置の位相同期回路 | |
| JP2542825B2 (ja) | ビデオ信号再生装置 | |
| JP2663517B2 (ja) | 再生装置 | |
| JPS60107760A (ja) | ビデオテ−プ駆動装置 | |
| JP2822511B2 (ja) | フエーズロツクドループ回路 | |
| JPH04305870A (ja) | 記録再生装置 | |
| JP2584822B2 (ja) | データ記録装置 | |
| JP2683023B2 (ja) | データ記録装置 | |
| JPH0644809B2 (ja) | 音声信号の再生位相制御回路 | |
| JPH0237566A (ja) | 情報信号記録装置及び再生装置 | |
| JPS63244354A (ja) | 回転ヘツド型磁気記録再生装置 | |
| JPH0646484B2 (ja) | 再生装置 | |
| JPH0670272A (ja) | 磁気記録再生装置 | |
| JPS6383946A (ja) | ヘリカルスキャン方式テ−プ再生装置のデ−タ検策回路 | |
| JPH0876839A (ja) | 制御信号発生方法及び制御信号発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |