JPS60662A - 回転ヘツド方式のデイジタル信号記録再生装置 - Google Patents
回転ヘツド方式のデイジタル信号記録再生装置Info
- Publication number
- JPS60662A JPS60662A JP10769983A JP10769983A JPS60662A JP S60662 A JPS60662 A JP S60662A JP 10769983 A JP10769983 A JP 10769983A JP 10769983 A JP10769983 A JP 10769983A JP S60662 A JPS60662 A JP S60662A
- Authority
- JP
- Japan
- Prior art keywords
- recording
- signal
- circuit
- transmission rate
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/027—Analogue recording
- G11B5/035—Equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
- G11B15/46—Controlling, regulating, or indicating speed
- G11B15/467—Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven
- G11B15/4671—Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven by controlling simultaneously the speed of the tape and the speed of the rotating head
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は回転ヘッド方式のディジタル信号再生装置に係
り、特に記録する信号のサンプリング周波数、量子化ビ
ット数が異なっても、記録媒体上の記録フォーマットお
よび、記録波長が一定となるような好適な回転ヘッド方
式のディジタル信号記録再生装置に関する。
り、特に記録する信号のサンプリング周波数、量子化ビ
ット数が異なっても、記録媒体上の記録フォーマットお
よび、記録波長が一定となるような好適な回転ヘッド方
式のディジタル信号記録再生装置に関する。
オーディオ信号をディジタル信号に変換して記録媒体に
６己録丹生するディジタル信号記＠再生装置は、゛既存
のＶＴＩＮを利用した回転ヘッド方式のものなど民生用
の機器にまで採用され始めている。さらに、ディジタル
信号記録再生装置はメモリを使って自由に時間軸の圧伸
が可能なこと、超忠実配録再生が行なえることなどの特
徴を利用して、音声専用のヘリカルスキャン方式のディ
ジタル信号記録再生装置が今後採用される方向にある。
６己録丹生するディジタル信号記＠再生装置は、゛既存
のＶＴＩＮを利用した回転ヘッド方式のものなど民生用
の機器にまで採用され始めている。さらに、ディジタル
信号記録再生装置はメモリを使って自由に時間軸の圧伸
が可能なこと、超忠実配録再生が行なえることなどの特
徴を利用して、音声専用のヘリカルスキャン方式のディ
ジタル信号記録再生装置が今後採用される方向にある。
従来の回転ヘッド方式ディジタル信号記録再生装置の一
例を第１図に示す。
例を第１図に示す。
第１図において、１はアナログ信号入力端子、２および
１５はサンプル・ホールド回路、３，１４はＡ／Ｄ変換
器およびＤ／Ａ変換器、４および１３は信号処理回路、
５は記録アンプ、６は記録信号出力端子、７は記録再生
ヘッド、８は回転ドラム、９は記録媒体、１０はヘッド
再生出力、／１は再生アンプ、１２は波形等化回路、１
６はアナログ１ぎ号出力端子、１７は基準イ＝号発生器
、１Ｂはクロック生成回路である。
１５はサンプル・ホールド回路、３，１４はＡ／Ｄ変換
器およびＤ／Ａ変換器、４および１３は信号処理回路、
５は記録アンプ、６は記録信号出力端子、７は記録再生
ヘッド、８は回転ドラム、９は記録媒体、１０はヘッド
再生出力、／１は再生アンプ、１２は波形等化回路、１
６はアナログ１ぎ号出力端子、１７は基準イ＝号発生器
、１Ｂはクロック生成回路である。
記録時には、アナログ信号入力端子１より入力されたア
ナログ信号をサンプル・ホールド回路２でサンプルし、
Ａ／Ｄ変換器３によりＰＣＮ４ディジタル信号に変換さ
れる。次にこのＩ’ＣＭディジタル信号は記録系の信号
処理回路４に：ｒ６いて誤り検出・訂正用の符号、同期
信号の付加等を行ない記録アンプ５で増幅され記録・は
号出力端子６を経て、所定回転数で回転している記録再
生へラド７によって所定速度で走行している記録媒体９
に記録される。再生時には、記録媒体９に記録されてい
る信号な記録再生ヘッド７で再生し、再生アンプ１１で
増幅後、波形等化回路１２で記録媒体９および記録再生
ヘッド７で生じる伝送特性の劣化を補正する。次に再生
系の信号処理回路１５により誤り検出・訂正を行ない、
Ｄ／Ａ変換器１４によりアナログ信号に変換され、サン
プルホールド回路１５により サンプルを行なった後に
アナログ信号出力端子１６から出力する。
ナログ信号をサンプル・ホールド回路２でサンプルし、
Ａ／Ｄ変換器３によりＰＣＮ４ディジタル信号に変換さ
れる。次にこのＩ’ＣＭディジタル信号は記録系の信号
処理回路４に：ｒ６いて誤り検出・訂正用の符号、同期
信号の付加等を行ない記録アンプ５で増幅され記録・は
号出力端子６を経て、所定回転数で回転している記録再
生へラド７によって所定速度で走行している記録媒体９
に記録される。再生時には、記録媒体９に記録されてい
る信号な記録再生ヘッド７で再生し、再生アンプ１１で
増幅後、波形等化回路１２で記録媒体９および記録再生
ヘッド７で生じる伝送特性の劣化を補正する。次に再生
系の信号処理回路１５により誤り検出・訂正を行ない、
Ｄ／Ａ変換器１４によりアナログ信号に変換され、サン
プルホールド回路１５により サンプルを行なった後に
アナログ信号出力端子１６から出力する。
また、サンプル・ホールド回路２，１５．Ａ／Ｄ変換器
５ 、Ｄ／Ａ変換器１４、記録系および再生系信号処理
回路４，１６は、基準信号発生器１７によって得られる
基準クロックをもとにクロック生成回路１８で生成され
るクロックにより動作している。
５ 、Ｄ／Ａ変換器１４、記録系および再生系信号処理
回路４，１６は、基準信号発生器１７によって得られる
基準クロックをもとにクロック生成回路１８で生成され
るクロックにより動作している。
第１図に示したディジタル信号記録再生装置は、アナロ
グ音声信号をＰＣＭディジタル信号に変換して＝ｔ ｖ
ｆｉ再生する用途の他に、現在実用化されているコンパ
クト・ディスク（ＣＤ ）を用いたＣＤプレーヤやＰＣ
Ｍ放送からのディジタル・ダビングが重要となる。ＣＤ
プレーヤの場合は、サンプル周波数が４４．１ Ｋ）Ｉ
Ｚ、 を予信ビット数が１６ビツトであり、■χ放送は
サンプル周波数４８１０（Ｚ 。
グ音声信号をＰＣＭディジタル信号に変換して＝ｔ ｖ
ｆｉ再生する用途の他に、現在実用化されているコンパ
クト・ディスク（ＣＤ ）を用いたＣＤプレーヤやＰＣ
Ｍ放送からのディジタル・ダビングが重要となる。ＣＤ
プレーヤの場合は、サンプル周波数が４４．１ Ｋ）Ｉ
Ｚ、 を予信ビット数が１６ビツトであり、■χ放送は
サンプル周波数４８１０（Ｚ 。
量子化ビット数が１６ビツトとサンプル周波数が５２に
１（Ｚ １ｆ子化ピツ）ｉｌｌｔが１４ビツト（圧伸）
の２種類である。このようにオーディオＰＣＭ（Ｍ号の
サンプル周波数、量子化ビット数としては、複数の値が
存在しており、ＰＣＭディジタル１８号り己録再生装置
としては、これらのシステムに対応する必安がある。
１（Ｚ １ｆ子化ピツ）ｉｌｌｔが１４ビツト（圧伸）
の２種類である。このようにオーディオＰＣＭ（Ｍ号の
サンプル周波数、量子化ビット数としては、複数の値が
存在しており、ＰＣＭディジタル１８号り己録再生装置
としては、これらのシステムに対応する必安がある。
ここで、サンプル周波数が異なるディジタル信号を第１
図に示すようなハ［定回転数で回転している記録再生ヘ
ッドで所定速度で走行して℃・る記録媒体に記録すると
、最短成長がサンプル周波数によって変化する。サンプ
ル周波数が大きい、すなわち、伝送レートが大きいはど
Ｎ−ｔ４波長が短くなる。したがって、それぞれのシス
テムのサンプル周波数の比が最大１．５倍あるためにサ
ンプル周波数の低いシステムに合わ七た場合、他のサン
プル周波数の高いシステムのイＦ４−’５が記録再生で
きないなどの欠点があった。
図に示すようなハ［定回転数で回転している記録再生ヘ
ッドで所定速度で走行して℃・る記録媒体に記録すると
、最短成長がサンプル周波数によって変化する。サンプ
ル周波数が大きい、すなわち、伝送レートが大きいはど
Ｎ−ｔ４波長が短くなる。したがって、それぞれのシス
テムのサンプル周波数の比が最大１．５倍あるためにサ
ンプル周波数の低いシステムに合わ七た場合、他のサン
プル周波数の高いシステムのイＦ４−’５が記録再生で
きないなどの欠点があった。
又、量子化ビット数が異なるディジタル信号を記録再生
するには、量子化ビット数の小さい１４ピツトのデータ
に、ＰＣＭデータ以外の２ビツトのデータを付加し、１
６ビツトの形状とし、量子化ビット数１６ビツトの場合
と同様に記録再生する必要がある。しかし、ＰＣＭデー
タを記録再生するという目的に対し、上記で付加した２
ピントは、何の働きもせず、冗長度が上がり非常に効率
が悪い。この効率の悪さを改善するためには、１４ピン
ト量子化のＰＣＭデータに対するフレーム生成のフォー
マットを新たに作成する必要があり、第１図の信号処理
回路４，１６０回路規模が約２倍になるという欠点があ
る。
するには、量子化ビット数の小さい１４ピツトのデータ
に、ＰＣＭデータ以外の２ビツトのデータを付加し、１
６ビツトの形状とし、量子化ビット数１６ビツトの場合
と同様に記録再生する必要がある。しかし、ＰＣＭデー
タを記録再生するという目的に対し、上記で付加した２
ピントは、何の働きもせず、冗長度が上がり非常に効率
が悪い。この効率の悪さを改善するためには、１４ピン
ト量子化のＰＣＭデータに対するフレーム生成のフォー
マットを新たに作成する必要があり、第１図の信号処理
回路４，１６０回路規模が約２倍になるという欠点があ
る。
本発明の目的は、サンプル周波数、量子化ビット数の異
なるＰＣＭデータを記録再生１−る時において、回路規
模の増加が少なく、冗長匿の変わらないＰＣＭデータの
フレーム生成フォーマットを提供し、記録媒体上に同一
の記録波長、６記録フオーマツトで記録することができ
るＰＣ′Ｍディジタル信号記録再生装置を提供すること
にある。
なるＰＣＭデータを記録再生１−る時において、回路規
模の増加が少なく、冗長匿の変わらないＰＣＭデータの
フレーム生成フォーマットを提供し、記録媒体上に同一
の記録波長、６記録フオーマツトで記録することができ
るＰＣ′Ｍディジタル信号記録再生装置を提供すること
にある。
２つの異なる量子化ビット数ｎｓ、 ＋ ｎ１１２を同
一フレーム構成で伝送するため、ｎｓ、と１８２の公倍
数を１フレームの］）ＣＭデータビット数とし、量子化
ビット数によらず、誤り検出訂正コードは、一定のビッ
ト数からなるシンボルを単位に生成付加し、冗長就を変
えずフレーム生成を行なう。
一フレーム構成で伝送するため、ｎｓ、と１８２の公倍
数を１フレームの］）ＣＭデータビット数とし、量子化
ビット数によらず、誤り検出訂正コードは、一定のビッ
ト数からなるシンボルを単位に生成付加し、冗長就を変
えずフレーム生成を行なう。
このようにして倚た、ＰＣＭディジタル化号信号録する
時に、伝送レートに比例して記録内生ヘッドが固定され
ている回転ドラムの回転数と記録媒体の送り速度を変化
さゼることにより記録媒体上の記録波長および記録フォ
ーマットを一定にすることができ、同一のシステムでサ
ンプル周波数、を予信ビット数が異なるｌ）Ｃへ４ディ
ジタル信号を効率良く記録することができる。
時に、伝送レートに比例して記録内生ヘッドが固定され
ている回転ドラムの回転数と記録媒体の送り速度を変化
さゼることにより記録媒体上の記録波長および記録フォ
ーマットを一定にすることができ、同一のシステムでサ
ンプル周波数、を予信ビット数が異なるｌ）Ｃへ４ディ
ジタル信号を効率良く記録することができる。
以下、本発明の実施例をサンプル周波ｆｌｙ ４８Ｉ＜
ＪＩＺ量子化ビット数１６ピツト、サンプル周波数４４
．１ＫＨｚ 、 量子化ビット数１６ビツト、および、
サンプル周波数３２Ｉ（）Ｉｚ 量子化ビット数１２ビ
ツトの６種類の■χディジタル信号を記録再生ずる場合
について説明する。まず、２つの異なる量子化ビット数
、１６ビツト、１２ビツトに対して同一フレーム構成と
する方法及び信号処理回路について述べ、その故、この
ようにして得たディジタル信号で記録媒体上に記録波長
および記録フォーマットを一定に１−るＰＧＪディジタ
ル記録月生装置について述べる。
ＪＩＺ量子化ビット数１６ピツト、サンプル周波数４４
．１ＫＨｚ 、 量子化ビット数１６ビツト、および、
サンプル周波数３２Ｉ（）Ｉｚ 量子化ビット数１２ビ
ツトの６種類の■χディジタル信号を記録再生ずる場合
について説明する。まず、２つの異なる量子化ビット数
、１６ビツト、１２ビツトに対して同一フレーム構成と
する方法及び信号処理回路について述べ、その故、この
ようにして得たディジタル信号で記録媒体上に記録波長
および記録フォーマットを一定に１−るＰＧＪディジタ
ル記録月生装置について述べる。
第２図に本発明の１６ビソト、１２ビツト拒子化に対し
て、同一フレーム構成とする一例のフレーム構成図を示
す。第２図（ａ）は１６ビツト景子化に＃１６フレーム
構成で、１ａはフレーム同期信号バクーン８ビット、２
ａはＰＣＭデータの他にシステム等のコントロール情報
を記録するためのコントロールデータ８ビツト、 ３ａ
は量子化１６ビツトで６ザンプルのＰｅＩデータ、 ４
ａは誤り訂正用のコード３２ピツ）、５ａは誤り検出用
のコード１６ビツトである。（ｂ）は１２ビツト員子化
におけるフレーム構成で、１ｂはフレーム同期信号パタ
ーン８ピツ）、２ｂ＋！コントロールデータ８ビツト、
３ｂは量子化１２ビットで８ザンプルのＩ）ＣＭデータ
、４ｂは誤り訂正用のコード６２ビツト、５１〕は誤り
検出用のコード１６ビツトである。
て、同一フレーム構成とする一例のフレーム構成図を示
す。第２図（ａ）は１６ビツト景子化に＃１６フレーム
構成で、１ａはフレーム同期信号バクーン８ビット、２
ａはＰＣＭデータの他にシステム等のコントロール情報
を記録するためのコントロールデータ８ビツト、 ３ａ
は量子化１６ビツトで６ザンプルのＰｅＩデータ、 ４
ａは誤り訂正用のコード３２ピツ）、５ａは誤り検出用
のコード１６ビツトである。（ｂ）は１２ビツト員子化
におけるフレーム構成で、１ｂはフレーム同期信号パタ
ーン８ピツ）、２ｂ＋！コントロールデータ８ビツト、
３ｂは量子化１２ビットで８ザンプルのＩ）ＣＭデータ
、４ｂは誤り訂正用のコード６２ビツト、５１〕は誤り
検出用のコード１６ビツトである。
第２図において、ＰＣＭデータ３ａ、３ｔ）のビット数
は、量子化ビット数１（Ｓ、１２の公倍数９６ビツトで
、量子化ビット数によらず一定である。これを８ピツト
１シンボルとして分割−づるど、１”ＣＭデータ３ａは
、第３図（ａ）で示ずように１ザンプルのデータ１６ビ
ツトを２シンボルに分割、シンボルＷ。、Ｗ８．・・・
Ｗｌｌで構成する。一方ＰＣ？Ｖ１データ６ｂは、第３
図（ｂ）で示すように、１サンプルのデータ１２ビツト
を８ビツト１シンボル凄４ピツトに分割、この４ビツト
は、他のサンプルから生じた４ビツトと合わせ１シンボ
ルとし、シンボルＷ。１ｗ１゜・・・Ｗｌ、で構成する
。よって、１フレームのシンボル数は、第２図（ａ）９
（ｂ）から明らかなように、量子化ビット数によらず
、１２個と一定である。ここで、第２図の誤り訂正コー
ド４ａ、４ｂのシンボ）Ｌ／ＰＯ＋ ＰＨ＋ Ｐ２ ＋
ＰＨは、ＰＣＭデータのシンボルＷ。−Ｗ。
は、量子化ビット数１（Ｓ、１２の公倍数９６ビツトで
、量子化ビット数によらず一定である。これを８ピツト
１シンボルとして分割−づるど、１”ＣＭデータ３ａは
、第３図（ａ）で示ずように１ザンプルのデータ１６ビ
ツトを２シンボルに分割、シンボルＷ。、Ｗ８．・・・
Ｗｌｌで構成する。一方ＰＣ？Ｖ１データ６ｂは、第３
図（ｂ）で示すように、１サンプルのデータ１２ビツト
を８ビツト１シンボル凄４ピツトに分割、この４ビツト
は、他のサンプルから生じた４ビツトと合わせ１シンボ
ルとし、シンボルＷ。１ｗ１゜・・・Ｗｌ、で構成する
。よって、１フレームのシンボル数は、第２図（ａ）９
（ｂ）から明らかなように、量子化ビット数によらず
、１２個と一定である。ここで、第２図の誤り訂正コー
ド４ａ、４ｂのシンボ）Ｌ／ＰＯ＋ ＰＨ＋ Ｐ２ ＋
ＰＨは、ＰＣＭデータのシンボルＷ。−Ｗ。
を用いて、以下に示す式＋１１によって、リード・ソロ
モン符号を付加することができる。
モン符号を付加することができる。
（ここで、工は恒等元、Ｔ 、Ｔ”、 Ｔ３．・・・Ｔ
４５はガロワ・フィールド（２つの個別内弁ゼロ元であ
り、示された乗算・加算は、ガロワ・フィールドで定義
された動作である。） よって第２図（ａ）、 （ｂ）で示すように、１フレー
ムの■χデータ３ａ、３ｂのシンボル数が同一であるこ
とから、量子化ビット数によらず、同じ演算回路で誤り
訂正コード４ａ、４ｂを生成及び復号することができる
。
４５はガロワ・フィールド（２つの個別内弁ゼロ元であ
り、示された乗算・加算は、ガロワ・フィールドで定義
された動作である。） よって第２図（ａ）、 （ｂ）で示すように、１フレー
ムの■χデータ３ａ、３ｂのシンボル数が同一であるこ
とから、量子化ビット数によらず、同じ演算回路で誤り
訂正コード４ａ、４ｂを生成及び復号することができる
。
又、誤り検出コード５ａ、５ｂは、コントロールデータ
２ａ、２２ｂ５ＰＣデータ３ａ、３ｂ 、 ％り訂正コ
ード４ａ、４ｂがそれぞれ同一ビット数であることから
、同一の誤り検出コードの演算処理によって付加するこ
とができる。ここでは、誤り検出コードとして、コント
ロールデータ２ａ、 ＰＣＭデータ３ａ、誤り訂正コー
ド４ａに、１６ビツトのＣＲＣ符号を付加した。よって
、紀２図によれは、量子化ビット数が、１６ビツト、１
２ビツトとｉ４なっても、１フレームの構成を共通にす
ることにより、冗長度が一定で、誤り検出、訂正コード
の生成及び復号を共頭化することかでざる。
２ａ、２２ｂ５ＰＣデータ３ａ、３ｂ 、 ％り訂正コ
ード４ａ、４ｂがそれぞれ同一ビット数であることから
、同一の誤り検出コードの演算処理によって付加するこ
とができる。ここでは、誤り検出コードとして、コント
ロールデータ２ａ、 ＰＣＭデータ３ａ、誤り訂正コー
ド４ａに、１６ビツトのＣＲＣ符号を付加した。よって
、紀２図によれは、量子化ビット数が、１６ビツト、１
２ビツトとｉ４なっても、１フレームの構成を共通にす
ることにより、冗長度が一定で、誤り検出、訂正コード
の生成及び復号を共頭化することかでざる。
上記第２図のフレーム生成方法の生成回１％の一例を第
４図の構成図に示す。第４図Ｋ ：Ｉ６１．・で、１９
は１６ビツ）ＡＤ変換器で、上位８ヒツトは１９Ｕに下
位８ビツトは４ピツトごとにｓｌｌ、ｓｎ２に出力する
。２０Ｕ、２０／＜は８ビツトのデータラッチで、それ
ぞれクロック入力２０ＣＵ、２０Ｃｌによってデータを
ラッチする。２１Ｕ、２１１．２６．易はスリーステー
ト・バッ７アテ、コントロール１ＦＭ 号２ Ｉ ＣＵ
。
４図の構成図に示す。第４図Ｋ ：Ｉ６１．・で、１９
は１６ビツ）ＡＤ変換器で、上位８ヒツトは１９Ｕに下
位８ビツトは４ピツトごとにｓｌｌ、ｓｎ２に出力する
。２０Ｕ、２０／＜は８ビツトのデータラッチで、それ
ぞれクロック入力２０ＣＵ、２０Ｃｌによってデータを
ラッチする。２１Ｕ、２１１．２６．易はスリーステー
ト・バッ７アテ、コントロール１ＦＭ 号２ Ｉ ＣＵ
。
２１Ｃ７Ｉ、 ２６Ｃ，３！Ｉｃが’ｏ”ａ）時出力％
−Ｌ”１”０）時ハイインピーダンスモードとなる。
−Ｌ”１”０）時ハイインピーダンスモードとなる。
２２は８ビツト人カ２系統を切換出力するマルチプレク
サでコントロール信号２２Ｃ力いじの時２２Ａ、’１’
の時２２Ｂの信号を出力する。２６は、データを記憶す
るＷ（ランダム・アクセス・メモリ）で、８ビツトのデ
ータ・バス２３Ａは、各回路に接続し、又マルチプレク
サ２２０入力２２３３には、データ・バス２３Ａの上位
４ビツトを接続する。２４は、相隔２３のアドレス及び
書き込み制御を行なうＲＡｉｌｖｆアドレス制御回路で
２４Ａにアドレス、２４Ｗに書き込み制御ハルスを出力
する。２５はリード・ソロモン符号の符号器で、２５Ａ
に加わったデータ列を入力しそれに対するＰ。＋ Ｒ＋
Ｐ２ ＋ Ｐｓの４シンボルのパリティ−を２５Ｂカ
・ら出力する。２７は８ビツト並列伯号をシリアル１６
号に１−るパラレル・シリアル変換器（以師Ｐ／Ｓ変換
器と配す）で、２８はＣＲＣ回路でＰ／Ｓ変換器２７の
出力を入力としＣＲＣ符号を生成する。２９はフレーム
同期信号パターンを発生するパターン発生器、３１はス
イッチで、データ出力５１Ａ、 ＣＲＣ符号出力３１Ｂ
１フレーム同期パターン出力５１Ｃを切換える。６２は
出力端子で、３０は上記各回路の制御クロックを生成す
るクロック発生器である。
サでコントロール信号２２Ｃ力いじの時２２Ａ、’１’
の時２２Ｂの信号を出力する。２６は、データを記憶す
るＷ（ランダム・アクセス・メモリ）で、８ビツトのデ
ータ・バス２３Ａは、各回路に接続し、又マルチプレク
サ２２０入力２２３３には、データ・バス２３Ａの上位
４ビツトを接続する。２４は、相隔２３のアドレス及び
書き込み制御を行なうＲＡｉｌｖｆアドレス制御回路で
２４Ａにアドレス、２４Ｗに書き込み制御ハルスを出力
する。２５はリード・ソロモン符号の符号器で、２５Ａ
に加わったデータ列を入力しそれに対するＰ。＋ Ｒ＋
Ｐ２ ＋ Ｐｓの４シンボルのパリティ−を２５Ｂカ
・ら出力する。２７は８ビツト並列伯号をシリアル１６
号に１−るパラレル・シリアル変換器（以師Ｐ／Ｓ変換
器と配す）で、２８はＣＲＣ回路でＰ／Ｓ変換器２７の
出力を入力としＣＲＣ符号を生成する。２９はフレーム
同期信号パターンを発生するパターン発生器、３１はス
イッチで、データ出力５１Ａ、 ＣＲＣ符号出力３１Ｂ
１フレーム同期パターン出力５１Ｃを切換える。６２は
出力端子で、３０は上記各回路の制御クロックを生成す
るクロック発生器である。
最初に量子化ビット数１６ビツトの場合の第４図の動作
を説明する。マルチプレクサ２２のコントロール信号２
２ＣはＩＯｊレベルに同定し、入力２２Ａに接続したＡ
Ｉ）変換器１９の下位８ビット信号１９１１゜１９１２
をラッチ２０１に伝える。又、ＡＩ、１．を換器１９の
上位８ビット個号１９Ｕはラッチ２０Ｕに加わる。
を説明する。マルチプレクサ２２のコントロール信号２
２ＣはＩＯｊレベルに同定し、入力２２Ａに接続したＡ
Ｉ）変換器１９の下位８ビット信号１９１１゜１９１２
をラッチ２０１に伝える。又、ＡＩ、１．を換器１９の
上位８ビット個号１９Ｕはラッチ２０Ｕに加わる。
よって°に予信ビット１６ビツトのデータは、クロック
２０ＣＵ 、 ２ ｏＣｌによってラッチ２０Ｕ、２０
１に格納される。このラッチ２０ＴＪ、２０１の出力（
Ｊ２、バッファ２１Ｕ、 ２１１に加わり、コントロー
ル信号２１ＣＵ。
２０ＣＵ 、 ２ ｏＣｌによってラッチ２０Ｕ、２０
１に格納される。このラッチ２０ＴＪ、２０１の出力（
Ｊ２、バッファ２１Ｕ、 ２１１に加わり、コントロー
ル信号２１ＣＵ。
２１Ｃｌを順次時分割で１０ルベルとしＩＵＪＪ ２３
のデータバス２５Ａに８ビツトごとにデータを供給する
。
のデータバス２５Ａに８ビツトごとにデータを供給する
。
このデータを１ｔＡＭ２３は、ＩＩＡＭアドレス制御ｉ
Ｑ１回路２４で生成されたアドレス２４穴と、書き込み
制御１１１１パルス２４Ｗによって格納する。このよう
な処理はクロック発生器３０で生成したサンプリング周
仮数ｆ、ごとに繰り返し行なう。次にＩＩＡＭ２３に格
納された。仕変挨器１９の出力データの処理を第５図の
メモリマツプを用いて説明する。！４５図において、１
１１ＡＭ２３は６つのブロックＡ、Ｂ、Ｃに別れ、■Ａ
Ｄ食換器１９のデータ及びコントロールｆ −タの薔込
み処理、■誤り訂正用のコード・リードンロモン符号Ｐ
。−Ｐ、の生成処理、■シリアルデータ出力処理の３つ
の処理を順次行ンよう。すなわら、次のような処理とな
る。ブロックＡでバッファ３５を介してコントロールデ
ータを書込み、ＡＤ変侯器１９のデータを取り込み処理
している時、ブロックＢでは、符号器２５にＷ。−Ｗｌ
ｌのデータを送りＰ。−Ｐ、の生成処理を行ない、ブロ
ックＣでは、Ｐ／Ｓ変倶岳２７へデータ出力処理を行な
う。次に上記処理ρ・完了したら、フロックＡでは先に
取り込んだＡＤｉ換ａｒ１９リデータに対しＰｏ ＝
Ｐｓの生成処理ン行ない、ブロックＢではＰ。−Ｐ３の
生成か完了したデータをデータ出力処理する。フロック
Ｃは新たなＡＤ変侠器１９のデータ１番き込み処理を行
なう。このように、ブロックＡ、Ｂ、Ｃでは順次上記３
つの処理を行ない、Ｐ／Ｓ変換器２７からコントロール
データＰＣＭ ｙ’ −タ及びＰ。−Ｐ、乞シリアルＩ
ＭＳｔとして出力する、Ｐ／Ｓ変換器２７から送り出さ
れるＣ）ＷｏＩＷ、１−ＩＷ、、ＩＰｏ、Ｒ、Ｐ２．Ｐ
ｓのシリアルデータは、ＣＲＣ回路２８に加わり、ｃｎ
ｃ符号１６ビツトを生成１−る。スイッチ６１では、Ｐ
／Ｓ ｉ換器２７がら込り出されるデータ３１Ａ 、
ＣＲ，ＣｉＪｍ２８カら送り出されるＣＩ？Ｃ符号３１
Ｂ、フレーム同期毎号パターン３１Ｃｋｌｌｌｉ次切換
、最終データとして、端子６２に送り出す。以上の動作
により１６ビツト量子化のＩ）ＣＭテデーは第２図（ａ
）で示すフレーム構成を行なうことができる。
Ｑ１回路２４で生成されたアドレス２４穴と、書き込み
制御１１１１パルス２４Ｗによって格納する。このよう
な処理はクロック発生器３０で生成したサンプリング周
仮数ｆ、ごとに繰り返し行なう。次にＩＩＡＭ２３に格
納された。仕変挨器１９の出力データの処理を第５図の
メモリマツプを用いて説明する。！４５図において、１
１１ＡＭ２３は６つのブロックＡ、Ｂ、Ｃに別れ、■Ａ
Ｄ食換器１９のデータ及びコントロールｆ −タの薔込
み処理、■誤り訂正用のコード・リードンロモン符号Ｐ
。−Ｐ、の生成処理、■シリアルデータ出力処理の３つ
の処理を順次行ンよう。すなわら、次のような処理とな
る。ブロックＡでバッファ３５を介してコントロールデ
ータを書込み、ＡＤ変侯器１９のデータを取り込み処理
している時、ブロックＢでは、符号器２５にＷ。−Ｗｌ
ｌのデータを送りＰ。−Ｐ、の生成処理を行ない、ブロ
ックＣでは、Ｐ／Ｓ変倶岳２７へデータ出力処理を行な
う。次に上記処理ρ・完了したら、フロックＡでは先に
取り込んだＡＤｉ換ａｒ１９リデータに対しＰｏ ＝
Ｐｓの生成処理ン行ない、ブロックＢではＰ。−Ｐ３の
生成か完了したデータをデータ出力処理する。フロック
Ｃは新たなＡＤ変侠器１９のデータ１番き込み処理を行
なう。このように、ブロックＡ、Ｂ、Ｃでは順次上記３
つの処理を行ない、Ｐ／Ｓ変換器２７からコントロール
データＰＣＭ ｙ’ −タ及びＰ。−Ｐ、乞シリアルＩ
ＭＳｔとして出力する、Ｐ／Ｓ変換器２７から送り出さ
れるＣ）ＷｏＩＷ、１−ＩＷ、、ＩＰｏ、Ｒ、Ｐ２．Ｐ
ｓのシリアルデータは、ＣＲＣ回路２８に加わり、ｃｎ
ｃ符号１６ビツトを生成１−る。スイッチ６１では、Ｐ
／Ｓ ｉ換器２７がら込り出されるデータ３１Ａ 、
ＣＲ，ＣｉＪｍ２８カら送り出されるＣＩ？Ｃ符号３１
Ｂ、フレーム同期毎号パターン３１Ｃｋｌｌｌｉ次切換
、最終データとして、端子６２に送り出す。以上の動作
により１６ビツト量子化のＩ）ＣＭテデーは第２図（ａ
）で示すフレーム構成を行なうことができる。
次に滑子化ビット数１２ビットの場合の第２図の動作を
説明り−る。ＡＩ）裳換器１９は１６ビツトの１８号の
内、上位１２ビツト１９Ｕ、 １９Ｊ１を伝送“Ｊる。
説明り−る。ＡＩ）裳換器１９は１６ビツトの１８号の
内、上位１２ビツト１９Ｕ、 １９Ｊ１を伝送“Ｊる。
マルチプレクサ２２のコントロール信号２２Ｃは、ＡＤ
変換器１９の出力がサンプル１０時ＩＯルベル、サンプ
ル２０時１１ルベル、サンプル５の時１ ｏＩ・・・の
様にサンプルごとにｌＯＺ １１１を坤り返ず信号を加
える。よってサンプル１０時のラッチ２０１は、ＡＤ震
換器１９の出力１９１１ 、１９１２が加わり、サンプ
ル２０時はｌＩＡＭ２５のデータバス２５Ａの上位４ビ
ツトと、油変挨器１９の１９１１が加わる。この時ＲＡ
Ｍ２５に書き込まれるデータを第６図のメモリマツプを
用いて説明する。サンプル１では、ラッチ２０Ｕ、 ２
０１に、仕度換器１９の出力がそのままラッチされる。
変換器１９の出力がサンプル１０時ＩＯルベル、サンプ
ル２０時１１ルベル、サンプル５の時１ ｏＩ・・・の
様にサンプルごとにｌＯＺ １１１を坤り返ず信号を加
える。よってサンプル１０時のラッチ２０１は、ＡＤ震
換器１９の出力１９１１ 、１９１２が加わり、サンプ
ル２０時はｌＩＡＭ２５のデータバス２５Ａの上位４ビ
ツトと、油変挨器１９の１９１１が加わる。この時ＲＡ
Ｍ２５に書き込まれるデータを第６図のメモリマツプを
用いて説明する。サンプル１では、ラッチ２０Ｕ、 ２
０１に、仕度換器１９の出力がそのままラッチされる。
よって、ＲＡＭ２３のフロックＡアドレス１には、サン
プル１の上位８ビツト１９Ｕが格納され、アドレス２に
は下位８ピツ）１９４１゜１９１２が格納される。次に
サンプル２をラッチ２゜Ｕ、２０１に格納する時、 Ｒ
ＡＭ２５はＩ（ＡＭアドレス制御回路２４により、前回
格納したサンプル１の下位８ビツト１９Ａ！１ 、１９
１２をデータバス２３Ａに出力する。よってラッチ２０
Ａに格納されるデータは、マルチプレクサ８により上位
４ビツトがサンプル１の下位４ビツト（１９Ａ１）で、
下位４ビツトはサンプル２の下位４ビツト（１９ｄｌ）
である。
プル１の上位８ビツト１９Ｕが格納され、アドレス２に
は下位８ピツ）１９４１゜１９１２が格納される。次に
サンプル２をラッチ２゜Ｕ、２０１に格納する時、 Ｒ
ＡＭ２５はＩ（ＡＭアドレス制御回路２４により、前回
格納したサンプル１の下位８ビツト１９Ａ！１ 、１９
１２をデータバス２３Ａに出力する。よってラッチ２０
Ａに格納されるデータは、マルチプレクサ８により上位
４ビツトがサンプル１の下位４ビツト（１９Ａ１）で、
下位４ビツトはサンプル２の下位４ビツト（１９ｄｌ）
である。
このラッチ２０１のデータをＩＩＡＭ２５のアドレス２
に再度書き込４ラッチ２０Ｕのデータをアドレス乙に書
き込む。このようにマルチプレクサ２２のコントロール
信号２２Ｃが１１′の時に、ＲＡＭ２５が、前回格納し
たサンプルの下位８ビツトを出力し、再度ＲＡＭ２５に
書き込むことによって、第６図に示すように、１ナング
ル１２ビツトで８ヅンプルのデータをブロックＡに格納
することが出来る。
に再度書き込４ラッチ２０Ｕのデータをアドレス乙に書
き込む。このようにマルチプレクサ２２のコントロール
信号２２Ｃが１１′の時に、ＲＡＭ２５が、前回格納し
たサンプルの下位８ビツトを出力し、再度ＲＡＭ２５に
書き込むことによって、第６図に示すように、１ナング
ル１２ビツトで８ヅンプルのデータをブロックＡに格納
することが出来る。
このようにして得たデータは１６ビツト量子化の場合と
同じデータ数であることがら、同様な処理、動作を行な
い、第２図（ｂｌで示すフレーム生成を行なうことかで
きる。以上の潴５明により１６ビツｚｔ子化、１２ピツ
ト量子化の２つの開子化ビット数が在存しても、回路規
模の増加が少７よく、冗長１丸を変えることなく、同一
フレーム構成とすることができる。ここで、１２ビツト
１ｗ子化の例としてＡＤ＆換器１９の上位１２ビツトを
伝送するものとしたが、１６ビツト量子化データを１２
ピツトに瞬時圧伸したデータを伝送するものに対しても
、上ｉＬｊと同様な方法により同一 フレーム構成で伝
送できることは明らかである。
同じデータ数であることがら、同様な処理、動作を行な
い、第２図（ｂｌで示すフレーム生成を行なうことかで
きる。以上の潴５明により１６ビツｚｔ子化、１２ピツ
ト量子化の２つの開子化ビット数が在存しても、回路規
模の増加が少７よく、冗長１丸を変えることなく、同一
フレーム構成とすることができる。ここで、１２ビツト
１ｗ子化の例としてＡＤ＆換器１９の上位１２ビツトを
伝送するものとしたが、１６ビツト量子化データを１２
ピツトに瞬時圧伸したデータを伝送するものに対しても
、上ｉＬｊと同様な方法により同一 フレーム構成で伝
送できることは明らかである。
上記第２図による方法で生成したティジタル信号を、記
録媒体上に同一の記録波長、ｍｌ鍔フォーマットで記録
するＰＣＭディジタル信号記録丹生装置について以下説
明する。
録媒体上に同一の記録波長、ｍｌ鍔フォーマットで記録
するＰＣＭディジタル信号記録丹生装置について以下説
明する。
第７図は本発明のＰＣＭディジタル記録再生装置のブロ
ック図である。第７図に才６いて、第１図と同符号を伺
゛したものは同回路であり、２００はディジタルダビン
グ入力端子、２２０ オ、Ｊ： ヒ２３０は波形等化回
路１２と周波数特性の異なる波形等化回路、２９０は基
準信号選択回路、２７０，２８０ ＆ま基準信号発生器
、３００，３１０はそれぞれ回転シリンダの回転数制御
回路および記録媒体の送り速１規制御回路、５２０は伝
送レート制御回路、５３０はコントロール１８号生成回
路、６４０はＲｒ：＠再生モート切換スイッチ、５５０
はコントロールヘッド、５６０はコントロール信号判別
回路、３７０はディジタルダビング出力端子、である。
ック図である。第７図に才６いて、第１図と同符号を伺
゛したものは同回路であり、２００はディジタルダビン
グ入力端子、２２０ オ、Ｊ： ヒ２３０は波形等化回
路１２と周波数特性の異なる波形等化回路、２９０は基
準信号選択回路、２７０，２８０ ＆ま基準信号発生器
、３００，３１０はそれぞれ回転シリンダの回転数制御
回路および記録媒体の送り速１規制御回路、５２０は伝
送レート制御回路、５３０はコントロール１８号生成回
路、６４０はＲｒ：＠再生モート切換スイッチ、５５０
はコントロールヘッド、５６０はコントロール信号判別
回路、３７０はディジタルダビング出力端子、である。
以下第７図の動作を説明ずゐ。基準信号発生１７１７，
２７０，２８０の発振周波式は、サンプル周波数、量子
化ビット数が異７よる６檎類のシステムの基本クロック
で伝送レート及びサンゾル周波数と整数倍の関係になる
クロックである。サンプル周波数ｆ、 ４４．１１（Ｈ
ｚ 、量子化ビット数１６ビツトの時の伝９（レー）
ｆＢ＋は第２図（ａ）のフレーム構成で伝送することか
ら、次式でめられる。
２７０，２８０の発振周波式は、サンプル周波数、量子
化ビット数が異７よる６檎類のシステムの基本クロック
で伝送レート及びサンゾル周波数と整数倍の関係になる
クロックである。サンプル周波数ｆ、 ４４．１１（Ｈ
ｚ 、量子化ビット数１６ビツトの時の伝９（レー）
ｆＢ＋は第２図（ａ）のフレーム構成で伝送することか
ら、次式でめられる。
よってｆＢ、は１．１７６Ｍｂｐｓである。基本クロッ
クを発生する基準信号発生器１７０周波数は、サンゾル
周波数と整数倍の関係となるように、伝送レ−） ｆＢ
、０１２倍の周波数１４．１１２？ｖｌｌｌＺとする。
クを発生する基準信号発生器１７０周波数は、サンゾル
周波数と整数倍の関係となるように、伝送レ−） ｆＢ
、０１２倍の周波数１４．１１２？ｖｌｌｌＺとする。
同様にサンプル周波数４８１（Ｉ４ｚ、１６ビツト量子
化の時の伝送レートｆａｔは１．２８Ｍ１）Ｉ）Ｓで、
基準信号発生器２７００周波数は、１５．３６ＭＩＩＺ
ザンプル１１；１波１ｆｉ、４５２＋＜１１７１２ビツ
ト量子化の時の伝送レー）ｆＢ３は０６４Ｍ１）ｐｓで
基準信″ｉ′Ｆ発生器２８００周波数は、７．６ＥＩＭ
［ｌＺである。この３この基準信号発生器１７ 、２７
０ 、２８０の発振周波数は、基準信号選択回路２９０
で選択しクロック生成回路１日に入力することにより、
サンプル・ホールド回路２，１５およびＡ／Ｄ ｙｔ換
器３、Ｄ／Ａ 変換器１４および記録糸の信号処理回路
４、再生系の信号処理回路１６０種々のタイミング１８
号が切り換わる。
化の時の伝送レートｆａｔは１．２８Ｍ１）Ｉ）Ｓで、
基準信号発生器２７００周波数は、１５．３６ＭＩＩＺ
ザンプル１１；１波１ｆｉ、４５２＋＜１１７１２ビツ
ト量子化の時の伝送レー）ｆＢ３は０６４Ｍ１）ｐｓで
基準信″ｉ′Ｆ発生器２８００周波数は、７．６ＥＩＭ
［ｌＺである。この３この基準信号発生器１７ 、２７
０ 、２８０の発振周波数は、基準信号選択回路２９０
で選択しクロック生成回路１日に入力することにより、
サンプル・ホールド回路２，１５およびＡ／Ｄ ｙｔ換
器３、Ｄ／Ａ 変換器１４および記録糸の信号処理回路
４、再生系の信号処理回路１６０種々のタイミング１８
号が切り換わる。
基準信号選択回路２９０および波形等化回路選択回路２
４０の選択のための制御信号は、伝送し一ト制御回路３
２０から発生する。この伝送レート匍」御回路５２０の
制御は、記録時にを↓、サン７゜ル周波数、量子化ビッ
ト数に応じて手動１５ｉ、ディジタルダビング入力端子
２００の入力信号力・ら自動で検出、制御し、再生時は
手ｎＪまた＆ま、コントロール１Ｍ号から自動伐出制＃
する。コントロール１ば号生成回路６６０は、基準信号
選択回路２９０からの６種類のクロックにより、記録す
べき′情報のサンプル周波数量子化ビン）？σ）コント
ロール用の１百号を生成する回路であり、凸己録再生モ
ード切候スイッチ６４０を介してコントロールヘット３
５０でコントロール１ｇ−ｑカ）Ｂ己−ｓすれる。再生
時には、コントロールヘッド再生されたコントロール信
号か、スイッチ５４０を介してコントロール信号判別回
路６６０に入力され、記録された情報のサンプル周波数
と童子化ビット数が判別され、伝送レート制御回路６２
０及び回転数制御回路３ｋ］０、送り速度制＠１回路３
１０に加わる。
４０の選択のための制御信号は、伝送し一ト制御回路３
２０から発生する。この伝送レート匍」御回路５２０の
制御は、記録時にを↓、サン７゜ル周波数、量子化ビッ
ト数に応じて手動１５ｉ、ディジタルダビング入力端子
２００の入力信号力・ら自動で検出、制御し、再生時は
手ｎＪまた＆ま、コントロール１Ｍ号から自動伐出制＃
する。コントロール１ば号生成回路６６０は、基準信号
選択回路２９０からの６種類のクロックにより、記録す
べき′情報のサンプル周波数量子化ビン）？σ）コント
ロール用の１百号を生成する回路であり、凸己録再生モ
ード切候スイッチ６４０を介してコントロールヘット３
５０でコントロール１ｇ−ｑカ）Ｂ己−ｓすれる。再生
時には、コントロールヘッド再生されたコントロール信
号か、スイッチ５４０を介してコントロール信号判別回
路６６０に入力され、記録された情報のサンプル周波数
と童子化ビット数が判別され、伝送レート制御回路６２
０及び回転数制御回路３ｋ］０、送り速度制＠１回路３
１０に加わる。
回転ドラムの回転数制御回路３０ＣＮｉ記録すべぎＰＣ
Ｍディジタル信号の伝送レートに比例して回転ドラムの
回転数を変えるものでＡ；）る。一般に記録媒体上にＰ
ＣＭディジタル情号信号録する場合には、ｎ１録媒体や
記録再生ヘッドによって決まる伝送特性により記録でき
る最１ｓ’．１周波？ｉｌか決まる。この伝送特性は記
録時の記録波長に恒存しているために、６己録媒体とＲ
（２ 縁１％生ヘッドの相対速製を日己録する信号の伝
送レートに応じて変化してやれば、記録媒体をむだに使
用することなく効率良く記録を行なうことができる。
Ｍディジタル信号の伝送レートに比例して回転ドラムの
回転数を変えるものでＡ；）る。一般に記録媒体上にＰ
ＣＭディジタル情号信号録する場合には、ｎ１録媒体や
記録再生ヘッドによって決まる伝送特性により記録でき
る最１ｓ’．１周波？ｉｌか決まる。この伝送特性は記
録時の記録波長に恒存しているために、６己録媒体とＲ
（２ 縁１％生ヘッドの相対速製を日己録する信号の伝
送レートに応じて変化してやれば、記録媒体をむだに使
用することなく効率良く記録を行なうことができる。
本実施例の回転ヘッド方式のｉＬ２峠再生軟圓にオ６い
ては、ｄ１録媒体と記録角化ヘッドの第１」対連展ｙｈ
は、回転ドラムの回転ｇｎに比例する。
ては、ｄ１録媒体と記録角化ヘッドの第１」対連展ｙｈ
は、回転ドラムの回転ｇｎに比例する。
ｖｈ謬ｎ×π×φ ・・・・・・（３）（ここでφは回
転ドラムの直径） したがつ℃、回転ドラム回転数制呻回ｙ（Ｉｓｏ。
転ドラムの直径） したがつ℃、回転ドラム回転数制呻回ｙ（Ｉｓｏ。
は、効率良く記録を行なうために、サンブノ亀・周波数
４４．１ＭＩｚＭ子化ビット１６ビツト、伝送レートｆ
ｌｌｌ”ｉ−１ ７６ＭＨｚの時の回転数３０ｒｐｓを
基準に４８ｋｌｌｚ＋１６ビツト、 ｆＢ２−１．２８
ＭＩＩＺの時は５ ２．７ ｒｐｓ、 ５２１（Ｉ Ｉ
Ｚ Ｉ１２ビツト、ｆＢａ−０，６ｈａｍの時は、１６
．３ ｒｐｓに回転数を設定している。
４４．１ＭＩｚＭ子化ビット１６ビツト、伝送レートｆ
ｌｌｌ”ｉ−１ ７６ＭＨｚの時の回転数３０ｒｐｓを
基準に４８ｋｌｌｚ＋１６ビツト、 ｆＢ２−１．２８
ＭＩＩＺの時は５ ２．７ ｒｐｓ、 ５２１（Ｉ Ｉ
Ｚ Ｉ１２ビツト、ｆＢａ−０，６ｈａｍの時は、１６
．３ ｒｐｓに回転数を設定している。
を１録媒体の送り速度制ｆｇ１回路３１０は、記録すべ
きＰＣＭディジタル情号信号送レートに比例して記録媒
体の送り速度を制御するためのものである。これは、テ
ープ送り速度一定のままｉｒ＋１転ドラムの回転数を伝
送レートによって変えるとトラック幅、トラックピノ・
チが変わってしまうために行なうものである。本笑施例
においては、サンプル周１２１ｍ４４ｊｌ（Ｉ−Ｉｚ＋
量子化ビット１６ビノト伝送し〜） ｆＢ、−１，１
７６Ｍ）ＬＺの時の送り速屁６酵／Ｓを基準に、４８に
１１゜、 １（ＳビットｆＢ２−１−２８ＭＨ２の時６
．５ｍｍ／Ｓ、 ５２Ｉ（１４□、１２ビツトｙ ｆＢ
ｓ−０６４肛の時はろ６陥／Ｓに送り速吸乞設定し、Ｖ
ｄ録媒体上のトラック幅。
きＰＣＭディジタル情号信号送レートに比例して記録媒
体の送り速度を制御するためのものである。これは、テ
ープ送り速度一定のままｉｒ＋１転ドラムの回転数を伝
送レートによって変えるとトラック幅、トラックピノ・
チが変わってしまうために行なうものである。本笑施例
においては、サンプル周１２１ｍ４４ｊｌ（Ｉ−Ｉｚ＋
量子化ビット１６ビノト伝送し〜） ｆＢ、−１，１
７６Ｍ）ＬＺの時の送り速屁６酵／Ｓを基準に、４８に
１１゜、 １（ＳビットｆＢ２−１−２８ＭＨ２の時６
．５ｍｍ／Ｓ、 ５２Ｉ（１４□、１２ビツトｙ ｆＢ
ｓ−０６４肛の時はろ６陥／Ｓに送り速吸乞設定し、Ｖ
ｄ録媒体上のトラック幅。
トランクピッチを一定に保っている。上記回転数制御回
路３００及び送り速度制御回路６１００制側ｌは、記録
時には基準信号選択回路２９０のクロック周波数により
伝送レートを判別し切侯、再生時は、コントロール信号
判別回路３６０の信号により伝送レートを判別し切侠え
、回転ドラムの回転数と記録媒体の送り速度を変化させ
る。
路３００及び送り速度制御回路６１００制側ｌは、記録
時には基準信号選択回路２９０のクロック周波数により
伝送レートを判別し切侯、再生時は、コントロール信号
判別回路３６０の信号により伝送レートを判別し切侠え
、回転ドラムの回転数と記録媒体の送り速度を変化させ
る。
上述したように、記録信号の伝送レートに比例して回転
ドラムの回転数と８１２録媒体の送り速度を変えること
により、記録媒体上の最短波長は常に一定となり、その
結果波形等化特性も同じとなる。しかし記録信号周波数
がそれぞれのシステムで変化することにより、等化性性
は、周波数軸上でシフトする。よって第７図では波形等
化は、サンプル周波Ｍ ４４．１１＜１−ＩＺ ＊子化
ビット１６ピツト伝送レートｆＢ＋””１１７６Ｍ）１
２用の波形等化回路１２と、４８ＫＨｚ ”ピットｆＢ
２−１．２８肥用の波形等化回路２２０及び３２１Ｇ−
１ｚ ＋ ”ビットｆＢ、−０．６４ＭＨｚ用の波形等
化回路２３０から７より、波形等化回路選択回路２４０
で伝送レートに合った等北回ｈ＜出方を選択し、信号処
理回１＋’ｔ １３に加える。
ドラムの回転数と８１２録媒体の送り速度を変えること
により、記録媒体上の最短波長は常に一定となり、その
結果波形等化特性も同じとなる。しかし記録信号周波数
がそれぞれのシステムで変化することにより、等化性性
は、周波数軸上でシフトする。よって第７図では波形等
化は、サンプル周波Ｍ ４４．１１＜１−ＩＺ ＊子化
ビット１６ピツト伝送レートｆＢ＋””１１７６Ｍ）１
２用の波形等化回路１２と、４８ＫＨｚ ”ピットｆＢ
２−１．２８肥用の波形等化回路２２０及び３２１Ｇ−
１ｚ ＋ ”ビットｆＢ、−０．６４ＭＨｚ用の波形等
化回路２３０から７より、波形等化回路選択回路２４０
で伝送レートに合った等北回ｈ＜出方を選択し、信号処
理回１＋’ｔ １３に加える。
本発明によれば、例えば量子化ビット数が１６ピツトと
１２ビツトのように異なるＰα１ティジタル信号源があ
っても、冗長度を変えることなく同一のフレーム構成と
することが出来る。よって、量子化ビット数及びサンプ
ル周仮数が異なるＰＣＭディジタル侶号信号録する場合
、その値にかかわらず伝送レートに応じ、ドラム回転数
。
１２ビツトのように異なるＰα１ティジタル信号源があ
っても、冗長度を変えることなく同一のフレーム構成と
することが出来る。よって、量子化ビット数及びサンプ
ル周仮数が異なるＰＣＭディジタル侶号信号録する場合
、その値にかかわらず伝送レートに応じ、ドラム回転数
。
記録媒体の送り速度を変え記録波長を一定とするととも
に、記録フォーマットも一定にでき、伝送レートが低く
なった時の６己録密度の低下、及び伝送レートが高くな
った時の記録再生が不可能になるという事態を回避する
ことができ、低伝送レート時は、記録時間を長くするこ
とができるという効果かめる。
に、記録フォーマットも一定にでき、伝送レートが低く
なった時の６己録密度の低下、及び伝送レートが高くな
った時の記録再生が不可能になるという事態を回避する
ことができ、低伝送レート時は、記録時間を長くするこ
とができるという効果かめる。
第１図は従来のＰＣＭティジタル１ぎ号記録再生装置を
２廖すブロック図、第２図及び第６図は本発明によるフ
レーム構成の笑流例を示す図、第４図は第２図フレーム
構成な来場する信号処理回路、第５図及び第６図は第４
図の動作を祝明するためのｌＥＩＡＭ２５のメモリ・マ
ツプを示す図、第７図は本発明によるＰＣＭディジタル
侶ｇ６己録再生装置の一実施例を示すブロック図である
。 ２１１５・・・サンプル・ホールド回路、６．１９・・
・Ａ／Ｄ変換器、 ４，１６・・・１占号処理回路、８
・・・回転ドラム、 ７・・・記録再生ヘッド、９・・
・６ピ録媒体、１２，２２０，２３０・・・波形等化回
路、１４・・・Ｄ／Ａ変換器、３００・・パ回転数１ｔ
ｉｌＩ側１回路、３１０・・・送り速度制御回路。 第 ３図 第 ４２ 事件の表示 昭和 ５８ 年特許願第 １０７６９９ 号補正をする
者 卸との関係 特許出願人 名 称 ４５１０＋株式会ン１ 日 立 製 作 所代
理 人 居 所 〒１００東京都千代田区丸の内−丁目５番１号
株式会社日立製作所内 電話ａ＋ｇ＋ ２１２−１１１
１ （大代表）ｔ 明細書第１８頁第７行の「以上の説
明により」を次の通り訂正する。 「上記１６ビント、１２ビツト量子化に対する動作のタ
イミングを第８図及び第９図に示す０第８図は１６ピツ
ト量子化に対するタイミングを示す図で、第９図は１２
ビツト量子化に対するタイミングを示す図であり、左側
の符号は第４図の各構成の符号と対応するもので１各構
成の信号を示したものである。 各構成の処理（Ｏデータの書込み処理、■誤り検出訂正
符号の生成処理、■シリアルデータ出力処理）を時分割
で行なうため、第８図、第９図で示すように、バッファ
のコントロール信号２！ｌ ０ 、２１０ｕ 、 ２１
０２ 、２６０ 及びデータ取込みのためのクロック２
５Ａ、２７は時間的に重複しないように構成している。 またシリアルデータの出力を得るためのスイッチ６１は
、第８図、第９図の３１Ａ 、 ３１Ｂ 、 ３１０の
各制御信号が′″１′の時に第４図の各端子に接続され
、所望のシリアル出力を端子３２に得る。 第８図、第９図で異なる点は、マルチプレクサ２２のフ
ントロール信号２２０が第８図では１０′であるのに対
し、第９図では１サンプルごとに１０＃Ｚｌを繰り返す
信号となっている点であるＯこれによ１２ビツト量子化
時においても同一・フレーム構成を実現することが可能
となる。 以上の説明により」 ２、 明細書第２５頁第１９行の「ブロック図である。 」を次の通り訂正する。 ［ブロック図、第８図は１６ビツト量子化に対する動作
のタイミングを示す図、第９図は１２ビツト量子化に対
する動作のタイミングを示す図である。」 ３ 図面第８図、第９図を別紙の通り追加する。
２廖すブロック図、第２図及び第６図は本発明によるフ
レーム構成の笑流例を示す図、第４図は第２図フレーム
構成な来場する信号処理回路、第５図及び第６図は第４
図の動作を祝明するためのｌＥＩＡＭ２５のメモリ・マ
ツプを示す図、第７図は本発明によるＰＣＭディジタル
侶ｇ６己録再生装置の一実施例を示すブロック図である
。 ２１１５・・・サンプル・ホールド回路、６．１９・・
・Ａ／Ｄ変換器、 ４，１６・・・１占号処理回路、８
・・・回転ドラム、 ７・・・記録再生ヘッド、９・・
・６ピ録媒体、１２，２２０，２３０・・・波形等化回
路、１４・・・Ｄ／Ａ変換器、３００・・パ回転数１ｔ
ｉｌＩ側１回路、３１０・・・送り速度制御回路。 第 ３図 第 ４２ 事件の表示 昭和 ５８ 年特許願第 １０７６９９ 号補正をする
者 卸との関係 特許出願人 名 称 ４５１０＋株式会ン１ 日 立 製 作 所代
理 人 居 所 〒１００東京都千代田区丸の内−丁目５番１号
株式会社日立製作所内 電話ａ＋ｇ＋ ２１２−１１１
１ （大代表）ｔ 明細書第１８頁第７行の「以上の説
明により」を次の通り訂正する。 「上記１６ビント、１２ビツト量子化に対する動作のタ
イミングを第８図及び第９図に示す０第８図は１６ピツ
ト量子化に対するタイミングを示す図で、第９図は１２
ビツト量子化に対するタイミングを示す図であり、左側
の符号は第４図の各構成の符号と対応するもので１各構
成の信号を示したものである。 各構成の処理（Ｏデータの書込み処理、■誤り検出訂正
符号の生成処理、■シリアルデータ出力処理）を時分割
で行なうため、第８図、第９図で示すように、バッファ
のコントロール信号２！ｌ ０ 、２１０ｕ 、 ２１
０２ 、２６０ 及びデータ取込みのためのクロック２
５Ａ、２７は時間的に重複しないように構成している。 またシリアルデータの出力を得るためのスイッチ６１は
、第８図、第９図の３１Ａ 、 ３１Ｂ 、 ３１０の
各制御信号が′″１′の時に第４図の各端子に接続され
、所望のシリアル出力を端子３２に得る。 第８図、第９図で異なる点は、マルチプレクサ２２のフ
ントロール信号２２０が第８図では１０′であるのに対
し、第９図では１サンプルごとに１０＃Ｚｌを繰り返す
信号となっている点であるＯこれによ１２ビツト量子化
時においても同一・フレーム構成を実現することが可能
となる。 以上の説明により」 ２、 明細書第２５頁第１９行の「ブロック図である。 」を次の通り訂正する。 ［ブロック図、第８図は１６ビツト量子化に対する動作
のタイミングを示す図、第９図は１２ビツト量子化に対
する動作のタイミングを示す図である。」 ３ 図面第８図、第９図を別紙の通り追加する。
Claims (1)
- 【特許請求の範囲】 １、 アナログ信号をディジタル信号に変換するＡ／Ｄ
変換器と該Ａ／Ｄ変換器出力に所定の信号処理を行なう
第１信号処理回路と、該第１信号処理回路の出力を記録
媒体に記録再生する記録再生ヘッドが固定されている回
転ドラムと、再生時に再生されたディジタル信号に所定
の処理を行なう第２信号処理回路と、咳第２信号処理回
路の出力をアナログ信号に変換するＤ／Ａ変換器より成
る回転ヘッド方式■χディジタル信号記録再生装置にお
いて、前記第１信号処理回路に：ｆｄいては伝送する１
サンプルの量子化ビット数がｎａｌ ＋ ｎａ２と異な
っても冗長度を変えることなく１フレームのＰＣＭデー
タのビット数を０１１１とｎ８゜の公倍数とし、同一の
誤り検出訂正符号を付加し、量子化ビット数、サンプル
周波数が異なっても同一フレーム構成となし、記録する
ディジタル信号の伝送レートに比例して上記回路の動作
クロックとなる基準信号を変化させるための基準信号発
生器および基準信号選択回路と、回転ドラムの回転数を
変化さぜるための回転数制御回路と、前記基準信号選択
回路を制御する伝送レート制御回路を具備し、伝送レー
トにかかわらず記録媒体上の記録波長を一定とするよう
になしたことを特徴とする回転ヘッド方式のディジタル
信号記録再生装置。 ２、 ４９許請求の範囲第１項のディジタル信号記録再
生装置において、前記記録するディジタル信号の伝送レ
ートに比例して前記記録媒体の送り速度を変化させるた
めの送り速度制御回路を設け、前記伝送レートによらず
前記記録媒体上のテープフォーマットが一定とするよう
にしたことを特徴とする回転ヘッド方式のディジタル信
号記録再生装置。 ３、 特許請求の範囲第１項又は第２項記載のディジタ
ル信号記録再生装置において、前記記録するディジタル
信号の前記伝送レートに応じ周波数特性の変化する波形
等化回路を記録再生系にかかわらず設けたことを特徴と
するディジタル信号記録再生装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10769983A JPS60662A (ja) | 1983-06-17 | 1983-06-17 | 回転ヘツド方式のデイジタル信号記録再生装置 |
| KR1019840003342A KR900001222B1 (ko) | 1983-06-15 | 1984-06-14 | Pcm 신호의 기록 재생장치 |
| CA000456574A CA1243774A (en) | 1983-06-15 | 1984-06-14 | Pcm signal recording/reproducing apparatus |
| EP84106848A EP0129224B1 (en) | 1983-06-15 | 1984-06-15 | Pcm signal recording/reproducing apparatus |
| US06/620,893 US4617599A (en) | 1983-06-15 | 1984-06-15 | PCM signal recording/reproducing apparatus |
| DE8484106848T DE3483339D1 (de) | 1983-06-15 | 1984-06-15 | Aufnahme- und wiedergabegeraet fuer pcm-signale. |
| AT84106848T ATE57272T1 (de) | 1983-06-15 | 1984-06-15 | Aufnahme- und wiedergabegeraet fuer pcm-signale. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10769983A JPS60662A (ja) | 1983-06-17 | 1983-06-17 | 回転ヘツド方式のデイジタル信号記録再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60662A true JPS60662A (ja) | 1985-01-05 |
| JPH0572004B2 JPH0572004B2 (ja) | 1993-10-08 |
Family
ID=14465707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10769983A Granted JPS60662A (ja) | 1983-06-15 | 1983-06-17 | 回転ヘツド方式のデイジタル信号記録再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60662A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS601610A (ja) * | 1983-06-18 | 1985-01-07 | Sony Corp | Ｐｃｍ信号記録装置 |
| JPS62172571A (ja) * | 1986-01-23 | 1987-07-29 | Mitsubishi Electric Corp | Ｐｃｍ記録，再生装置 |
| JPS63157363A (ja) * | 1986-12-20 | 1988-06-30 | Sharp Corp | 信号判別回路 |
| JPH0227505A (ja) * | 1988-07-14 | 1990-01-30 | Canon Inc | ディジタル信号記録装置 |
| US5883970A (en) * | 1993-10-20 | 1999-03-16 | Yamaha Corporation | Musical score recognition apparatus with visual scanning and correction |
-
1983
- 1983-06-17 JP JP10769983A patent/JPS60662A/ja active Granted
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS601610A (ja) * | 1983-06-18 | 1985-01-07 | Sony Corp | Ｐｃｍ信号記録装置 |
| JPH0572641B2 (ja) * | 1983-06-18 | 1993-10-12 | Sony Corp | |
| JPS62172571A (ja) * | 1986-01-23 | 1987-07-29 | Mitsubishi Electric Corp | Ｐｃｍ記録，再生装置 |
| JPS63157363A (ja) * | 1986-12-20 | 1988-06-30 | Sharp Corp | 信号判別回路 |
| JPH0584589B2 (ja) * | 1986-12-20 | 1993-12-02 | Sharp Kk | |
| JPH0227505A (ja) * | 1988-07-14 | 1990-01-30 | Canon Inc | ディジタル信号記録装置 |
| US5883970A (en) * | 1993-10-20 | 1999-03-16 | Yamaha Corporation | Musical score recognition apparatus with visual scanning and correction |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0572004B2 (ja) | 1993-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Watkinson | Art of digital audio | |
| JPH028394B2 (ja) | ||
| JPS6220180A (ja) | Ｐｃｍ信号記録再生装置 | |
| JPS6044837A (ja) | 波形再生装置 | |
| JPS60662A (ja) | 回転ヘツド方式のデイジタル信号記録再生装置 | |
| JPH0287365A (ja) | Ｐｃｍオーディオデータ記録再生装置 | |
| JPH0828052B2 (ja) | Ｐｃｍデータのフレーム生成方法 | |
| JPH0546033B2 (ja) | ||
| KR0138329B1 (ko) | 디지탈신호처리시스템에 있어서 인터페이스방법 및 장치 | |
| JPH02148466A (ja) | 磁気テープ記録／再生装置 | |
| JPH04330669A (ja) | ディジタル磁気記録再生装置 | |
| JPH0334165A (ja) | マルチトラックオーディオ装置 | |
| JPS6386156A (ja) | デジタル再生装置 | |
| JPS6289275A (ja) | Ｐｃｍ録音再生装置 | |
| JPH0136319B2 (ja) | ||
| JP2623556B2 (ja) | デジタルマルチチヤンネルレコーダ | |
| JPH04114369A (ja) | 光ディスク記録装置および光ディスク再生装置 | |
| JPS62150559A (ja) | Ｐｃｍ信号記録再生装置及び再生装置 | |
| JPS59195307A (ja) | 音声情報記録方式 | |
| JPS60136958A (ja) | デ−タ記録方法 | |
| JPH026480B2 (ja) | ||
| JPH04186563A (ja) | ディジタルデータ再生装置 | |
| JPH04345997A (ja) | 音声処理装置 | |
| JPH07312025A (ja) | ディスク装置 | |
| JPS61229275A (ja) | ディジタル信号処理装置 |